KR0144962B1 - A sync signal separation apparatus of hdtv - Google Patents
A sync signal separation apparatus of hdtvInfo
- Publication number
- KR0144962B1 KR0144962B1 KR1019940008679A KR19940008679A KR0144962B1 KR 0144962 B1 KR0144962 B1 KR 0144962B1 KR 1019940008679 A KR1019940008679 A KR 1019940008679A KR 19940008679 A KR19940008679 A KR 19940008679A KR 0144962 B1 KR0144962 B1 KR 0144962B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- synchronization signal
- gate pulse
- reference potential
- definition television
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
이 발명은 고화질 텔레비젼의 동기신호 분리장치에 관한 것으로서, 보다 상세하게는 구성이 간단하고, 노이즈의 영향을 받지 않는 고화질 텔레비젼의 동기신호 분리장치에 관한 것으로, 외부로부터 제공된 복합영상신호의 동기신호 구간을 포함하는 소정의 게이트펄스를 발생하는 게이트 펄스신호 발생부를 구비하여, 상기 복합영상신호에 포함된 동기신호를 분리하는 고화질 텔레비젼의 동기신호 분리장치에 있어서, 상기 게이트펄스가 발생된 구간 동안에 상기 입력되는 복합영상신호를 통과시키고, 그렇지 않은 구간 동안에는 차단하는 스위칭수단; 및 상기 스위칭수단으로부터의 출력신호를 소정의 기준전위와 비교하여, 상기 기준전위보다 큰 전위를 갖는 신호를 출력하여 동기신호를 발생시키는 비교수단을 포함하는 것을 특징으로 하여, 페데스털 클렘프 회로 및 앤드 게이트를 이용함이 없이 동기신호를 분리할 수 있고, 그에 따라 그 구성이 매우 간단하게 되는 효과가 있다.The present invention relates to a synchronization signal separation device for high-definition television, and more particularly, to a synchronization signal separation device for high-definition television that is simple in configuration and is not affected by noise. A synchronization signal separation device for a high definition television comprising a gate pulse signal generation unit for generating a predetermined gate pulse, the signal separation unit comprising: a input signal during a period in which the gate pulse is generated; A switching means for passing the composite video signal to be cut and blocking the cut off during the period where it is not; And comparing means for comparing the output signal from the switching means with a predetermined reference potential, and outputting a signal having a potential greater than the reference potential to generate a synchronization signal, the pedestal clamp circuit. And the synchronizing signal can be separated without using the AND gate, and thus the configuration is very simple.
Description
제1도는 종래의 동기신호 분리장치의 일 예를 도시한 개략적인 블럭도,1 is a schematic block diagram showing an example of a conventional synchronization signal separation device;
제2도는 제1도에 따른 파형도,2 is a waveform diagram according to FIG.
제3도는 이 발명에 따른 고화질 텔레비젼의 동기신호 분리장치의 개략적인 블럭도,3 is a schematic block diagram of a synchronization signal separating apparatus for high definition television according to the present invention;
제4도는 제3도에 따른 파형도이다.4 is a waveform diagram according to FIG.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10:게이트 펄스신호 발생부 11:로우패스필터(LPF)10: gate pulse signal generator 11: low pass filter (LPF)
12:피이크 클렘프 회로(Peak Clamp Circuit) 13,16:비교기12: Peak Clamp Circuit 13, 16: Comparator
14:단안정 멀티 바이브레이터 15:패데스털 클램프 회로14: monostable multivibrator 15: pedestal clamp circuit
(Pedestal Clamp)(Pedestal Clamp)
17:앤드 게이트 19:스위칭 회로17: And gate 19: Switching circuit
이 발명은 고화질 텔레비젼의 동기신호 분리장치에 관한 것으로서, 보다 상세하게는 구성이 간단하고, 노이즈의 영향을 받지 않는 고화질 텔레비젼의 동기신호 분리장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronization signal separation device for a high definition television, and more particularly, to a synchronization signal separation device for a high definition television that is simple in configuration and is not affected by noise.
최근, 세계 각국에서는 고화질 텔레비젼(HDTV)의 개발에 박차를 가하고 있고, 그에 발 맞추어 우리나라에서도 이미 상당한 수준에 도달하려는 고화질 텔레비젼 시스템이 개발된 것으로 알려져 있다.Recently, countries around the world are spurring the development of high-definition television (HDTV), and it is known that a high-definition television system has already been developed in Korea to reach a considerable level.
고화질 텔레비젼에 있어서도 동기신호를 포함하고 있는 것은 종래의 텔레비젼 방식과 마찬가지이나, 다만 그 형태가 2단, 즉 양극성펄스가 삽입되어 있다는 것이 다르다. 이 발명은 양극성 펄스로 된 동기신호를 추출하는데 발생될 수 있는 문제점을 개선한 것이다.In the high-definition television, the synchronization signal is included in the same manner as the conventional television system, except that two stages, i.e., bipolar pulses, are inserted. This invention improves the problem which may arise in extracting the synchronization signal of bipolar pulse.
제1도는 종래의 고화질 텔레비젼에서의 동기신호 분리장치를 개략적으로 나타낸 도면이다. 제1도에 도시된 바와 같이, 게이트 펄스신호 발생부(10)는 입력되는 영상신호의 저주파 영역만 통과시키는 로우패스필터(11)에서 고주파가 제거된 신호의 동기 팁 레벨( Sync tip level)을 일정하게 유지시키는 피이크 클램프 회로(Peak clamp circuit), 상기 피이크 클램프 회로(12)의 출력신호를 비반전 단자를 통하여 입력하고 동시에 반전단자에는 기준전위 레벨(Vrdf2)이 인가되어 있는 비교기(13), 상기 비교기(13)의 출력펄스에 대응하여 소정의 폭을 갖는 게이트 펄스를 발생시키는 단안정 바이브레이터(14)로 구성되어 있다.1 is a view schematically showing a synchronization signal separating apparatus in a conventional high definition television. As shown in FIG. 1, the gate pulse signal generator 10 adjusts a sync tip level of a signal from which a high frequency is removed from a low pass filter 11 that passes only a low frequency region of an input image signal. A peak clamp circuit which maintains a constant, a comparator 13 which inputs an output signal of the peak clamp circuit 12 through a non-inverting terminal and has a reference potential level Vrdf2 applied to the inverting terminal; It consists of the monostable vibrator 14 which generate | occur | produces the gate pulse which has a predetermined | prescribed width corresponding to the output pulse of the said comparator 13. As shown in FIG.
또한, 입력되는 영상신호의 패데스털 레벨을 일정하게 유지시키는 페데스털 클램프 회로(15)는 그 출력신호가 비교기(16)의 비반전 입력단자에 인가되도록 접속되어 있다. 상기 비교기(16)의 다른 입력단자인 반전단자에는 기준전위(Vrdf1)가 인가되어 있다.In addition, a pedestal clamp circuit 15 for maintaining a constant pedestal level of an input video signal is connected so that its output signal is applied to the non-inverting input terminal of the comparator 16. The reference potential Vrdf1 is applied to the inverting terminal which is another input terminal of the comparator 16.
앤드 게이트(17)는 전술한 펄스 발생부(10)의 출력신호인 게이트 펄스와 비교기(16)의 출력신호를 논리합시켜 출력시키도록 비교기(16)과 단안정 멀티 바이브레이터와 접속되어 있다.The AND gate 17 is connected to the comparator 16 and the monostable multivibrator so as to logically output the gate pulse which is the output signal of the pulse generator 10 and the output signal of the comparator 16.
제2도는 제1도에서의 동기신호 검출을 위한 각 회로소자의 입출력신호 파형도이다.2 is an input / output signal waveform diagram of each circuit element for detecting a synchronization signal in FIG.
제1도 및 제2도를 참조하여 종래의 동기분리장치를 간단히 설명하면, 제2도 (A)에서와 같은 복합영상신호는 노드 a에서 분리되어 페데스털 클램프 회로(15)에서 영상신호의 평균 레벨이 변함에 따라 레벨이 변하지 않도록 상기 영상신호의 페데스털 레벨이 일정하게 유지된다. 비교기(16)는 일단자를 통하여 페데스털 클렘프 회로(15)의 출력신호를 받아들이고, 다른 단자에는 기준전위(Vrdf1)가 인가되도록 구성되어 있어, 양 신호의 비교결과에 따라 펄스를 출력시킨다. 즉, 제2도 (c)에 도시된 바와 같이 부극성 펄스기간에는 논리 0, 정극 펄스기간에는 논리 1인 펄스신호가 출력된다.Referring to Figs. 1 and 2, the conventional synchronous separation device will be briefly described. The composite video signal as shown in Fig. 2A is separated at node a, so that the pedestal clamp circuit 15 The pedestal level of the video signal is kept constant so that the level does not change as the average level changes. The comparator 16 receives the output signal of the pedestal clamp circuit 15 through one end, and is configured such that the reference potential Vrdf1 is applied to the other terminal, and outputs a pulse in accordance with the comparison result of both signals. That is, as shown in Fig. 2C, a pulse signal of logic 0 in the negative pulse period and logic 1 in the positive pulse period is output.
한편, 로우패스필터(11)로 제공된 복합영상신호는 고주파 성분은 제거되고, 피이크 클램프 회로(12)에서 동기 팁 레벨이 일정하게 유지된 후 비교기(13)로 출력된다. 비교기(13)는 피이크 클렘프 회로(12)의 출력신호와 기준전위(Vrdf2)와의 크기를 비교한 후 부극성 펄스를 출력펄스에 따라 동작하는 단안정 멀티 바이브레이터로 출력한다.On the other hand, the composite video signal provided to the low pass filter 11 is removed from the high frequency component, and is maintained in the peak clamp circuit 12, and then output to the comparator 13 after the sync tip level is kept constant. The comparator 13 compares the magnitude of the output signal of the peak clamp circuit 12 with the reference potential Vrdf2 and outputs a negative pulse to a monostable multivibrator operating according to the output pulse.
이와 같이, 노드a에서 분리된 복합영상신호를 이용하여 제2도(D)와 같은 최종 동기 펄스신호를 생성시키는 과정에서, 전술한 제2도(C)의 파형만을 그대로 동기신호로 이용하기에는 문제점이 발생된다. 즉, 상기 동기신호 기간 이외의 영상신호에서도 페데스털 레벨 이하의 전압이 발생될 수 있기 때문에, 따라서 전술한 펄스파형이 그의 기간에서도 발생될 수 있다.As described above, in the process of generating the final sync pulse signal as shown in FIG. 2D using the composite video signal separated at the node a, it is not a problem to use only the waveform of FIG. 2C as the sync signal as it is. Is generated. That is, since the voltage below the pedestal level can be generated even in the video signals other than the synchronization signal period, the above-described pulse waveform can be generated even in the period.
이러한 경우 동기펄스가 일정치 않아 색부반송파의 동기를 맞출 수없다. 앤드 게이트(17)는 이러한 상황을 고려한 것으로, 상기 게이트 펄스기간 내의 동기신호만을 동기신호로 이용할 수 있도록 전술한 제1도 (C)를 논리곱하는 작용을 한다. 따라서, 최종적으로 제1도 (D)와 같은 동기신호가 출력된다.In this case, the synchronization pulse is not constant and the color carriers cannot be synchronized. The AND gate 17 considers such a situation and functions to logically multiply the above-described first figure C so that only the synchronization signal within the gate pulse period can be used as the synchronization signal. Therefore, a synchronization signal as shown in FIG. 1 (D) is finally output.
그러나, 영상신호의 평균 레벨 변화로 인한 페데스털 레벨 변화를 방지하고자 제공된 페데스털 클렘프 회로를 포함하는 종래의 동기신호 분리장치는 상기 클램프 회로의 안정도의 한계로 인하여 동기분리시 타이밍 오차가 발생하게 된다. 즉, 보통 영상신호의 평균 레벨은 큰 폭으로 변화하기 때문에 클램프 회로로써 상기 레벨을 안정화시키는 데에는 한계가 있으며, 또한 안정화시키기 위하여 펄스신호 발생장치, 바이어스 회로, 스위칭 회로등이 필연적으로 포함되어야 하기 때문에 클램프 회로의 구성이 복잡해지는 문제점이 발생된다.However, the conventional synchronous signal separation device including a pedestal clamp circuit provided to prevent the pedestal level change due to the change in the average level of the video signal has a timing error during synchronous separation due to the limitation of the stability of the clamp circuit. Will occur. That is, since the average level of a video signal usually varies greatly, there is a limit to stabilizing the level by a clamp circuit, and in order to stabilize, a pulse signal generator, a bias circuit, a switching circuit, and the like must be included. The problem that the structure of a clamp circuit becomes complicated arises.
이 발명은 상기 문제점을 해결하기 위한 것으로서, 그 목적은 페데스털 클램프 회로를 이용함이 없이 동기분리과정을 수행할 수 있고, 그로 인하여 구성이 간단해진 동기신호 분리장치를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a synchronization signal separation device which can perform a synchronization separation process without using a pedestal clamp circuit, thereby simplifying the configuration.
상기 목적을 달성하기 위한 이 발명이 따른 고화질 텔레비젼 동기신호 분리장치는 외부로부터 제공된 복합영상신호의 동기신호 구간을 포함하는 소정의 게이트펄스를 발생하는 게이트 펄스신호 발생부를 구비하여, 상기 복합영상신호에 포함된 동기신호를 분리하는 고화질 텔레비젼의 동기신호 분리장치에 있어서, 상기 게이트펄스가 발생된 구간 동안에 상기 입력되는 복합영산신호를 통과시키고, 그렇지 않은 구간 동안에는 차단하는 스위칭수단; 및 상기 스위칭수단으로부터의 출력신호를 소정의 기준전위와 비교하여, 상기 기준전위보다 큰 전위를 갖는 신호를 출력하여 동기신호를 발생시키는 비교수단을 포함하는 것을 특징으로 한다.The high-definition television synchronizing signal separating apparatus according to the present invention for achieving the above object comprises a gate pulse signal generating unit for generating a predetermined gate pulse including a synchronizing signal section of a composite video signal provided from the outside, A synchronous signal separation device for a high definition television that separates an included synchronous signal, comprising: switching means for passing the input complex operation signal during a period in which the gate pulse is generated, and blocking in a period not otherwise; And comparing means for comparing the output signal from the switching means with a predetermined reference potential, and outputting a signal having a potential greater than the reference potential to generate a synchronization signal.
이하, 이 발명에 따른 고화질 텔레비젼의 동기신호 분리장치의 바람직한 하나의 실시예를 첨부도면에 의거 상세히 설명한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a preferred embodiment of a synchronization signal separating apparatus for a high definition television according to the present invention will be described in detail with reference to the accompanying drawings.
제3도는 이 발명에 따른 고화질 텔레비젼의 동기신호 분리장치의 개략적 블럭도이고, 제4도는 제3도에의 파형도이다. 여기에서 전술한 종래의 동기신호 분리장치와 동일한 구성은 동일부호가 부여되고, 동일구성에 대한 설명은 피하기로 한다.3 is a schematic block diagram of a synchronization signal separating apparatus for high definition television according to the present invention, and FIG. 4 is a waveform diagram of FIG. Here, the same components as those of the conventional sync signal separating apparatus described above are given the same reference numerals, and the description of the same components will be omitted.
제3도 및 제4도를 참조하면, 게이트 펄스신호 발생부(10)는 전술한 종래의 장치와 동일하게 로우패스필터(11), 피이크 클램프(12), 비교기(13), 단안정 멀티 바이브레이터(14)를 포함하고 있다. 또한, 종래의 장치와 다른점은 페데스털 클램프 회로(15) 및 앤드 게이트(17)를 없앤 대신에 스위칭 회로(19)가 추가되어 있고, 아울러 상기 게이트 펄스신호 발생부(10)의 출력신호가 스위칭 회로(19)에 의해 선택되도록 구성되어 있다는 점이다.3 and 4, the gate pulse signal generator 10 has a low pass filter 11, a peak clamp 12, a comparator 13, and a monostable multivibrator in the same manner as the conventional apparatus described above. (14) is included. In addition, unlike the conventional apparatus, instead of removing the pedestal clamp circuit 15 and the end gate 17, a switching circuit 19 is added, and the output signal of the gate pulse signal generator 10 is also added. Is configured to be selected by the switching circuit 19.
여기서, 스위칭 회로(19)는 게이트 펄스신호 발생부(10)에서 발생된 게치트펄스에 의하여 노드 a로 입력되는 복합영상신호 자체를 스위칭하여 동기신호가 포함된 신호를 통과시킨다. 그 다음, 그 신호는 비교기(16)에 의하여 기준전위(Vrdf1)와 비교함으로써 동기신호를 검출할 수 있다.Here, the switching circuit 19 switches the composite video signal itself input to the node a by the get pulse generated by the gate pulse signal generator 10 and passes the signal including the synchronization signal. The signal can then be detected by the comparator 16 by comparison with the reference potential Vrdf1.
이와 같이 구성된 이 발명에 따른 동기신호 분리장치에 의하면, 제4도 (A)에 도시된 복합영상신호가 노드 a에서 분기되고 하나의 신호는 전술한 바와 같이 로우패스필터(11), 피이크, 클램프 회로(12), 비교기(13) 및 단안정 멀티 바이브레이트를 거쳐 제4도의 (B)와 같은 펄스파형이 만들어진다.According to the synchronization signal separating apparatus according to the present invention configured as described above, the composite video signal shown in FIG. 4A is branched at node a and one signal is low pass filter 11, peak, clamp as described above. Through the circuit 12, the comparator 13, and the monostable multivibration, a pulse waveform as shown in FIG. 4B is produced.
이후, 제4도 (C)와 같은 신호가 분리되어, 잡음제거용 커패시터(C1)를 거쳐 비교기(16)의 일단자에 입력된다. 비교기(16)에서는 상기 제4도 (C)와 같은 신호와 기준전압(Vrdf1)이 비교된 후 큰 레벨구간이 하이 레벨인 펄스신호인 제4도 (D)와 같은 신호가 최종 동기신호로 제공되도록 출력된다.Thereafter, a signal as shown in FIG. 4C is separated and input to one terminal of the comparator 16 via the noise removing capacitor C1. In the comparator 16, a signal as shown in FIG. 4 (D), which is a pulse signal having a high level section after being compared with the signal as shown in FIG. 4 (C) and the reference voltage Vrdf1, is provided as a final synchronization signal. Output as possible.
상술한 바의 구성에 따라 동기신호를 검출하는 과정을 살펴보면, 종래기술에서는 소정의 게이트펄스를 발생하고 미리 입력 복합영상신호로부터 수직동기신호를 검출한 후 그 게이트펄스 구간 동안에 그 수직동기신호를 출력하는 것이며, 반면에 본 발명에 의하면 소정의 게이트펄스를 발생하고 입력 복합영상신호 자체를 게이트펄스에 따라 동기신호가 포함된 신호를 통과시킨 다음, 그 신호를 기준전위와 비교하여 동기신호를 검출한다.Referring to the process of detecting the synchronization signal according to the above-described configuration, in the prior art, a predetermined gate pulse is generated, the vertical synchronization signal is detected from the input composite video signal in advance, and the vertical synchronization signal is output during the gate pulse period. On the other hand, according to the present invention, a predetermined gate pulse is generated, the input composite video signal itself is passed through a signal including a synchronization signal according to the gate pulse, and the signal is compared with a reference potential to detect the synchronization signal. .
이상 설명한 바와 같이, 이 발명의 동기신호 분리장치에 의하면, 페데스털 클렘프 회로 및 앤드 게이트를 이용함이 없이 동기신호를 분리할 수 있고, 그에 따라 그 구성이 매우 간단하게 되는 효과가 있다.As described above, according to the synchronization signal separation device of the present invention, the synchronization signal can be separated without using the pedestal clamp circuit and the AND gate, and thus the configuration is very simple.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940008679A KR0144962B1 (en) | 1994-04-25 | 1994-04-25 | A sync signal separation apparatus of hdtv |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940008679A KR0144962B1 (en) | 1994-04-25 | 1994-04-25 | A sync signal separation apparatus of hdtv |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950030595A KR950030595A (en) | 1995-11-24 |
KR0144962B1 true KR0144962B1 (en) | 1998-07-15 |
Family
ID=19381635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940008679A KR0144962B1 (en) | 1994-04-25 | 1994-04-25 | A sync signal separation apparatus of hdtv |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0144962B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100556465B1 (en) * | 1998-12-01 | 2006-08-30 | 엘지전자 주식회사 | apparatus for separating sync in TV signals |
KR100717236B1 (en) * | 2004-10-05 | 2007-05-11 | 산요덴키가부시키가이샤 | Video signal processing circuit |
-
1994
- 1994-04-25 KR KR1019940008679A patent/KR0144962B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100556465B1 (en) * | 1998-12-01 | 2006-08-30 | 엘지전자 주식회사 | apparatus for separating sync in TV signals |
KR100717236B1 (en) * | 2004-10-05 | 2007-05-11 | 산요덴키가부시키가이샤 | Video signal processing circuit |
US7456903B2 (en) | 2004-10-05 | 2008-11-25 | Sanyo Electric Co., Ltd. | Video signal processing circuit |
Also Published As
Publication number | Publication date |
---|---|
KR950030595A (en) | 1995-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0144962B1 (en) | A sync signal separation apparatus of hdtv | |
KR100430742B1 (en) | Apparatus with A/D Converter for Processing Television Signal | |
US5258841A (en) | Horizontal synchronizing signal separation circuit | |
JP3519247B2 (en) | Synchronous signal generator | |
JPS62183292A (en) | Subcarrier wave signal generating device | |
KR910013933A (en) | Main Clock Generation Method and Circuit of Digital Television Receiver | |
JPS609284A (en) | Vertical free run detecting device | |
JP3026695B2 (en) | Clock pulse generator | |
JP2963915B2 (en) | Sync separation circuit | |
JP2604424B2 (en) | Sync separation circuit | |
KR920001109B1 (en) | Vdp still signal detecting circuit | |
KR0124842Y1 (en) | Synchorization separation method and apparatus of composite image signal | |
JPH0767144B2 (en) | Image signal synchronization circuit | |
KR930009182B1 (en) | Signal separating system | |
JP3024726B2 (en) | Half killer circuit | |
KR100304891B1 (en) | Flat Panel Display System | |
KR940000159Y1 (en) | Keyed pulse generator for high definition of tv | |
KR100219516B1 (en) | Pll for horizontal synchronous signals | |
KR0169855B1 (en) | Apparatus for controlling reset signals in trigger board | |
JPS63292775A (en) | Horizontal deflecting circuit | |
JPH0451779A (en) | Synchronizing signal replacing circuit | |
JPH01289378A (en) | Clamping circuit | |
JPH05328378A (en) | Color synchronized processing circuit | |
JP2002077664A (en) | Detecting apparatus for binary-ternary synchronous signal | |
JPH0319578A (en) | Video signal processing unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080328 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |