KR19980055951A - 비휘발성 메모리 소자의 유전체막 형성방법 - Google Patents

비휘발성 메모리 소자의 유전체막 형성방법 Download PDF

Info

Publication number
KR19980055951A
KR19980055951A KR1019960075188A KR19960075188A KR19980055951A KR 19980055951 A KR19980055951 A KR 19980055951A KR 1019960075188 A KR1019960075188 A KR 1019960075188A KR 19960075188 A KR19960075188 A KR 19960075188A KR 19980055951 A KR19980055951 A KR 19980055951A
Authority
KR
South Korea
Prior art keywords
film
oxide film
dielectric film
memory device
nonvolatile memory
Prior art date
Application number
KR1019960075188A
Other languages
English (en)
Inventor
박승희
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960075188A priority Critical patent/KR19980055951A/ko
Publication of KR19980055951A publication Critical patent/KR19980055951A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 비휘발성 메모리 소자의 유전체막 형성방법에 관한 것으로, ONO(Oxide-Nitride-Oxide)구조의 유전체막에서 질화막 위에 형성되는 상부 산화막(top oxide)을 열산화막과 CVD산화막의 이중 구조로 형성하여 유전체막의 막질을 개선하는 것이 기술됩니다.

Description

비휘발성 메모리 소자의 유전체막 형성방법
본 발명은 비휘발성 메모리 소자의 유전체막 형성방법에 관한 것으로, 특히 ONO(Oxide-Nitride-Oxide)구조의 유전체막에서 상부 산화막(top oxide)의 막질을 개선하여 소자의 리텐션(retention), 사이클링(cycling) 및 디스터브(disturb) 특징을 향상시킬 수 있는 비휘발성 메모리 소자의 유전체막 형성방법에 관한 것이다.
일반적으로 비휘발성 메모리 소자는 플로팅 게이트(floating gate)와 콘트롤 게이트(control gate) 사이에 유전체막이 형성된다. 유전체막의 막질에 따라 소자의 리텐션, 사이클링 및 디스터브 특성이 좌우된다. 특히, 유전체막은 프로그램시 플로팅 게이트에 인가되는 전자의 누설을 막는 것이 주목적이다. 따라서, 유전체막의 막질을 향상시키기 위한 연구가 계속되고 있다. 최근에는 유전체막으로 ONO 구조를 주로 적용시키고 있다.
도 1A 내지 1C는 ONO 구조의 유전체막을 갖는 종래 비휘발성 메모리 소자의 단면도이다.
도 1A는 반도체 기판(1)위에 플로팅 게이트(3)가 형성된 것이 도시된다. 반도체 기판(1)과 플로팅 게이트(3) 사이에는 터널 산화막(2)이 형성된다.
도 1B는 플로팅 게이트(3)를 포함한 반도체 기판(1) 위에 하부 산화막(4) 및 질화막(5)을 순차적으로 형성한 것이 도시된다.
도 1C는 증착공정으로 질화막(5) 위에 상부 산화막(6)을 형성하여 ONO 구조의 유전체막(10)을 완성시킨 후 이 유전체막(10)을 열처리하고, 유전체막(10)을 덮는 콘트롤 게이트(7)를 형성한 것이 도시된다.
상기의 공정은 형성된 ONO 구조의 유전체막(10)은 하부 산화막(4), 질화막(5) 및 상부 산화막(6)을 같은 단계에서 일괄적으로 형성시키기 때문에 각 층간의 결함(defect)이 존재할 확률이 크며, 이로인하여 누설전류 경로(leakage path)를 효과적으로 차단할 수가 없어 소자의 리텐션, 사이클링 및 디스터브 등의 특성이 좋지 않게되므로 비휘발성 메모리 소자의 신뢰성을 저하시키는 요인이 된다.
따라서, 본 발명은 ONO구조의 유전체막에서 상부 산화막의 형성방법을 개선하여 유전체 막질을 향상시킬 수 있는 비휘발성 메모리 소자의 유전체막 형성방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 플로팅 게이트를 포함한 반도체 기판 위에 하부 산화막 및 질화막을 순차적으로 형성하는 단계; 열산화공정으로 상기 질화막 위에 열산화막을 형성하고, 상기 열산화막 위에 증착공정으로 CVD산화막을 형성하여 이중 구조의 상부 산화막을 형성하는 단계로 이루어지는 것을 특징으로 한다.
도 1A 내지 1C는 종래 비휘발성 메모리 소자의 단면도.
도 2A 내지 2C는 본 발명의 실시예에 의한 비휘발성 메모리 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1, 11 : 반도체 기판2, 12 : 터널 산화막
3, 13 : 플로팅 게이트4, 14 : 하부 산화막
5, 15 : 질화막6, 16 : 상부 산화막
16A : 열산화막16B : CVD산화막
7, 17 : 콘트롤 게이트10, 20 : 유전체막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2A 내지 2C는 본 발명의 실시예에 의한 ONO 구조의 유전체막을 갖는 비휘발성 메모리 소자의 단면도이다.
도 2A는 반도체 기판(11) 위에 플로팅 게이트(13)가 형성된 것이 도시된다. 반도체 기판(11)과 플로팅 게이트(13) 사이에는 터널 산화막(12)이 형성된다.
도 2B는 플로팅 게이트(13)를 포함한 반도체 기판(11) 위에 하부 산화막(14) 및 질화막(15)을 순차적으로 형성하고, 열산화공정으로 질화막(15) 위에 열산화막(16A)을 얇게 형성한 것이 도시된다.
열산화공정동안에 하부 산화막(14) 및 질화막(15)이 열처리된다.
도 2C를 참조하면, 열산화막(16A) 위에 화학기상증착공정(Chemical Vapor Deposition)으로 CVD산화막(16B)을 형성하여 열산화막(16A)과 CVD산화막(16B)으로 된 이중 구조의 상부 산화막(16)이 형성된다. 이로서 하부 산화막(14), 질화막(15) 및 상부 산화막(16)으로 된 본 발명의 ONOO 구조의 유전체막(20)이 완성된다. 콘트롤 게이트(7)는 유전체막(20)이 덮히도록 형성된다. 상부 산화막(16)은 비휘발성 메모리 소자의 제조공정중 주변 회로부분에 형성되는 저전압 트랜지스트의 게이트 산화막을 형성하는 공정중에 열처리된다.
상기의 공정으로 형성된 ONOO 구조의 유전체막(20)은 결함(defect)이 많은 질화막(15) 위에 열산화공정으로 열산화막(16A)을 성장시키므로서 질화막(15)의 표면에 결함부분이 제거되고, 이러한 상태에서 증착공정으로 산화막(16B)을 형성하기 때문에 유전체막(20)의 막질이 개선된다.
상술한 바와 같이 본 발명은 결함이 많은 질화막 표면에 열산화막을 형성한 후 증착공정으로 일정 두께의 산화막을 형성하여 이중 구조의 상부 산화막을 형성하므로써, ONOO 구조의 유전체막의 막질이 개선되고, 따라서 소자의 리텐션, 사이클링 및 디스터브 특성을 향상시킬 수 있어 비휘발성 메모리 소자의 신뢰성을 향상시킬 수 있다.

Claims (1)

  1. 비휘발성 메모리 소자의 유전체막 형성방법에 있어서,
    플로팅 게이트를 포함한 반도체 기판 위에 하부 산화막 및 질화막을 순차적으로 형성하는 단계;
    열산화공정으로 상기 질화막 위에 열산화막을 형성하고, 상기 열산화막 위에 증착공정으로 CVD산화막을 형성하여 이중 구조의 상부 산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 비휘발성 메모리 소자의 유전체막 형성방법.
KR1019960075188A 1996-12-28 1996-12-28 비휘발성 메모리 소자의 유전체막 형성방법 KR19980055951A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075188A KR19980055951A (ko) 1996-12-28 1996-12-28 비휘발성 메모리 소자의 유전체막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075188A KR19980055951A (ko) 1996-12-28 1996-12-28 비휘발성 메모리 소자의 유전체막 형성방법

Publications (1)

Publication Number Publication Date
KR19980055951A true KR19980055951A (ko) 1998-09-25

Family

ID=66396438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075188A KR19980055951A (ko) 1996-12-28 1996-12-28 비휘발성 메모리 소자의 유전체막 형성방법

Country Status (1)

Country Link
KR (1) KR19980055951A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815968B1 (ko) * 2007-05-17 2008-03-24 주식회사 동부하이텍 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815968B1 (ko) * 2007-05-17 2008-03-24 주식회사 동부하이텍 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
JP4001960B2 (ja) 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972751A (en) Methods and arrangements for introducing nitrogen into a tunnel oxide in a non-volatile semiconductor memory device
US6613632B2 (en) Fabrication method for a silicon nitride read-only memory
US6287907B1 (en) Method of manufacturing a flash memory having a select transistor
EP0366423A2 (en) Manufacturing method of semiconductor non-volatile memory device
US7141850B2 (en) Gated semiconductor assemblies and methods of forming gated semiconductor assemblies
US5291048A (en) Non-volatile storage device with impurities in nitride toward source side
US6221716B1 (en) Method of manufacturing a flash memory device
US7508028B2 (en) Non-volatile memory
KR940004421B1 (ko) 불휘발성 반도체기억장치의 제조방법
KR19980055951A (ko) 비휘발성 메모리 소자의 유전체막 형성방법
KR0172727B1 (ko) 플래쉬 메모리 소자의 제조방법
JPH03257828A (ja) 半導体装置の製造方法
US6509228B1 (en) Etching procedure for floating gate formation of a flash memory device
KR100223277B1 (ko) 플래쉬 메모리 소자의 제조 방법
US5869370A (en) Ultra thin tunneling oxide using buffer CVD to improve edge thinning
US6620705B1 (en) Nitriding pretreatment of ONO nitride for oxide deposition
JPH05343694A (ja) 半導体不揮発性記憶素子の製造方法
US6589843B1 (en) Methods of forming FLASH field effect transistor gates and non-FLASH field effect transistor gates
KR20050060268A (ko) Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
KR100240276B1 (ko) 이이피롬 소자 및 그 제조 방법
JPH03250669A (ja) Ｍｏｓ型半導体装置およびその製造方法
KR19980043614A (ko) 비휘발성 메모리 소자의 제조방법
KR19980053682A (ko) 플래쉬 메모리 소자의 제조 방법
US6858496B1 (en) Oxidizing pretreatment of ONO layer for flash memory

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid