KR19980055909A - 반도체 소자의 콘택홀 형성 방법 - Google Patents
반도체 소자의 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR19980055909A KR19980055909A KR1019960075146A KR19960075146A KR19980055909A KR 19980055909 A KR19980055909 A KR 19980055909A KR 1019960075146 A KR1019960075146 A KR 1019960075146A KR 19960075146 A KR19960075146 A KR 19960075146A KR 19980055909 A KR19980055909 A KR 19980055909A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- semiconductor device
- photosensitive film
- mask
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 콘택홀 입구부의 단차를 감소시키기 위하여 현상비, 콘트라스트, 광감도 등과 같은 특성이 서로 다른 두 종류의 감광막을 이용하여 식각 마스크를 형성하므로써 파티클의 발생을 억제하며 공정의 단순화를 이루어 소자의 수율이 증대될 수 있도록 한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
Description
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 공정의 단순화를 이루며 콘택홀 입구부의 단차를 감소시킬 수 있도록 한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 접합부와 도전층 또는 도전층간에는 절연막이 형성되며 접합부와 도전층 또는 도전층간의 접속은 절연막에 형성된 콘택홀을 통해 이루어진다. 그러나 소자가 고집적화됨에 따라 콘택홀의 크기가 감소되기 때문에 콘택홀 내부의 단차로 인해 금속의 충덮힘이 불량해지고, 이에 의해 콘택홀내에 금속이 완전히 매립되지 못하는 현상이 발생된다. 그래서 이러한 문제점을 해결하기 위하여 등방석 식각 특성을 갖는 습식 식각으로 콘택홀 입구부의 단차를 감소시키는 방법을 이용하는데, 그러면 종래 반도체 소자의 콘택홀 형성 방법을 도 1A 및 도 1B를 통해 설명하면 다음과 같다.
종래에는 도 1A에 도시된 바와 같이 접합부(2)가 형성된 실리콘 기판(1)상에 절연막(3) 및 감광막(4)을 순차적으로 형성한 후 콘택 마스크를 이용하여 상기 감광막(4)을 패터닝한다. 그리고 패터닝된 상기 감광막(4)을 식각 마스크로 이용하여 상기 절연막(3)을 식각하는데, 먼저, 등방성 식각 특성을 갖는 습식 식각 방법으로 상기 절연막(3)을 소정 깊이 식각한 후 비등방석 식각 특성을 갖는 건식 식각 방법으로 나머지 두께의 상기 절연막(3)을 완전히 식각하여 도 1B에 도시된 바와 같이 상기 접합부(2)가 노출되도록 콘택홀(5)을 형성한다. 이후 잔류된 상기 감광막(4)을 제거한 후 상기 콘택홀(5)이 매립되도록 전체 상부면에 금속을 증착하여 금속층(도시 않됨)을 형성하는데, 이때 상기 습식 식각에 의해 상기 콘택홀(5) 입구부가 둥글게 형성되기 때문에 금속의 층덮힘이 양호해지고, 그 결과 금속이 상기 콘택홀(5)내에 완전히 매립된다. 그러나 상기와 같은 방법을 이용하여 콘택홀(5)을 형성하는 경우 상기 습식 식각 공정시 식각 정도를 제어하기 어려우며 습식 식각조(Wet Station)의 사용으로 인해 파티클(Particle)이 다량으로 생성된다. 또한 식각공정이 두단계(습식 및 건식)로 이루어지기 때문에 공정이 복잡하여 소자의 수율이 저하되는 단점이 있다.
따라서 본 발명은 현상비, 콘트라스트, 광감도 등과 같은 특성이 서로 다른 두 종류의 감광막을 이용하여 식각 마스크를 형성하므로서 상기한 단점을 해소할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 접합부가 형성된 실리콘 기판상에 절연막을 형성한 후 상기 절연막상에 제 1 감광막 및 제 2 감광막을 순차적으로 형성하는 단계와, 상기 단계로부터 콘택 마스크를 이용하여 상기 제 1 및 제 2 감광막을 노광시킨 후 현상시켜 양측벽이 경사진 식각 마스크를 형성하는 단계와, 상기 단계로부터 상기 식각 마스크 및 노출된 부분의 상기 절연막을 건식 식각하여 상기 접합부가 노출되도록 콘택홀을 형성한 후 잔류된 상기 식각 마스크를 제거하는 단계로 이루어지는 것을 특징으로 하며, 상기 제 1 감광막의 현상비, 콘트라스트, 광감도와 같은 특성은 상기 제 2 감광막의 그것과 서로 다른 것을 특징으로 한다.
도 1A 및 도 1B는 종래 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.
도 2A 내지 도 2C는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.
도 3은 본 발명을 설명하기 위한 그래프도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 및 11 : 실리콘 기판2 및 12 : 접합부
3 및 13 : 절연막4 : 감광막
5 및 15 : 콘택홀14A : 제 1 감광막
14B : 제 2 감광막14C : 식각 마스크
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2A 내지 도 2C는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도로서, 도 3을 참조하여 설명하면 다음과 같다.
도 2A는 접합부(12)가 형성된 실리콘 기판(11)상에 절연막(13), 제 1 감광막(14A) 및 제 2 감광막(14B)을 순차적으로 형성한 상태의 단면도인데, 이때 상기 제 1 및 제 2 감광막(14A 및 14B)은 현상비(Develop Rate), 콘트라스트(Contrast), 광감도(Sensitivity) 등과 같은 특성이 서로 다르며, 각각 5000 내지 10000Å의 두께로 형성된다.
도 2B는 콘택 마스크를 이용하여 상기 제 1 및 제 2 감광막(14A 및 14B)을 노광시킨 후 현상시켜 상기 접합부(12) 상부의 상기 절연막(13)이 노출되도록 식각 마스크(14C)를 형성한 상태의 단면도로서, 이때 상기 제 1 및 제 2 감광막(14A 및 14B)은 현상비, 콘트라스트, 광감도 등과 같은 특성이 서로 다르기 때문에 상기 식각 마스크(14C)의 양측벽이 경사지게 형성된다. 이는 도 3에 도시된 바와 같이 상기 제 1 및 제 2 감광막(14A 및 14B)의 두께에 따른 노광 에너지의 차이로 인해 상기 제 1 및 제 2 감광막(14A 및 14B)의 현상된 측벽에 기울기차가 발생되기 때문인데, 상기 제 2 감광막(14B) 측벽의 경사도가 상기 제 1 감광막(14A) 측벽의 경사도보다 크게 나타난다. 여기서 곡선(A1)은 상기 제 2 감광막(14B) 측벽의 경사도를 도시한 그래프이고 곡선(B1)은 상기 제 1 감광막(14A) 측벽의 경사도를 도시한 그래프이다. 그리고 점선(A2)은 상기 제 2 감광막(14B) 측벽의 기울기를 도시한 그래프이고 점선(B2)은 상기 제 1 감광막(14A) 측벽의 기울기를 도시한 그래프이다.
도 2C는 상기 식각 마스크(14C) 및 노출된 부분의 상기 절연막(13)을 건식 식각하여 상기 접합부(12)가 노출되도록 콘택홀(15)을 형성한 후 잔류된 상기 식각 마스크(14C)를 제거한 상태의 단면도로서, 상기 식가 마스크(14C) 측벽의 경사로 인해 상기 콘택홀(15) 측벽도 경사지게 형성된다. 이때 상기 제 2 감광막(14B) 측벽의 경사도가 상기 제 1 감광막(14A) 측벽의 경사도보다 크기 때문에 상기 콘택홀(15) 입구부가 내부보다 넓게 형성된다.
상기와 같이 특성이 다른 두 종류의 감광막을 이용하여 식각 마스크를 형성하는 경우 습식 방법을 이용하지 않고도 콘택홀 입구부 및 내부의 단차를 감소시킬 수 있다. 그리므로 상기 콘택홀(15)내에 금속을 증착하는 경우 금속의 층덮힘이 양호해지며, 따라서 상기 콘택홀(15)내에 금속이 완전히 매립될 수 있다.
상술한 바와 같이 본 발명에 의하면 현상비, 콘트라스트, 광감도 등과 같은 특성이 다른 두 종류의 감광막을 이용하여 식각 마스크를 형성하므로써 습식 식각 방법을 이용하지 않고 콘택홀 입구부 및 내부의 단차를 감소시킬 수 있다. 그러므로 습식 식각에 의한 파티클의 발생을 억제하며 공정의 단순화를 이루어 소자의 수율을 향상시키고 금속의 층덮힘을 향상시켜 소자의 전기적 특성이 향상될 수 있도록 하는 탁월한 효과가 있다.
Claims (3)
- 반도체 소자의 콘택홀 형성 방법에 있어서,접합부가 형성된 실리콘 기판상에 절연막을 형성한 후 상기 절연막상에 제 1 감광막 및 제 2 감광막을 순차적으로 형성하는 단계와,상기 단계로부터 콘택 마스크를 이용하여 상기 제 1 및 제 2 감광막을 노광시킨 후 현상시켜 양측벽이 경사진 식각 마스크를 형성하는 단계와,상기 단계로부터 상기 식각 마스크 및 노출된 부분의 상기 절연막을 건식 식각하여 상기 접합부가 노출되도록 콘택홀을 형성한 후 잔류된 상기 식각 마스크를 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 감광막은 각각 5000 내지 10000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 또는 제 2 항에 있어서,상기 제 1 감광막의 현상비, 콘트라스트, 광감도와 같은 특성은 상기 제 2 감광막의 그것과 서로 다른 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075146A KR19980055909A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075146A KR19980055909A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 콘택홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980055909A true KR19980055909A (ko) | 1998-09-25 |
Family
ID=66395570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075146A KR19980055909A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980055909A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363642B1 (ko) * | 1999-11-11 | 2002-12-05 | 아남반도체 주식회사 | 반도체 소자의 접촉부 형성 방법 |
-
1996
- 1996-12-28 KR KR1019960075146A patent/KR19980055909A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363642B1 (ko) * | 1999-11-11 | 2002-12-05 | 아남반도체 주식회사 | 반도체 소자의 접촉부 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6180517B1 (en) | Method of forming submicron contacts and vias in an integrated circuit | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR19980055909A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US5913133A (en) | Method of forming isolation layer for semiconductor device | |
| KR970067640A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| KR100313523B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
| KR100315028B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100286901B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100273244B1 (ko) | 반도체소자의분리영역제조방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR19990003538A (ko) | 반도체 소자의 제조방법 | |
| KR0137433B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0154288B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100227635B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20030002702A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR100244266B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR20000051689A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100223938B1 (ko) | 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |