KR19980055012A - 시스템의 클럭 제어회로 - Google Patents
시스템의 클럭 제어회로 Download PDFInfo
- Publication number
- KR19980055012A KR19980055012A KR1019960074218A KR19960074218A KR19980055012A KR 19980055012 A KR19980055012 A KR 19980055012A KR 1019960074218 A KR1019960074218 A KR 1019960074218A KR 19960074218 A KR19960074218 A KR 19960074218A KR 19980055012 A KR19980055012 A KR 19980055012A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- clock signal
- enable
- response
- control circuit
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 시스템의 클럭 제어회로를 공개한다. 그 회로는 명령어를 입력하여 디코딩하여 동작이 필요한 기능 블럭들을 인에이블하기 위한 제 1 인에이블 신호들을 발생하기 위한 명령어 디코더, 상기 제 1 인에이블 신호들에 각각 응답하여 인에이블되고 제 1 클럭신호에 응답하여 제 2 인에이블 신호들을 발생하기 위한 복수개의 클럭 인에이블 신호 발생수단, 상기 제 2 인에이블 신호들에 각각 응답하여 인에이블되고 제 2 클럭신호를 전송하기 위한 복수개의 클럭신호 전송수단, 및 상기 복수개의 클럭신호 전송수단으로 부터의 제 2 클럭신호에 각각 응답하여 동작하는 복수개의 기능 블럭들로 구성되어 있다. 따라서, 전력 소모를 줄일 수 있다.
Description
본 발명은 클럭 제어회로에 관한 것으로, 복수개의 기능 블럭을 가지는 시스템으로 입력되는 클럭신호를 제어함으로써 전력 소모를 줄일 수 있는 시스템의 클럭 제어회로에 관한 것이다.
휴대용 제품시장이 커짐에 따라서 전력 소모를 줄이는 것이 관건으로 떠오르고 있다. 그러나, 아직도 많은 마이크로 프로세서나 디지탈 신호 처리장치 및 아식(ASIC) 등이 실제로 동작하지 않는 기능 블럭들에 클럭신호를 인가하여 전력을 소모하고 있다.
도 1 은 종래의 복수개의 기능블럭을 가지는 시스템의 클럭 제어회로의 블럭도로서, 클럭 발생회로(10), 및 기능 블럭1 -N(20-1, 20-2, ..., 20-N)으로 구성되어 있다.
클럭 발생회로(10)로 부터 발생되는 클럭신호(CLK)가 모든 기능 블럭1 -N(20-1, 20-2, ..., 20-N)로 동시에 입력된다. 따라서, 모든 기능 블럭들이 동시에 클럭킹되기 때문에 실제로 사용되지 않는 기능 블럭이라 하더라도 파워 소비가 불가피하다는 단점이 있었다.
본 발명의 목적은 사용되는 해당 블럭들만 클럭킹되어 불필요한 파워 소모를 줄일 수 있는 시스템의 클럭 제어회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 시스템의 클럭 제어회로는 명령어를 입력하여 디코딩하여 동작이 필요한 기능 블럭들을 인에이블하기 위한 제 1 인에이블 신호들을 발생하기 위한 명령어 디코더, 상기 제 1 인에이블 신호들에 각각 응답하여 인에이블되고 제 1 클럭신호에 응답하여 제 2 인에이블 신호들을 발생하기 위한 복수개의 클럭 인에이블 신호 발생수단, 상기 제 2 인에이블 신호들에 각각 응답하여 인에이블되고 제 2 클럭신호를 전송하기 위한 복수개의 클럭신호 전송수단, 및 상기 복수개의 클럭신호 전송수단으로 부터의 제 2 클럭신호에 각각 응답하여 동작하는 복수개의 기능 블럭들을 구비한 것을 특징으로 한다.
도 1 은 종래의 시스템 클럭 제어회로의 블럭도이다.
도 2 는 본 발명의 시스템 클럭 제어회로의 블럭도이다.
도 3 은 도 2 에 나타낸 클럭 인에이블 신호 발생회로 및 클럭 전송회로의 상세 블럭도이다.
도 4 는 도 2 에 나타낸 클럭신호들(CLKA, CLKB)의 타이밍을 나타내는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 시스템의 클럭 제어회로를 설명하면 다음과 같다.
도 2 는 본 발명의 클럭 제어회로의 블럭도로서, 명령어 디코더(30), 클럭 인에이블 신호 발생회로들(30-1, 30-2, ..., 30-N), 클럭 신호 전송회로(40-1, 40-2, ..., 40-N), 및 기능 블럭들(20-1, 20-2, ..., 20-N)로 구성되어 있다.
명령어 디코더(30)는 페치(fetch)단계에서 명령어를 디코딩하여 어느 블럭들이 그 명령어에 의해 인에이블될지를 판단하는데, 사용될 블럭들에 대해서는 인에이블 신호가 발생하는데 이 신호가 바로 인에이블 신호(ENA)이다. 클럭 인에이블 신호 발생회로들(30-1, 30-2, ..., 30-N)은 인에이블 신호(ENA)에 의해서 인에이블되고 클럭신호(CLKA)가 발생할 때마다 인에이블 신호(ENB)를 발생한다. 이때, 클럭신호(CLKA)는 후단에서 발생되는 클럭신호(CLKB)보다 위상이 빠른 클럭신호이다. 이는 도 4 에 나타내었다. 클럭신호 전송회로들(40-1, 40-2, ..., 40-N)은 인에이블 신호(ENB)에 응답하여 클럭신호(CLKB)를 전송하게 된다. 이 신호가 기능 블럭들(20-1, 20-2, ..., 20-N)로 각각 입력하여 해당 기능 블럭만을 인에이블하게 된다. 따라서, 클럭신호가 모든 기능 블럭으로 입력되어 모든 블럭들을 동작시키지 않고 해당 기능 블럭들만 인에이블 시킴으로써 전력 소모를 줄일 수 있게 된다.
도 3 는 도 2 에 나타낸 클럭 인에이블 신호 발생회로 및 전송 회로의 상세 블럭도로서, 다운 카운터(50), 논리곱 회로(60), 및 클럭신호 전송회로(70)로 구성되어 있다.
인에이블 신호(ENA)에 응답하여 다운 카운터(50)가 1로 세트된다. 그리고 클럭신호(CLKA)에 응답하여 다운 카운터(50)가 다운 카운팅을 한다. 그러면, 논리곱 회로(60)는 다운 카운터(50)의 출력 비트 데이타를 모두 입력하여 논리곱하여 인에이블 신호(ENB)를 발생한다. 즉, 인에이블 신호(ENB)는 다운 카운터(50)의 출력 비트 데이타가 모두 0이 될 때까지 액티브 상태에 있게 된다. 인에이블 신호(ENB)는 클럭 신호 전송회로(70)로 입력되어 클럭신호(CLKB)를 인에이블시켜 연결된 기능 블럭으로 동작 클럭이 입력되게 한다. 인에이블 신호(ENB)가 클럭신호(CLKB)의 상승 엣지보다 먼저 액티브해야 하므로 이를 감산하여 클럭신호(CLKA)를 클럭신호(CLKB)에 비해 위상을 앞당겨줘야한다. 다운 카운터(50)의 크기와 설정되어야 하는 값은 가장 오래 수행되는 명령의 사이클 수에 맞춘다. 만약에 다운 카운터(50)의 값이 0으로 떨어지기 전에 인에이블 신호(ENA)가 다시 액티브하게 되면 다운 카운터(50)는 다시 최대 명령 사이클 수에 해당하는 값으로 셋팅된다.
따라서, 본 발명의 시스템의 클럭 제어회로는 명령에 따라 필요한 기능 블럭들로만 클럭신호가 입력되기 때문에 전력 소모를 줄일 수 있다.
Claims (2)
- 명령어를 입력하여 디코딩하여 동작이 필요한 기능 블럭들을 인에이블하기 위한 제 1 인에이블 신호들을 발생하기 위한 명령어 디코더; 상기 제 1 인에이블 신호들에 각각 응답하여 인에이블되고 제 1 클럭신호에 응답하여 제 2 인에이블 신호들을 발생하기 위한 복수개의 클럭 인에이블 신호 발생수단; 상기 제 2 인에이블 신호들에 각각 응답하여 인에이블되고 제 2 클럭신호를 전송하기 위한 복수개의 클럭신호 전송수단; 및 상기 복수개의 클럭신호 전송수단으로 부터의 제 2 클럭신호에 각각 응답하여 동작하는 복수개의 기능 블럭들을 구비한 것을 특징으로 하는 시스템의 클럭 제어회로.
- 제 1 항에 있어서, 상기 제 1 클럭신호는 상기 제 2 클럭신호보다 위상이 앞선 것을 특징으로 하는 시스템의 클럭 제어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074218A KR19980055012A (ko) | 1996-12-27 | 1996-12-27 | 시스템의 클럭 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074218A KR19980055012A (ko) | 1996-12-27 | 1996-12-27 | 시스템의 클럭 제어회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980055012A true KR19980055012A (ko) | 1998-09-25 |
Family
ID=66390717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960074218A KR19980055012A (ko) | 1996-12-27 | 1996-12-27 | 시스템의 클럭 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980055012A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773332B1 (ko) * | 2006-04-11 | 2007-11-05 | 한국전자통신연구원 | 변조 장치, 복조 장치 및 무선 모뎀 |
-
1996
- 1996-12-27 KR KR1019960074218A patent/KR19980055012A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773332B1 (ko) * | 2006-04-11 | 2007-11-05 | 한국전자통신연구원 | 변조 장치, 복조 장치 및 무선 모뎀 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60009856D1 (de) | Umkonfigurierbare integrierte schaltung mit eingebautem fehlersuchsystem für ein simulationssystem | |
| CA2230694A1 (en) | Self-timed pipelined datapath system and asynchronous signal control circuit | |
| WO2002050700A3 (en) | Processor architecture | |
| KR970059951A (ko) | Pcmcia 카드를 위한 인터럽트 분배 기술 | |
| US11558055B2 (en) | Clock-gating synchronization circuit and method of clock-gating synchronization | |
| AU2003233131A1 (en) | Electronic circuit with asynchronously operating components | |
| US5838985A (en) | Parallel processor with memory/ALU inhibiting feature | |
| JP4027285B2 (ja) | キーパッド装置 | |
| KR19980055012A (ko) | 시스템의 클럭 제어회로 | |
| KR100296452B1 (ko) | 데이터 입력 버퍼들을 구비한 동기식 반도체 메모리 장치 | |
| US6823413B2 (en) | Interrupt signal processing apparatus | |
| JPH05250316A (ja) | 装置間インタフェース方式 | |
| US20070162630A1 (en) | Single-chip multiple-microcontroller package structure | |
| KR100616683B1 (ko) | 파워다운 및 웨이크업 회로 | |
| US6201422B1 (en) | State machine, semiconductor device and electronic equipment | |
| KR19980026275A (ko) | 저소비전력형cpu | |
| SU1603367A1 (ru) | Элемент сортировочной сети | |
| SU1169019A1 (ru) | Устройство дл подключени блоков пам ти к источнику питани | |
| JP2626501B2 (ja) | 情報転送装置 | |
| KR0158640B1 (ko) | 데이타 버스 제어회로 | |
| KR0174500B1 (ko) | 반도체 칩의 클럭 제어회로 | |
| JPH05274496A (ja) | Ｉｃカードターミナル | |
| KR940007650A (ko) | 마이크로 컴퓨터 | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |