KR19980054455A - Metal wiring formation method of semiconductor device - Google Patents
Metal wiring formation method of semiconductor device Download PDFInfo
- Publication number
- KR19980054455A KR19980054455A KR1019960073618A KR19960073618A KR19980054455A KR 19980054455 A KR19980054455 A KR 19980054455A KR 1019960073618 A KR1019960073618 A KR 1019960073618A KR 19960073618 A KR19960073618 A KR 19960073618A KR 19980054455 A KR19980054455 A KR 19980054455A
- Authority
- KR
- South Korea
- Prior art keywords
- fine powder
- contact hole
- metal wiring
- metal
- forming
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, 파인 파우더를 콘택 홀에 분산시키고 열처리하므로써 효율적으로 콘택을 매립할 수 있고, 또한 콘택 매립과 동시에 금속 배선을 형성할 수 있으며, 약간의 자기장 및 진동을 가해줌으로써 금속 배선을 형성하거나 배리어 금속층을 형성할 수 있어 소자의 특성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, in which fine powder is dispersed in a contact hole and heat treated, so that the contact can be buried efficiently, and the metal wiring can be simultaneously formed with the contact buried, and a slight magnetic field and vibration are applied. By providing a metal wiring or a barrier metal layer can be formed to improve the characteristics of the device is proposed a metal wiring forming method of a semiconductor device.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming metal wiring of a semiconductor device.
반도체 소자내에서 금속 배선 공정은 소자의 신뢰성 및 그 운용 속도에 매우 큰 역할을 하고 있다. 금속 배선은 디바이스(device)에서 콘택 홀(contact hole)과 연결되며 이는 소자의 신뢰성에 매우 중요하고 이러한 콘택 홀(contact hole)을 매립하는데 많은 기술이 적용되고 있다. 현재 금속 배선을 연결하기 위하여 PVD 방식과 CVD 방식을 사용하고 있다. 그러나 PVD방식에 의한 콘택(contact) 매립에는 많은 한계가 나타나 64M DRAM급까지 사용되고 있으나 256M DRAM에서는 증착의 한계가 나타나고 있다. 또한, CVD방식의 경우 콘택(contact) 매립에는 한계가 없으나 그 적용이 한정되어 있고 또한 소오스(source)에 따라 오염(contamination)등의 여러가지 문제가 나타나고 있으므로 이를 개선해야만 한다.Metallization processes in semiconductor devices play a very important role in the reliability and speed of their operation. Metal wiring is connected to contact holes in a device, which is very important for the reliability of the device, and many technologies are applied to filling such contact holes. Currently, PVD and CVD are used to connect metal wires. However, there are many limitations in the contact filling by PVD method, which is used up to 64M DRAM level, but the limit of deposition is shown in 256M DRAM. In addition, in the case of the CVD method, there is no limit in contact filling, but its application is limited, and various problems such as contamination due to the source have to be improved.
따라서, 본 발명은 종래의 CVD 및 PVD 공정의 문제점을 해결하기 위해 파인 파우더를 사용한 금속 배선 형성 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming metal wirings using fine powder to solve the problems of conventional CVD and PVD processes.
상술한 목적을 달성하기 위한 본 발명에 따른 제 1 실시예는 디바이스에 형성된 콘택 홀 및 배선에 필요한 부분에 파인 파우더를 분산시키는 단계와, 상기 파인 파우더를 녹는점의 온도까지 열처리하여 금속막을 형성하는 단계와, 상기 금속막을 냉각하여 금속 배선을 형성하는 단계로 이루어진 것을 특징으로한다.The first embodiment according to the present invention for achieving the above object is to disperse the fine powder in the contact hole and wiring necessary in the device, and to heat-treat the fine powder to the temperature of the melting point to form a metal film And cooling the metal film to form metal wires.
또한, 본 발명에 따른 제 2 실시예는 디바이스에 콘택 홀을 형성한 후 콘택 홀을 포함한 전체 구조 상부에 금속 배선을 형성하는 단계와, 상기 콘택 홀 내부에 파인 파우더를 분산시키는 단계와, 상기 파인 파우더를 콘택 홀에 매립하여 플러그를 형성한 후 플러그 및 금속 배선 상부에 금속층을 형성하는 단계로 이루어진 것을 특징으로 한다.In addition, according to the second embodiment of the present invention, after forming a contact hole in a device, forming a metal wiring on the entire structure including the contact hole, dispersing fine powder in the contact hole, and After the powder is embedded in the contact hole to form a plug, characterized in that the step of forming a metal layer on the plug and the metal wiring.
도 1a 내지 도 1c는 본 발명에 따른 파인 파우더를 사용한 금속 배선 형성방법의 제 1 실시예는 설명하기 위해 순서적으로 도시한 소자의 단면도.1A to 1C are cross-sectional views of devices sequentially shown for explaining the first embodiment of the method for forming metal wirings using fine powder according to the present invention.
도 2a 내지 도 2c는 본 발명에 따른 파인 파우더를 사용한 금속 배선 형성 방법의 제 2 실시예를 설명하기 위해 순서적으로 도시한 소자의 단면도.2A to 2C are cross-sectional views of devices sequentially shown to explain a second embodiment of the method for forming metal wirings using fine powder according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11, 21 : 반도체 기판12, 22 : 절연막11, 21: semiconductor substrate 12, 22: insulating film
13, 23 : 콘택 홀14, 25 : 파인 파우더13, 23: contact hole 14, 25: fine powder
15 : 금속막16, 24 : 금속 배선 또는 배리어 금속층15 metal film 16, 24 metal wiring or barrier metal layer
26 : 플러그27 : 금속층26 plug 27 metal layer
현재 반도체 소자의 고집적화에 따라 콘택(contact) 매립에 많은 문제점이 있으며, 이를 해결하기 위하여 여러가지 방법을 사용하고 있다. 본 발명에서는 콘택 홀(contact hole) 매립의 특성을 향상시키기 위하여 파인 파우더(fine powder)를 사용하는 방법으로 콘택 홀의 사이즈(size)보다 미세한 분말을 이용하여 콘택 홀 내의 충진을 한 후 이를 열처리를 통하여 배선을 형성하는 방법이다. 이는 스퍼터(sputter) 방식과는 달리 직진성을 줄이고 콘택 홀을 충진하여 녹는점(melting point)의 온도로 열처리를 하기 때문에 배선 형성 공정시 스퍼터링(sputtering)에 의한 오버 행(over hang)문제를 줄여 완전한 매립에 효과적이다. 또한 CVD방식과 달리 소오스 가스(source gas)가 필요없이 직접 파인 파우더(fine powder)를 사용하기 때문에 소오스 가스(source gas)나 환원 가스에 의한 여러가지 문제점을 줄여 나갈 수 있다. 그리고 배선 형성을 위한 열처리를 통하여 기존 공정에서 필요한 열 처리를 동시에 진행할 수 있어 처리량(throughput) 개선에 많은 효과가 있으며, 이후 공정의 간소화라는 특징을 가지고 있다.Currently, there are many problems in contact filling due to the high integration of semiconductor devices, and various methods are used to solve this problem. In the present invention, by using a fine powder (fine powder) in order to improve the characteristics of the contact hole (fill hole) filling in the contact hole using a powder finer than the size (size) of the contact hole through heat treatment It is a method of forming wiring. Unlike the sputter method, it reduces the straightness and fills the contact hole and heats it to the melting point temperature, thereby reducing the overhang problem caused by sputtering during the wiring forming process. Effective for landfill In addition, unlike CVD method, since fine powder is used directly without source gas, various problems caused by source gas or reducing gas can be reduced. In addition, the heat treatment for forming the wiring can be simultaneously performed in the existing process, so that it is effective in improving throughput and has a characteristic of simplifying the subsequent process.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1a 내지 도 1c는 본 발명에 따른 파인 파우더를 이용한 금속 배선 형성 방법의 제 1 실시예는 설명하기 위해 순서적으로 도시한 소자의 단면도이다. 도 1a에 도시된 바와 같이 반도체 기판(11) 상부에 절연막(12)을 형성하고, 절연막(12)의 선택된 영역을 식각하여 콘택 홀(13)을 형성한다. 형성된 콘택 홀(13)과 배선에 필요한 부분에 파인 파우더(fine powder)(14)를 분산시킨다. 파인 파우더(fine powder)의 콘택(contact) 충진은 배리어(barrier) 역할을 하는 금속의 경우 파인 파우더가 콘택 홀 내의 밑바닥(bottom) 및 벽에 쉽게 붙을 수 있도록 해주고 파우더가 탈착되지 않도록 약간의 자기장을 형성하여 적절한 두께로 증착이 될 수 있도록 한다. 또한 금속 배선의 경우 진동을 가해 완벽한 충진을 이룰 수 있도록 해준다. 그리고 콘택 홀 외에 형성된 파우더는 파티클(particle)이 될 수 있으나 같은 금속층의 스퍼터(stupper) 방식을 이용한 증착을 통하여 완전한 층(layer)을 형성할 수 있다.1A to 1C are cross-sectional views of devices sequentially shown to explain a first embodiment of a method for forming metal wirings using fine powder according to the present invention. As illustrated in FIG. 1A, an insulating layer 12 is formed on the semiconductor substrate 11, and a selected region of the insulating layer 12 is etched to form a contact hole 13. Fine powder 14 is dispersed in the formed contact hole 13 and a portion necessary for wiring. Contact filling of fine powder makes it easier for the fine powder to adhere to the bottom and walls in the contact hole for metals that act as barriers and to create a slight magnetic field to prevent the powder from detaching. To be deposited to an appropriate thickness. Metal wiring also vibrates to achieve perfect filling. In addition, the powder formed outside the contact hole may be a particle, but a complete layer may be formed through deposition using a sputter method of the same metal layer.
도 1b는 콘택 홀에 충진되고 배선에 필요한 부분에 분산된 파인 파우더(14)를 금속 배선의 고형화에 알맞게 증차될 수 있도록 녹는점(melting point)의 온도까지 열처리하여 금속막(15)을 형성한 단면도이다.FIG. 1B shows the fine powder 14 filled in the contact hole and dispersed in a portion required for wiring to be heat-treated to a temperature of a melting point so as to increase the solidification of the metal wiring to form a metal film 15. It is a cross section.
도 1c는 파우더를 녹여 형성된 금속막을 냉각하여 완전한 금속 배선(16)을 형성한 단면도이다.FIG. 1C is a cross-sectional view of a complete metal wiring 16 formed by cooling a metal film formed by melting powder.
도 2a 내지 도 2c는 본 발명에 따른 파인 파우더를 이용한 금속 배선 형성 방법의 제 2 실시 예를 설명하기 위해 순서적으로 도시한 소자의 단면도이다.2A to 2C are cross-sectional views of devices sequentially illustrated to describe a second embodiment of a method for forming metal wirings using fine powder according to the present invention.
도 2a에 도시된 바와 같이 반도체 기판(21) 상부에 절연막(22)을 형성하고, 절연막(22)의 선택된 영역을 식각하여 콘택 홀(23)을 형성한다. 형성된 콘택 홀(23) 및 절연막 상부에 금속 배선(24)을 형성한다. 여기까지의 공정은 기존의 공정을 이용하여 형성할 수 있으며, 도 1a 내지 도 1c에서 설명된 본 발명에 따른 파인 파우더를 이용한 금속 배선 형성 방법을 이용하여 형성할 수도 있다. 콘택 홀(23) 내부를 포함한 형성된 금속 배선(24)에 파인 파우더(25)를 분산시킨다.As shown in FIG. 2A, an insulating film 22 is formed on the semiconductor substrate 21, and a selected region of the insulating film 22 is etched to form a contact hole 23. Metal wires 24 are formed on the formed contact holes 23 and the insulating film. The process up to this time can be formed using an existing process, and can also be formed using a metal wiring forming method using fine powder according to the present invention described with reference to FIGS. 1A to 1C. The fine powder 25 is dispersed in the formed metal line 24 including the contact hole 23.
도 2b는 분산시킨 파인 파우더를 콘택 홀(23)에 매립하여 플러그(26)을 형성한 단면도이다.2B is a cross-sectional view in which the plug 26 is formed by embedding the dispersed fine powder in the contact hole 23.
도 2c는 파인 파우더를 콘택 홀에 매립하여 플러그(26)을 형성한 후 전체 구조 상부에 또 다른 금속층을 형성하기 위해 파인 파우더를 분산시키고 충진시켜 금속층(27)을 형성한 단면도이다.FIG. 2C is a cross-sectional view of forming the metal layer 27 by dispersing and filling the fine powder in order to form a plug 26 by filling the fine powder into the contact hole and forming another metal layer on the entire structure.
본 발명의 다른 실시 예는 도 2a 내지 도 2c에 도시된 방법을 응용하여 콘택 홀 매립과 동시에 금속 배선을 형성할 수 있으며, 또한 콘택 홀을 매립한 후 PVD 방법을 단계적으로 사용하여 금속층을 증착하고 열처리를 실시함으로써 금속 배선을 형성할 수 있다.Another embodiment of the present invention can be applied to the method shown in Figures 2a to 2c to form a metal wiring at the same time as the contact hole buried, and also to deposit the metal layer by using the PVD method step by step after filling the contact hole By performing heat treatment, the metal wiring can be formed.
상술한 바와 같이 파인 파우더를 이용한 금속 배선의 경우 먼저 작은 사이즈의 콘택 홀을 쉽게 매립할 수 있다. 특히 약한 자기장을 이용하면 파인 파우더를 콘택 홀 내부에 쉽게 증착할 수 있기 때문에 깊은 콘택에도 적절한 스텝 커버러지(step coverage)를 확보할 수 있으며, 콘택 홀 완전 매립에서도 충분한 충진(filling) 효과를 발휘할 수 있다. 아울러 파인 파우더를 사용하면 파우더가 부유되어 증착되기 어려우나 자기장을 걸어줌으로써 충분히 매립할 수 있으며, 진동을 이용하여 완전히 충진(filling)할 수 있다. 이후에 단계적으로 스퍼터(sputter) 방식으로 층(layer)을 형성하게 되면 스퍼터(sputter) 방식으로는 콘택 매립이 어렵지만 평면에서의 증착은 매우 쉽고 강력한 결합을 하고 있으므로 완전한 층(layer)을 형성하기 쉬워지는 장점이 있다. 또한 열처리 공정을 통하여 파우더를 층(layer)으로 만들어 주는 동시에 금속 배선 매립후 열공정을 함께 할 수 있으므로 처리량(throughput) 측면에서 매우 유리하다.As described above, in the case of metal wiring using fine powder, a small contact hole may be easily buried first. Particularly, the weak magnetic field makes it easy to deposit fine powder inside the contact hole, thus ensuring proper step coverage even in deep contacts, and exhibiting sufficient filling effects even when the contact hole is completely filled. have. In addition, when the fine powder is used, the powder is suspended and difficult to deposit, but can be sufficiently filled by applying a magnetic field, and can be completely filled using vibration. Later, when the layer is formed by sputtering step by step, it is difficult to fill the contact by sputtering method, but it is easy to form a complete layer because the deposition on the plane is very easy and strong bonding. There is an advantage to losing. In addition, it is very advantageous in terms of throughput since the powder can be layered through the heat treatment process and the thermal process can be performed after the metal wiring is embedded.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073618A KR19980054455A (en) | 1996-12-27 | 1996-12-27 | Metal wiring formation method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073618A KR19980054455A (en) | 1996-12-27 | 1996-12-27 | Metal wiring formation method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980054455A true KR19980054455A (en) | 1998-09-25 |
Family
ID=66382977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073618A KR19980054455A (en) | 1996-12-27 | 1996-12-27 | Metal wiring formation method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980054455A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440468B1 (en) * | 2001-12-21 | 2004-07-14 | 아남반도체 주식회사 | Formation method of semiconductor device |
| KR20220009649A (en) * | 2020-07-16 | 2022-01-25 | 창원대학교 산학협력단 | Method of forming a metal pattern |
-
1996
- 1996-12-27 KR KR1019960073618A patent/KR19980054455A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440468B1 (en) * | 2001-12-21 | 2004-07-14 | 아남반도체 주식회사 | Formation method of semiconductor device |
| KR20220009649A (en) * | 2020-07-16 | 2022-01-25 | 창원대학교 산학협력단 | Method of forming a metal pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016626A (en) | Semiconductor device and manufacturing method | |
| KR940016484A (en) | Semiconductor device and manufacturing method | |
| KR970007831B1 (en) | Simultaneously forming method of metal wire and contact plug | |
| KR0183729B1 (en) | Metal layer forming method of pole thin film and wiring method using it | |
| KR19980054455A (en) | Metal wiring formation method of semiconductor device | |
| JPH08330427A (en) | Wiring formation of semiconductor element | |
| JPH08181047A (en) | Opening-part burying device and manufacture of semiconductorelement using it | |
| KR20000056452A (en) | method of forming copper wiring in semiconductor device | |
| KR100443363B1 (en) | Method of forming metal interconnection in semiconductor device | |
| KR101051950B1 (en) | Manufacturing method of semiconductor device | |
| JPH10270442A (en) | Manufacture of semiconductor integrated device and semiconductor integrated device | |
| KR100187687B1 (en) | Metal layer forming method of semiconductor device | |
| KR100315025B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100314742B1 (en) | Method for manufacturing semiconductor device | |
| KR100505039B1 (en) | Via contact hole filling method for semiconductor device | |
| KR20040058953A (en) | Method of forming a metal wiring in a semiconductor device | |
| KR940002766B1 (en) | Flatness metallization method | |
| JPH09283519A (en) | Manufacture of semiconductor device | |
| JP2004200699A (en) | Plating-cleaning-plating process for manufacturing copper wiring | |
| KR100253337B1 (en) | Method for forming metal wire of semiconductor device | |
| KR20000043920A (en) | Metal contact of semiconductor device | |
| KR960002680A (en) | Metal wiring formation method | |
| KR19980029724A (en) | Method for manufacturing metal wiring contact of semiconductor device | |
| JPH11274106A (en) | Single-wafer cvd apparatus and method therefor | |
| TH38513A (en) | How to create a low temperature metal filling area for ohms contacts. And for openings that are passages between the spaced metal layers And the semiconductor structure that is built from that method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |