KR940002766B1 - Flatness metallization method - Google Patents
Flatness metallization method Download PDFInfo
- Publication number
- KR940002766B1 KR940002766B1 KR1019910004396A KR910004396A KR940002766B1 KR 940002766 B1 KR940002766 B1 KR 940002766B1 KR 1019910004396 A KR1019910004396 A KR 1019910004396A KR 910004396 A KR910004396 A KR 910004396A KR 940002766 B1 KR940002766 B1 KR 940002766B1
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- forming
- aluminum alloy
- interlayer insulating
- metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000001465 metallisation Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 39
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000004544 sputter deposition Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 12
- 239000002131 composite material Substances 0.000 claims abstract description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910021364 Al-Si alloy Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 2
- 229910018575 Al—Ti Inorganic materials 0.000 claims description 2
- 229910017758 Cu-Si Inorganic materials 0.000 claims description 2
- 229910017931 Cu—Si Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000002244 precipitate Substances 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 239000004411 aluminium Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 33
- 239000010409 thin film Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- FRJJJAKBRKABFA-TYFAACHXSA-N (4r,6s)-6-[(e)-2-[6-chloro-4-(4-fluorophenyl)-2-propan-2-ylquinolin-3-yl]ethenyl]-4-hydroxyoxan-2-one Chemical group C(\[C@H]1OC(=O)C[C@H](O)C1)=C/C=1C(C(C)C)=NC2=CC=C(Cl)C=C2C=1C1=CC=C(F)C=C1 FRJJJAKBRKABFA-TYFAACHXSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- -1 aluminum compound Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000000613 ear canal Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
제1a 내지 d도는 본 발명의 방법의 일례에 따른 평탄한 금속 배선의 형성 방법을 나타낸 공정 순서도.1A-D are process flow diagrams illustrating a method for forming a flat metal line according to one example of the method of the present invention.
제2도는 종래의 금속 배선의 패턴 형성 후, 표면을 나타내는 평면도.2 is a plan view showing a surface after pattern formation of a conventional metal wiring.
제3도는 본 발명의 방법에 의한 평탄한 금속 배선의 패턴을 형성한 후 수득한 반도체 웨이퍼의 표면을 나타내는 평면도.3 is a plan view showing the surface of a semiconductor wafer obtained after forming a pattern of flat metal wirings by the method of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 기판 2 : 층간 절연막1
3 : 개구 4 : 장벽층3: opening 4: barrier layer
5 : 제1금속 박막 6 : 제2금속 박막5: first metal thin film 6: second metal thin film
7 : 금속 배선 8a : Si 석출물7:
8b : AlxSiy잔유물8b: Al x Si y residue
본 발명은 평탄한 금속 배선의 형성방법에 관한 것으로, 특히 Al원자의 표면이동을 이용하여 콘택홀을 완전히 메몰함으로써, 평탄한 금속 배선을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming flat metal wirings, and more particularly, to a method of forming flat metal wirings by completely burying contact holes using surface movement of Al atoms.
반도체 장치의 집적도가 높아지면서 소자의 수평적인 사이즈는 계속 감소된 반면, 수직적인 사이즈는 변화가 거의 없었다. 따라서, 상하의 전기적 연결을 위해 층간절연막에 형성되는 콘택홀 또는 비아홀은 소자의 미세화에 따라 직경은 계속 축소된 반면 깊이는 거의 변화없이 그대로 유지되므로, 홀의 모양비(aspect ratio)가 1이상으로 증가되고 있다. 이와 같은 홀의 큰 모양비로 인하여 알루미늄과 같은 금속 배선의 형성시 비아홀과 같은 접촉구의 내벽에서 커버리지가 극단적으로 불량해지며 따라서 금속 배선의 신뢰성을 크게 저하시키게 된다. 즉, 콘택홀이 직경에 비해 깊이가 깊어지게 되면, 콘택홀의 내벽에 피복되는 Al막의 두께가 얇아지게 되므로 콘택홀의 단차에서 금속배선의 저항이 증대되고 심하면 단설될 염려가 있었다.As the degree of integration of semiconductor devices increases, the horizontal size of the device continues to decrease while the vertical size shows little change. Therefore, the contact hole or the via hole formed in the interlayer insulating film for the electrical connection of the upper and lower parts of the contact hole or the via hole is continuously reduced in size as the size of the device becomes smaller, and the depth remains almost unchanged. Therefore, the aspect ratio of the hole is increased to 1 or more. have. Due to such a large aspect ratio of the hole, the coverage is extremely poor at the inner wall of the contact hole such as the via hole when the metal wiring such as aluminum is formed, thus greatly reducing the reliability of the metal wiring. That is, when the contact hole becomes deeper than the diameter, the thickness of the Al film coated on the inner wall of the contact hole becomes thin, so that the resistance of the metal wiring increases in the step of the contact hole, and there is a concern that it may be severely severed.
따라서, 콘택홀의 직경이 0.8㎛이하로 축소되는 16M DRAM이상의 반도체 장치의 금속 배선의 형성시에 콘택홀을 매립시키는 기술이 콘택홀을 매립시키는 기술로 실리콘상에서만 선택적으로 텅스텐이 침적된다는 점을 이용한 텅스텐 매립방법, 고상의 알루미늄을 용융점 온도 이상의 온도로 가열하여 액상으로 상변화시켜 흐르게 함으로써, 콘택홀을 매립하는 방법, 알루미늄의 용융점을 낮추기 위해 Sn과 같은 물질과 합금시켜 콘택홀을 매립하는 방법등이 알려져 있다.Therefore, the technique of filling the contact holes in the formation of the metal wiring of the semiconductor device of 16M DRAM or larger whose contact hole diameter is reduced to 0.8 mu m or less is a technique of filling the contact holes. Tungsten embedding method, Method of embedding contact hole by heating solid aluminum to above liquid melting point and changing phase into liquid phase, Method of embedding contact hole by alloying with material such as Sn to lower melting point of aluminum This is known.
또한, 본 출원인은 상기 기술된 방법과는 전혀 다른 방법으로 콘택홀을 매립하여 평탄한 금속 배선을 형성하는 기술을 국내 특허 출원 제90-10027호로 출원한 바 있다. 상기 출원에 개시된 방법에 의하면, 콘택홀을 매몰하기 위해 알루미늄의 표면이도을 이용한다. 이와 같은 금속배선 형성방법은 100℃이하의 낮은 온도의 진공증착챔버내에서 알루미늄을 증착하고 알루미늄이 증착된 웨이퍼를 진공브레이크없이 다른 챔버로 이동하여 대략 550℃정도의 고온으로 열처리함으로써 알루미늄의 그레인바운더리가 Al원자의 표면자유에너지를 감소시키는 방향으로 이동되면서 Al원자의 표면이동을 유발시키고 이러한 Al원자의 표면이동으로 콘택홀이 매몰되는 기술이다.In addition, the present applicant has filed a technology of forming a flat metal wiring by filling a contact hole in a method completely different from that described above in Korean Patent Application No. 90-10027. According to the method disclosed in this application, the surface ear canal of aluminum is used to bury contact holes. The metal wiring forming method is to deposit aluminum in a vacuum deposition chamber at a temperature of 100 ° C. or lower, and move the wafer on which aluminum is deposited to another chamber without vacuum brake and heat-process it to a high temperature of about 550 ° C. Moves in the direction of reducing the surface free energy of the Al atom, causing surface movement of the Al atom, and contact holes are buried by the surface movement of the Al atom.
그렇지만, 선출원한 방법에 의하면, 550℃의 고온 열처리를 하기 때문에 고온에서 상온으로 기판온도가 떨어질 경우 그레인 계면을 따라 과포화된 실리콘이 석출하게 된다. 이러한 석출된 실리콘은 알루미늄에칭시에 제거되지 않고 하부층의 표면에 남게 되므로, 외관이 불량하고 합금화된 AlxSiy가 인접하는 두 금속 배선사이에 브릿지를 이루며 남게 될 때에는 두 배선의 쇼트를 유발시킬 수 있다. 특히, 실리콘 기판상에 알루미늄콘택이 형성될 때에는 후속 고온 열처리시에 실리콘과 알루미늄의 계면에서 실리콘이 알루미늄에 과포화될 때까지 확산되므로 실리콘 기판의 표면근방에 형성된 접합을 파괴시키는 스파이크 문제가 심각하기 때문에 통상적으로 고용도 한계를 넘게 Si를 미리 Al속에 포함시킨 Al-1.0%Si을 사용하고 있다. 그러므로, Al-Si을 에칭하면 에칭후에 Al-Si이 제거된 부분의 표면에는 과포화된 Si이 남게된다. 이 석출현상은 증착온도와 후속 열처리 온도가 높아질수록 밀도가 적어지나 크기는 증대하여 Al과 Si의 합금형태로 잔존하게 된다.However, according to the pre- filed method, since the high temperature heat treatment is performed at 550 ° C., when the substrate temperature drops from high temperature to room temperature, supersaturated silicon precipitates along the grain interface. Since the deposited silicon is not removed during aluminum etching but remains on the surface of the lower layer, when the appearance is poor and alloyed Al x Si y remains as a bridge between two adjacent metal wires, it causes short circuit of the two wires. Can be. Particularly, when the aluminum contact is formed on the silicon substrate, since the silicon diffuses at the interface between the silicon and the aluminum during the subsequent high temperature heat treatment until the silicon is supersaturated, the spike problem that destroys the bond formed near the surface of the silicon substrate is serious. Typically, Al-1.0% Si containing Si in Al is used in advance to exceed the solubility limit. Therefore, etching Al-Si leaves supersaturated Si on the surface of the portion from which Al-Si is removed after etching. This precipitation phenomenon decreases in density as the deposition temperature and subsequent heat treatment temperature increase, but increases in size and remains as an alloy of Al and Si.
따라서, 종래에는 Si잔사를 제거하기 위해 세정하거나, 과도 에칭, 습식 에칭등으로 제거하거나 Al에칭시에 Si를 제거하는 기(琪)를 넣는 방법을 사용하였으나 고온 침적을 할 경우에는 제거되지 않거나 하층막에 전사되어 외관불량을 초래하게 된다.Therefore, conventionally, a method of cleaning, removing by over-etching or wet etching, or inserting a group to remove Si during Al etching is used to remove the Si residue, but it is not removed when the high temperature is deposited or the lower layer is removed. It is transferred to the film and causes the appearance defect.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 알루미늄계 금속배선막의 식각시 알루미늄으로 부터 석출된 실리콘 잔유물이 생기지 않도록 하는 금속배선 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a metal wiring such that silicon residues precipitated from aluminum do not occur during etching of the aluminum-based metal wiring film in order to solve the problems of the prior art as described above.
상기한 목적을 달성하기 위하여, 본 발명에 의하면, 반도체 기관상에 층간절연막을 형성하는 공정 ; 상기 층간절연막에 개구를 형성하는 공정 ; 상기 층간절연막상에 Si가 포함되지 않은 알루미늄 또는 알루미늄합금과 Si가 포함된 알루미늄합금을 적어도 1회 이상 반복적으로 저온 진공스퍼터링하여 적층하여 복합금속막을 형성하는 공정 ; 및 상기 금속막을 진공을 깨지 않고 일정시간동안 상기 알루미늄 또는 알루미늄합금의 용용전이하의 고온에서 열처리하여 상기 개구를 매몰하는 공정으로 구성된 금속배선형성방법이 제공된다.In order to achieve the above object, according to the present invention, there is provided a process for forming an interlayer insulating film on a semiconductor engine; Forming an opening in the interlayer insulating film; Forming a composite metal film by repeatedly depositing aluminum or an aluminum alloy containing no Si and an aluminum alloy containing Si by repeating low temperature vacuum sputtering at least one or more times on the interlayer insulating film; And heat-treating the metal film at a high temperature below the molten metal of the aluminum or aluminum alloy for a predetermined time without breaking the vacuum to bury the opening.
본 발명은 또한, 반도체 기관상에 층간절연막을 형성하는 공정 ; 상기 층간절연막에 개구를 형성하는 공정 ; 상기 층간졀연막상에 Si가 포함되지 않은 알루미늄 합금을 저온 진공스퍼터링하여 제 1금속막을 형성하는 공정 ; 상기 제 1금속막을 진공을 깨지 않고 일정시간동안 상기 알루미늄 또는 알류미늄합금의 용용점이하의 고온에서 열처리하여 상기 개구를 매물하는 공정 ; 및 상기 열처리된 제 1금속막상에 Si가 포함된 알루미늄합금을 스퍼터링하여 제2 금속막을 형성하는 공정으로 구성된 금속배선형성방법을 제공한다.The present invention also provides a process for forming an interlayer insulating film on a semiconductor engine; Forming an opening in the interlayer insulating film; Forming a first metal film by vacuum-sputtering an aluminum alloy not containing Si on the interlayer film; Heat-treating the first metal film at a high temperature below the melting point of the aluminum or aluminum alloy for a predetermined time without breaking the vacuum to embed the opening; And sputtering an aluminum alloy containing Si on the heat treated first metal film to form a second metal film.
본 발명은 또한 반도체 기판상에 층간절연막을 형성하는 공정 ; 상기 층간절연막에 개구를 형성하는 공정 ; 상기 층간절연막상에 Si가 포함된 알루미늄 합금을 저온 진공스퍼터링하여 제1금속막을 형성하는공정 ; 상기 제1금속막을 진공을 깨지 않고 일정시간동안 상기 알루미늄 또는 알루미늄합금의 용융점이하의 고온에서 열처리하여 상기 개구를 매물하는 공정 ; 및 상기 열처리된 제1금속막상에 Si가 포함되지 않은 알루미늄합금을 스퍼터링하여 제2금속막을 형성하는 공정으로 구성된 금속배선형성방법을 제공한다.The present invention also provides a process for forming an interlayer insulating film on a semiconductor substrate; Forming an opening in the interlayer insulating film; Forming a first metal film by vacuum-sputtering an aluminum alloy containing Si on the interlayer insulating film; Heat-treating the opening of the first metal film at a high temperature below the melting point of the aluminum or aluminum alloy for a predetermined time without breaking the vacuum; And sputtering an aluminum alloy containing no Si on the heat treated first metal film to form a second metal film.
본 발명의 방법에 의하면, 후속 열처리공정에서 Si가 Si를 포함하지 않는 금속만으로 확산하여 에칭시에 입계면에서의 실리콘 잔사의 형성이 억제된다. 또한, 접촉구에서는 스파이크 문제를 억제하여 배선의 신뢰성을 향상시킬 수 있다.According to the method of the present invention, in the subsequent heat treatment step, Si diffuses only into the metal not containing Si, thereby suppressing the formation of silicon residues at grain boundaries at the time of etching. In addition, the contact hole can suppress the spike problem and improve the reliability of the wiring.
이하, 첨부한 도면을 참조하면서 하기 실시예에 의해 본 발명의 금속 배선 형성 방법을 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the metal wiring formation method of this invention is demonstrated in detail with reference to the following Example, referring drawings attached.
[실시예]EXAMPLE
제1a도중 참조하면, 반도체 기판(1)상에 층간 절연막(2)을 덮고 사진 식각 공정에 의해 층간절연막(2)에 개구(3)를 형성한 다음 결과물의 전표면에 TiN과 같은 고융점금속 화합물로 된 장벽층(4)을 침전하고 알루미늄 화합물로 된 제1금속박막(5)을 스퍼터링방법으로 100℃이하의 저온에서 진공챔버내에서 형성한다. 상기 제1금속박막(5)은 Si가 포함도지 않은 알루미늄 또는 알루미늄합금과 Si가 포함된 알루미늄합금을 적어도 1회 이상 반복적으로 스퍼터링하여 복합금속층으로 형성한다. Si가 포함된 알루미늄 합금은 Al-Si합금이나 Al-Cu-Si합금을 들 수 있다. Si가 포함되지 않은 합금은 Al-Cu합금 또는 Al-Ti 합금을 들 수 있다.Referring to FIG. 1A, an
본 발명의 다른 실시예에 의하면, 제1금속박막(5)은 Si가 포함되지 않은 알루미늄 합금을 저온 진공스퍼터링하여 형성한다. 이러한 경우에는 후속하여 형성되는 제2금속박막(제1c도에 참조번호 6)은 Si가 포함된 알루미늄합금을 스퍼터링하여 형성한다.According to another embodiment of the present invention, the first metal
본 발명의 다른 실시예에 의하면, 상기 제1금속박막(5)은 Si가 포함된 알루미늄 합금을 저온 진공스퍼터링하여 형성한다. 이러한 경우에는 후속하여 형성되는 제2금속박막은 Si가 포함되지 않은 알루미늄합금을 스퍼터링하여 형성한다.According to another embodiment of the present invention, the first metal
이때, 형성된 제1금속박막(5)은 알루미늄 그레인 사이즈가 작게 형성되어 표면 자유에너지가 크게 된다.At this time, the formed first metal
제1b도를 참조하면, 반도체 기판을 진공브레이크 없이 다른 챔버로 옮겨서, 상기 금속박막(5)을 500℃정도의 온도로 열처리하게 되면, 알루미늄 원자는 표면 자유에너지를 감소시키는 방향으로 이동하고, 표면적을 최소화하는 방향으로 알루미늄 원자가 표면을 따라 이동하게 되어 개구(3)는 알루미늄으로 채워지게 된다.Referring to FIG. 1B, when the semiconductor substrate is moved to another chamber without a vacuum brake, and the metal
제1c도를 참조하면, 열처리후 알루미늄 합금을 스퍼터링 방법으로 침적하여 원하는 두께의 제2금속박막(6)을 형성한다. 상기 제1금속박막(5)이 Si가 포함되지 않은 알루미늄 또는 알루미늄합금과 Si가 포함된 알루미늄합금을 적어도 1회 이상 반복적으로 스퍼터링하여 형성된 복합금속층인 경우에는 Si가 포함된 알루미늄 합금을 사용하여 제2금속박막(6)을 형성하는 것이 바람직하다.Referring to FIG. 1C, after the heat treatment, the aluminum alloy is deposited by sputtering to form a second metal thin film 6 having a desired thickness. When the first metal
또한, 상술한 바와 같이, 상기 제1금속박막(5)을 Si가 포함되지 않은 알루미늄 합금을 저온 진공스퍼터링하여 형성한 경우에는, 상기 제2금속박막(6)은 Si가 포함된 알루미늄합금을 스퍼터링하여 형성한다. 또한 상기 제1금속박막(5)을 Si가 포함된 알루미늄 합금을 저온 진공스퍼터링하여 형성한 경우에는, 제2금속박막(6)은 Si가 포함되지 않은 알루미늄합금을 스퍼터링하여 형성한다.As described above, when the first metal
제1d도를 참조하면, 상기 제2금속박막(6), 제1금속박막(5) 및 장벽층(4)을 사진식각공정에 의해 원하는 패턴의 금속배선(7)을 형성한다.Referring to FIG. 1D, the second metal thin film 6, the first metal
본 실시예에 의하면, 저온 진공 스퍼터링 후, 진공브레이크없이 즉, in-situ 방법에 의하여 고온 열처리로 개구내에 알루미늄을 체우는 금속배선형성방법에 있어서, Si를 포함하지 않는 알루미늄합금과 Si를 포함하는 알루미늄합금을 연속적으로 스퍼터링하여 복합금속막을 형성한다. 열처리시 또는 후속 신터링 공정에서, Si는 Si를 포함하는 알루미늄금속막에서 Si를 포함하지 않는 알루미늄 금속막으로 확산하여 금속박막내에서는 균일하게 분포하게 되지만, 층간절연막과 계면쪽으로는 미처 확산되지 못하여 Si가 없는 금속막이 존재하게 된다. 이러한 복합 금속막은 에칭하는 동안 그레인 입계면에 Si이 석출된다 하더라도 쉽게 제거가 되며, 고용도가 큰 Si이 없는 알루미늄 합금내로 Si이 확산되어 균일하게 분포되어 그레인 입계면에 Si석출이 용이하게 일어나지 않는다. 또한, Si이 없는 알루미늄 합금을 제1금속박막으로 사용할 경우 개구의 기판과 알루미뮴의 접촉부에서 기판(1)으로 부터 장벽층(4)을 통과해서 확산되는 Si보다 상부 또는 하부의 Si를 포함하는 제2금속 박막(6)으로 부터 Si이 쉽게 확산되므로 스파이크 문제는 충분하게 억제된다.According to the present embodiment, in the metal wiring forming method in which aluminum is filled in the opening by a high temperature heat treatment without vacuum brake, that is, by in-situ method after low temperature vacuum sputtering, the aluminum alloy and Si which do not contain Si are included. The aluminum alloy is sputtered continuously to form a composite metal film. In the heat treatment or in the subsequent sintering process, Si diffuses from the aluminum metal film containing Si to the aluminum metal film containing no Si and is evenly distributed in the metal thin film, but does not diffuse toward the interface between the interlayer insulating film and Si. There is a metal film without a. Such a composite metal film is easily removed even if Si is deposited on the grain boundary surface during etching, and Si is diffused into the aluminum alloy without high solid solution so that it is uniformly distributed so that the Si precipitate does not easily occur on the grain boundary surface. . In addition, when the aluminum alloy without Si is used as the first metal thin film, the upper or lower Si containing Si diffuses through the
한편, 상기 금속층을 Al-Si합금을 사용하여 형성하는 경우에는 550℃에서 고온 열처리한 다음에, 상온으로 냉각되는 과정에서 그레인 바운더리를 따라 과잉의 Si이 석출되어 존재하게 되고 따라서 알루미늄 식각시 이들 Si석출물은 제거되지 않고 층간절연막(2)의 표면에 제2도와 같이 남게 된다. 제2도에서 Si석출물(8a)은 외관불량을 유발시키며, AlxSiy화합물(8b)는 금속배선들(7)사이에 브릿지를 형성하므로 쇼트문제를 발생시켜 배선의 신뢰성을 저하시킨다. 또한, 이러한 그레인 바운더리의 석출물은 사진공정시 패턴 얼라인 마스크로 오인되어 에러를 발생할 우려도 있다.On the other hand, in the case of forming the metal layer using an Al-Si alloy, after the high temperature heat treatment at 550 ℃, in the process of cooling to room temperature, excess Si precipitates and exists along the grain boundary, thus these Si during aluminum etching The precipitate is not removed and remains on the surface of the
이에 반하여, 본 발명의 실시예에 의하면, 반도체 기판상에 실리콘 석출물이 생성되지 않아 제3도에 도시한 바와 같이 금속배선의 패턴 형성후 깨끗한 프로필을 갖는 금속 배선패턴을 얻을 수 있다.In contrast, according to the embodiment of the present invention, since no silicon precipitates are formed on the semiconductor substrate, a metal wiring pattern having a clean profile can be obtained after the metal wiring pattern is formed as shown in FIG.
Claims (6)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910004396A KR940002766B1 (en) | 1991-03-20 | 1991-03-20 | Flatness metallization method |
| DE4200809A DE4200809C2 (en) | 1991-03-20 | 1992-01-15 | Method for forming a metallic wiring layer in a semiconductor device |
| GB9201107A GB2253939B (en) | 1991-03-20 | 1992-01-20 | Method for manufacturing a semiconductor device |
| US07/828,458 US5266521A (en) | 1991-03-20 | 1992-01-31 | Method for forming a planarized composite metal layer in a semiconductor device |
| JP4049780A JP2580096B2 (en) | 1991-03-20 | 1992-03-06 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910004396A KR940002766B1 (en) | 1991-03-20 | 1991-03-20 | Flatness metallization method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920018897A KR920018897A (en) | 1992-10-22 |
| KR940002766B1 true KR940002766B1 (en) | 1994-04-02 |
Family
ID=19312272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910004396A KR940002766B1 (en) | 1991-03-20 | 1991-03-20 | Flatness metallization method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940002766B1 (en) |
-
1991
- 1991-03-20 KR KR1019910004396A patent/KR940002766B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920018897A (en) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| US5356836A (en) | Aluminum plug process | |
| US5939787A (en) | Semiconductor device having a multi-layer contact structure | |
| KR0180330B1 (en) | Wiring structure of semiconductor device and its manufacture | |
| KR19980086841A (en) | Sputter deposition and annealing of copper alloy metals and seed layers | |
| US6054382A (en) | Method of improving texture of metal films in semiconductor integrated circuits | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JP3296708B2 (en) | Multilayer Al alloy structure for metal conductor | |
| JPH08506935A (en) | Filling paths and contacts with aluminum-germanium alloys | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| KR0161116B1 (en) | Formation method of metal layer in semiconductor | |
| KR0183729B1 (en) | Metal layer forming method of pole thin film and wiring method using it | |
| JPH0922907A (en) | Forming method for buried conductive layer | |
| KR940002766B1 (en) | Flatness metallization method | |
| KR100701673B1 (en) | METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE | |
| KR930001311A (en) | Metal wiring layer formation method of a semiconductor device | |
| KR101132700B1 (en) | Metal wiring of semiconductor device and method of manufacturing the same | |
| KR960030372A (en) | Metal wiring formation method of semiconductor device | |
| US6319825B1 (en) | Metallization process of semiconductor device | |
| KR100361207B1 (en) | A method of forming a metal line in a semiconductor device | |
| JP2832990B2 (en) | Multilayer wiring forming method and vacuum deposition apparatus used for the same | |
| KR100291717B1 (en) | Metallization process of semeconductor device | |
| KR100247645B1 (en) | Method for forming metal interconnection layer of semiconductor device | |
| KR960000367B1 (en) | Metalizing method of semiconductor device | |
| JPH0669205A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 17 |
|
| EXPY | Expiration of term |