KR100701673B1 - METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE - Google Patents

METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE Download PDF

Info

Publication number
KR100701673B1
KR100701673B1 KR1020010080442A KR20010080442A KR100701673B1 KR 100701673 B1 KR100701673 B1 KR 100701673B1 KR 1020010080442 A KR1020010080442 A KR 1020010080442A KR 20010080442 A KR20010080442 A KR 20010080442A KR 100701673 B1 KR100701673 B1 KR 100701673B1
Authority
KR
South Korea
Prior art keywords
copper
film
wiring
impurity
forming
Prior art date
Application number
KR1020010080442A
Other languages
Korean (ko)
Other versions
KR20030050062A (en
Inventor
이덕원
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010080442A priority Critical patent/KR100701673B1/en
Publication of KR20030050062A publication Critical patent/KR20030050062A/en
Application granted granted Critical
Publication of KR100701673B1 publication Critical patent/KR100701673B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배선 신뢰성을 향상시킬 수 있는 구리 배선 형성방법은을 개시하며, 개시된 본 발명의 방법은, 소정의 하지층이 형성된 반도체 기판 상에 상기 하지층을 덮도록 절연막을 형성하는 단계; 상기 절연막을 식각하여 서로 다른 폭의 트렌치들을 형성하는 단계; 상기 트렌치 표면 및 절연막 상에 베리어막과 구리 씨드막을 차례로 증착하는 단계; 상기 구리 씨드막을 이용한 전기도금 방식에 따라 상대적으로 작은 폭의 트렌치가 매립될 때까지 제1구리막을 증착하는 단계; 상기 제1구리막 상에 상대적으로 큰 폭의 트렌치가 매립되도록 스퍼터링 방식에 따라 불순물이 함유된 제2구리막을 증착하는 단계; 상기 제2구리막 내의 불순물이 상기 제1구리막 내에 확산되도록 상기 결과물을 열처리하는 단계; 및 상기 절연막이 노출될 때까지 상기 제2 및 제1구리막과 베리어막을 연마하는 단계를 포함한다. 여기서, 상기 베리어막은 및 구리 씨드막은 CVD 방식에 따라 100∼1,000Å, 그리고, 250∼2,500Å 두께로 각각 증착한다. 또한, 상기 불순물로는 Mg, B, Al, Zn 및 Ge 중에서 어느 하나를 이용하며, 상기 제2구리막은 불순물이 함유된 구리-타켓을 이용하거나, 또는, Co-스퍼터링 방식을 이용하여 막 내의 불순물 함유량이 0.1∼30%가 되도록 증착한다. 아울러, 상기 열처리는 퍼니스 또는 급속열처리 장비를 이용하여 100∼500℃ 온도에서 수행한다. The present invention discloses a method for forming a copper wiring that can improve wiring reliability, and the disclosed method includes forming an insulating film to cover the underlying layer on a semiconductor substrate on which a predetermined underlying layer is formed; Etching the insulating layer to form trenches having different widths; Sequentially depositing a barrier film and a copper seed film on the trench surface and the insulating film; Depositing a first copper film until a trench having a relatively small width is buried according to an electroplating method using the copper seed film; Depositing a second copper film containing an impurity according to a sputtering method so that a trench having a relatively large width is buried on the first copper film; Heat-treating the resultant material so that impurities in the second copper film are diffused into the first copper film; And polishing the second and first copper films and the barrier film until the insulating film is exposed. Here, the barrier film and the copper seed film are deposited in a thickness of 100 to 1,000 mW and 250 to 2,500 mW according to the CVD method. In addition, any one of Mg, B, Al, Zn, and Ge may be used as the impurity, and the second copper layer may be formed by using a copper-target containing impurity or by using a Co-sputtering method. It deposits so that content may be 0.1 to 30%. In addition, the heat treatment is carried out at a temperature of 100 ~ 500 ℃ using a furnace or rapid heat treatment equipment.

Description

반도체 소자의 구리 배선 형성방법{METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE}METHODO FOR FORMING CU WIRING OF SENICONDUCTOR DEVICE

도 1a 내지 도 1e는 본 발명의 실시예에 따른 구리 배선 형성방법을 설명하기 위한 공정 단면도. 1A to 1E are cross-sectional views illustrating a method of forming a copper wiring according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체 기판 2 : 하지층1 semiconductor substrate 2 base layer

3 : 절연막 4a,4b : 트렌치3: insulating film 4a, 4b: trench

5 : 베리어막 6 : 구리 씨드막5: barrier film 6: copper seed film

7 : 제1구리막 8 : 제2구리막7: first copper film 8: second copper film

9 : 불순물 10 : 구리 배선9: impurity 10: copper wiring

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 불순물이 함유된 구리 배선을 형성하는 방법에 관한 것이다. The present invention relates to a method for forming metal wiring of a semiconductor device, and more particularly, to a method for forming a copper wiring containing impurities.

주지된 바와 같이, 금속배선의 재료로서는 전기전도도가 우수하고, 그리고, 가공성이 좋은 알루미늄(Al)이 주로 이용되어 왔다. 그런데, 알루미늄(Al) 배선은 전자 이동(Electromigration) 및 스트레스 이동(Stress Migration) 등과 같은 배선 신뢰성 측면에서 한계가 있어서, 새로운 배선 재료를 요구하게 되었고, 그 하나의 예로서 구리(Cu) 배선의 형성이 진행되고 있다. As is well known, aluminum (Al), which has excellent electrical conductivity and good workability, has been mainly used as a material for metal wiring. However, aluminum (Al) wiring has limitations in terms of wiring reliability, such as electromigration and stress migration, and thus requires a new wiring material, and as an example, the formation of copper (Cu) wiring This is going on.

현재 진행중인 구리 배선은 순수한 구리만으로 형성되고 있으며, 통상은 전기도금(eletroplating) 방식을 이용해서 배선 형성에 필요한 구리막을 증착하고 있다. Current copper wiring is formed of pure copper only, and is usually deposited by the electroplating (eletroplating) method for depositing a copper film.

이러한 순수 구리 배선은 기존의 알루미늄 또는 그 합금 배선에 비하여 더 우수한 배선 신뢰성을 갖는다. Such pure copper wiring has better wiring reliability than conventional aluminum or alloy wiring thereof.

한편, 상기 알루미늄 배선은 알루미늄막의 증착 및 이에 대한 식각을 통해 용이하게 형성할 수 있는 반면, 상기 구리 배선은 구리막의 식각이 용이치 않은 것과 관련하여 알루미늄 배선과 동일한 방법으로는 그 형성이 어렵다. 특히, 반도체 소자의 고집적화 추세에서, 식각 데미지 및 후속 열공정에 의한 데미지 등을 고려할 때, 기존의 방식으로 구리 배선을 형성한다는 것은 실질적으로 곤란하다. On the other hand, the aluminum wiring can be easily formed through the deposition and etching of the aluminum film, while the copper wiring is difficult to form in the same way as the aluminum wiring with respect to the etching of the copper film is not easy. In particular, in the trend of high integration of semiconductor devices, it is practically difficult to form copper wiring in a conventional manner in consideration of etching damage, damage by subsequent thermal processes, and the like.

따라서, 상기 현재의 구리 배선은 배선 영역을 한정하는 비아홀 및 트렌치를 형성한 후에 구리막을 증착하고, 그리고나서, CMP(Chemical Mechanical Polishing)를 수행하는 듀얼-다마신(dual-damascene) 공정으로 형성하고 있다. Therefore, the current copper wiring is formed by a dual-damascene process in which a copper film is deposited after the formation of via holes and trenches defining wiring regions, followed by chemical mechanical polishing (CMP). have.

아울러, 상기 구리 배선을 포함한 통상의 금속 배선은 실질적인 배선 재료의 하부에 배선 재료의 접착력를 증대시키면서 기판 실리콘과의 반응을 방지하기 위해 베리어막(barrier layer)을 배치시키고 있으며, 이러한 베리어막으로서는 통상 TiN이 이용되고 있다.In addition, in the conventional metal wiring including the copper wiring, a barrier layer is disposed to prevent the reaction with the substrate silicon while increasing the adhesion of the wiring material under the substantially wiring material. Is used.

그러나, 순수한 구리 배선은 현 시점에서는 알루미늄 배선에 비해 우수한 배선 신뢰성을 갖지만, 배선의 폭이 감소되거나 또는 동작 조건이 더욱 열악해질 경우에는 그 신뢰성이 보장되지 못한다는 문제점을 갖는다. However, pure copper wiring has superior wiring reliability at this time, compared to aluminum wiring, but has a problem that its reliability is not guaranteed when the width of the wiring is reduced or the operating conditions become worse.

또한, 순수한 구리 배선은 후속 열처리에 의하여 과도하게 형성되는 산화막에 의해 배선 저항이 급격하게 증가하게 되며, 그리고, CMP 공정의 안정화에 악영향을 미칠 수 있다는 문제점도 갖는다. Pure copper wiring also has a problem in that wiring resistance is rapidly increased by an oxide film excessively formed by subsequent heat treatment, and may adversely affect stabilization of the CMP process.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 배선 신뢰성을 확보할 수 있는 반도체 소자의 구리 배선 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a copper wiring of a semiconductor device capable of securing wiring reliability.

상기와 같은 목적을 달성하기 위한 본 발명의 구리 배선 형성방법은, 소정의 하지층이 형성된 반도체 기판 상에 상기 하지층을 덮도록 절연막을 형성하는 단계; 상기 절연막을 식각하여 서로 다른 폭의 트렌치들을 형성하는 단계; 상기 트렌치 표면 및 절연막 상에 베리어막과 구리 씨드막을 차례로 증착하는 단계; 상기 구리 씨드막을 이용한 전기도금 방식에 따라 상대적으로 작은 폭의 트렌치가 매립될 때까지 제1구리막을 증착하는 단계; 상기 제1구리막 상에 상대적으로 큰 폭의 트렌치가 매립되도록 스퍼터링 방식에 따라 불순물이 함유된 제2구리막을 증착하는 단계; 상기 제2구리막 내의 불순물이 상기 제1구리막 내에 확산되도록 상기 결과물을 열처리하는 단계; 및 상기 절연막이 노출될 때까지 상기 제2 및 제1구리막과 베리어 막을 연마하는 단계를 포함한다. Copper wiring forming method of the present invention for achieving the above object comprises the steps of forming an insulating film to cover the base layer on a semiconductor substrate on which a predetermined base layer is formed; Etching the insulating layer to form trenches having different widths; Sequentially depositing a barrier film and a copper seed film on the trench surface and the insulating film; Depositing a first copper film until a trench having a relatively small width is buried according to an electroplating method using the copper seed film; Depositing a second copper film containing an impurity according to a sputtering method so that a trench having a relatively large width is buried on the first copper film; Heat-treating the resultant material so that impurities in the second copper film are diffused into the first copper film; And polishing the second and first copper films and the barrier film until the insulating film is exposed.

여기서, 상기 베리어막은 및 구리 씨드막은 CVD 방식에 따라 100∼1,000Å, 그리고, 250∼2,500Å 두께로 각각 증착한다. Here, the barrier film and the copper seed film are deposited in a thickness of 100 to 1,000 mW and 250 to 2,500 mW according to the CVD method.

또한, 상기 불순물로는 Mg, B, Al, Zn 및 Ge 중에서 어느 하나를 이용하며, 상기 제2구리막은 불순물이 함유된 구리-타켓(Cu-Target)을 이용하거나, 또는, Co-스퍼터링 방식을 이용하여 막 내의 불순물 함유량이 0.1∼30%가 되도록 증착한다.In addition, any one of Mg, B, Al, Zn, and Ge may be used as the impurity, and the second copper layer may be formed using a copper-target (Cu-Target) containing an impurity, or by using a Co-sputtering method. It deposits so that the impurity content in a film may be 0.1 to 30%.

아울러, 상기 열처리는 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Annealing) 장비를 이용하여 100∼500℃ 온도에서 수행한다. In addition, the heat treatment is performed at a temperature of 100 ~ 500 ℃ using a furnace (Furnace) or Rapid Thermal Annealing equipment.

본 발명에 따르면, 구리막의 증착을 스퍼터링 방식으로 수행하면서, 동시에, 순수한 구리막 내에 불순물 도핑이 이루어지도록 함으로써, 선폭 및 동작 조건의 변동에도 불구하고 배선 신뢰성을 확보할 수 있다. According to the present invention, while the deposition of the copper film is carried out by the sputtering method, and at the same time, the impurity doping is carried out in the pure copper film, it is possible to ensure the wiring reliability in spite of variations in line width and operating conditions.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1e는 본 발명의 실시에에 따른 구리 배선 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. 1A through 1E are cross-sectional views illustrating a method of forming a copper wiring according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(1) 상에 공지의 반도체 제조 공정에 따라 트랜지스터(도시안됨)를 포함한 하지층(2)을 형성한 상태에서, 상기 하지층(2) 상에 평탄화된 절연막(3)을 형성한다. 그런다음, 상기 절연막(3)을 식각하여 구리 배선이 형성될 영역을 한정하는 서로 다른 폭의 트렌치들(4a, 4b)을 형성한다. Referring to FIG. 1A, an insulating film flattened on the base layer 2 in a state in which a base layer 2 including a transistor (not shown) is formed on a semiconductor substrate 1 according to a known semiconductor manufacturing process is described. 3) form. Then, the insulating film 3 is etched to form trenches 4a and 4b having different widths defining regions in which copper wirings are to be formed.                     

이어서, 상기 트렌치들(4a, 4b)의 표면 및 절연막(3) 상에 Ta, TaN, TiN 및 WN 중의 어느 하나로 이루어진 베리어막(5)을 증착하고, 상기 베리어막(5) 상에 구리 씨드(Cu seed)막(6)을 증착한다. 이때, 상기 베리어막(5) 및 구리 씨드막(6)은 스퍼터링(sputtering) 또는 CVD(Chemical Vapor Deposition) 방식으로 증착하며, 또한, 상기 베리어막(5)은 100∼1,000Å, 그리고, 구리 씨드막(6)은 250∼2,500Å 정도의 두께로 증착한다. Subsequently, a barrier film 5 made of any one of Ta, TaN, TiN, and WN is deposited on the surfaces of the trenches 4a and 4b and the insulating film 3, and a copper seed (i) is formed on the barrier film 5. Cu seed film 6 is deposited. In this case, the barrier film 5 and the copper seed film 6 are deposited by sputtering or CVD (Chemical Vapor Deposition), and the barrier film 5 is 100 to 1,000 Å, and copper seed The film 6 is deposited to a thickness of about 250 to 2500 mW.

도 1b를 참조하면, 상기 구리 씨드막을 이용해서 전기도금 방식에 따라 제1구리막(7)을 증착한다. 여기서, 상기 제1구리막(7)의 증착은 상대적으로 작은 폭의 트렌치들(4b)이 완전히 매립될 때까지 수행하며, 반면에, 상대적으로 큰 폭의 트렌치(4a)에는 제1구리막(7)이 균일한 두께로 증착된다. 또한, 상기 전기도금은 2-성분(component) 첨가제 및 DC 도금으로 진행한다. Referring to FIG. 1B, the first copper film 7 is deposited by electroplating using the copper seed film. Here, the deposition of the first copper film 7 is performed until the relatively small widths of the trenches 4b are completely filled, whereas the first copper film 7 is formed in the relatively large widths of the trenches 4a. 7) is deposited to a uniform thickness. The electroplating also proceeds with a two component additive and a DC plating.

도 1c를 참조하면, 상기 제1구리막(7) 상에 스퍼터링 방식을 이용해서 불순물(9)이 함유된 제2구리막(8)을 상대적으로 큰 폭의 트렌치(4a)가 완전히 매립될 때까지 증착한다. 여기서, 상기 불순물(9)로는 Mg, B, Al, Zn 및 Ge 중에서 어느 하나를 함유시키며, 상기 제2구리막(8)의 증착은 구리-타켓(Cu-Target)을 이용하거나 Co-스퍼터링 방식을 이용하여 제2구리막(8) 내의 불순물 함유량이 0.1∼30% 정도가 되도록 수행한다. Referring to FIG. 1C, when the trench 4a having a relatively large width is completely filled with the second copper film 8 containing impurities 9 by sputtering on the first copper film 7. To be deposited. Here, the impurity (9) contains any one of Mg, B, Al, Zn and Ge, the deposition of the second copper film (8) using a copper-target (Cu-Target) or Co-sputtering method Is performed so that the impurity content in the second copper film 8 is about 0.1 to 30%.

도 1d를 참조하면, 상기 결과물에 대해 열처리를 수행하고, 이를 통해, 제2구리막(8) 내에 함유된 불순물(9)을 제1구리막(7) 내에 확산시킨다. 여기서, 상기 열처리는 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Annealing) 장비를 이용 하여 100∼500℃ 온도에서 진행한다. Referring to FIG. 1D, heat treatment is performed on the resultant material, and thereby, impurities 9 contained in the second copper film 8 are diffused into the first copper film 7. Here, the heat treatment is carried out at a temperature of 100 ~ 500 ℃ using a furnace (Furnace) or Rapid Thermal Annealing equipment.

도 1e를 참조하면, 절연막(3)이 노출될 때까지 상기 제2 및 제1구리막(8, 7)과 베리어막(5)을 CMP하고, 이 결과로, 불순물(9)이 함유된 구리 배선(10)을 형성한다. Referring to FIG. 1E, the second and first copper films 8 and 7 and the barrier film 5 are CMP until the insulating film 3 is exposed, and as a result, the copper containing the impurity 9 is contained. The wiring 10 is formed.

상기와 같은 공정에 따라 형성되는 본 발명의 구리 배선은 다음과 같은 잇점을 갖는다. The copper wiring of the present invention formed according to the above process has the following advantages.

후속 열공정에 의한 산화막 형성을 억제시키면서 구리 배선의 배선 신뢰성을 향상시키기 위해서는 균일한 분포로 불순물이 함유되도록 해야한다. In order to improve the wiring reliability of the copper wiring while suppressing the formation of the oxide film by the subsequent thermal process, the impurities must be contained in a uniform distribution.

그런데, 종래의 구리 배선 형성은 통상 전기도금 방식에 따라 이루어지므로, 불순물을 함유시킨 구리 배선의 형성이 실질적으로 용이하지 않다. 또한, 스퍼터링 방식에 의한 구리막의 증착은 불순물의 함유는 용이하지만, 매립하고자 하는 홀 또는 트렌치의 폭이 작으면 완전 매립이 용이하지 않다. By the way, since the conventional copper wiring formation is normally performed by the electroplating system, the formation of the copper wiring containing an impurity is not practically easy. In addition, the deposition of the copper film by the sputtering method is easy to contain impurities, but if the width of the hole or trench to be filled is small, complete filling is not easy.

반면, 본 발명의 구리 배선 형성은 홀 또는 트렌치의 크기에 큰 영향없이 매립 특성이 우수한 전기도금 방식으로 미세 폭의 트렌치를 매립하고, 아울러, 불순물의 함유가 용이한 스퍼터링 방식으로 큰 폭의 트렌치를 매립하며, 이후, 열처리를 통해 막 내에 불순물이 균일하게 확산되도록 함으로써, 후속하는 열공정시에 구리 배선 표면에서의 산화막 형성 정도를 크게 감소시킬 수 있고, 특히, 전자 이동 및 스트레스 이동과 같은 배선 신뢰성을 향상시킬 수 있다. On the other hand, the copper wiring formation of the present invention fills the trench with the fine width by the electroplating method having excellent embedding characteristics without significantly affecting the size of the hole or the trench, and also by the sputtering method where the impurities are easily contained. By embedding the impurities evenly within the film through heat treatment, the degree of oxide film formation on the surface of the copper wiring can be greatly reduced during the subsequent thermal process, and in particular, wiring reliability such as electron transfer and stress transfer can be reduced. Can be improved.

이상에서와 같이, 본 발명은 전기도금 방식과 스퍼터링 방식의 장점을 이용 하여 불순물이 함유된 상태로 구리 배선을 형성하기 때문에 열공정에 의한 산화막 형성을 감소시킬 수 있으며, 그리고, 배선 신뢰성을 향상시킬 수 있다. As described above, the present invention uses the advantages of the electroplating method and the sputtering method to form the copper wiring in a state containing impurities, thereby reducing the oxide film formation by the thermal process, and improve the wiring reliability. Can be.

또한, 종래의 전기도금 방식에서는 3-컴포넌트(component) 첨가제 및 리버스 펄스 도금(reverse pulse plating)의 사용이 필요하지만, 본 발명의 경우에는 필요치 않다. In addition, the conventional electroplating method requires the use of three-component additives and reverse pulse plating, but not in the case of the present invention.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (7)

소정의 하지층이 형성된 반도체 기판 상에 상기 하지층을 덮도록 절연막을 형성하는 단계; Forming an insulating film on the semiconductor substrate on which a predetermined underlayer is formed to cover the underlayer; 상기 절연막을 식각하여 서로 다른 폭의 트렌치들을 형성하는 단계; Etching the insulating layer to form trenches having different widths; 상기 트렌치 표면 및 절연막 상에 베리어막과 구리 씨드막을 차례로 증착하는 단계; Sequentially depositing a barrier film and a copper seed film on the trench surface and the insulating film; 상기 구리 씨드막을 이용한 전기도금 방식에 따라 상대적으로 작은 폭의 트렌치가 매립될 때까지 제1구리막을 증착하는 단계; Depositing a first copper film until a trench having a relatively small width is buried according to an electroplating method using the copper seed film; 상기 제1구리막 상에 상대적으로 큰 폭의 트렌치가 매립되도록 스퍼터링 방식에 따라 불순물이 함유된 제2구리막을 증착하는 단계; Depositing a second copper film containing an impurity according to a sputtering method so that a trench having a relatively large width is buried on the first copper film; 상기 제2구리막 내의 불순물이 상기 제1구리막 내에 확산되도록 상기 결과물을 열처리하는 단계; 및 Heat-treating the resultant material so that impurities in the second copper film are diffused into the first copper film; And 상기 절연막이 노출될 때까지 상기 제2 및 제1구리막과 베리어막을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법. Polishing the second and first copper films and the barrier film until the insulating film is exposed. 제 1 항에 있어서, 상기 베리어막은, 100∼1,000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법. The method for forming a copper wiring of a semiconductor device according to claim 1, wherein the barrier film is deposited to a thickness of 100 to 1,000 mW. 제 1 항에 있어서, 상기 구리 씨드막은, 250∼2,500Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법. The method for forming a copper wiring of a semiconductor device according to claim 1, wherein the copper seed film is deposited to a thickness of 250 to 2500 m thickness. 제 1 항에 있어서, 상기 불순물은, Mg, B, Al, Zn 및 Ge 으로 이루어지는 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법. The method for forming a copper wiring of a semiconductor device according to claim 1, wherein the impurity is any one selected from the group consisting of Mg, B, Al, Zn, and Ge. 제 1 항에 있어서, 상기 불순물이 함유된 제2구리막을 증착하는 단계는, 불순물이 함유된 구리-타켓(Cu-Target)을 이용하여 막 내의 불순물 함유량이 0.1∼30%가 되도록 행하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법. The method of claim 1, wherein the depositing the second copper film containing the impurity is performed by using a copper-target (Cu-Target) containing the impurity so that the impurity content in the film becomes 0.1 to 30%. A copper wiring forming method of a semiconductor device. 제 1 항에 있어서, 상기 불순물이 함유된 제2구리막을 증착하는 단계는 The method of claim 1, wherein the depositing the second copper film containing the impurity comprises: Co-스퍼터링 방식을 이용하여 막 내의 불순물 함유량이 0.1∼30%가 되도록 행하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법. A method of forming a copper wiring in a semiconductor device, characterized in that the impurity content in the film is 0.1 to 30% by using a Co-sputtering method. 제 1 항에 있어서, 상기 열처리는 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Annealing) 장비를 이용하여 100∼500℃ 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법. The method of claim 1, wherein the heat treatment is performed at a temperature of 100 ° C. to 500 ° C. by using a furnace or a rapid thermal annealing device.
KR1020010080442A 2001-12-18 2001-12-18 METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE KR100701673B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010080442A KR100701673B1 (en) 2001-12-18 2001-12-18 METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080442A KR100701673B1 (en) 2001-12-18 2001-12-18 METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE

Publications (2)

Publication Number Publication Date
KR20030050062A KR20030050062A (en) 2003-06-25
KR100701673B1 true KR100701673B1 (en) 2007-03-29

Family

ID=29575844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080442A KR100701673B1 (en) 2001-12-18 2001-12-18 METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE

Country Status (1)

Country Link
KR (1) KR100701673B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101576701B1 (en) 2008-09-08 2015-12-10 미츠비시 가스 가가쿠 가부시키가이샤 Liquid for protecting copper wiring surface and method for manufacturing semiconductor circuit element

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701673B1 (en) * 2001-12-18 2007-03-29 매그나칩 반도체 유한회사 METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE
KR100866110B1 (en) * 2002-06-10 2008-10-31 매그나칩 반도체 유한회사 Method for forming copper line in semiconductor device
KR100871368B1 (en) * 2002-07-11 2008-12-02 주식회사 하이닉스반도체 Method For Forming Bit Line Spacer Of Semiconductor Device
KR20180026995A (en) 2016-09-05 2018-03-14 삼성전자주식회사 Semiconductor device and method of manufacturing the same
KR20230165442A (en) 2022-05-27 2023-12-05 한국세라믹기술원 Method for forming copper wiring

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049162A (en) * 1998-07-28 2000-02-18 Nec Corp Manufacture of semiconductor device
JP2000269214A (en) * 1999-03-15 2000-09-29 Toshiba Corp Semiconductor device and manufacture thereof
KR20030050062A (en) * 2001-12-18 2003-06-25 주식회사 하이닉스반도체 METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049162A (en) * 1998-07-28 2000-02-18 Nec Corp Manufacture of semiconductor device
JP2000269214A (en) * 1999-03-15 2000-09-29 Toshiba Corp Semiconductor device and manufacture thereof
KR20030050062A (en) * 2001-12-18 2003-06-25 주식회사 하이닉스반도체 METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101576701B1 (en) 2008-09-08 2015-12-10 미츠비시 가스 가가쿠 가부시키가이샤 Liquid for protecting copper wiring surface and method for manufacturing semiconductor circuit element

Also Published As

Publication number Publication date
KR20030050062A (en) 2003-06-25

Similar Documents

Publication Publication Date Title
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US20020024142A1 (en) Semiconductor device and manufacturing method of the same
US7223689B2 (en) Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer
US6998337B1 (en) Thermal annealing for Cu seed layer enhancement
US7087524B2 (en) Method of forming copper wiring in semiconductor device
KR100301248B1 (en) Method of forming a metal wiring in a semiconductor device
KR100701673B1 (en) METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE
US6955984B2 (en) Surface treatment of metal interconnect lines
KR100924556B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
US6979642B1 (en) Method of self-annealing conductive lines that separates grain size effects from alloy mobility
KR100919378B1 (en) Metal wiring in a semiconductor device and method of forming the same
KR100454257B1 (en) A method for forming damascene metal wire using copper
KR100744669B1 (en) A method for forming damascene metal wire using copper
KR100935193B1 (en) Metal layer of semiconductor device and method for manufacturing the same
JP2000124310A (en) Semiconductor device and manufacture thereof
KR20000044849A (en) Method for forming copper alloy wiring of semiconductor device
KR20070046376A (en) Method of forming a copper wiring in a semiconductor device
KR20080062556A (en) Method for forming metal plug of semiconductor device
KR100376259B1 (en) Method of forming a copper wiring in a semiconductor device
KR100298648B1 (en) Method for forming wiring thin film for semiconductor device
TW533542B (en) Manufacturing method of damascene copper wire
US8008708B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR20060071593A (en) Method for forming the copper wiring of semiconductor device
KR20050040552A (en) Method for forming cu interconnect in semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 14