KR960000367B1 - Metalizing method of semiconductor device - Google Patents

Metalizing method of semiconductor device Download PDF

Info

Publication number
KR960000367B1
KR960000367B1 KR1019920013274A KR920013274A KR960000367B1 KR 960000367 B1 KR960000367 B1 KR 960000367B1 KR 1019920013274 A KR1019920013274 A KR 1019920013274A KR 920013274 A KR920013274 A KR 920013274A KR 960000367 B1 KR960000367 B1 KR 960000367B1
Authority
KR
South Korea
Prior art keywords
metal layer
forming
semiconductor device
layer
contact hole
Prior art date
Application number
KR1019920013274A
Other languages
Korean (ko)
Other versions
KR940002951A (en
Inventor
박창수
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920013274A priority Critical patent/KR960000367B1/en
Publication of KR940002951A publication Critical patent/KR940002951A/en
Application granted granted Critical
Publication of KR960000367B1 publication Critical patent/KR960000367B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

forming insulating film having a contact part on a semiconductor substrate; forming the first metal layer on a lower film exposed to the inner contact part and the contact at a temperature of less than two hundred centigrades; forming a metal plug in th contact part by fusing the first metal layer; forming the second metal layer at front side of the semiconductor substrate where the metal plug is formed; heat processing the second metal layer.

Description

반도체장치의 배선층 형성방법Wiring layer formation method of semiconductor device

제1도는 선출원된 방법으로 제작한 금속배선층을 나타낸 단면도.1 is a cross-sectional view showing a metal wiring layer manufactured by a pre- filed method.

제2도 내지 제9도는 본 발명에 따른 금속배선층 형성방법의 일 실시예를 나타낸 공정순서도.2 to 9 are process flowcharts showing one embodiment of a method for forming a metal wiring layer according to the present invention.

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 토포그라피 (topography)가 큰 반도체 장치의 배선층 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a wiring layer of a semiconductor device having large topography.

반도체 장치가 초고집적화 되어 감에 따라서, 반도체 배선방법은 반도체 장치의 속도성능, 수율 및 신뢰성을 결정하는 요인이 되기 때문에 반도체 제조공정에서 가장 중요한 위치를 점유하고 있다. 종래, 어스펙트비(aspect ratio : 폭에 대한 깊이의 비율)가 낮은 콘택트 홀이나, 깊이가 낮은 단차등과 같은 비교적 굴곡이 적은 외면적 형상을 도포하고자 할때 금속단차 도포성은 크게 문제가 되지 않았다. 그렇지만, 반도체 장치의 집적도가 증가함에 따라 콘택트 홀은 현저하게 작아져가고 반도체기판의 표면부위에 형성된 불순물이 도포된 영역은 훨씬 엷어졌다. 종래의 알루미늄 배선공정은 콘택트 홀의 높은 어스펙트 비 및 스퍼터(sputter)된 알루미늄의 불량한 단차 도포성에 기인한 알루미늄 상호 접촉의 신뢰성실패, 실리콘침전물에 의해 기인한 접촉저항의 증가 및 알루미늄 스파이크(spike)에 의해 얕은 접합특성의 열화등과 같은 많은 문제점을 내포하기 있기 때문에 콘택트 홀의 높은 어스펙트 비 및 단차의 큰 깊이에도 불구하고 반도체 장치의 고속성능, 고수율 및 양호한 신뢰성을 위하여 개선할 필요성이 있었다.As semiconductor devices become more highly integrated, semiconductor wiring methods occupy the most important positions in the semiconductor manufacturing process because they are factors that determine the speed performance, yield, and reliability of semiconductor devices. Conventionally, when applying a relatively small outer surface shape such as a contact hole having a low aspect ratio (a ratio of depth to width) or a low depth step, application of metal step coverage is not a problem. However, as the degree of integration of the semiconductor device increases, the contact holes are considerably smaller and the regions coated with impurities formed on the surface of the semiconductor substrate are much thinner. Conventional aluminum wiring processes have suffered from reliability failure of aluminum interconnect due to high aspect ratio of contact holes and poor step coverage of sputtered aluminum, increased contact resistance due to silicon precipitates and aluminum spikes. As a result, many problems such as deterioration of shallow bonding characteristics are included, and therefore, there is a need to improve the semiconductor device for high speed performance, high yield, and good reliability despite the high aspect ratio of the contact hole and the large depth of the step.

따라서, 상기한 종래의 배선공정의 문제점을 극복하기 위하여, 새로운 방법들이 제안되어 왔다. 예를들면, 알루미늄 배선공정에 있어서의 높은 어스펙트 비 및 스퍼터된 알루미늄의 불량한 단차 도포성에 기인한 알루미늄 접속의 실패에 따른 반도체 장치의 신뢰성 저하를 방지하기 위하여 다음과 같은 방법에 공지되어 있다.Therefore, new methods have been proposed to overcome the above problems of the conventional wiring process. For example, the following method is known in order to prevent the deterioration of the reliability of the semiconductor device due to the failure of aluminum connection due to the high aspect ratio in the aluminum wiring process and the poor step coverage of sputtered aluminum.

일본국 특허공개공보 제62-132348호(유끼야스 스가노 등)에는 반도체 장치의 불규칙한 단차에 대하여 필름 형태를 향상시키기 위하여 반도체기판상의 단차상에 금속배선층을 형성한 후 상기 배선층을 가열 용융시켜 평탄화 하는 방법이 기재되어 있다.In Japanese Patent Laid-Open No. 62-132348 (Yukiyasu Sugano et al.), A metal wiring layer is formed on a step on a semiconductor substrate to improve the shape of a film against irregular steps of a semiconductor device, and then the wiring layer is heated and melted to be flattened. The method of making is described.

일본국 특허공개공보 제63-99549호(신페어 이이지마 등)에는, 배선의 신뢰성을 향상시키고, 다층간의 상호접촉을 가능케하기 위하여, 콘택트 홀 및 단차가 있는 반도체기판상에 금속배선층을 형성시키고, 이를 가열 용융시키는 방법이 기재되어 있다. 상기 공보에는 반도체기판상에 복수의 소자를 형성하고, 상기 소자를 포함하는 기판상에 절연막을 증착하고, 상기 절연막에 상기 소자의 소정위치에 이르는 콘택트 홀을 형성하고, 상기 콘택트 홀 및 상기 절연막의 표면에 질화티타늄막을 형성하고, 상기 질화티타늄막 전면상에 금속배선층을 증착시킨 후 상기 금속층을 가열 용융시켜 당해 금속층의 표면을 평탄하게 한 후, 소정의 배선패턴에 따라 당해 금속층과 상기 질화티타늄막을 에칭하여 적어도 제1층 배선층을 형성하는 것을 포함하는 반도체기판에 금속배선층을 형성하여 다층간 상호접촉을 형성하는 반도체 장치의 제조방법이 기재되어 있다.In Japanese Patent Laid-Open No. 63-99549 (Shin Fair Iijima et al.), A metal wiring layer is formed on a semiconductor substrate with contact holes and steps to improve the reliability of the wiring and to enable mutual contact between the multilayers. And a method of heat melting the same. The publication includes forming a plurality of devices on a semiconductor substrate, depositing an insulating film on a substrate including the device, forming a contact hole in the insulating film to reach a predetermined position of the device, and forming the contact hole and the insulating film. A titanium nitride film was formed on the surface, a metal wiring layer was deposited on the entire surface of the titanium nitride film, and the metal layer was heated and melted to flatten the surface of the metal layer, and then the metal layer and the titanium nitride film were formed in accordance with a predetermined wiring pattern. A method of manufacturing a semiconductor device is described in which a metal wiring layer is formed on a semiconductor substrate comprising etching to form at least a first layer wiring layer to form mutual contact between the multilayers.

일본국 특허공개공보 제62-109341호(마사히로 시미즈 등)에는, 배선불량에 의한 반도체 장치의 신뢰성을 향상시키기 위하여, 전극이나 배선필름을 형성하는 경우에 절연막 표면의 접촉과 같은 단차에 양호한 도포성을 갖는 알루미늄 합금막과 같은 알루미늄 전도성막을 형성시키는 방법이 제시되어 있다. 마사히로 시미즈 등에 의하면, 실리콘기판상에 액상 알루미늄 화합물이나 알루미늄을 함유하는 용액을 도포한 후 열처리하여 알루미늄 도전성막을 형성시키는 것을 포함하는 반도체 장치의 제조방법이 제공된다.In Japanese Patent Laid-Open No. 62-109341 (Masahiro Shimizu et al.), In order to improve the reliability of a semiconductor device due to wiring failure, when coating the electrode or the wiring film to form a good coating property such as contact with the surface of the insulating film surface A method of forming an aluminum conductive film, such as an aluminum alloy film, is proposed. According to Masahiro Shimizu et al., There is provided a method for manufacturing a semiconductor device comprising applying a liquid aluminum compound or a solution containing aluminum onto a silicon substrate and then heat treatment to form an aluminum conductive film.

상술한 방법에 의하면, 콘택트 홀을 매립하기 위하여 알루미늄이나 알루미늄 합금을 용융시키고 리플로우(reflow)한다. 상기한 모든 공보에는 알루미늄 또는 알루미늄 합금이 용융되는 리플로우법을 포함하고 있기 때문에, 이 기술에 의해 제조되는 반도체 웨이퍼는 수평적으로 위치시켜 유동하는 용융물질이 콘택트 홀을 접합하게 매립하도록 하여야 한다. 또한, 온도 변화에 따라 절연지역에서 금속수축이 일어난다. 즉, 금속층을 알루미늄이나 알루미늄 합금의 용융점 이상으로 가열하여 액화된 유동성 금속층이 콘택트 홀을 매립한다. 상기 액상금속층은 표면장력을 작게 하려고 할 것이고, 따라서 고화시에는 수축하거나 비틀리게 되어 저부의 반도체물질을 노출시키게 된다. 더구나, 열처리 온도는 정확하게 조절될 수 없기 때문에 동일한 결과를 수득하기가 곤란하다. 또한 상기 방법에 의하면 콘택트 홀을 매립시킬 수는 있다고 하더라도, 금속막의 잔여부문은 거칠게 되어 후속 사진공정을 할 수 없게 된다. 따라서 2차적인 금속 형성공정이 필요하게 될 수 있다.According to the above-described method, aluminum or an aluminum alloy is melted and reflowed to fill a contact hole. Since all of the above publications include a reflow method in which aluminum or an aluminum alloy is melted, the semiconductor wafer manufactured by this technique should be positioned horizontally so that the flowing molten material fills the contact holes. In addition, the shrinkage of the metal occurs in the insulation area due to temperature changes. That is, the fluidized metal layer liquefied by heating the metal layer above the melting point of aluminum or aluminum alloy fills the contact hole. The liquid metal layer will attempt to reduce the surface tension, and thus, upon solidification, the liquid metal layer will contract or twist to expose the bottom semiconductor material. Moreover, it is difficult to obtain the same result because the heat treatment temperature cannot be adjusted accurately. In addition, according to the above method, even if the contact hole can be buried, the remaining portion of the metal film becomes rough so that subsequent photographic processes cannot be performed. Therefore, a secondary metal forming process may be needed.

또한, 알루미늄 스파이크에 의한 얕은 접합영역의 열화를 방지하여 반도체 장치의 신뢰성을 향상시키기 위하여 반도체기판상에 형성된 콘택트 홀에 장벽층을 형성하는 방법이 공지되어 있다. 예를들면, 미합중국 특허 제4,897,709호에는 배선과 반도체기판간의 반응을 방지하기 위하여 콘택트 홀내에 장벽층으로더 질화티타늄막을 포함하는 반도체 장치가 기재되어 있다. 상기 질화티타늄막은 저온형 CVD장치를 사용하고 저압 CVD법에 의해 형성될 수 있고, 어스펙트 비가 큰 상당히 미세한 콘택트 홀에서 양호한 단차 도포성을 갖는 우수한 특성이 있다. 상기 질화티타늄막 형성 후 알루미늄 합금을 사용하여 스퍼터링 방법에 의해 배선층을 형성시킨다.In addition, a method of forming a barrier layer in a contact hole formed on a semiconductor substrate in order to prevent deterioration of a shallow junction region due to aluminum spikes and to improve reliability of a semiconductor device is known. For example, US Pat. No. 4,897,709 describes a semiconductor device that further includes a titanium nitride film as a barrier layer in a contact hole to prevent reaction between the wiring and the semiconductor substrate. The titanium nitride film can be formed by using a low temperature CVD apparatus and by a low pressure CVD method, and has an excellent property of having good step coatability in a fairly fine contact hole having a high aspect ratio. After the titanium nitride film is formed, a wiring layer is formed by a sputtering method using an aluminum alloy.

상기 이외에도, 알루미늄이나 알루미늄 합금을 용융시키는 대신에, 금속의 단차 도포성을 향상시키기 위하여, 미합중국 특허 제4,970,176호(드레이시 등)에는 다단계 금속배선방법이 기재되어 있다.In addition to the above, instead of melting aluminum or an aluminum alloy, US Pat. No. 4,970,176 (Drayy et al.) Describes a multi-step metallization method in order to improve the step coverage of the metal.

상기 한 특허에 의하면, 저온에서 반도체 웨이퍼상에 소정 두께의 두꺼운 금속층을 증착시킨 후, 금속이 리플로우하도록 온도를 고온(약 400℃∼500℃)으로 올리고 소정 두께의 금속층의 나머지 부분을 증착시키나, 또는 제 1금속층을 증착시킨 후 온도를 금속이 리플로오할 정도의 고온으로 올려가면서 제2금속층을 증착시킨다. 금속층의 리플로우는 입자성장, 재결정 및 벌크확산을 통하여 일어난다.According to one of the above patents, after depositing a thick metal layer of a predetermined thickness on a semiconductor wafer at a low temperature, the temperature is raised to a high temperature (about 400 ° C to 500 ° C) so that the metal reflows, and the rest of the metal layer of the predetermined thickness is deposited. After depositing the first metal layer, the second metal layer is deposited while the temperature is raised to a high temperature such that the metal reflows. Reflow of the metal layer occurs through particle growth, recrystallization and bulk diffusion.

한편, 오노등의 반도체기판을 500℃ 이상에서 유지하는 경우에 알루미늄-실리콘의 액체성이 갑자기 증가한다고 발표하였다(Hisako Ono, et al., in Proc., 1990 VMIC Conference June 11-12, pp.76-82), 오노등은 알루미늄-1% 실리콘막의 스트레스(stress)는 500℃에서 급격히 변하고, 상기 온도에서 알루미늄-1% 실리콘막의 스트레스 이완이 급격히 발생한다고 교시하고 있다. 또한, 콘택트 홀을 만족스럽게 매립하기 위하여는 기판온도를 500℃ 내지 550℃로 유지하여야 한다고 교시하고 있다.On the other hand, it is reported that the liquidity of aluminum-silicon suddenly increases when the semiconductor substrates of Ono et al. Are kept above 500 ° C (Hisako Ono, et al., In Proc., 1990 VMIC Conference June 11-12, pp. Ono et al. Teach that the stress of aluminum-1% silicon film changes rapidly at 500 ° C., and stress relaxation of the aluminum-1% silicon film occurs abruptly at this temperature. It also teaches that the substrate temperature should be maintained at 500 ° C to 550 ° C in order to fill the contact holes satisfactorily.

상기한 현상과 트레이시등의 방법에 있어서의 금속층의 리플로우 현상과는 서로 다른 메카니즘에 의한 것이다.The above phenomenon is caused by a mechanism different from the reflow phenomenon of the metal layer in the methods such as Tracy.

본 발명자는 상기한 금속층의 스트레스 이완(relaxation)에 의해 금속원자의 이동현상을 이용하여 저온(200℃ 이하)에서 금속을 증착시킨 후 금속용융점의 80% 내지 금속용융점의 온도에서 상기 증착된 금속을 후처리하여 반도체 장치의 콘택트 홀을 완전히 매립하는 방법(발명의 명칭 :금속배선층 형성방법)을 발명하여 1990년 6월 18일자로 특허출원한 바 있다(특허출원 제90-10027호).The inventors deposit the metal at a low temperature (200 ° C. or less) using the movement phenomenon of the metal atoms by stress relaxation of the metal layer, and then deposit the metal at a temperature of 80% of the metal melting point to the metal melting point. A post-treatment method was invented to completely fill a contact hole in a semiconductor device (name of the invention: a method for forming a metal wiring layer) and filed a patent application on June 18, 1990 (Patent Application No. 90-10027).

그러나, 상기 선출원된 기술에서도, 콘택트 홀의 어스펙트 비가 1.5 이상이 되는 고단차에서는 상기 제1도에 도시된 바와 같은 보이드(void)가 발생한다. 즉, 상기 콘택트 홀의 높은 어스펙트 비로 인하여 음영효과가 증가하고, 이 음영효과의 증가로 인해 저온증착시 스퍼터링되는 알루미늄 원자들이 콘택트 홀내의 측벽에 연속적인 알루미늄막을 형성하지 못하기 때문에, 후속공정으로 열처리를 실시한다 하더라도 상기 콘택트 홀 바닥으로 알루미늄 원자들이 이동하여 충분히 매몰되지 못하고, 콘택트 홀 입구 주위의 알루미늄원자들에 축적되어 상기 콘택트 홀의 입구가 막히거나 좁아지게 됨으로써, 후속되는 알루미늄막의 재증착시에는 상부만 평탄하게 된다.However, even in the above-described prior art, voids as shown in FIG. 1 are generated at a high step in which the aspect ratio of the contact hole becomes 1.5 or more. That is, the shadowing effect is increased due to the high aspect ratio of the contact hole, and the increase of the shadowing effect prevents the sputtered aluminum atoms from forming a continuous aluminum film on the sidewalls of the contact hole due to the increase of the shadowing effect. Even if the aluminum atoms move to the bottom of the contact hole and are not sufficiently buried, the accumulation of aluminum atoms around the contact hole inlet causes clogging or narrowing of the inlet of the contact hole. Only flattened.

따라서 본 발명의 목적은 상기와 같은 종래 기술들의 문제점을 해결하기 위하여 콘택트 홀의 어스펙트 비에 관계없이 상기 콘택트 홀을 매립함으로써 고신뢰성의 배선을 형성할 수 있는 금속배선층 형성방법에 관한 것이다.Accordingly, an object of the present invention relates to a metal wiring layer forming method capable of forming a highly reliable wiring by filling the contact hole irrespective of the aspect ratio of the contact hole in order to solve the problems of the prior art as described above.

상기 목적을 달성하기 위하여 본 발명의 방법은, 반도체기판상에 콘택트 홀을 갖는 절연막을 형성하는 공정 ; 상기 콘택트 홀 내면, 및 상기 콘택트 홀에 노출된 하지막상에만 1차 금속층을 200℃ 이하의 온도에서 형성하는 공정; 상기1차 금속층을 용융시켜 상기 콘택트 홀내에 금속플러그를 형성하는 공정; 상기 금속플러그가 형성된 상기 반도체기판의 전면에 2차 금속층을 형성하는 공정; 및 상기 2차 금속층을 열처리 하는 공정을 구비하는 것을 특징으로 한다.In order to achieve the above object, the method of the present invention comprises the steps of forming an insulating film having a contact hole on a semiconductor substrate; Forming a primary metal layer only on the inner surface of the contact hole and on the underlying film exposed to the contact hole at a temperature of 200 ° C. or lower; Melting the primary metal layer to form a metal plug in the contact hole; Forming a secondary metal layer on an entire surface of the semiconductor substrate on which the metal plug is formed; And a step of heat-treating the secondary metal layer.

이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

제2도 내지 제9도는 본 발명에 따른 금속배선층 형성방법의 일 실시예를 나타낸 공성순서도로, 상기 출원된 특허를 개량한 것이다. 본 실시예에서는 하부배선층으로 불순물주입영역을 예로 들어 설명하기로 한다.2 to 9 is a siege sequence showing an embodiment of a method for forming a metal wiring layer according to the present invention, which is an improvement of the patent. In this embodiment, an impurity injection region is used as the lower wiring layer as an example.

제2도는 하부배선층(11), 장벽층(15), 및 1차 금속층(17)의 형성공정을 도시한 것으로, 먼저 제1도 전형의 반도체기판(10)에 제2도전형의 불순물주입영역으로 이루어진 하부배선층(11)을 형성하고, 결과물 전면에 층간절연막(13)을 형성한다. 이어서, 상기 층간절연막위에 마스크패턴을 적용하여 상기 하부배선층이 노출되도륵 층간절연막을 식각함으로써 콘택트 홀을 형성하고, 기판 표면에 잔류하는 유기물과 콘택트 홀내의 저부의 기판 표면에 존재하는 자연산화막을 제거하는 세정을 실시한 뒤, 결과물 전면에 장벽층(15), 예컨대 티타늄나이트라이드(TiN)를 물리 또는 화학증착하고, 상기 장벽층(15)위에 1차 금속층(17) 예컨대 알루미늄막을 200℃ 이하의 온도에서 물리증착한다. 이때, 상기 1차 금속층인 알루미늄막의 두께는 상기 콘택트홀의 입구 크기의 1/2로 한다. 여기서, 상기 알루미늄막은 순수한 알루미늄막 대신 실리콘, 또는 구리, 또는 티타늄등을 함유한 알루미늄막을 사용할 수도 있다.FIG. 2 illustrates a process of forming the lower wiring layer 11, the barrier layer 15, and the primary metal layer 17. First, the impurity implantation region of the second conductive type is formed in the semiconductor substrate 10 of the first conductive type. A lower wiring layer 11 is formed, and an interlayer insulating film 13 is formed on the entire surface of the resultant. Subsequently, by applying a mask pattern on the interlayer insulating film, the interlayer insulating film is etched even when the lower wiring layer is exposed, thereby forming contact holes, and removing organic substances remaining on the substrate surface and natural oxide film present on the bottom surface of the substrate in the contact hole. After the cleaning, the barrier layer 15, for example titanium nitride (TiN), is physically or chemically deposited on the entire surface of the resultant, and the primary metal layer 17, for example, an aluminum film is heated on the barrier layer 15 at a temperature of 200 ° C. or lower. Physically deposit in At this time, the thickness of the aluminum film which is the primary metal layer is 1/2 of the inlet size of the contact hole. Here, the aluminum film may be an aluminum film containing silicon, copper, or titanium instead of a pure aluminum film.

제3도는 폴리머(19)의 형성공정을 도시한 것으로, 상기 제2도의 공정 후 결과물 전면에 포토레지스트와 같은 점성을 갖는 폴리머(19)를 스핀 코팅(spin coating)으로 결과물 전면에 얇게 도포하여, 도시된 바와 같이 이 콘택트 홀내의 빈 공간을 매몰시킨 후 베이크(bake)공정을 실시한다.FIG. 3 shows the process of forming the polymer 19. After the process of FIG. 2, the polymer 19 having the same viscosity as the photoresist is applied to the entire surface of the resultant product by spin coating. As shown in the figure, the empty space in the contact hole is buried and then a bake process is performed.

제4도는 상기 콘택트 홀내에 폴리머가 채워진 결과물 전면에 대하여 이방성식각을 실시하되, 상기 1차금속층의 두께보다 약간 더 건식식각하여 상기 콘택트 홀 내부의 1차 금속층(17') 및 폴리머(19')만을 남기고 모두 제거하는 공정을 나타탠다.4 is anisotropically etched to the entire surface of the resultant polymer filled in the contact hole, but slightly dry than the thickness of the primary metal layer to etch the primary metal layer 17 'and the polymer 19' in the contact hole. Represents the process of removing all but leaving only.

제5도는 상기 폴리머의 제거공정을 도시한 것으로, 상기 콘택트 홀내에만 남아 있는 폴리머를 에싱(ashing)으로 1차적으로 제거하고, 노출된 1차 금속층(17') 및 장벽층(15)이 부식되지 않는 폴리머 제거용액 예컨대 PRS-2000, R-10 용액에 침잠하여 잔류 폴리머를 2차적으로 완전히 제거한 후, 순수(純水: D.I. water)로 린스(rinse)를 실시한다.5 illustrates the removal of the polymer, in which the polymer remaining only in the contact hole is first removed by ashing, and the exposed primary metal layer 17 'and the barrier layer 15 are corroded. After submersion in the polymer removal solution, such as PRS-2000, R-10 solution, to completely remove the residual polymer, and then rinse with pure water (DI water).

제6도는 상기 제5도의 공정 후 고온에서 상기 1차 금속층인 알루미늄막을 순간 용융시켜 알루미늄 플러그(plug:17″)를 형성하는 공정을 나타낸다. 이때, 상기 콘택트 홀이 거의 매몰되거나, 콘택트 홀의 어스펙트 비가 완화되며, 이와 같은 알루미늄 플러그의 매몰정도는 상기 제4도의 식각공정에서 남게 되는 알루미늄양을 조절하여 만들 수 있다.FIG. 6 shows a process of instantaneously melting the aluminum film, which is the primary metal layer, at a high temperature after the process of FIG. 5 to form an aluminum plug plug 17 ″. In this case, the contact hole is almost buried or the aspect ratio of the contact hole is alleviated, and the degree of embedding of the aluminum plug may be made by adjusting the amount of aluminum remaining in the etching process of FIG. 4.

제7도는 2차 금속층(21)의 형성공정을 도시한 것으로, 상기 제6도의 공정후 2차 금속층(21) 예컨대 3000Å 이하의 알루미늄막을 저온에서 대기 노출없이 연속적으로 증착하거나, 대기 노출이 될 경우에는 상기 2차 금속층의 형성전에 스퍼터 클리닝(sputter cleaning)을 실시한 후 대기 노출없이 증착하는 것과 일한 과정을 거쳐서 2차 금속층을 형성한다. 여기서, 상기 알루미늄막은 순수한 알루미늄막 대신 실리콘, 또는 구리, 또는 티타늄등을 함유한 알루미늄막을 사용할 수도 있다.FIG. 7 illustrates a process of forming the secondary metal layer 21. When the secondary metal layer 21, for example, an aluminum film of 3000 의 or less is continuously deposited at low temperature without atmospheric exposure or is subjected to atmospheric exposure after the process of FIG. After the sputter cleaning (sputter cleaning) prior to the formation of the secondary metal layer is deposited without atmospheric exposure to form a secondary metal layer through a process. Here, the aluminum film may be an aluminum film containing silicon, copper, or titanium instead of a pure aluminum film.

제8도는 상기 콘택트 홀의 매몰공정을 도시한 것으로, 상기 제7도의 공정으로 얻어진 기판을 대기 노출없이 다른 스퍼터 반응실로 이동한 후 450℃ 이상에서 수분간 열처리를 실시하면, 저온에서 증착된 알루미늄막의 원자들의 이동이 활발히 일어나면서 그레인(grain)이 성장되며, 상기1차 금속층 플러그(상기 제7도의 참조부호 17″)상에서 매몰이 일어난다. 미설명부호 21'은 상기 2차 금속층의 열처리 후의 상태를 나타낸 것이다.FIG. 8 illustrates the process of embedding the contact hole. When the substrate obtained by the process of FIG. 7 is moved to another sputtering reaction chamber without exposure to air, and then heat treated at 450 ° C. or more for several minutes, atoms of the aluminum film deposited at low temperature are Grain grows as the movement of the particles occurs actively, and investment occurs on the primary metal layer plug (reference 17 ″ in FIG. 7). Reference numeral 21 'represents a state after the heat treatment of the secondary metal layer.

제9도는 3차 금속층(23)의 형성공정을 도시한 것으로, 상기 제8도의 공정 이후 필요한 총배선 두께의 나머지를 증착하여 3차 금속층(23) 예컨대 알루미늄막을 형성함으로써 금속배선층의 제작을 완성한다. 이어서, 상기 알루미늄막은 순수한 알루미늄막 대신 실리콘, 또는 구리, 또는 티타늄등을 함유한 알루미늄막을 사용할 수도 있다. 이때, 상기 제8도의 공정에서 형성되는 2차 금속층(21)과 상기 3차 금속층(23)이 순수한 알루미늄막 대신에 불순물(실리콘, 또는 구리, 또는 티타늄)을 함유한 알루미늄막을 사용한다면, 상기 불순물 함유농도를 서로 다르게 하여 증착할 수도 있다.FIG. 9 shows the process of forming the tertiary metal layer 23. After the process of FIG. 8, the remaining thickness of the total wiring thickness is deposited to form the tertiary metal layer 23, for example, an aluminum film, thereby completing the fabrication of the metal wiring layer. . Subsequently, the aluminum film may be an aluminum film containing silicon, copper, titanium, or the like instead of the pure aluminum film. In this case, if the secondary metal layer 21 and the tertiary metal layer 23 formed in the process of FIG. 8 use an aluminum film containing impurities (silicon, copper, or titanium) instead of the pure aluminum film, the impurities The deposition may be carried out at different concentrations.

이상과 같이 본 발명에 의한 금속배선층 형성방법에서는, 1착적으로 알루미늄 플러그를 형성한 후 상기 알루미늄 플러그위에 또 다른 알루미늄막을 증착하여 열처리함으로써, 콘택트 홀 내부를 알루미늄막으로만 완전히 매몰시킬 수 있다. 즉, 어스펙트 비가 1.5 이상인 콘택트 홀 내부를 음영효과에 기인된 알루미늄 단선 및 보이드의 형성없이 알루미늄막으로만 완전히 매몰시킬 수 있어서, 금속배선층의 신뢰성을 향상시킬수 있다.As described above, in the method for forming a metal wiring layer according to the present invention, after the aluminum plug is formed in one piece, another aluminum film is deposited on the aluminum plug and subjected to heat treatment, whereby the inside of the contact hole can be completely buried only with the aluminum film. That is, the inside of the contact hole having an aspect ratio of 1.5 or more can be completely buried only with the aluminum film without the formation of aluminum disconnection and voids caused by the shading effect, thereby improving the reliability of the metal wiring layer.

Claims (10)

반도체기판상에 콘택트 홀을 갖는 절연막을 형성하는 공정 ; 상기 콘택트 흘 내면, 상기 콘택트 홀에 노출된 하지막상에만 1차 금속층을 200℃ 이하의 온도에서 형성하는 공정 ; 상기 1차 금속층을 용융시켜 상기 콘택트 홀내에 금속플로그를 형성하는 공정; 상기 금속플러그가 형성된 상기 반도체 기판의 전면에 2차금속층을 형성하는 공정; 및 상기 2차 금속층을 열처리하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 배선층 형성방법.Forming an insulating film having a contact hole on the semiconductor substrate; Forming a primary metal layer at a temperature of 200 ° C. or lower only on the underlayer exposed to the contact hole when the contact flows; Melting the primary metal layer to form a metal plug in the contact hole; Forming a secondary metal layer on an entire surface of the semiconductor substrate on which the metal plug is formed; And heat-treating the secondary metal layer. 제1항에 있어서, 상기 열처리된 2차 금속층위에 3차 금속층을 증착하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 배선층 형성방법.The method of claim 1, further comprising depositing a tertiary metal layer on the heat treated secondary metal layer. 제1항에 있어서, 상기 1차 금속층 형성전에 장벽층을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 배선층 형성방법.The method for forming a wiring layer of a semiconductor device according to claim 1, further comprising the step of forming a barrier layer before forming the primary metal layer. 제3항에 있어서, 상기 장벽층은 티타늄나이트라이드인 것을 특징으로 하는 반도체 장치의 배선층 형성 방법.4. The method for forming a wiring layer of a semiconductor device according to claim 3, wherein said barrier layer is titanium nitride. 제1항 또는 제2항에 있어서, 상기 1차, 2차, 및 3차 금속층은 순수한 알루미늄막 또는 불순물이 함유된 알루미늄막인 것을 특징으로 하는 반도체 장치의 배선층 형성방법.The method for forming a wiring layer of a semiconductor device according to claim 1 or 2, wherein the primary, secondary and tertiary metal layers are pure aluminum films or aluminum films containing impurities. 제5항에 있어서, 상기 불순물은 실리콘, 또는 구리, 또는 티타늄인 것을 특징으로 하는 반도체 장치의 배선층 형성방법.6. The method for forming a wiring layer of a semiconductor device according to claim 5, wherein said impurity is silicon, copper, or titanium. 제1항에 있어서, 상기 1차 금속층을 용융시켜 상기 콘택트 홀내에 금속플러그를 형성하는 공정은 고온에서 상기 1차 금속층을 순간 용융시킴으로써 이루어지는 것을 특징으로 하는 반도체 장치의 배선층 형성방법.The method for forming a wiring layer of a semiconductor device according to claim 1, wherein the step of melting the primary metal layer to form a metal plug in the contact hole is performed by instantaneous melting of the primary metal layer at a high temperature. 제5항에 있어서, 상기 2차 금속층은 3000Å 이하의 두께로 저온에서 대기 노출없이 연속적으로 증착되거나, 대기 노출이 돌 경우에는 상기 2차 금속층의 형성전에 스퍼터 클리닝을 실시한 후 3000Å 이하의 두께로 저온에서 증착되는 것을 특징으로 하는 반도체 장치의 배선층 형성방법.The method of claim 5, wherein the secondary metal layer is continuously deposited at a low temperature of 3000 kPa or less without atmospheric exposure, or, if the atmospheric exposure is high, after the sputter cleaning before the formation of the secondary metal layer, the low temperature to 3000 kPa or less. Method for forming a wiring layer of a semiconductor device, characterized in that deposited in. 제8항에 있어서, 상기 2차 금속층의 열처리공정은, 상기 2차 금속층의 형성 후 대기 노출없이 다른 스퍼터 반응실로 이동한 후 450℃ 이상에서 수분간 실시하는 것을 특징으로 하는 반도체 장치의 배선층 형성 방법.The method of forming a wiring layer of a semiconductor device according to claim 8, wherein the heat treatment step of the secondary metal layer is performed for several minutes at 450 占 폚 or more after moving to another sputtering reaction chamber without exposure to the atmosphere after formation of the secondary metal layer. . 제5항에 있어서, 상기 2차 금속층과 3차 금속층에 불순물이 함유된 알루미늄막을 사용할 경우, 상기 불순물 함유농도를 서로 다르게 하는 것을 특징으로 하는 반도체 장치의 배선층 형성방법.6. The method of forming a wiring layer of a semiconductor device according to claim 5, wherein when the aluminum film containing impurities is contained in the secondary metal layer and the tertiary metal layer, the impurity concentration is different.
KR1019920013274A 1992-07-24 1992-07-24 Metalizing method of semiconductor device KR960000367B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920013274A KR960000367B1 (en) 1992-07-24 1992-07-24 Metalizing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920013274A KR960000367B1 (en) 1992-07-24 1992-07-24 Metalizing method of semiconductor device

Publications (2)

Publication Number Publication Date
KR940002951A KR940002951A (en) 1994-02-19
KR960000367B1 true KR960000367B1 (en) 1996-01-05

Family

ID=19336933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013274A KR960000367B1 (en) 1992-07-24 1992-07-24 Metalizing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR960000367B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560815B1 (en) 1998-08-27 2009-07-14 Micron Technology, Inc. Device structures including ruthenium silicide diffusion barrier layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560815B1 (en) 1998-08-27 2009-07-14 Micron Technology, Inc. Device structures including ruthenium silicide diffusion barrier layers

Also Published As

Publication number Publication date
KR940002951A (en) 1994-02-19

Similar Documents

Publication Publication Date Title
US6140228A (en) Low temperature metallization process
KR960006340B1 (en) Semiconductor device and the fabricating method thereof
KR950009934B1 (en) Metalizing method of semiconductor device
US5317187A (en) Ti/TiN/Ti contact metallization
KR100303873B1 (en) A method of forming a low resistance aluminum plug in a via that is electrically connected to a bottom patterned metal layer of an integrated circuit structure.
KR960011865B1 (en) Manufacturing method of metal layer of semiconductor device
US6706626B2 (en) Method of fabricating contact plug
US5238872A (en) Barrier metal contact architecture
US5985751A (en) Process for fabricating interconnection of semiconductor device
US5366929A (en) Method for making reliable selective via fills
US6664178B2 (en) Method of forming buried interconnecting wire
JP3021336B2 (en) Method for forming wiring layer of semiconductor device
US6713407B1 (en) Method of forming a metal nitride layer over exposed copper
US6372645B1 (en) Methods to reduce metal bridges and line shorts in integrated circuits
US6413863B1 (en) Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
KR19990063873A (en) Improved interface between titanium and aluminum alloys in metal stacks for integrated circuits
JPH04290437A (en) Manufacture of aluminium lamination type contact/via for multilayer interconnector
JPH1074707A (en) Titanium aluminide wetting layer for aluminum contact
JPH06181212A (en) Manufacture of semiconductor device
KR960000367B1 (en) Metalizing method of semiconductor device
JP2003045878A (en) Method for forming wiring of semiconductor element
KR100220933B1 (en) Forming method for metal wiring of semiconductor device
JPH11312734A (en) Forming method and structure of contact to copper layer inside insulating layer via of semiconductor wafer
US6548398B1 (en) Production method of semiconductor device and production device therefor
US6333261B1 (en) Method for preventing aluminum intrusions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee