KR19980046267A - 텅스텐 플러그 형성방법 - Google Patents

텅스텐 플러그 형성방법 Download PDF

Info

Publication number
KR19980046267A
KR19980046267A KR1019960064565A KR19960064565A KR19980046267A KR 19980046267 A KR19980046267 A KR 19980046267A KR 1019960064565 A KR1019960064565 A KR 1019960064565A KR 19960064565 A KR19960064565 A KR 19960064565A KR 19980046267 A KR19980046267 A KR 19980046267A
Authority
KR
South Korea
Prior art keywords
forming
layer
tungsten
tungsten plug
contact hole
Prior art date
Application number
KR1019960064565A
Other languages
English (en)
Other versions
KR100215829B1 (ko
Inventor
나관구
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960064565A priority Critical patent/KR100215829B1/ko
Publication of KR19980046267A publication Critical patent/KR19980046267A/ko
Application granted granted Critical
Publication of KR100215829B1 publication Critical patent/KR100215829B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선 형성공정시 공정 마진을 확대하고 공정의 단일성을 개선하여 생산 수율을 높이기에 적당한 텅스텐 플러그 형성방법에 관한 것이다. 그 형성방법은 반도체 기판의 일영역에 불순물 영역을 형성하는 공정과, 불순물 영역에 콘택홀을 갖는 평탄보호막을 형성하는 공정과, 콘택홀 및 평탄보호막상에 제 1 도전층을 형성하는 공정과, 콘택홀 및 제 1 도전층상에 텅스텐층을 형성하는 공정과, 텅스텐층에 실리콘이나 아르곤 이온을 주입하는 공정과, 콘택홀 내에 텅스텐 플러그를 형성하는 공정과, 텅스텐 플러그에 콘택되도록 배선층 형성하는 공정을 포함함을 특징으로 한다.

Description

텅스텐 플러그 형성방법
본 발명은 반도체 소자에 대한 것으로 특히 배선 형성공정시 공정 마진을 확대하고 공정의 단일성을 개선하여 생산 수율을 높이기에 적당한 텅스텐 플러그 형성방법에 관한 것이다.
이하 첨부 도면을 참조하여 종래의 텅스텐 플러그 형성방법을 설명하면 다음과 같다.
도 1a 내지 1e는 종래의 텅스텐 플러그 형성방법을 나타낸 공정단면도이다.
먼저 도 1a에 도시된 바와 같이 반도체 기판(1)의 일영역에 불순물 영역(2)을 형성하고 전면에 평탄보호막(3)을 증착한 후 이방성 식각으로 상기 불순물 영역(2)이 드러나도록 평탄보호막(3)에 콘택홀을 형성한다.
도 1b에 도시된 바와 같이 전면에 콘택 및 비아콘택 저항을 줄이기 위한 Ti층(4)을 증착하고 이어서 확산 방지막 역할을 하는 TiN층(5)을 스퍼터 증착한다.
도 1c에 도시된 바와 같이 전면에 화학기상 증착법으로 텅스텐층(6)을 증착한다. 이때 화학기상 증착법으로 증착한 텅스텐층(6)의 표면이 매우 거칠다.
도 1d에 도시된 바와 같이 에치백으로 상기 텅스텐층(6)을 식각하여 텅스텐 플러그(6a)를 형성한다. 이때 상기의 거친 표면을 가진 텅스텐층(6)를 그대로 에치백하였으므로 텅스텐 플러그(6a) 및 Ti층(4) 그리고 TiN(5)의 표면도 거칠게 식각된다.
도 1e에 도시된 바와 같이 전면에 금속층을 증착한 후 식각하여 금속배선층(7)을 형성한다.
상기와 같은 종래의 텅스텐 플러그 형성방법은 다음과 같은 문제가 있다.
화학기상 증착법으로 형성된 텅스텐층의 표면이 매우 거칠고 이 상태로 에치백하여 형성한 텅스텐 플러그 및 Ti층 그리고 TiN층의 표면도 매우 거치므로 이후 금속배선층을 위한 공정에 신뢰성이 떨어지고 공정 수율도 감소하게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 배선 형성 공정의 단일성 및 생산성을 높이기에 적당한 텅스텐 플러그 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1e는 종래의 텅스텐 플러그 형성방법을 나타낸 공정단면도
도 2a 내지 2e는 본 발명 텅스텐 플러그 형성방법을 나타낸 공정단면도
*도면의 주요 부분에 대한 부호의 설명*
11 : 반도체 기판12 : 불순물 영역
13 : 평탄보호막14 : Ti층
15 : TiN층16 : 텅스텐층
16a : 텅스텐 플러그17 : 금속배선층
상기와 같은 목적을 달성하기 위한 본 발명 텅스텐 플러그 형성방법은 반도체 기판의 일영역에 불순물 영역을 형성하는 공정과, 상기 불순물 영역에 콘택홀을 갖는 평탄보호막을 형성하는 공정과, 상기 콘택홀 및 평탄보호막상에 제 1 도전층을 형성하는 공정과, 상기 콘택홀 및 제 1 도전층상에 텅스텐층을 형성하는 공정과, 상기 텅스텐층에 실리콘이나 아르곤 이온을 주입하는 공정과, 상기 콘택홀 내에 텅스텐 플러그를 형성하는 공정과, 상기 텅스텐 플러그에 콘택되도록 배선층 형성하는 공정을 포함함을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명 텅스텐 플러그 형성방법을 설명하면 다음과 같다.
도 2a 내지 2e는 본 발명 텅스텐 플러그 형성방법을 나타낸 공정단면도이다.
먼저 도 2a에 도시한 바와 같이 반도체 기판(11)의 일영역에 불순물 영역(12)을 형성하고 전면에 평탄보호막(13)을 증착한 후 이방성 식각으로 상기 불순물 영역(12)이 드러나도록 평탄보호막(13)에 콘택홀을 형성한다.
도 2b에 도시한 바와 같이 전면에 콘택 및 비아콘택 저항을 줄이기 위한 Ti층(14)을 증착하고 이어서 확산 방지막 역할을 하는 TiN층(15)을 스퍼터 증착한다.
도 2c에 도시한 바와 같이 전면에 화학기상 증착법으로 텅스텐층(16)을 증착하고 텅스텐층(16)의 거칠기를 완화시키기 위하여 텅스텐층(16)에 실리콘 이온(Si+)을 주입한다. 이때 SiF4 소오스 가스를 사용하여 1012정도의 농도를 갖도록 100KeV의 에너지를 가하여 주입한다. 여기서 실리콘 이온 대신 아르곤 이온(Ar+)을 주입하여 텅스텐층(16) 표면의 거칠기를 개선할 수도 있다.
도 2d에 도시한 바와 같이 에치백으로 상기 텅스텐층(16)을 식각하여 평탄한 텅스텐 플러그(16a)를 형성한다.
도 2e에 도시한 바와 같이 텅스텐 플러그(16a)에 콘택되도록 전면에 금속층을 증착한 후 식각하여 금속배선층(17)을 형성한다.
상기와 같이 제조되는 텅스텐 플러그 형성방법은 다음과 같은 효과가 있다.
텅스텐층의 표면 거칠기를 개선하여 텅스텐층의 에치백 비율 및 단일성을 향상시킬 수 있고 또한 차후 배선공정에서 일렉트로미그레이션(EM : Electromigration) 및 스트레스 미그레이션(SM : Stress Migration)의 특성을 향상시켜서 배선의 신뢰성 및 생산성을 개선시킬 수 있다.

Claims (5)

  1. 반도체 기판의 일영역에 불순물 영역을 형성하는 공정과,
    상기 불순물 영역에 콘택홀을 갖는 평탄보호막을 형성하는 공정과,
    상기 콘택홀 및 평탄보호막상에 제 1 도전층을 형성하는 공정과,
    상기 콘택홀 및 제 1 도전층상에 텅스텐층을 형성하는 공정과,
    상기 텅스텐층에 실리콘이나 아르곤 이온을 주입하는 공정과,
    상기 콘택홀 내에 텅스텐 플러그를 형성하는 공정과,
    상기 텅스텐 플러그에 콘택되도록 배선층 형성하는 공정을 포함함을 특징으로 하는 텅스텐 플러그 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 도전층은 Ti층과 TiN층의 이중층으로 형성하는 것을 더 포함함을 특징으로 하는 텅스텐 플러그 형성방법.
  3. 제 1 항에 있어서, 상기 실리콘 이온 주입공정은 SiF4 소오스 가스를 사용함을 특징으로 하는 텅스텐 플러그 형성방법.
  4. 제 1 항에 있어서, 상기 실리콘 이온 주입 농도는 1012이상으로 형성함을 특징으로 하는 텅스텐 플러그 형성방법.
  5. 제 1 항에 있어서, 상기 실리콘 이온 주입 에너지는 100KeV 정도를 가하여 형성함을 특징으로 하는 텅스텐 플러그 형성방법.
KR1019960064565A 1996-12-12 1996-12-12 텅스텐 플러그 형성방법 KR100215829B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064565A KR100215829B1 (ko) 1996-12-12 1996-12-12 텅스텐 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064565A KR100215829B1 (ko) 1996-12-12 1996-12-12 텅스텐 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR19980046267A true KR19980046267A (ko) 1998-09-15
KR100215829B1 KR100215829B1 (ko) 1999-08-16

Family

ID=19487358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064565A KR100215829B1 (ko) 1996-12-12 1996-12-12 텅스텐 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100215829B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375230B1 (ko) * 2000-12-20 2003-03-08 삼성전자주식회사 매끄러운 텅스텐 표면을 갖는 반도체 장치의 배선 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375230B1 (ko) * 2000-12-20 2003-03-08 삼성전자주식회사 매끄러운 텅스텐 표면을 갖는 반도체 장치의 배선 제조방법

Also Published As

Publication number Publication date
KR100215829B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
KR100243286B1 (ko) 반도체 장치의 제조방법
EP0383610B1 (en) Manufacturing method of semiconductor device
US4538344A (en) Method of forming electrode/wiring layer
US4717689A (en) Method of forming semimicron grooves in semiconductor material
TW344143B (en) Method for manufacturing a semiconductor device
US5087322A (en) Selective metallization for high temperature semiconductors
JP2892421B2 (ja) 半導体素子の製造方法
KR100215829B1 (ko) 텅스텐 플러그 형성방법
US4847673A (en) Semiconductor device
KR100295868B1 (ko) 저변화 저항을 갖는 반도체 장치 제조방법
KR950000847B1 (ko) 금속배선막 형성방법
JP2647842B2 (ja) 半導体装置の製造方法
KR19980056170A (ko) 반도체 소자의 금속 배선 형성방법
KR100202667B1 (ko) 금속배선 형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR100272270B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100281100B1 (ko) 반도체 소자 및 그 제조방법
KR930004111B1 (ko) 금속배선 형성방법
KR930011113B1 (ko) 반도체장치의 접촉플러그 제조방법
KR100208446B1 (ko) 반도체 소자의 제조방법
KR0162143B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100393963B1 (ko) 반도체소자의금속배선형성방법
JPH0590196A (ja) 半導体装置の製造方法
EP0078221A2 (en) Polycrystalline silicon diode with metal silicide contact
JPH05166943A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee