KR19980044202A - 클럭 시스템의 데이터 전달장치 - Google Patents

클럭 시스템의 데이터 전달장치 Download PDF

Info

Publication number
KR19980044202A
KR19980044202A KR1019960062247A KR19960062247A KR19980044202A KR 19980044202 A KR19980044202 A KR 19980044202A KR 1019960062247 A KR1019960062247 A KR 1019960062247A KR 19960062247 A KR19960062247 A KR 19960062247A KR 19980044202 A KR19980044202 A KR 19980044202A
Authority
KR
South Korea
Prior art keywords
signal
output
input
outputting
gate
Prior art date
Application number
KR1019960062247A
Other languages
English (en)
Other versions
KR100219285B1 (ko
Inventor
최재일
Original Assignee
정장호
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신 주식회사 filed Critical 정장호
Priority to KR1019960062247A priority Critical patent/KR100219285B1/ko
Publication of KR19980044202A publication Critical patent/KR19980044202A/ko
Application granted granted Critical
Publication of KR100219285B1 publication Critical patent/KR100219285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 주파수는 동일하지만 위상이 서로 다른 클럭간의 데이터를 에러없이 전달하도록 한 클럭 시스템의 데이터 전달장치에 관한 것이다.
종래 클럭 시스템의 데이터 전달장치는 서로 다른 시스템간의 데이터 전달시 클럭수는 맞으나 위상이 틀린 경우 에러가 발생하는 문제점이 있었다.
이것을 해결하기 위해, 본 발명은 입력되는 클럭(CKIN)에 따라 입력 활성화 신호 발생부에서 필요한 클럭(X0, X1)을 발생하고 입출력 비교부로부터 출력된 신호(CKRST)에 따라 리셋되는 입력 클럭 카운터부와, 입력되는 클럭(CKIN)과 상기 입력 클럭 카운터부로부터 발생된 클럭(X0, X1)에 따라 데이터를 순차적으로 래치시킬 수 있도록 저장 활성화 신호를 발생하는 입력 활성화 신호 발생부와, 입력되는 클럭(CKIN)을 인버팅하여 그 결과 신호를 출력하는 제 1인버터와, 상기 입력 활성화 신호 발생부로부터 발생된 저장 활성화 신호에 따라 입력 데이터(DIN)를 순차적으로 래치시켜 출력하기 위한 제 1 내지 제 4 디-플립플롭과, 입력되는 출력 클럭(CKOUT)에 따라 출력 선택부에 필요한 클럭을 발생하는 출력 클럭 카운터부와, 상기 입력 활성화 신호 발생부의 C 포트로부터 출력된 저장 활성화 신호와 출력 클럭 카운터로부터 출력된 출력 비교신호를 비교하여 그 결과 신호를 출력하는 입출력 비교부와, 상기 출력 클럭 카운터부로부터 출력된 신호에 따라 상기 제 1 내지 제 4 디-플립플롭에 의해 순차적으로 래치된 데이터를 선택하여 출력하는 출력 선택부와, 입력되는 출력 클럭(CKOUT)에 따라 상기 출력 선택부로부터 출력된 신호를 래치시켜 데이터를 출력하는 제 5디-플립플롭으로 구성된다.

Description

클럭 시스템의 데이터 전달장치
본 발명은 클럭 시스템에 관한 것으로, 특히 주파수는 동일하지만 위상이 서로 다른 클럭간의 데이터를 에러없이 전달하도록 한 클럭 시스템의 데이터 전달장치에 관한 것이다.
종래 클럭 시스템의 데이터 전달장치는 서로 다른 시스템간의 데이터 전달시 클럭수는 맞으나 위상이 틀린 경우 에러가 발생하는 문제점이 있었다.
따라서 본 발명은 주파수는 동일하지만 위상이 서로 다른 클럭간의 데이터를 에러없이 전달하도록 한 클럭 시스템의 데이터 전달장치를 제공하는데 그 목적이 있다.
도 1은 본 발명에 의한 클럭 시스템의 데이터 전달장치의 블럭 구성도.
도 2는 도 1의 입력 클럭 카운터부의 상세 회로도.
도 3은 도 1의 입력 활성화 신호 발생부의 상세 회로도.
도 4는 도 1의 출력 클럭 카운터부의 상세 회로도.
도 5는 도 1의 입력 비교부의 상세 회로도.
도 6은 도 1의 출력 선택부의 상세 회로도.
*도면의 주요 부분에 대한 부호의 설명*
101:입력 클럭 카운터부102:입력 활성화 신호 발생부
103:인버터104~107:제 1 내지 제 4디-플립플롭
108:출력 클럭 카운터부109:입출력 비교부
110:출력 선택부111:제 5 디-플립플롭
이하, 본 발명을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
도 1는 본 발명에 의한 클럭 시스템의 데이터 전달장치의 블럭 구성도를 나타낸 것으로서, 입력되는 클럭(CKIN)에 따라 입력 활성화 신호 발생부(102)에서 필요한 클럭(X0, X1)을 발생하고 입출력 비교부(109)로부터 출력된 신호(CKRST)에 따라 리셋되는 입력 카운터부(101)와, 입력되는 클럭(CKIN)과 상기 입력 클럭 카운터부(101)로부터 발생된 클럭(X0, X1)에 따라 데이터를 순차적으로 래치시킬 수 있도록 저장 활성화 신호를 발생하는 입력 활성화 신호 발생부(102)와, 입력되는 클럭(CKIN)을 인버팅하여 그 결과 신호를 출력하는 제 1인버터(103)와, 상기 입력 활성화 신호 발생부(102)로부터 발생된 저장 활성화 신호에 따라 입력 데이터(DIN)를 순차적으로 래치시켜 출력하기 위한 제 1 내지 제 4 디-플립플롭(104~107)과, 입력되는 출력 클럭(CKOUT)에 따라 출력 선택부(110)에 필요한 클럭을 발생하는 출력 클럭 카운터부(108)와, 상기 입력 활성화 신호 발생부(102)의 C 포트로부터 출력된 저장 활성화 신호와 출력 클럭 카운터부(108)로부터 출력된 출력 비교신호를 비교하여 그 결과 신호를 출력하는 입출력 비교부(109)와, 상기 출력 클럭 카운터부(108)로부터 출력된 신호에 따라 상기 제 1 내지 제 4 디-플립플롭(104~107)에 의해 순차적으로 래치된 데이터를 선택하여 출력하는 출력 선택부(110)와, 입력되는 출력 클럭(CKOUT)에 따라 상기 출력 선택부(110)로부터 출력된 신호를 래치시켜 데이터를 출력하는 제 5 디-플립플롭(111)로 구성되어져 있다.
또한, 상기한 입력 클럭 카운터부(101)는 도 2에 도시한 바와 같이, 제 6 디-플립플롭(101d)으로부터 피이드백된 신호(X0)를 인버팅하여 출력하는 제 2인버터(101a)와, 상기 제 6 디-플립플롭(101d)로부터 피이드백된 신호(X0)와 제 7 디-플립플롭(101e)으로부터 출력되는 신호(X1)를 배타적 논리합하여 그 결과 신호를 출력하는 제 1배타적 오어 게이트(101b)와, 입력되는 클력(CKIN)을 인버팅하여 그 결과 신호를 출력하는 제 3인버터(101c)와, 상기 제 3인버터(101c)로부터 인버팅된 신호에 따라 상기 제 2인버터(101a)로부터 인버팅된 신호를 래치시켜 출력하는 제 6 디-플립플롭(101d)과, 상기 제 3인버터(101c)로부터 인버팅된 신호에 따라 상기 제 1배타적 오어 게이트(101b)로부터 배타적 논리합된 신호를 래치시켜 출력하는 제 7 디-플립플롭(101e)으로 구성되어져 있다.
그리고, 상기한 입력 활성화 신호 발생부(102)는 도 3에 도시한 바와 같이, 상기 입력 클럭 카운터부(102)로부터 출력된 두 신호(X0) (X1)의 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 1앤드 게이트(102a)와, 상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)중 첫번째 신호(X0)가 인버팅된 신호와 두번째 신호(X1)를 논리곱하여 그 결과 신호를 출력하는 제 2 앤드 게이트(102b)와, 상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)중 첫번째 신호(X0)와 두번째 신호(X1)가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 3 앤드 게이트(102c)와, 상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)를 논리곱하여 그 결과 신호를 출력하는 제 4 앤드 게이트(102d)와, 상기 제 1앤드 게이트(102a)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 A포트로 출력하는 제 8 디-플립플롭(102e)와, 상기 제 2 앤드 게이트(102b)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 B포트로 출력하는 제 9 디-플립플롭(102f)와, 상기 제 3 앤드 게이트(102c)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 C 포트로 출력하는 제 10 디-플립플롭(102g)와, 상기 제 4 앤드 게이트(102d)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 D 포트로 출력하는 제 11 디-플립플롭(102h)으로 구성되어져 있다.
또한, 상기한 출력 클럭 카운터부(108)는 도 4에 도시한 바와 같이, 제 12 디-플립플롭(108c)으로부터 출력되는 신호(Y0)를 피이드백하여 인버팅하여 출력하는 제 4인버터(108a)와, 상기 제 12 디-플립플롭(108c)으로부터 피이드백된 신호(Y0)와 제 13 디-플립플롭(108d)으로부터 출력되는 신호(Y1)를 배타적으로 논리합하여 그 결과 신호를 출력하는 제 2배타적 오어 게이트(108b)와, 입력되는 출력 클럭(CKOUT)에 따라 상기 제 4인버터(108a)로부터 인버팅된 신호를 래치시켜 출력하는 제 12디-플립플롭(108c)과, 상기 입력되는 출력 클럭(CKOUT)에 따라 상기 제 2배타적 오어 게이트(108b)로부터 배타적 논리합된 신호를 래치시켜 출력하는 제 13 디-플립플롭(108d)과, 상기 제 12 디-플립플롭(108c)으로부터 출력되는 신호(Y0)와 제 13 디-플립플롭(108d)으로부터 출력되는 신호가 인버팅된 신호(Y1)를 논리곱하여 그 결과 신호로 비교 출력 신호(OUTCMP)를 출력하는 제 5 앤드 게이트(108e)로 구성되어져 있다.
그리고, 상기한 입출력 비교부(109)는 도 5에 도시한 바와 같이, 상기 출력 클럭 카운터부(108)로부터 출력되는 출력 비교신호(OUTCMP)와 입력 활성화 신호 발생부(102)의 C포트를 통해 출력되는 신호를 논리곱하여 그 결과 클럭 리셋신호(CKRST)를 출력하는 제 6 앤드 게이트(109a)로 구성되어져 있다.
또한, 상기한 출력 선택부(110)는 도 6에 도시한 바와 같이, 상기 제 1 디-플립플롭(104)로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 7 앤드 게이트(110a)와, 상기 제 2 디-플립플롭(105)로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하는 제 8 앤드 게이트(110b)와, 상기 제 3 디-플립플롭(106)으로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 9앤드 게이트(110c)와 상기 제 4 디-플립플롭(107)로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하는 제 10앤드 게이트(110d)와, 상기 제 7, 제 8 앤드 게이트(110a) (110b)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하는 제 1오어 게이트(110e)와, 상기 제 9, 제 10 앤드 게이트(110c) (110d)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하는 제 2오어 게이트(110f)와, 상기 제 1오어 게이트(110e)로부터 출력된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 11 앤드 게이트(110g)와, 상기 제 2오어 게이트(110f)로부터 출력된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하는 제 12 앤드 게이트(110h)와, 상기 제 11, 제 12 앤드 게이트(110g) (110h)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하는 제 3오어 게이트(110i)로 구성되어져 있다.
이와 같이 구성된 본 발명의 동작 및 작용 효과를 첨부한 도면 도 2 내지 도 6을 참조하여 설명하면 다음과 같다.
먼저, 입력 클럭 카운터부(101)는 입력되는 클럭(CKIN)에 따라 입력 활성화신호 발생부(102)에서 필요한 클럭을 발생하게 된다.
즉, 입력 클럭 카운터부(101) 내의 제 2인버터(101a)는 제 6 디-플립플롭(101d)으로부터 피이드백된 신호(X0)를 인버팅하여 출력하게 된다.
또한, 제 1 배타적 오어 게이트(101b)는 상기 제 6 디-플립플롭(101d)으로부터 피이드백된 신호(X0)와 제 7 디-플립플롭(101e)으로부터 출력된 신호(X1)를 배타적 논리합하여 그 결과 신호를 출력하게 된다.
그리고, 제 3인버터(101c)는 입력되는 클럭(CKIN)을 인버팅하여 그 결과 신호를 출력하게 된다.
그러면, 제 6 디-플립플롭(101d)은 상기 제 3인버터(101c)로부터 인버팅된 신호에 따라 상기 제 2인버터(101a)로부터 인버팅된 신호를 래치시켜 출력하게 된다.
아울러, 제 7 디-플립플롭(101e)은 상기 제 3인버터(101c)로부터 인버팅된 신호에 따라 상기 제 1배타적 오어 게이트(101b)로부터 배타적 논리합된 신호를 래치시켜 출력하게 된다.
여기서, 입력 클럭 카운터부(101)는 입출력 비교부(109)로부터 출력된 신호에 따라 리셋되게 된다.
그러면, 입력 활성화 신호 발생부(102)는 입력되는 클럭(CKIN)에 따라 상기 입력 클럭 카운터부(101)로부터 발생된 클럭에 따라 데이터를 순차적으로 래치시킬 수 있도록 저장 활성화 신호를 발생하게 된다.
즉, 입력 활성화 신호 발생부(102)내의 제 1앤드 게이트(102a)는 상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)의 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하게 된다.
아울러, 제 2 앤드 게이트(102b)는 상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)중 첫번째 신호(X0)가 인버팅된 신호와 두번째 신호(X1)를 논리곱하여 그 결과 신호를 출력하게 된다.
그리고, 제 3 앤드 게이트(102c)는 상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)중 첫번째 신호(X0)와 두번째 신호(X1)가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하게 된다.
아울러, 제 4 앤드 게이트(102d)는 상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)를 논리곱하여 그 결과 신호를 출력하게 된다.
그러면, 제 8 디-플립플롭(102e)은 상기 제 1 앤드 게이트(102a)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 A 포트로 출력하게 된다.
아울러, 제 9 디-플립플롭(102f)은 상기 제 2 앤드 게이트(102b)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 B포트로 출력하게 된다.
그리고, 제 10 디-플립플롭(102g)은 상기 제 3 앤드 게이트(102c)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 C포트로 출력하게 된다.
아울러, 제 11 디-플립플롭(102h)은 상기 제 4 앤드 게이트(102d)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 D 포트로 출력하게 된다.
또한, 제 1인버터(103)는 입력되는 클럭(CKIN)을 인버팅하여 그 결과 신호를 출력하게 된다.
그러면, 제 1 내지 제 4 디-플립플롭(104~107)은 상기 입력 활성화 신호 발생부(102)의 A~D 포트로부터 출력된 저장 활성화 신호에 따라 입력 데이터(DIN)를 순차적으로 래치시켜 출력하게 된다.
한편, 출력 클럭 카운터부(108)는 입력되는 출력 클럭(CKOUT)에 따라 출력 선택부(110)에 필요한 클럭을 발생하게 된다.
즉, 출력 클럭 카운터부(108) 내의 제 4인버터(108a)는 제 12 디-플립플롭(101c)으로부터 출력되는 신호(Y0)를 피이드백하여 인버팅하여 출력하게 된다.
아울러, 제 2배타적 오어 게이트(108b)는 상기 제 12 디-플립플롭(101c)으로부터 피이드백된 신호(Y0)와 제 13 디-플립플롭(101d)으로부터 출력되는 신호(Y1)를 배타적 논리합하여 그 결과 신호를 출력하게 된다.
그러면, 제 12 디-플립플롭(108c)는 입력되는 출력 클럭(CKOUT)에 따라 상기 제 4 인버터(101a)로부터 인버팅된 신호를 래치시켜 출력하게 된다.
아울러, 제 13 디-플립플롭(108d)은 상기 입력되는 출력 클럭(CKOUT)에 따라 상기 제 2배타적 오어 게이트(108b)로부터 배타적 논리합된 신호를 래치시켜 출력하게 된다.
이에 따라, 제 5 앤드 게이트(108e)은 상기 제 12 디-플립플롭(108c)으로부터 출력되는 신호(Y0)와 제 13 디-플립플롭(108d)으로부터 출력되는 신호가 인버팅된 신호(Y1) 를 논리곱하여 그 결과 신호로 비교 출력 신호(OUTCMP)를 출력하게 된다.
그러면, 입출력 비교부(109)는 상기 입력 활성화 신호 발생부(102)의 C포트로부터 출력된 저장 활성화 신호와 출력 클럭 카운터부(108)로부터 출력된 출력 비교신호를 비교하여 그 결과 신호를 출력하게 된다.
즉, 입출력 비교부(109)내의 제 6 앤드 게이트(109a)는 상기 출력 클럭 카운터부(108)로부터 출력되는 출력 비교신호(OUTCMP)와 입력 활성화 신호 발생부(102)의 C포트를 통해 출력되는 신호를 논리곱하여 그 결과 클럭 리셋신호(CKRST)를 출력하게 된다.
이에 따라, 출력 선택부(110)는 상기 출력 클럭 카운터부(108)로부터 출력된 신호에 따라 상기 제 1 내지 제 4 디-플립플롭(104~107)에 의해 순차적으로 래치된 데이터를 선택하여 출력하게 된다.
즉, 출력 선택부(110)내의 제 7 앤드 게이트(110a)는 상기 제 1 디-플립플롭(104)으로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하게 된다.
아울러, 제 8 앤드 게이트(110b)는 상기 제 2 디-플립플롭(105)으로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하게 된다.
그리고, 제 9 앤드 게이트(110c)는 상기 제 3 디-플립플롭(106)으로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하게 된다.
아울러, 제 10 앤드 게이트(110d)는 상기 제 4 디-플립플롭(107)으로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하게 된다.
그러면, 제 1오어 게이트(110e)는 상기 제 7, 제 8 앤드 게이트(110a) (110b)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하게 된다.
아울러, 제 2 오어 게이트(110f)는 상기 제 9, 제 10 앤드 게이트(110c) (110d)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하게 된다.
이에 따라, 제 11 앤드 게이트(110g)는 상기 제 1오어 게이트(110e)로부터 출력된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호의 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하게 된다.
아울러, 제 12 앤드 게이트(110h)는 상기 제 2오어 게이트(110f)로부터 출력된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하게 된다.
그러면, 제 3 오어 게이트(110i)는 상기 제 9, 제 10 앤드 게이트(110g) (110h)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하게 된다.
그러면, 제 5 디-플립플롭(111)는 입력되는 출력 클럭(CKOUT)에 따라 상기 출력 선택부(110)로부터 출력된 신호를 래치시켜 데이터 신호(DOUT)를 출력하게 된다.
이상에서 설명한 바와 같이 본 발명은 주파수는 동일하지만 위상이 서로 다른 클럭간의 데이터를 에러없이 전달할 수 있는 효과가 있다.

Claims (6)

  1. 입력되는 클럭(CKIN)에 따라 입력 활성화 신호 발생부(102)에서 필요한 클럭(X0, X1)을 발생하고 입출력 비교부(109)로부터 출력된 신호(CKRST)에 따라 리셋되는 입력 클럭 카운터부(101)와,
    입력되는 클럭(CKIN)과 상기 입력 클럭 카운터부(101)로부터 발생된 클럭(X0, X1)에 따라 데이터를 순차적으로 래치시킬 수 있도록 저장 활성화 신호를 발생하는 입력 활성화 신호 발생부(102)와,
    입력되는 클럭(CKIN)을 인버팅하여 그 결과 신호를 출력하는 제 1인버터(103)와,
    상기 입력 활성화 신호 발생부(102)로부터 발생된 저장 활성화 신호에 따라 입력 데이터(DIN)를 순차적으로 래치시켜 출력하기 위한 제 1 내지 제 4 디-플립플롭(104~107)과,
    입력되는 출력 클럭(CKOUT)에 따라 출력 선택부(110)에 필요한 클럭을 발생하는 출력 클럭 카운터부(108)와,
    상기 입력 활성화 신호 발생부(102)의 C 포트로부터 출력된 저장 활성화 신호와 출력 클럭 카운터부(108)로부터 출력된 출력 비교신호를 비교하여 그 결과 신호를 출력하는 입출력 비교부(109)와,
    상기 출력 클럭 카운터부(108)로부터 출력된 신호에 따라 상기 제 1 내지 제 4 디-플립플롭(104~107)에 의해 순차적으로 래치된 데이터를 선택하여 출력하는 출력 선택부(110)와,
    입력되는 출력 클럭(CKOUT)에 따라 상기 출력 선택부(110)로부터 출력된 신호를 래치시켜 데이터를 출력하는 제 5 디-플립플롭(111)를 포함하여 구성된 것을 특징으로 한 클럭 시스템의 데이터 전달장치.
  2. 제 1항에 있어서,
    상기 입력 클럭 카운터부(101)는 제 6 디-플립플롭(101d)으로부터 피이드백 된 신호(X0)를 인버팅하여 출력하는 제 2인버터(101a)와,
    상기 제 6 디-플립플롭(101d)로부터 피이드백된 신호(X0)와 제 7 디-플립플롭(101e)으로부터 출력되는 신호(X1)를 배타적 논리합하여 그 결과 신호를 출력하는 제 1배타적 오어 게이트(101b)와,
    입력되는 클럭(CKIN)을 인버팅하여 그 결과 신호를 출력하는 제 3인버터(101c)와,
    상기 제 3인버터(101c)로부터 인버팅된 신호에 따라 상기 제 2인버터(101a)로부터 인버팅된 신호를 래치시켜 출력하는 제 6 디-플립플롭(101d)과,
    상기 제 3인버터(101c) 로부터 인버팅된 신호에 따라 상기 제 1배타적 오어 게이트(101b)로부터 배타적 논리합된 신호를 래치시켜 출력하는 제 7 디-플립플롭(101e)를 포함하여 구성된 것을 특징으로 한 클럭 시스템의 데이터 전달장치.
  3. 제 1항에 있어서,
    상기 입력 활성화 신호 발생부(102)는 상기 입력 클럭 카운터부(102)로부터 출력된 두 신호(X0) (X1)의 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 1 앤드 게이트(102a)와,
    상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)중 첫번째 신호(X0)가 인버팅된 신호와 두번째 신호(X1)를 논리곱하여 그 결과 신호를 출력하는 제 2 앤드 게이트(102b)와,
    상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)중 첫번째 신호(X0)와 두번째 신호(X1)가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 3 앤드 게이트(102c)와,
    상기 입력 클럭 카운터부(101)로부터 출력된 두 신호(X0) (X1)를 논리곱하여 그 결과 신호를 출력하는 제 4앤드 게이트(102d)와,
    상기 제 1 앤드 게이트(102a)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 A 포트로 출력하는 제 8 디-플립플롭(102e)와,
    상기 제 2 앤드 게이트(102b)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 B 포트로 출력하는 제 9 디-플립플롭(102f)와,
    상기 제 3 앤드 게이트(102c)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 C 포트로 출력하는 제 10 디-플립플롭(102g)와,
    상기 제 4 앤드 게이트(102d)로부터 출력된 신호를 입력되는 클럭(CKIN)에 따라 래치시켜 D 포트로 출력하는 제 11 디-플립플롭(102h)를 포함하여 구성된 것을 특징으로 한 클럭 시스템의 데이터 전달장치.
  4. 제 1항에 있어서,
    상기 출력 클럭 카운터부(108)는 제 12 디-플립플롭(108c)으로부터 출력되는 신호(Y0)를 피이드백하여 인버팅하여 출력하는 제 4인버터(108a)와,
    상기 제 12 디-플립플롭(108c)으로부터 피이드백된 신호(Y0)와 제 13 디-플립플롭(108d)으로부터 출력되는 신호(Y1)를 배타적 논리합하여 그 결과 신호를 출력하는 제 2 배타적 오어 게이트(108b)와,
    입력되는 출력 클럭(CKOUT)에 따라 상기 제 4인버터(108a)로부터 인버팅된 신호를 래치시켜 출력하는 제 12 디-플립플롭(108c)과,
    상기 입력되는 출력 클럭(CKOUT)에 상기 제 2배타적 오어 게이트(108b)로부터 배타적 논리합된 신호를 래치시켜 출력하는 제 13 디-플립플롭(108d)과,
    상기 제 12 디-플립플롭(108c)으로부터 출력되는 신호(Y0)와 제 13 디-플립플롭(108d)으로부터 출력되는 신호가 인버팅된 신호(Y1)를 논리곱하여 그 결과 신호로 비교 출력 신호(OUTCMP)를 출력하는 제 5 앤드 게이트(108e)를 포함하여 구성된 것을 특징으로 한 클럭 시스템이 데이터 전달장치.
  5. 제 1항에 있어서,
    상기 입출력 비교부(10)는 상기 출력 클럭 카운터부(108)로부터 출력되는 출력 비교신호(OUTCMP)와 입력 활성화 신호 발생부(102)의 C포트를 통해 출력되는 신호를 논리곱하여 그 결과 클럭 리셋신호(CKRST)를 출력하는 제 6 앤드 게이트(109a)를 포함하여 구성된 것을 특징으로 한 클럭 시스템의 데이터 전달장치.
  6. 제 1항에 있어서,
    상기 출력 선택부(110)는 상기 제 1 디-플립플롭(104)로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 7 앤드 게이트(110a)와,
    상기 제 2 디-플립플롭(105)로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하는 제 8 앤드 게이트(110b)와,
    상기 제 3 디-플립플롭(106)으로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 9앤드 게이트(110c)와,
    상기 제 4 디-플립플롭(107)로부터 래치된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하는 제 10 앤드 게이트(110d)와,
    상기 제 7, 제 8 앤드 게이트(110a) (110b)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하는 제 1 오어 게이트(110e)와,
    상기 제 9, 제 10 앤드 게이트(110c) (110d)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하는 제 2 오어 게이트(110f)와,
    상기 제 1 오어 게이트(110e)로부터 출력된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호가 인버팅된 신호를 논리곱하여 그 결과 신호를 출력하는 제 11 앤드 게이트(110g)와,
    상기 제 2 오어 게이트(110f)로부터 출력된 신호와 출력 클럭 카운터부(108)로부터 출력된 신호를 논리곱하여 그 결과 신호를 출력하는 제 12 앤드 게이트(110h)와,
    상기 제 11, 제 12 앤드 게이트(110g) (110h)로부터 각각 출력된 신호를 논리합하여 그 결과 신호를 출력하는 제 3 오어 게이트(110i)를 포함하여 구성된 것을 특징으로 한 클럭 시스템의 데이터 전달장치.
KR1019960062247A 1996-12-06 1996-12-06 클럭 시스템의 데이터 전달장치 KR100219285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960062247A KR100219285B1 (ko) 1996-12-06 1996-12-06 클럭 시스템의 데이터 전달장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960062247A KR100219285B1 (ko) 1996-12-06 1996-12-06 클럭 시스템의 데이터 전달장치

Publications (2)

Publication Number Publication Date
KR19980044202A true KR19980044202A (ko) 1998-09-05
KR100219285B1 KR100219285B1 (ko) 1999-09-01

Family

ID=19486088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062247A KR100219285B1 (ko) 1996-12-06 1996-12-06 클럭 시스템의 데이터 전달장치

Country Status (1)

Country Link
KR (1) KR100219285B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578219B1 (ko) * 2004-12-30 2006-05-12 주식회사 하이닉스반도체 온-칩 데이터 전송 제어장치 및 그 제어방법
KR100792438B1 (ko) * 2005-09-08 2008-01-10 주식회사 하이닉스반도체 입력 데이타 래치 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578219B1 (ko) * 2004-12-30 2006-05-12 주식회사 하이닉스반도체 온-칩 데이터 전송 제어장치 및 그 제어방법
US7516382B2 (en) 2004-12-30 2009-04-07 Hynix Semiconductor Inc. On-chip data transmission control apparatus and method
KR100792438B1 (ko) * 2005-09-08 2008-01-10 주식회사 하이닉스반도체 입력 데이타 래치 회로

Also Published As

Publication number Publication date
KR100219285B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
US5345109A (en) Programmable clock circuit
KR100188486B1 (ko) 위상 제어 클럭 신호 생성 방법 및 장치
KR100255664B1 (ko) 반도체 집적회로의 클락 포워딩 회로 및 클락포워딩 방법
KR940006930B1 (ko) 디지탈 주파수 분할기
US4988901A (en) Pulse detecting device for detecting and outputting a pulse signal related to the slower frequency input pulse
US6441667B1 (en) Multiphase clock generator
JPS63238714A (ja) クロック供給システム
US5502409A (en) Clock switcher circuit
US6229358B1 (en) Delayed matching signal generator and frequency multiplier using scaled delay networks
US5506796A (en) Digital signal processing circuit selectively operable in either a normal or a pseudorandom noise generative mode
KR100219285B1 (ko) 클럭 시스템의 데이터 전달장치
KR100188490B1 (ko) 클럭 신호 발생 방법 및 장치
US20080024184A1 (en) Flip-flop having improved set-up time and method used with
US3875528A (en) Pseudo-independent noise generator
US5596294A (en) Synchronizing circuit for dividing a frequency of a clock signal supplied from an external device into a plurality of internal clock signals
US5828872A (en) Implementation of high speed synchronous state machines with short setup and hold time signals
US11934799B2 (en) Combinatorial logic circuits with feedback
KR100241765B1 (ko) Atm방식의 통신에서 고유번호 생성장치
Brzozowski Some applications of ternary algebras
KR970000254B1 (ko) 클럭-더블링 장치
KR960001156B1 (ko) 클럭신호 전송회로
KR100336752B1 (ko) 클럭 동기 회로
KR930000452B1 (ko) 비동기 펄스 파형의 동기화 회로
KR0165312B1 (ko) 엔코더 펄스 분주회로 및 방법
KR950004640B1 (ko) 다중 주파수 발생회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050330

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee