KR19980037945A

KR19980037945A - Manufacturing Method of Semiconductor Device

Info

Publication number: KR19980037945A
Application number: KR1019960056769A
Authority: KR
Inventors: 조창현
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-11-22
Filing date: 1996-11-22
Publication date: 1998-08-05

Abstract

반도체 장치의 제조 방법에 관하여 개시한다. 본 발명은 반도체 기판의 표면에 V자 홈을 형성함으로써 플랫면 및 V자 홈 영역을 한정하는 단계; 상기 V자 홈의 양측면 상부에 활성 영역이 한정되도록 상기 V자 홈의 가장 깊은 부분 및 상기 플랫면에 트렌치를 형성하는 단계; 상기 트렌치를 채우는 소자 분리막을 형성하는 단계; 상기 활성 영역 상에 게이트 전극을 형성하는 단계; 및 상기 게이트 전극을 식각 마스크로 하여 불순물을 주입함으로써 소오스/드레인 영역을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다. 본 발명에 의하면, 상기 반도체 기판 표면에 상기 V자 홈을 형성하고 그 양쪽 측면 상부에 상기 활성 영역을 형성하여 종래보다 더 넓은 활성 영역을 확보함으로써 반도체 장치의 집적도를 향상시킬 수 있다.A manufacturing method of a semiconductor device is disclosed. The present invention includes the steps of defining the flat surface and the V-shaped groove region by forming a V-shaped groove on the surface of the semiconductor substrate; Forming trenches in the deepest portion and the flat surface of the V-shaped groove such that an active region is defined on both sides of the V-shaped groove; Forming a device isolation layer filling the trench; Forming a gate electrode on the active region; And source / drain regions are formed by implanting impurities using the gate electrode as an etching mask. According to the present invention, the integration degree of the semiconductor device can be improved by forming the V-groove on the surface of the semiconductor substrate and forming the active regions on both sides of the semiconductor substrate, thereby securing a wider active region than before.

Description

Manufacturing Method of Semiconductor Device

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 활성 영역을 증가시켜 반도체 기판 상에 보다 많은 개별 소자들을 집적할 수 있는 반도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of integrating more individual elements on a semiconductor substrate by increasing the active area.

반도체 장치의 집적도가 증가함에 따라 요구되는 개별 소자의 크기 또한 감소하고 있다. 그러나, 미세 가공 기술의 한계에 의해서 상기 개별 소자들의 크기를 감소시키는 데는 한계가 있다.As the degree of integration of semiconductor devices increases, the size of individual elements required also decreases. However, there are limitations in reducing the size of the individual elements due to the limitations of microfabrication techniques.

따라서, 종래의 미세 가공 기술로 형성할 수 있는 임계 크기이 패턴들을 그대로 적용하면서도 집적도를 향상시킬 수 있는 반도체 장치의 제조 방법이 요구되고 있다.Therefore, there is a demand for a method of manufacturing a semiconductor device capable of improving the degree of integration while the threshold size that can be formed by the conventional microfabrication technique is applied as it is.

따라서, 본 발명이 이루고자 하는 기술적 과제는 활성 영역의 면적을 증가시킴으로써 반도체 장치의 집적도를 향상시킬 수 있는 반도체 장치의 제조 방법을 제공한다.Accordingly, the technical problem to be achieved by the present invention is to provide a method for manufacturing a semiconductor device which can improve the degree of integration of the semiconductor device by increasing the area of the active region.

도 1 내지 도 6은 본 발명에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면들이다.1 to 6 are diagrams for describing a method of manufacturing a semiconductor device according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

110: 반도체 기판 120: 제1 감광막 패턴110: semiconductor substrate 120: first photosensitive film pattern

130: 제2 감광막 패턴 140: 소자 분리막130: second photosensitive film pattern 140: device isolation film

150: 게이트 전극 160: 소오스/드레인 영역150: gate electrode 160: source / drain region

A: 홈 B: V자 홈 F: 플랫면A: Groove B: V-shaped groove F: Flat surface

C: 트렌치 G: 활성 영역C: trench G: active area

상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판의 표면에 V자 홈을 형성함으로써 플랫면 및 V자 홈 영역을 한정하는 단계; 상기 V자 홈의 양측면 상부에 활성 영역이 한정되도록 상기 V자 홈의 가장 깊은 부분 및 상기 플랫면에 트렌치를 형성하는 단계; 상기 트렌치를 채우는 소자 분리막을 형성하는 단계; 상기 활성 영역 상에 게이트 전극을 형성하는 단계; 및 상기 게이트 전극을 식각 마스크로 하여 불순물을 주입함으로써 소오스/드레인 영역을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.In order to achieve the above technical problem, the present invention comprises the steps of defining a flat surface and V-shaped groove region by forming a V-shaped groove on the surface of the semiconductor substrate; Forming trenches in the deepest portion and the flat surface of the V-shaped groove such that an active region is defined on both sides of the V-shaped groove; Forming a device isolation layer filling the trench; Forming a gate electrode on the active region; And source / drain regions are formed by implanting impurities using the gate electrode as an etching mask.

본 발명에 따른 반도체 장치의 제조 방법에 있어서, 상기 플랫면 및 V자 홈 영역을 한정하는 단계는 반도체 기판 상에 상기 반도체 기판의 소정 영역을 노출시키는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 하여 노출된 상기 반도체 기판을 소정 두께 만큼 식각하여 홈을 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 홈이 V자 모양으로 변하도록 상기 감광막 패턴이 제거된 상기 반도체 기판을 열처리하여 V자 홈을 형성하는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a semiconductor device according to the present invention, the step of defining the flat surface and the V-shaped groove region may include forming a photosensitive film pattern exposing a predetermined region of the semiconductor substrate on the semiconductor substrate; Forming a groove by etching the exposed semiconductor substrate by a predetermined thickness using the photoresist pattern as an etching mask; Removing the photoresist pattern; And heat treating the semiconductor substrate from which the photoresist pattern is removed to form a V-shaped groove so that the groove is changed into a V-shape.

이 때, 상기 열처리는 상기 반도체 기판의 재결정 온도 범위에서 행하는 것을 특징으로 한다.At this time, the heat treatment is characterized in that performed in the recrystallization temperature range of the semiconductor substrate.

본 발명에 따른 반도체 장치의 제조 방법에 있어서, 상기 트렌치를 형성하는 단계는 상기 V자 홈의 가장 깊은 부분 및 상기 플랫면이 노출되도록 상기 V자 홈의 양쪽 내측면 상부에 각각 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 하여 노출된 상기 V자 홈의 가장 깊은 부분 및 상기 플랫면을 소정 두께 만큼 식각함으로써 트렌치를 형성하는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a semiconductor device according to the present invention, the forming of the trench may include forming photoresist patterns on both inner surfaces of the V-shaped grooves to expose the deepest portion of the V-shaped grooves and the flat surface. step; And forming a trench by etching the deepest portion of the V-shaped groove and the flat surface by a predetermined thickness using the photoresist pattern as an etching mask.

본 발명에 따른 반도체 장치의 제조 방법에 있어서, 상기 트렌치를 형성하는 단계는 상기 게이트 전극은 상기 소자 분리막에 수직한 방향으로 형성하는 것을 특징으로 한다.In the method of manufacturing a semiconductor device according to the present invention, the forming of the trench may include forming the gate electrode in a direction perpendicular to the device isolation layer.

본 발명에 따른 반도체 장치의 제조 방법에 있어서, 상기 반도체 기판은 그 표면이 (100)면인 것을 특징으로 한다. 이 때, 상기 V자 홈은 그 내측면이 (111)면인 것을 특징으로 한다.In the method for manufacturing a semiconductor device according to the present invention, the surface of the semiconductor substrate is characterized by the (100) plane. At this time, the V-shaped groove is characterized in that the inner surface of the (111) surface.

본 발명에 따른 반도체 장치의 제조 방법에 의하면, 상기 반도체 기판 표면에 상기 V자 홈을 형성하고 그 양쪽 측면 상부에 상기 활성 영역을 형성하여 종래보다 더 넓은 활성 영역을 확보함으로써 반도체 장치의 집적도를 향상시킬 수 있다.According to the method of manufacturing a semiconductor device according to the present invention, the V-groove is formed on the surface of the semiconductor substrate, and the active regions are formed on both sides of the semiconductor substrate, thereby securing a wider active region, thereby improving the integration degree of the semiconductor device. You can.

이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 1은 제1 감광막 패턴(120)을 형성하는 단계를 설명하기 위한 사시도로서, 반도체 기판(110) 상에 상기 반도체 기판(110)의 소정 영역을 노출시키는 제1 감광막 패턴(120)을 형성한다.FIG. 1 is a perspective view illustrating a process of forming a first photoresist layer pattern 120. A first photoresist layer pattern 120 is formed on the semiconductor substrate 110 to expose a predetermined region of the semiconductor substrate 110. .

도 2는 홈(A)을 형성하는 단계를 설명하기 위한 사시도로서, 상기 제1 감광막 패턴(120)을 식각 마스크로 하여 노출된 상기 반도체 기판(110)을 소정 두께만큼 식각하여 홈(A)을 형성한다.FIG. 2 is a perspective view illustrating a step of forming the groove A. The groove A is formed by etching the exposed semiconductor substrate 110 by a predetermined thickness using the first photoresist pattern 120 as an etching mask. Form.

도 3은 V자 홈(B)을 형성함으로써 플랫면(F) 및 V자 홈 영역(B)을 한정하는 단계를 설명하기 위한 사시도이다. 구체적으로, 상기 제1 감광막 패턴(120)을 제거한 후, 상기 제1 감광막 패턴(120)이 제거된 상기 반도체 기판(110)을 상기 반도체 기판(110)의 재결정 온도 범위에서 열처리한다.3 is a perspective view for explaining the step of defining the flat surface F and the V-shaped groove region B by forming the V-shaped groove B. FIG. Specifically, after removing the first photoresist pattern 120, the semiconductor substrate 110 from which the first photoresist pattern 120 is removed is heat-treated at a recrystallization temperature range of the semiconductor substrate 110.

상기 홈(A)의 내측면의 표면은 상기 식각 과정에서 손상을 입어서 열역학적으로 불안정하다. 따라서, 상기 열처리 과정에서 재결정화되면서 열역학적으로 안정한 (111)면이 노출된다. 즉, 상기 홈(A)의 형상은 V자 모양으로 바뀌게 되어 V자 홈(B) 영역 및 플랫면(F)이 한정된다.The surface of the inner surface of the groove A is damaged during the etching process and is thermodynamically unstable. Therefore, the thermodynamically stable (111) plane is exposed while recrystallization in the heat treatment process. That is, the shape of the groove A is changed into a V-shape so that the V-shaped groove B region and the flat surface F are defined.

도 4는 제2 감광막 패턴(130) 및 트렌치(C)를 형성하는 단계를 설명하기 위한 사시도이다. 먼저, 상기 V자 홈(B)의 가장 깊은 부분 및 상기 플랫면(F)이 노출되도록 상기 V자 홈(B)의 양쪽 내측면 상부에 각각 제2 감광막 패턴(130)을 형성한다.4 is a perspective view illustrating a step of forming the second photoresist pattern 130 and the trench C. FIG. First, second photoresist patterns 130 are formed on upper surfaces of both inner surfaces of the V-shaped grooves B so that the deepest portion of the V-shaped grooves B and the flat surface F are exposed.

이어서, 상기 제2 감광막 패턴(130)을 식각 마스크로 하여 노출된 상기 V자 홈(B)의 가장 깊은 부분 및 상기 플랫면(F)을 소정 두께만큼 식각함으로써 트렌치(C)를 형성한다.Subsequently, the trench C is formed by etching the deepest portion of the V-shaped groove B and the flat surface F by a predetermined thickness using the second photoresist pattern 130 as an etching mask.

도 5는 소자 분리막(140)을 형성하여 단계를 설명하기 위한 사시도이다. 먼저, 상기 제2 감광막 패턴(130)을 제거한다. 따라서, 상기 트렌치(C)에 의해 상기 V자 홈(B)의 양측면 상부에 활성 영역(G)이 한정된다. 이와 같이 상기 V자 홈(B)의 양쪽 측면 상부에 상기 활성 영역(G))을 형성하기 때문에 종래보다 활성 영역의 면적이 증가된다.5 is a perspective view for describing a step of forming the device isolation layer 140. First, the second photoresist layer pattern 130 is removed. Therefore, the active region G is defined on both sides of the V-shaped groove B by the trench C. FIG. As such, since the active region G is formed on both sides of the V-shaped groove B, the area of the active region is increased.

이어서, 상기 트렌치(C)가 형성된 상기 반도체 기판(110) 전면에 소자 분리 절연층을 형성한다. 다음에, 상기 활성 영역(G)이 노출되도록 상기 소자 분리 절연층을 전면 식각하여 상기 트렌치(C)를 채우는 소자 분리막(140)을 형성한다.Subsequently, a device isolation insulating layer is formed on the entire surface of the semiconductor substrate 110 on which the trench C is formed. Next, the device isolation layer 140 is formed by etching the entire surface of the device isolation insulating layer so that the active region G is exposed to form the device isolation layer 140 filling the trench C.

도 6은 게이트 전극(150) 및 소오스/드레인 영역(160)을 형성하는 단계를 설명하기 위한 사시도이다. 먼저, 상기 소자 분리막(140)이 형성된 기판 전면에 게이트 도전층을 형성한 후, 상기 게이트 도전층을 패터닝하여 상기 소자 분리막(140)과 수직한 방향으로 게이트 전극(150)을 형성한다.FIG. 6 is a perspective view illustrating a step of forming the gate electrode 150 and the source / drain region 160. First, after forming a gate conductive layer on the entire surface of the substrate on which the device isolation layer 140 is formed, the gate conductive layer is patterned to form the gate electrode 150 in a direction perpendicular to the device isolation layer 140.

이어서, 상기 게이트 전극(150)을 식각 마스크로 하여 상기 활성 영역(G) 상에 불순물을 주입함으로써 소오스/드레인 영역(160)을 형성한다.Subsequently, a source / drain region 160 is formed by implanting impurities into the active region G using the gate electrode 150 as an etching mask.

상술한 바와 같이 본 발명에 따른 반도체 장치의 제조 방법에 의하면, 상기 반도체 기판(110) 표면에 상기 V자 홈(B)을 형성하고 그 양쪽 측면 상부에 상기 활성 영역(B)을 형성하여 종래보다 더 넓은 활성 영역(G)을 확보함으로써 반도체 장치의 집적도를 향상시킬 수 있다.As described above, according to the method of manufacturing the semiconductor device according to the present invention, the V-shaped groove B is formed on the surface of the semiconductor substrate 110 and the active region B is formed on both sides of the semiconductor substrate 110. By securing a wider active region G, the degree of integration of the semiconductor device can be improved.

Claims

Defining a flat surface and a V-shaped groove region by forming a V-shaped groove on a surface of the semiconductor substrate;

Forming trenches in the deepest portion and the flat surface of the V-shaped groove such that an active region is defined on both sides of the V-shaped groove;

Forming a device isolation layer filling the trench;

Forming a gate electrode on the active region; And

And source / drain regions are formed by implanting impurities using the gate electrode as an etching mask.

The method of claim 1, wherein the defining of the flat surface and the V-shaped groove region comprises: forming a photoresist pattern on the semiconductor substrate to expose a predetermined region of the semiconductor substrate;

Forming a groove by etching the exposed semiconductor substrate by a predetermined thickness using the photoresist pattern as an etching mask;

Removing the photoresist pattern;

And heat-treating the semiconductor substrate from which the photoresist pattern is removed so that the grooves become V-shaped to form V-grooves.

The semiconductor device manufacturing method according to claim 2, wherein the heat treatment is performed at a recrystallization temperature range of the semiconductor substrate.

The method of claim 1, wherein the forming of the trench comprises: forming photoresist patterns on upper surfaces of both inner surfaces of the V-groove to expose the deepest portion of the V-groove and the flat surface;

And forming a trench by etching the deepest portion of the V-shaped groove and the flat surface by a predetermined thickness using the photoresist pattern as an etch mask.

The method of claim 1, wherein the gate electrode is formed in a direction perpendicular to the device isolation layer.

The method of manufacturing a semiconductor device according to claim 1, wherein the surface of the semiconductor substrate is a (100) plane.

7. The method of manufacturing a semiconductor device according to claim 6, wherein said V-groove is a (111) surface thereof.