KR100239399B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100239399B1
KR100239399B1 KR1019970022963A KR19970022963A KR100239399B1 KR 100239399 B1 KR100239399 B1 KR 100239399B1 KR 1019970022963 A KR1019970022963 A KR 1019970022963A KR 19970022963 A KR19970022963 A KR 19970022963A KR 100239399 B1 KR100239399 B1 KR 100239399B1
Authority
KR
South Korea
Prior art keywords
etching
semiconductor device
layer
photoresist pattern
target layer
Prior art date
Application number
KR1019970022963A
Other languages
Korean (ko)
Other versions
KR19990000218A (en
Inventor
윤연현
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970022963A priority Critical patent/KR100239399B1/en
Publication of KR19990000218A publication Critical patent/KR19990000218A/en
Application granted granted Critical
Publication of KR100239399B1 publication Critical patent/KR100239399B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 포토레지스트를 이용한 식각 공정을 단순화하고 식각 프로파일을 정확하게 할 수 있는 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판상에 식각 대상층을 형성하는 공정과,상기 식각 대상층상에 소정의 포토레지스트 패턴층을 형성하는 공정과,상기 수직한 프로파일을 갖는 포토레지스트 패턴층을 완만한 경사를 갖도록 열처리하는 공정과,상기 포토레지스트 패턴층을 마스크로 하여 식각 대상층을 이방성 식각 공정으로 선택적으로 제거하는 공정을 포함하여 이루어진다.The present invention relates to a method of fabricating a semiconductor device that can simplify an etching process using a photoresist and to accurately etch a profile. The present invention relates to a process of forming an etching target layer on a semiconductor substrate, and a predetermined photoresist pattern on the etching target layer. Forming a layer, treating the photoresist pattern layer having the vertical profile with a gentle inclination, and selectively removing the etching target layer using the anisotropic etching process using the photoresist pattern layer as a mask. It is made to include.

Description

반도체 소자의 제조 방법Manufacturing Method of Semiconductor Device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 포토레지스트를 이용한 식각 공정을 단순화하고 식각 프로파일을 정확하게 할 수 있는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of simplifying an etching process using a photoresist and making an accurate etching profile.

이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 제조 공정에 관하여 설명하면 다음과 같다.Hereinafter, a manufacturing process of a semiconductor device of the prior art will be described with reference to the accompanying drawings.

도 1a내지 도 1f는 종래 기술의 반도체 소자의 공정 단면도이다.1A to 1F are cross-sectional views of a prior art semiconductor device.

종래 기술의 반도체 소자의 포토/에치 방법은 먼저, 도 1a에서와 같이, 반도체 기판(1)상에 산화막 또는 질화막 등의 식각 대상층(2)을 형성한다.In the photo / etching method of a semiconductor device of the prior art, first, as shown in FIG. 1A, an etching target layer 2, such as an oxide film or a nitride film, is formed on a semiconductor substrate 1.

이어, 도 1b에서와 같이, 상기의 식각 대상층(2)상에 포토레지스트를 도포하고 선택적으로 노광 및 현상하여 소정의 포토레지스트 패턴층(3)을 형성한다.Subsequently, as shown in FIG. 1B, a photoresist is applied on the etching target layer 2, and selectively exposed and developed to form a predetermined photoresist pattern layer 3.

그리고 도 1c에서와 같이, 상기의 포토레지스트 패턴층(3)이 형성된 웨이퍼를 식각 대상층(2)의 에천트(Etchant)가 담겨 있는 배스(Bath)에 넣어 상기의 식각 대상층(2)을 선택적으로 식각한다. 이때, 상기의 식각 공정은 등방성 식각이므로 식각 프로파일은 도 1c에서와 같다.As illustrated in FIG. 1C, the wafer on which the photoresist pattern layer 3 is formed is placed in a bath containing an etchant of the etching target layer 2 to selectively select the etching target layer 2. Etch it. In this case, since the etching process is isotropic etching, the etching profile is the same as in FIG. 1C.

이어, 도 1d에서와 같이, 상기의 등방성 식각된 식각 대상층(2)을 플라즈마를 이용한 이방성 식각 공정으로 선택적으로 제거한다.Subsequently, as shown in FIG. 1D, the isotropically etched etching target layer 2 is selectively removed by an anisotropic etching process using plasma.

그리고 도 1e에서와 같이, 마스크로 사용된 포토레지스트 패턴층(3)을 제거한다.As shown in FIG. 1E, the photoresist pattern layer 3 used as a mask is removed.

이어, 도 1f에서와 같이, 등방성 및 이방성 식각된 식각 대상층(2)을 열처리 공정 및 표면 식각 공정으로 슬로프한 형상의 패턴층을 형성한다.Subsequently, as shown in FIG. 1F, a pattern layer having a shape in which the isotropic and anisotropic etched etching target layer 2 is sloped by a heat treatment process and a surface etching process is formed.

이와 같은 종래 기술의 반도체 소자의 식각 공정에서는 도 1f에서와 같은 슬로프한 형상을 갖도록 식각 대상층을 식각하기 위해서는 습식 식각 →건식 식각→ 열처리→ 등의 공정을 진행한다.In the etching process of the semiconductor device of the prior art, a process such as wet etching → dry etching → heat treatment → is performed to etch the etching target layer to have a sloped shape as shown in FIG. 1F.

이와 같은 종래 기술의 반도체 소자의 제조 방법에 있어서는 식각 대상층을 곡선 형태로 식각하기 위해서 여러 공정을 거쳐야 하므로 전체 공정이 복잡해지고 이에 따른 공정 진행시에 웨이퍼에 가해지는 스트레스에 의한 소자 열화의 문제점을 갖고 있다.In the method of manufacturing a semiconductor device of the prior art as described above, various processes are required to etch the etching target layer in a curved form, which complicates the entire process and thus has a problem of device deterioration due to stress applied to the wafer during the process. have.

본 발명은 이와 같은 종래 기술의 반도체 소자의 제조 공정의 문제점을 해결하기 위하여 안출한 것으로, 포토레지스트를 이용한 식각 공정을 단순화하고 식각 프로파일을 정확하게 할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the prior art semiconductor device manufacturing process, and to provide a method for manufacturing a semiconductor device that can simplify the etching process using a photoresist and accurate etching profile. have.

도 1a내지 도 1f는 종래 기술의 반도체 소자의 공정 단면도1A to 1F are cross-sectional views of a prior art semiconductor device

도 2a내지 도 2f는 본 발명에 따른 반도체 소자의 공정 단면도2A to 2F are cross-sectional views of a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21. 반도체 기판 22. 식각 대상층21. Semiconductor substrate 22. Target layer

23. 포토레지스트 패턴층23. Photoresist Pattern Layer

식각 공정을 단순화한 본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 식각 대상층을 형성하는 공정과, 상기 식각 대상층상에 소정의 포토레지스트 패턴층을 형성하는 공정과, 상기 수직한 프로파일을 갖는 포토레지스트 패턴층을 완만한 경사를 갖도록 열처리하는 공정과, 상기 포토레지스트 패턴층을 마스크로 하여 식각 대상층을 이방성 식각 공정으로 선택적으로 제거하는 공정을 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing a semiconductor device of the present invention, which simplifies an etching process, includes: forming an etching target layer on a semiconductor substrate; forming a predetermined photoresist pattern layer on the etching target layer; and a photo having the vertical profile. And heat-treating the resist pattern layer to have a gentle slope, and selectively removing the etching target layer by an anisotropic etching process using the photoresist pattern layer as a mask.

이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 제조 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.

도 2a내지 도 2f는 본 발명에 따른 반도체 소자의 공정 단면도이다.2A to 2F are cross-sectional views of a semiconductor device according to the present invention.

본 발명에 따른 반도체 소자의 포토/에치 방법은 먼저, 도 2a에서와 같이, 반도체 기판(21)상에 산화막 또는 질화막 등의 식각 대상층(22)을 형성한다.In the photo / etch method of a semiconductor device according to the present invention, first, as shown in FIG. 2A, an etching target layer 22, such as an oxide film or a nitride film, is formed on a semiconductor substrate 21.

이어, 도 2b에서와 같이, 상기의 식각 대상층(22)상에 포토레지스트를 도포하고 선택적으로 노광 및 현상하여 소정의 포토레지스트 패턴층(23)을 형성한다.Subsequently, as shown in FIG. 2B, a photoresist is applied on the etching target layer 22, and selectively exposed and developed to form a predetermined photoresist pattern layer 23.

그리고 도 2c에서와 같이, 상기의 포토레지스트 패턴층(23)이 형성된 웨이퍼를 110℃∼150℃의 온도로 열처리하여 상기 수직한 프로파일을 갖는 포토레지스트 패턴층(23)을 완만한 경사를 갖도록 한다. 이때, 포토레지스트 패턴층(23)의 경사정도는 열처리 온도와 포토레지스트의 두께에 비례하고 포토레지스트의 구성 성분과 유관하다. 이와 같은 조건들을 조정하면 디바이스 마다 그 특성에 적합한 경사를 갖도록 할 수 있다.2C, the wafer on which the photoresist pattern layer 23 is formed is heat-treated at a temperature of 110 ° C. to 150 ° C. to make the photoresist pattern layer 23 having the vertical profile have a gentle slope. . At this time, the degree of inclination of the photoresist pattern layer 23 is proportional to the heat treatment temperature and the thickness of the photoresist and is related to the components of the photoresist. By adjusting these conditions, each device can have a slope that is appropriate for its characteristics.

이어, 도 2d 그리고 도 2e에서와 같이, 상기의 슬로프해진 포토레지스트 패턴층(23)을 마스크로 하여 식각 대상층(22)을 플라즈마를 이용한 이방성 식각 공정으로 선택적으로 제거한다.2D and 2E, the etch target layer 22 is selectively removed by an anisotropic etching process using plasma using the sloped photoresist pattern layer 23 as a mask.

그리고 도 2f에서와 같이, 마스크로 사용된 포토레지스트 패턴층(23)을 제거 하여 슬로프한 형상의 식각 패턴층을 형성한다.As shown in FIG. 2F, the photoresist pattern layer 23 used as a mask is removed to form an etched pattern layer having a sloped shape.

이와 같은 본 발명의 반도체 소자의 식각 공정에서는 도 2f에서와 같은 슬로프한 형상을 갖도록 식각 대상층을 식각하기 위해서는 [열처리 →건식 식각]의 공정만을 진행한다.In the etching process of the semiconductor device according to the present invention, only the process of [heat treatment → dry etching] is performed to etch the etching target layer to have a sloped shape as shown in FIG. 2F.

이와 같은 본 발명의 반도체 소자의 제조 방법은 [열처리 →건식 식각]의 공정만으로 식각 대상층을 슬로프한 경사를 갖도록 패터닝할 수 있어 공정을 단순화하는 효과가 있다.Such a method of manufacturing a semiconductor device of the present invention can pattern the etching target layer to have a slope inclined only by the process of [heat treatment → dry etching], thereby simplifying the process.

Claims (4)

반도체 기판상에 식각 대상층을 형성하는 공정과,Forming an etching target layer on the semiconductor substrate; 상기 식각 대상층상에 소정의 포토레지스트 패턴층을 형성하는 공정과,Forming a predetermined photoresist pattern layer on the etching target layer; 상기 수직한 프로파일을 갖는 포토레지스트 패턴층을 완만한 경사를 갖도록 열처리하는 공정과,Heat-treating the photoresist pattern layer having the vertical profile to have a gentle slope; 상기 포토레지스트 패턴층을 마스크로 하여 식각 대상층을 이방성 식각 공정으로 선택적으로 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.And selectively removing the etching target layer by an anisotropic etching process using the photoresist pattern layer as a mask. 제 1 항에 있어서, 식각 대상층은 산화막 또는 질화막인 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1, wherein the etching target layer is an oxide film or a nitride film. 제 1 항에 있어서, 포토레지스트 패턴층을 슬로프하게 하기 위한 열처리 공정은 110℃∼150℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of manufacturing a semiconductor device according to claim 1, wherein the heat treatment step for making the photoresist pattern layer slope is performed at a temperature of 110 ° C to 150 ° C. 제 1 항에 있어서, 식각 대상층의 이방성 식각 공정은 플라즈마를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1, wherein the anisotropic etching process of the etching target layer is performed using plasma.
KR1019970022963A 1997-06-03 1997-06-03 Method of manufacturing semiconductor device KR100239399B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022963A KR100239399B1 (en) 1997-06-03 1997-06-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022963A KR100239399B1 (en) 1997-06-03 1997-06-03 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR19990000218A KR19990000218A (en) 1999-01-15
KR100239399B1 true KR100239399B1 (en) 2000-01-15

Family

ID=19508506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022963A KR100239399B1 (en) 1997-06-03 1997-06-03 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100239399B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124810B1 (en) * 2009-09-04 2012-03-23 도쿄엘렉트론가부시키가이샤 Plasma etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124810B1 (en) * 2009-09-04 2012-03-23 도쿄엘렉트론가부시키가이샤 Plasma etching method

Also Published As

Publication number Publication date
KR19990000218A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
US4292156A (en) Method of manufacturing semiconductor devices
KR100340879B1 (en) Method for forming fine patterns and method for forming gate electrodes in semiconductor device using the same
KR100239399B1 (en) Method of manufacturing semiconductor device
EP0227189A2 (en) Method of manufacturing a thin conductor device
KR20010107707A (en) Method for manufacturing semiconductor device having a sti structure
KR100253392B1 (en) Wiring fabrication method for semiconductor device
JP2817226B2 (en) Method for manufacturing semiconductor device
KR19990081061A (en) Method of forming fine contact hole in semiconductor device
KR0134858B1 (en) Fabrication method of contact hole in semiconductor device
KR910006544B1 (en) Process for forming contact hole
KR0135053B1 (en) Forming method of fine-pattern
KR0140730B1 (en) Method of forming contact in semiconductor device
KR0149229B1 (en) Method of semiconductor device isolation
KR100266652B1 (en) Twin well formation method of semiconductor device
KR100198645B1 (en) Method of forming pattern of semiconductor devices
KR100187667B1 (en) Forming method of gate electrode of semiconductor device
KR0140636B1 (en) Forming method of aligntarget in the semiconkuctor device
EP0053484B1 (en) A method for fabricating semiconductor device
JPS6367747A (en) Device isolation of semiconductor device
JP2570493B2 (en) Method for manufacturing semiconductor device
KR19980058461A (en) Manufacturing method of semiconductor device
KR100353819B1 (en) Method for manufacturing semiconductor device
KR100257081B1 (en) Method of forming wiring in semiconductor device using oxidation of polysilicon
KR19980037945A (en) Manufacturing Method of Semiconductor Device
KR20020068899A (en) Method for fabricating a silicide using silicide block layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee