KR19990081061A - Method of forming fine contact hole in semiconductor device - Google Patents
Method of forming fine contact hole in semiconductor device Download PDFInfo
- Publication number
- KR19990081061A KR19990081061A KR1019980014753A KR19980014753A KR19990081061A KR 19990081061 A KR19990081061 A KR 19990081061A KR 1019980014753 A KR1019980014753 A KR 1019980014753A KR 19980014753 A KR19980014753 A KR 19980014753A KR 19990081061 A KR19990081061 A KR 19990081061A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- hole
- hard mask
- mask
- spacer
- Prior art date
Links
Abstract
하드 마스크를 사용하여 절연막에 미세한 콘택홀을 형성하되, 상기 하드 마스크에 바로 상기 미세한 콘택홀을 형성하기 위한 홀을 형성하는 것이 아니라 상기 하드 마스크 상에 소프트 마스크를 형성한 다음 이를 패터닝하여 형성하고자하는 미세 콘택홀의 폭 보다 넓은 홀을 먼저 형성한다. 이어서 상기 홀의 측면에 스페이서를 형성하여 상기 하드 마스크에 형성할 홀의 영역을 한정한 다음 상기 스페이서를 식각마스크로 사용하여 상기 미세 콘택홀 형성을 위한 홀을 포함하는 하드 마스크 패턴을 형성한다. 이와 같이, 미세 콘택홀 형성용 하드 마스크 패턴을 형성함으로써 상기 하드 마스크 패턴의 프로화일이 손상되는, 즉 상기 하드 마스크 패턴에 줄무늬와 같은 결함이 형성되는 것을 방지할 수 있다. 그리고 이러한 하드 마스크 패턴을 이용하여 미세 콘택홀 형성함으로써 폭이 미세하나 폭의 변동이 거의 없은 균일한 콘택홀을 형성할 수 있다.A fine contact hole is formed in the insulating layer using a hard mask, and a soft mask is formed on the hard mask, and then patterned, instead of forming a hole for forming the fine contact hole directly in the hard mask. A hole wider than the width of the fine contact hole is formed first. Subsequently, a spacer is formed on a side of the hole to define an area of a hole to be formed in the hard mask, and then a hard mask pattern including a hole for forming the fine contact hole is formed using the spacer as an etching mask. As described above, by forming the hard mask pattern for forming the fine contact hole, it is possible to prevent the profile of the hard mask pattern from being damaged, that is, the formation of defects such as streaks in the hard mask pattern. Further, by forming the fine contact holes using the hard mask pattern, a uniform contact hole having a small width but little variation in the width can be formed.
Description
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 자세하게는 미세 콘택홀 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a fine contact hole.
섭-쿼터(sub-quater) 마이크론 이하의 다자인 룰이 적용되는 반도체 장치의 제조공정에서 높은 종횡비(aspect ratio)를 갖는 콘택홀을 형성하기 위해 최근 고밀도 플라즈마(High Density Plasma)가 이용된다. 그런데, 고밀도 플라즈마를 이용하는 경우, 과도한 해리도 및 낮은 공정압력에 의해 산화막식각시 마스크로 사용되는 포토레지스트막에 대한 높은 식각선택비를 얻기 어렵다. 또한, KrF소오스와 심자외선(Deep Ultra Violet)용 포토레지스트막을 이용하는 포토 리소그래피(photo lithograpy) 기술의 한계로 200nm이하의 패턴은 형성하기 어려운 점이 있다.In recent years, high density plasmas have been used to form contact holes having high aspect ratios in the manufacturing process of semiconductor devices to which sub-quater sub-micron multi-factor rules are applied. However, when using a high density plasma, it is difficult to obtain a high etching selectivity with respect to the photoresist film used as a mask when the oxide film is etched due to excessive dissociation degree and low process pressure. In addition, a pattern of 200 nm or less is difficult to form due to the limitation of photo lithograpy technology using a KrF source and a photoresist film for deep ultra violet.
이에 따라, 포토레지스트막의 낮은 식각선택비에 의해 콘택홀의 폭이 증가되는 것을 해소하기 위해, 하드 마스크(hard mask)를 이용한 폭이 미세한 콘택홀을 형성하는 방법이 연구되고 있다. 그러나, 미세 콘택홀을 형성하는 고정에서 하드 마스크가 침식(erosion)되고 하드 마스크에 줄무늬(striation)가 형성되는등 하드 마스크의 프로화일(profile)이 저하되고 형성되는 미세 콘택홀의 폭도 일정하지 않는 경향을 보이고 있다.Accordingly, in order to eliminate the increase in the width of the contact hole due to the low etching selectivity of the photoresist film, a method of forming a contact hole having a fine width using a hard mask has been studied. However, in the fixation forming the micro contact hole, the hard mask is eroded and streaks are formed in the hard mask. Thus, the profile of the hard mask is degraded and the width of the formed micro contact hole is not constant. It is showing.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술에서 드러나는 문제점을 해소하기 위한 것으로서, 마스크의 프로화일(profile)이 변형됨이 없이 폭이 미세하고 균일한 콘택홀을 형성할 수 있는 반도체 장치의 미세 콘택홀 형성 방법을 제공함에 있다.Accordingly, the technical problem to be achieved by the present invention is to solve the problems disclosed in the above-described prior art, and is to provide a fine and uniform contact hole without changing the profile of the mask. The present invention provides a method for forming a fine contact hole.
도 1 내지 도 5는 본 발명의 실시예에 의한 반도체 장치의 미세 콘택홀 형성방법을 단계별로 나타낸 도면들이다.1 to 5 are diagrams illustrating a step-by-step method of forming a fine contact hole in a semiconductor device according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *
40:반도체 기판. 42, 42a:절연막, 절연막 패턴.40: semiconductor substrate. 42, 42a: insulating film, insulating film pattern.
44, 44a:하드 마스크, 하드 마스크 패턴.44, 44a: hard mask, hard mask pattern.
46:소프트 마스크. 48, 48a:스페이서 형성용 물질막, 스페이서.46: Soft mask. 48, 48a: material film and spacer for spacer formation.
D1, D2:제1 및 제2 폭. H1, H1 및 H3:제1 내지 제3 홀.D1, D2: first and second widths. H1, H1, and H3: first to third holes.
이와 같은 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 구성을 갖는 반도체 장치의 미세 콘택홀 형성방법을 제공한다.In order to achieve the above technical problem, the present invention provides a method for forming a fine contact hole of a semiconductor device having the following configuration.
즉, (a) 반도체 기판 상에 절연막을 형성한다. (b) 상기 절연막 상에 하드 마스크를 형성한다. (c) 상기 하드 마스크 상에 소프트 마스크를 형성한다. (d) 상기 소프트 마스크에 상기 하드 마스크를 노출시키는 제1 홀을 형성한다. (e) 상기 노출된 하드 마스크에 상기 제1 홀보다 폭이 좁은 제2 홀을 형성한다. (f) 상기 절연막에 상기 반도체기판을 노출시키는 제3 홀을 형성한다.That is, (a) an insulating film is formed on a semiconductor substrate. (b) A hard mask is formed on the insulating film. (c) A soft mask is formed on the hard mask. (d) A first hole is formed in the soft mask to expose the hard mask. (e) forming second holes narrower in width than the first holes in the exposed hard mask; (f) A third hole for exposing the semiconductor substrate is formed in the insulating film.
이 과정에서 상기 하드 마스크는 실리콘층, 바람직하게 폴리실리콘층으로 형성한다.In this process, the hard mask is formed of a silicon layer, preferably a polysilicon layer.
또한, 상기 소프트 마스크는 포토레지스트막으로 형성한다.In addition, the soft mask is formed of a photoresist film.
상기 (e) 단계는 다음 단계를 더 포함한다.Step (e) further comprises the following steps.
즉, (e1) 상기 제1 홀이 형성된 소프트 마스크를 경화시킨다. (e2) 상기 노출된 하드 마스크의 전면과 상기 제1 홀이 형성된 상기 소프트 마스크의 전면에 스페이서 형성용 물질막을 형성한다. (e3) 상기 스페이서 형성용 물질막의 전면을 이방성식각하여 상기 소포트 마스크에 형성된 제1 홀의 측면에 스페이서를 형성한다. (e4) 상기 소프트 마스크와 스페이서를 식각마스크로 사용하여 상기 하드 마스크의 노출된 면을 식각한다.That is, (e1) the soft mask on which the first hole is formed is cured. (e2) A material layer for forming a spacer is formed on an entire surface of the exposed hard mask and an entire surface of the soft mask in which the first hole is formed. (e3) Anisotropically etch the entire surface of the material layer for forming a spacer to form a spacer on the side of the first hole formed in the pot mask. (e4) The exposed surface of the hard mask is etched using the soft mask and the spacer as an etch mask.
이때, 상기 스페이서 형성용 물질막으로 산화막(oxide) 또는 실리콘 나이트 라이드막(SiN)을 사용한다.In this case, an oxide film or a silicon nitride film (SiN) is used as the material film for forming the spacer.
또한, 상기 스페이서 형성용 물질막을 저온 산화막 증착법으로 형성한다.In addition, the spacer film is formed by a low temperature oxide film deposition method.
본 발명은 하드 마스크를 사용하여 절연막에 미세한 콘택홀을 형성하는 방법을 개시한다. 상기 하드 마스크에 상기 미세한 콘택홀을 형성하기 위한 홀을 형성하기 위해, 상기 하드 마스크 상에 소프트 마스크를 형성하고 패터닝한 다음 경화하는 단계와 경화된 소프트 마스크 측면에 스페이서를 형성하는 단계와 상기 스페이서를 이용하여 상기 하드 마스크를 패터닝하는 단계 및 상기 패터닝된 하드 마스크를 사용하여 상기 절연막에 미세 콘택홀을 형성하는 단계가 개시되어 있다.The present invention discloses a method for forming fine contact holes in an insulating film using a hard mask. In order to form a hole for forming the fine contact hole in the hard mask, forming and patterning a soft mask on the hard mask, then curing and forming a spacer on the side of the cured soft mask and the spacer And patterning the hard mask using the patterned hard mask and forming a fine contact hole in the insulating layer using the patterned hard mask.
이와 같은 방법에 따라 절연막에 미세한 콘택홀을 형성하면, 미세하고 폭이 균일한 콘택홀을 형성할 수 있을 뿐만 아니라 하드 마스크의 프로화일이 손상되는 것도 방지할 수 있다.By forming a fine contact hole in the insulating film according to this method, it is possible not only to form a fine and uniform contact hole, but also to prevent damage to the profile of the hard mask.
이하, 본 발명의 실시예에 의한 반도체 장치의 미세 콘택홀 형성방법을 첨부된 도면들을 참조하여 상세하게 설명한다.Hereinafter, a method of forming a fine contact hole in a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어 질 수도 있다.However, embodiments of the present invention can be modified in many different forms, the scope of the invention should not be construed as limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the thicknesses of layers or regions are exaggerated for clarity. In the drawings like reference numerals refer to like elements. In addition, where a layer is described as being "top" of another layer or substrate, the layer may be directly on top of the other layer or substrate, with a third layer intervening therebetween.
첨부된 도면들 중, 도 1 내지 도 5는 본 발명의 실시예에 의한 반도체 장치의 미세 콘택홀 형성방법을 단계별로 나타낸 도면들이다.1 to 5 are diagrams illustrating a step of forming a fine contact hole in a semiconductor device according to an embodiment of the present invention.
구체적으로, 도 1은 소프트 마스크에 하드 마스크를 노출시키는 제1 폭의 제1 홀을 형성하는 단계를 나타내고, 도 2과 도 3은 각각 스페이서 형성용 물질막을 형성하는 단계와 소프트 마스크에 형성된 제1홀의 측면에 스페이서를 형성하는 단계를 나타낸다. 그리고 도 4는 스페이서를 식각 마스크로 사용하여 하드 마스크에 제2 폭의 제2 홀을 형성하는 단계를 나타내고, 도 5는 제2 홀이 형성된 하드 마스크를 사용하여 절연막에 제3 홀, 즉 콘택홀을 형성하는 단계를 나타낸다.In detail, FIG. 1 illustrates a step of forming a first hole having a first width exposing a hard mask to a soft mask, and FIGS. 2 and 3 respectively form a material film for forming a spacer and a first formed on the soft mask. Forming spacers on the sides of the holes. 4 illustrates forming a second hole having a second width in a hard mask by using a spacer as an etching mask, and FIG. 5 illustrates a third hole, that is, a contact hole, in an insulating layer using a hard mask having a second hole formed therein. Forming step.
도 1을 참조하면, 반도체 기판(40) 상에 절연막(42)을 형성한다. 도시하지는 않았지만, 상기 절연막(42)을 형성하기 전에 상기 반도체 기판(40) 상에 트랜지스터 또는 커패시터와 같은 기본 반도체 소자들이 형성될 수 있다. 또한, 상기 기본 반도체 소자들을 전기적으로 연결하기 위한 배선들도 형성될 수 있다. 따라서, 상기 절연막(42)은 층간절연막인 것이 바람직하다. 상기 절연막(42) 상에 하드 마스크(44)를 형성한다. 상기 하드 마스크(44)는 실리콘(Si)층, 바람직하게 폴리 실리콘(P-Si)층, 나이트라이드층으로 형성한다. 상기 하드 마스크(44) 상에 상기 하드 마스크(44)보다 소프트한 소프트 마스크(46)를 형성한다. 상기 소프트 마스크(46)는 감광막, 예컨대 포토레지스트막으로 형성한다. 상기 소프트 마스크(46)에 상기 하드 마스크(44)의 일부 영역을 노출시키는 제1 폭(D1)의 제1 홀(H1)을 형성한다. 상기 제1 홀(H1)의 제1 폭(D1)은 후속공정에서 형성되는 콘택홀의 미세한 폭을 결정하는데 기준이 된다.Referring to FIG. 1, an insulating film 42 is formed on a semiconductor substrate 40. Although not shown, basic semiconductor devices such as transistors or capacitors may be formed on the semiconductor substrate 40 before the insulating layer 42 is formed. In addition, wires for electrically connecting the basic semiconductor devices may be formed. Therefore, the insulating film 42 is preferably an interlayer insulating film. A hard mask 44 is formed on the insulating film 42. The hard mask 44 is formed of a silicon (Si) layer, preferably a polysilicon (P-Si) layer, or a nitride layer. A soft mask 46 softer than the hard mask 44 is formed on the hard mask 44. The soft mask 46 is formed of a photoresist film, for example, a photoresist film. A first hole H1 having a first width D1 exposing a portion of the hard mask 44 is formed in the soft mask 46. The first width D1 of the first hole H1 serves as a reference for determining the minute width of the contact hole formed in a subsequent process.
계속해서, 도 2를 참조하면, 상기 제1 홀(H1)이 형성된 소프트 마스크(46)의 전면과 상기 제1 홀(H1)을 통해서 노출되는 상기 하드 마스크(44) 전면에 스페이서 형성용 물질막(48)을 형성한다. 이에 앞서, 상기 스페이서 형성용 물질막(48)을 형성하는 과정에서 상기 스프트 마스크(46)가 허물어지는 것을 방지하기 위해 상기 소프트 마스크(46)에 상기 제1 홀(H1)을 형성한 직후, 상기 소프트 마스크(46)를 하드 베이크하여 경화시킨다.Subsequently, referring to FIG. 2, a material film for forming a spacer on an entire surface of the soft mask 46 having the first hole H1 formed therein and an entire surface of the hard mask 44 exposed through the first hole H1. Form 48. Prior to this, immediately after the first hole H1 is formed in the soft mask 46 in order to prevent the shaft mask 46 from being collapsed in the process of forming the spacer layer 48. The soft mask 46 is hard baked to cure.
상기 스페이서 형성용 물질막(48)은 산화막(oxide) 또는 나이트 라이드(nitride)막, 예컨대 실리콘 나이트 라이드(SiN)막으로 형성한다. 상기 스페이서 형성용 물질막(48)은 이러한 물질막을 사용하여 저온 산화막 증착법으로 형성한다. 상기 스페이서 형성용 물질막(48)의 두께에 의해 상기 소프트 마스크(46)에 형성된 상기 제1 홀(H1)의 측면에 형성될 스페이서의 폭이 결정된다. 따라서, 상기 스페이서 형성용 물질막(48)을 형성할 때, 이점을 고려하는 것이 바람직할 것이다. 상기 스페이서 형성용 물질막(48)의 전면을 상기 하드 마스크(44)의 노출된 면과 상기 소프트 마스크(46)가 노출될 때까지 이방성식각, 예컨대 건식식각한다. 이 결과, 도 3에 도시한 바와 같이, 상기 소프트 마스크(46)의 상기 제1 홀(H1)의 측면에 스페이서(48a)가 형성된다. 상기 제1 홀(H1)의 측면에 상기 스페이서(48a)가 형성됨으로써 상기 제1 홀(H1)의 제1 폭(D1)은 상기 스페이서(48a)의 두께의 2배에 해당하는 폭 만큼 좁아진다. 따라서, 상기 제1 홀(H1)의 측면에 상기 스페이서(48a)가 형성된 후, 상기 제1 홀(H1)의 폭은 상기 제1 폭(D1)에서 제2 폭(D2)으로 좁아진다. 상기 제2 폭(D2)은 실질적으로 상기 절연막(42)에 형성하고자 하는 미세한 콘택홀의 폭이 된다.The spacer layer 48 is formed of an oxide layer or a nitride layer, for example, a silicon nitride layer. The spacer film 48 is formed by using a low temperature oxide film deposition method using the material film. The thickness of the spacer to be formed on the side surface of the first hole H1 formed in the soft mask 46 is determined by the thickness of the spacer layer 48. Therefore, when forming the material film 48 for forming the spacer, it may be desirable to take this into consideration. The entire surface of the spacer layer 48 is anisotropically etched, for example, dry etched, until the exposed surface of the hard mask 44 and the soft mask 46 are exposed. As a result, as shown in FIG. 3, a spacer 48a is formed on the side surface of the first hole H1 of the soft mask 46. Since the spacer 48a is formed on the side surface of the first hole H1, the first width D1 of the first hole H1 is narrowed by a width corresponding to twice the thickness of the spacer 48a. . Therefore, after the spacer 48a is formed on the side surface of the first hole H1, the width of the first hole H1 is narrowed from the first width D1 to the second width D2. The second width D2 is substantially the width of the minute contact hole to be formed in the insulating layer 42.
도 4를 참조하면, 상기 스페이서(48a)를 식각마스크로 사용하여 상기 하드 마스크(44)의 노출된 부분을 상기 절연막(42)이 노출될 때 까지 식각한다. 이 결과, 상기 제2 폭(D2)의 제2 홀(H2)과 이를 포함하는 하드 마스크 패턴(44a)이 형성된다.Referring to FIG. 4, the exposed portion of the hard mask 44 is etched using the spacer 48a as an etch mask until the insulating layer 42 is exposed. As a result, the second hole H2 having the second width D2 and the hard mask pattern 44a including the second hole H2 are formed.
계속해서, 도 5를 참조하면 상기 하드 마스크 패턴(44a)을 식각마스크로 사용하여 상기 절연막(42)의 노출된 전면을 상기 반도체 기판(40)이 노출될 때까지 식각한다. 이 결과, 입구의 폭이 상기 제2 폭(D2)에 해당하고 상기 반도체 기판(40)이 노출되는 제3 홀(H3)과 상기 제3 홀(H3)을 포함하는 절연막 패턴(42a)이 형성된다.5, the exposed entire surface of the insulating layer 42 is etched until the semiconductor substrate 40 is exposed using the hard mask pattern 44a as an etch mask. As a result, an insulating layer pattern 42a including the third hole H3 and the third hole H3 through which the width of the inlet corresponds to the second width D2 and the semiconductor substrate 40 is exposed is formed. do.
지금까지 미세한 콘택홀을 형성하는 방법에 관하여 상세히 설명하였으나, 이 방법은 콘택홀 형성공정 뿐만 아니라 비어홀 형성공정과 기타 하부막을 노출시키기 위한 홀 형성공정에도 동일하게 적용될 수 있다.So far, the method of forming the fine contact hole has been described in detail, but the method may be equally applied to the hole hole forming process and the hole forming process for exposing the lower layer as well as the contact hole forming process.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical idea of the present invention.
상술한 바와 같이, 본 발명은 하드 마스크를 사용하여 절연막에 미세한 콘택홀을 형성하되, 상기 하드 마스크에 바로 상기 미세한 콘택홀을 형성하기 위한 홀을 형성하는 것이 아니라 상기 하드 마스크 상에 소프트 마스크를 형성한 다음 이를 패터닝하여 형성하고자하는 미세 콘택홀의 폭 보다 넓은 홀을 먼저 형성한다. 이어서 상기 홀의 측면에 스페이서를 형성하여 상기 하드 마스크에 형성할 홀의 영역을 한정한 다음 상기 스페이서를 식각마스크로 사용하여 상기 미세 콘택홀 형성을 위한 홀을 포함하는 하드 마스크 패턴을 형성한다. 이와 같이, 미세 콘택홀 형성용 하드 마스크 패턴을 형성함으로써 상기 하드 마스크 패턴의 프로화일이 손상되는, 즉 상기 하드 마스크 패턴에 줄무늬와 같은 결함이 형성되는 것을 방지할 수 있다. 그리고 이러한 하드 마스크 패턴을 이용하여 미세 콘택홀 형성함으로써 폭이 미세하나 폭의 변동이 거의 없은 균일한 콘택홀을 형성할 수 있다.As described above, the present invention forms a fine contact hole in the insulating film by using a hard mask, a soft mask is formed on the hard mask rather than forming a hole for forming the fine contact hole directly in the hard mask. Then, holes are formed to be wider than the width of the fine contact holes to be formed by patterning them. Subsequently, a spacer is formed on a side of the hole to define an area of a hole to be formed in the hard mask, and then a hard mask pattern including a hole for forming the fine contact hole is formed using the spacer as an etching mask. As described above, by forming the hard mask pattern for forming the fine contact hole, it is possible to prevent the profile of the hard mask pattern from being damaged, that is, the formation of defects such as streaks in the hard mask pattern. Further, by forming the fine contact holes using the hard mask pattern, a uniform contact hole having a small width but little variation in the width can be formed.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980014753A KR19990081061A (en) | 1998-04-24 | 1998-04-24 | Method of forming fine contact hole in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980014753A KR19990081061A (en) | 1998-04-24 | 1998-04-24 | Method of forming fine contact hole in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990081061A true KR19990081061A (en) | 1999-11-15 |
Family
ID=65890171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980014753A KR19990081061A (en) | 1998-04-24 | 1998-04-24 | Method of forming fine contact hole in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990081061A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406581B1 (en) * | 2001-12-15 | 2003-11-20 | 주식회사 하이닉스반도체 | method of manufacturing semiconductor device |
| KR100485159B1 (en) * | 2003-01-30 | 2005-04-22 | 동부아남반도체 주식회사 | Formation method of contact hole in semiconductor device |
| KR100900774B1 (en) * | 2007-11-01 | 2009-06-02 | 주식회사 하이닉스반도체 | Method for fabricating contact hole in semiconductor device |
-
1998
- 1998-04-24 KR KR1019980014753A patent/KR19990081061A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406581B1 (en) * | 2001-12-15 | 2003-11-20 | 주식회사 하이닉스반도체 | method of manufacturing semiconductor device |
| KR100485159B1 (en) * | 2003-01-30 | 2005-04-22 | 동부아남반도체 주식회사 | Formation method of contact hole in semiconductor device |
| KR100900774B1 (en) * | 2007-11-01 | 2009-06-02 | 주식회사 하이닉스반도체 | Method for fabricating contact hole in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5922516A (en) | Bi-layer silylation process | |
| KR19990081061A (en) | Method of forming fine contact hole in semiconductor device | |
| EP0227189A2 (en) | Method of manufacturing a thin conductor device | |
| KR100289660B1 (en) | Trench Formation Method for Semiconductor Devices | |
| KR100466026B1 (en) | Method for manufacturing conducting layer pattern on the semiconductor device | |
| KR20020051170A (en) | Method for making dual-gate oxide | |
| KR19990003538A (en) | Manufacturing method of semiconductor device | |
| KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100620195B1 (en) | Method for forming gate pole | |
| KR100382548B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR970009826B1 (en) | Formation of half-tone phase shift mask | |
| KR100356478B1 (en) | Method of forming a gate electrode in a semiconductor device | |
| KR20020052842A (en) | Method for forming photoresist pattern through plasma ashing | |
| KR100562290B1 (en) | Fabrication method of semiconductor device | |
| KR0165417B1 (en) | Fine ptterning method of semiconductor device | |
| KR20030002702A (en) | Method of forming an isolation layer in a semiconductor device | |
| KR20020002573A (en) | Method for fabricating fine pattern of semiconductor device | |
| KR100365745B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100186504B1 (en) | Manufacturing method of poly plug in semiconductor device | |
| KR20030000839A (en) | Method for forming contact hole of semiconductor device | |
| JPH0621050A (en) | Manufacture of semiconductor device | |
| KR20030002054A (en) | Method of forming contact of semiconductor device using polysilicon hard mask | |
| KR20050002014A (en) | Method for fabricating semiconductor device capable of forming photoresist layer having uniform thickness | |
| KR20040060195A (en) | Method for manufacturing conducting layer pattern of sub-micro critical dimension on the semiconductor device | |
| KR950015607A (en) | Micro pattern formation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |