KR19980035763A - 반도체장치의 소자분리막 및 그의 형성방법 - Google Patents
반도체장치의 소자분리막 및 그의 형성방법 Download PDFInfo
- Publication number
- KR19980035763A KR19980035763A KR1019960054207A KR19960054207A KR19980035763A KR 19980035763 A KR19980035763 A KR 19980035763A KR 1019960054207 A KR1019960054207 A KR 1019960054207A KR 19960054207 A KR19960054207 A KR 19960054207A KR 19980035763 A KR19980035763 A KR 19980035763A
- Authority
- KR
- South Korea
- Prior art keywords
- device isolation
- trench
- forming
- semiconductor substrate
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000926 separation method Methods 0.000 title 1
- 238000002955 isolation Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000005368 silicate glass Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- -1 nitrogen (N 2 ) ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 소자분리막 및 그의 제조방법에 관한 것으로서 반도체기판과, 상기 반도체기판의 소정 부분에 형성된 트렌치와, 상기 트렌치 하부에 주입된 이온이 활성화되어 상기 반도체기판과 반응하여 형성된 제 1 소자분리막과, 상기 트렌치 내부에 형성된 제 2 소자분리막을 포함한다. 따라서, 제 1 소자분리막이 완만한 타원형으로 형성되므로 소자분리막에 전계가 집중되는 것을 방지할 수 있으며, 트렌치 형성시 제 1 소자분리막이 식각정지층으로 사용되어 재현성을 향상시킬 수 있을 뿐만 아니라 종횡비를 감소시켜 보이드가 생성되는 것을 방지할 수 있고, 또한, 트렌치를 한 번의 증착으로 채워 제 2 소자분리막을 형성하므로 공정을 감소시킬 수 있다.
Description
제 1 도는 본 발명에 따른 소자분리막의 단면도
제 2 도(A) 내지 (E)는 본 발명에 따른 소자분리막의 형성방법을 도시하는 공정도
*도면의 주요 부분에 대한 부호의 설명*
11 : 반도체기판13 : 마스크막
15 : 불순물주입영역17 : 제 1 소자분리막
19 : 트렌치21 : 완충산화막
23 : 제 2 소자분리막
본 발명은 반도체장치의 소자분리막 및 그의 형성방법에 관한 것으로서, 특히, 작은 면적을 갖는 반도체장치의 소자분리막 그의 형성방법에 관한 것이다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자분리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
일반적으로 반도체장치는 LOCOS(Local Oxidation of Silicon) 방법으로 소자를 분리하였으나, 이 LOCOS 방법은 버즈 비크(bird's beak)에 의해 소자분리영역이 크게 된다.
그러므로, 작은 면적으로도 소자를 분리할 수 있는 트렌치를 이용한 소자분리방법이 개발되었다.
종래의 트렌치를 이용한 소자분리방법이 미국 특허 제 5,099,304 호(발명의 명칭 : 'Semiconductor device with insulating isolation groove')에 게시되어 있다. 상기 방법은 트렌치 내부에 산화막과 질화막을 증착하고 1차로 다결정 실리콘을 증착한 후 보이드(void)가 제거되도록 에치백하여 소정 높이까지만 채운다. 그리고, 2차로 흐름 특성이 양호한 BPSG(Boro-Phospho Silicate Glass) 등으로 트렌치를 완전히 채운 후 평탄화하여 소자를 분리시킨다.
그러나, 상술한 종래의 소자분리방법은 보이드를 제거하기 위해 2번의 증착을 하여야 하므로 공정이 복잡해는 문제점이 있었다. 또한, 소자분리영역의 면적이 더욱 작아지게 되면 트렌치의 종횡비(aspect ratio)가 증가되므로 트렌치를 일정한 크기로 형성하기 어려워 재현성이 저하될 뿐만 아니라 보이드를 제거하기 어려운 문제점이 있었다. 또한, 트렌치에 의해 소자분리막 하부의 모서리로 전계가 집중되는 문제점이 있었다.
따라서, 본 발명의 목적은 소자분리막 하부에 전계가 집중되는 것을 방지할 수 있는 반도체장치의 소자분리막을 제공함에 있다.
본 발명의 다른 목적은 트렌치를 한 번의 증착으로 채워 공정을 감소시킬 수 있는 반도체장치의 소자분리막의 형성방법을 제공함에 있다.
본 발명의 또 다른 목적은 소자분리막의 면적이 감소되어도 트렌치 형성시 재현성을 향상시킬 수 있을 뿐만 아니라 보이드가 생성되는 것을 방지할 수 있는 반도체장치의 소자분리막의 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 소자분리막은 반도체기판과, 상기 반도체기판의 소정 부분에 형성된 트렌치와, 상기 트렌치 하부에 주입된 이온이 활성화되어 상기 반도체기판과 반응하여 형성된 제 1 소자분리막과, 상기 트렌치 내부에 형성된 제 2 소자분리막을 포함한다.
상기 다른 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 소자분리막의 형성방법은 반도체기판의 표면에 소정 부분을 노출시키는 마스크층을 형성하는 공정과, 상기 반도체기판의 노출된 부분에 이온이 주입하여 활성화시켜 상기 반도체기판의 표면으로부터 소정 깊이에 제 1 소자분리막을 형성하는 공정과, 상기 마스크층을 식각 마스크로 사용하여 상기 제 1 소자분리막이 노출되도록 상기 반도체기판의 노출된 부분을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치 내부에 제 2 소자분리막을 형성하는 공정과, 상기 마스크층을 제거하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제 1 도는 본 발명에 따른 반도체장치의 소자분리막의 단면도이다.
본 발명에 따른 반도체장치의 소자분리막은 반도체기판(11)의 소정 부분에 트렌치(19)이 형성되고, 이 트렌치(19)의 내부 표면에 완충산화막(21)이 형성된다. 그리고, 트렌치(19)의 하부에 제 1 소자분리막(17)이 형성되고 내부에 제 2 소자분리막(23)이 형성된다.
상기에서 트렌치(19)는 2000 ~ 4000Å 정도의 깊이로 이방성식각되어 형성된다. 완충산화막(21)은 열산화방법에 의해 50 ~ 200Å 정도의 두께로 형성되는 것으로 트렌치(19) 형성시 내부 표면에 생성되는 손상을 완화시킨다.
그리고, 제 1 소자분리막(17)은 산소(O2) 또는 질소(N2) 이온이 이온 주입된 후 열처리하여 형성된 산화실리콘 또는 질화실리콘으로 형성된다. 상기에서 제 1 소자분리막(17)은 하부가 완만히 타원형으로 이루어져 전계가 집중되는 것을 방지한다.
제 2 소자분리막(23)은 제 1 소자분리막(17)상에 트렌치(19) 내부를 채워 형성된다. 상기에서, 제 2 소자분리막(23)은 산화실리콘(SiO2), 질화실리콘(Si3N4), BPSG 또는 USG(Undoped Silicate Glass) 등의 절연물질로 형성된다.
제 2 도(A) 내지 (E)는 본 발명에 따른 소자분리막의 형성방법을 도시하는 공정도이다.
제 2 도(A)를 참조하면, 반도체기판(11)의 표면에 마스크층(13)을 형성한다. 상기 마스크층(13)은 산화막 또는 질화막을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 1000~3000Å 정도의 두께로 증착하여 형성한다.
제 2 도(B)를 참조하면, 마스크층(13)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 제거하여 반도체기판(11)을 노출시킨다. 그리고, 마스크층(13)을 마스크로 사용하여 반도체기판(11)의 노출된 부분에 산소(O2) 또는 질소(N2)를 80 ~ 150KeV 정도의 에너지로 주입하여 불순물주입영역(15)을 형성한다. 이 때, 불순물주입영역(15)은 불순말 이온이 반도체기판(11)에 표면으로부터 2000 ~ 4000Å 정도의 깊이로 주입되어 형성된다.
제 2 도(C)를 참조하면, 불순물주입영역(15)의 불순말 이온을 활성화시켜 제 1 소자분리막(17)을 형성한다. 상기에서 불순물주입영역(15) 내의 산소(O2) 또는 질소(N2) 이온은 열에 의해 활성화되어 반도체기판(11)을 이루는 실리콘과 반응하여 산화막 또는 질화막으로 이루어진 제 1 소자분리막(17)을 형성한다. 이 때, 제 1 소자분리막(17)은 주입된 불순물이 활성화되어 형성되므로 완만한 타원형으로 이루게 된다. 그리고, 마스크층(13)을 마스크로 사용하여 반도체기판(11)의 노출된 부분을 반응성이온식각(RIE) 등의 방법으로 제 1 소자분리막(17)이 노출될 때까지 이방성식각하여 트렌치(19)를 형성한다. 이 때, 트렌치(19)는 제 1 소자분리막(17)으로 인해 종횡비가 크지 않아도 된다. 그리고, 제 1 소자분리막(17)은 반도체기판(11)과 식각 선택비가 크므로 식각정지층으로 사용된다. 따라서, 트렌치(19) 형성시 재현성을 향상시킬 수 있다.
제 2 도(D)를 참조하면, 트렌치(19) 내부 표면을 열산화하여 완충산화막(21)을 형성한다. 상기 완충산화막(21)은 트렌치(19) 형성시 내부 표면에 생성되는 손상을 완화시키는 것으로 50 ~ 200Å 정도의 두께로 형성된다. 상기에서, 완충산화막(21)을 형성하지 않고 열처리하여 트렌치(19) 내부 표면의 손상을 완화시킬 수도 있다.
제 2 도(E)를 참조하면, 트렌치(19) 내에 제 2 소자분리막(23)을 형성한다. 제 2 소자분리막(23)은 마스크층(13) 및 완충산화막(21) 상에 산화실리콘(SiO2), 질화실리콘(Si3N4), BPSG 또는 USG(Undoped Silicate Glass) 등의 절연물질을 트렌치(19)가 채워지도록 증착한 후 RIE 또는 화학적-기계적 연마 방법으로 에치 백하므로써 형성된다. 그리고, 마스크층(13)을 제거한다.
상술한 바와 같이 본 발명에 따른 반도체장치의 소자분리막의 반도체기판의 마스크층이 제거되어 노출된 소정 부분에 산소(O2) 또는 질소(N2)를 이온 주입한 후 열처리하여 완만한 타원형의 제 1 소자분리막을 형성한다. 그리고, 반도체기판의 노출된 부분을 제 1 소자분리막이 노출되록 이방성식각하여 트렌치를 형성하고 이 트렌치 내에 제 2 소자분리막을 형성한다.
따라서, 본 발명은 제 1 소자분리막이 완만한 타원형으로 형성되므로 소자분리막에 전계가 집중되는 것을 방지할 수 있으며, 트렌치 형성시 제 1 소자분리막이 식각정지층으로 사용되어 재현성을 향상시킬 수 있을 뿐만 아니라 종횡비를 감소시켜 보이드가 생성되는 것을 방지할 수 있는 잇점이 있다. 또한, 트렌치를 한 번의 증착으로 채워 제 2 소자분리막을 형성하므로 공정을 감소시킬 수 있는 잇점이 있다.
Claims (12)
- 반도체기판과,상기 반도체기판의 소정 부분에 형성된 트렌치와,상기 트렌치 하부에 주입된 이온이 활성화되어 상기 반도체기판과 반응하여 형성된 제 1 소자분리막과,상기 트렌치 내부에 형성된 제 2 소자분리막을 포함하는 반도체장치의 소자분리막.
- 제 1 항에 있어서,상기 트렌치가 2000 ~ 4000Å의 깊이로 형성된
- 제 1 항에 있어서,상기 트렌치 내부 표면에 열산화방법에 의해 50 ~ 200Å의 두께로 형성된 완충산화막을 더 포함하는
- 제 1 항에 있어서,상기 제 1 소자분리막이 산소(O2) 또는 질소(N2)와 반응하여 형성된
- 제 1 항에 있어서,상기 제 2 소자분리막이 산화실리콘(SiO2), 질화실리콘(Si3N4), BPSG 또는 USG(Undoped Silicate Glass) 의 절연물질로 형성된
- 반도체기판의 표면에 소정 부분을 노출시키는 마스크층을 형성하는 공정과,상기 반도체기판의 노출된 부분에 이온을 주입하여 활성화시켜 상기 반도체기판의 표면으로부터 소정 깊이에 제 1 소자분리막을 형성하는 공정과,상기 마스크층을 식각 마스크로 사용하여 상기 제 1 소자분리막이 노출되도록 상기 반도체기판의 노출된 부분을 식각하여 트렌치를 형성하는 공정과,상기 트렌치 내부에 제 2 소자분리막을 형성하는 공정과,상기 마스크층을 제거하는 공정과 구비하는 반도체장치의 소자분리막의 형성방법.
- 제 6 항에 있어서,상기 마스크층을 산화막 또는 질화막으로 형성하는 반도체장치의 소자분리막의 형성방법.
- 제 7 항에 있어서,상기 마스크층을 화학기상증착(Chemical Vapor Deposition) 방법으로 1000 ~ 3000Å의 두께로 형성하는 반도체장치의 소자분리막의 형성방법.
- 제 6 항에 있어서,상기 제 1 소자분리막을 산소(O2) 또는 질소(N2)를 80 ~ 150KeV의 에너지로 주입하여 형성하는 반도체장치의 소자분리막의 형성방법.
- 제 9 항에 있어서,상기 제 1 소자분리막을 2000 ~ 4000Å의 깊이로 형성하는 반도체장치의 소자분리막의 형성방법.
- 제 6 항에 있어서,상기 트렌치의 내부 표면에 완충산화막을 형성하는 공정을 더 구비하는 반도체장치의 소자분리막의 형성방법.
- 제 6 항에 있어서,상기 제 2 소자분리막을 산화실리콘(SiO2), 질화실리콘(Si3N4), BPSG 또는 USG(Undoped Silicate Glass)의 절연물질로 형성하는 반도체장치의 소자분리막의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054207A KR100221626B1 (ko) | 1996-11-15 | 1996-11-15 | 반도체장치의 소자분리막 및 그의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054207A KR100221626B1 (ko) | 1996-11-15 | 1996-11-15 | 반도체장치의 소자분리막 및 그의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980035763A true KR19980035763A (ko) | 1998-08-05 |
| KR100221626B1 KR100221626B1 (ko) | 1999-09-15 |
Family
ID=19481924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960054207A KR100221626B1 (ko) | 1996-11-15 | 1996-11-15 | 반도체장치의 소자분리막 및 그의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100221626B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027416A (ko) * | 1998-10-28 | 2000-05-15 | 윤종용 | 산소 이온주입을 이용한 불휘발성 메모리 장치의 소자 분리방법 |
-
1996
- 1996-11-15 KR KR1019960054207A patent/KR100221626B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027416A (ko) * | 1998-10-28 | 2000-05-15 | 윤종용 | 산소 이온주입을 이용한 불휘발성 메모리 장치의 소자 분리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100221626B1 (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5902127A (en) | Methods for forming isolation trenches including doped silicon oxide | |
| US7902628B2 (en) | Semiconductor device with trench isolation structure | |
| US6074930A (en) | Method for forming a trench isolation structure comprising an interface treatment for trench liner and a subsequent annealing process | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| KR100251280B1 (ko) | 샐로우 트랜치 아이솔레이션 방법 | |
| US5686346A (en) | Method for enhancing field oxide thickness at field oxide perimeters | |
| US5733813A (en) | Method for forming planarized field isolation regions | |
| KR100379336B1 (ko) | 반도체 소자의 분리영역 제조방법 | |
| US6503802B2 (en) | Method of fabricating isolation structure for semiconductor device | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| EP0756319A2 (en) | Reduced stress isolation for SOI devices and a method for fabricating | |
| JPS61117850A (ja) | 集積回路装置のみぞ分離処理方法 | |
| US6727569B1 (en) | Method of making enhanced trench oxide with low temperature nitrogen integration | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| KR0140655B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR19980035763A (ko) | 반도체장치의 소자분리막 및 그의 형성방법 | |
| KR100336567B1 (ko) | 반도체장치의소자분리방법 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| KR100274978B1 (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| KR19980036132A (ko) | 격리막 형성 방법 | |
| KR20010001206A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4384269B2 (ja) | 半導体装置の素子分離方法 | |
| KR19990074005A (ko) | 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |