KR19980034803A - Lead frame with detachable die pad and semiconductor package using same - Google Patents

Lead frame with detachable die pad and semiconductor package using same Download PDF

Info

Publication number
KR19980034803A
KR19980034803A KR1019960052967A KR19960052967A KR19980034803A KR 19980034803 A KR19980034803 A KR 19980034803A KR 1019960052967 A KR1019960052967 A KR 1019960052967A KR 19960052967 A KR19960052967 A KR 19960052967A KR 19980034803 A KR19980034803 A KR 19980034803A
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor package
lead frame
separated
pads
Prior art date
Application number
KR1019960052967A
Other languages
Korean (ko)
Inventor
백중현
이태구
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960052967A priority Critical patent/KR19980034803A/en
Publication of KR19980034803A publication Critical patent/KR19980034803A/en

Links

Abstract

본 발명은 반도체 칩이 접착제로 접착 고정되는 리드 프레임의 다이 패드를 분리된 형상으로 형성하여 신뢰성이 향상된 반도체 패키지를 제공하는 것에 관한 것으로서, 복수 개의 본딩 패드들이 형성되어 있는 반도체 칩; 상기 반도체 칩이 접착제로 접착 고정되는 다이 패드가 단변 방향으로 2개 이상 분리되어 있는 분리형 다이 패드; 상기 본딩 패드들과 각기 대응되는 리드들; 상기 본딩 패드들과 리드들을 전기적으로 연결하는 본딩 와이어; 및 상기 반도체 칩을 포함하는 전기적 연결 부위를 봉지 하는 성형 수지; 를 포함하는 것을 특징으로 하는 분리형 다이 패드를 갖는 반도체 패키지를 제공하여 반도체 패키지의 신뢰성을 향상시키는데 있다.The present invention relates to providing a semiconductor package having improved reliability by forming a die pad of a lead frame in which a semiconductor chip is adhesively fixed by an adhesive, the semiconductor chip having a plurality of bonding pads formed thereon; A detachable die pad in which at least two die pads to which the semiconductor chip is adhesively fixed by an adhesive are separated in a short side direction; Leads respectively corresponding to the bonding pads; Bonding wires electrically connecting the bonding pads and leads; And a molding resin encapsulating an electrical connection portion including the semiconductor chip. It is to improve the reliability of the semiconductor package by providing a semiconductor package having a removable die pad comprising a.

Description

분리형 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 패키지Lead frame with detachable die pad and semiconductor package using same

본 발명은 리드 프레임 및 리드 프레임을 이용한 반도체 패키지에 관한 것으로서, 보다 상세하게는 반도체 칩이 접착제로 접착 고정되는 리드 프레임의 다이 패드가 분리된 형상으로 형성된 리드 프레임 및 이를 이용한 반도체 패지를 제공하는데 있다.The present invention relates to a lead frame and a semiconductor package using the lead frame, and more particularly, to a lead frame and a semiconductor package using the die pad of the lead frame in which the semiconductor chip is adhesively fixed by an adhesive. .

오늘날 반도체 산업에 있어서, 반도체 칩을 외부 환경으로부터 보호하고 외부 단자 및 전자 기기와의 전기적 연결 용이성 및 반도체 칩 동작시 기능에 대한 신뢰성을 확보하기 위한 목적으로 플라스틱(plastic) 계열의 에폭시 봉지 수지(EMC : epoxy molding compound)가 반도체 패키지 몸체로 사용되고 있다. 또한, 반도체 패키지에 대한 신뢰성을 확보하기 위한 목적으로 에폭시 봉지 수지를 사용한 플라스틱 반도체 패키지가 가정 넓게 사용되어지고 있다.In today's semiconductor industry, plastic-based epoxy encapsulation resins (EMCs) are used to protect semiconductor chips from the external environment, to facilitate electrical connection with external terminals and electronic devices, and to ensure reliability of functions during semiconductor chip operation. : epoxy molding compound is used as the semiconductor package body. In addition, a plastic semiconductor package using an epoxy encapsulating resin has been widely used at home for the purpose of securing reliability of the semiconductor package.

이와 같은 에폭시 봉지 수지를 이용한 일반적인 반도체 패키지를 도면을 참조하여 설명하기로 한다.A general semiconductor package using such an epoxy encapsulation resin will be described with reference to the drawings.

도 1은 종래 기술에 의한 일반적인 반도체 패키지를 나타내는 단면도이다.1 is a cross-sectional view showing a conventional semiconductor package according to the prior art.

도 2는 도 1의 반도체 패키지에 사용되고 있는 일반적인 리드 프레임을 나타내는 평면도이다.FIG. 2 is a plan view illustrating a general lead frame used in the semiconductor package of FIG. 1.

먼저, 도 1은 복수 개의 본딩 패드(12)가 형성되어 있는 반도체 칩(10)이 다이 패드(40) 상면에 접착제(20)로 접착 고정되어 있고, 그 본딩 패드(12) 측면에 복수 개의 리드(50)가 배열되어 있고, 그 리드들(50)과 본딩 패드들(12)은 와이어(30)로 전기적으로 연결되어 있는 모양을 나타내고 있다. 그리고, 반도체 칩(10)을 포함하는 전기적 연결 부분이 성형 수지(60)로 봉지 되어 있고, 그 성형 수지(60)는 플라스틱 계열의 에폭시 수지이다.First, FIG. 1 illustrates that a semiconductor chip 10 having a plurality of bonding pads 12 formed thereon is adhesively fixed to an upper surface of a die pad 40 with an adhesive 20, and a plurality of leads on the side of the bonding pad 12. 50 is arranged, and the leads 50 and the bonding pads 12 are electrically connected by wires 30. The electrical connection part including the semiconductor chip 10 is sealed with the molding resin 60, and the molding resin 60 is a plastic-based epoxy resin.

도 2는 반도체 칩이 접착 고정될 다이 패드(40)가 타이 바(42)에 의하여 가이드 레일(44)에 연결되어 있고, 그 다이 패드(40) 주변에는 복수 개의 리드(50)가 형성되어 있으며, 그 리드(50)을 가로질러 댐바(52)가 가이드 레일(44)과 연결되어 있고, 상기 가이드 레일(44), 타이 바(42), 다이 패드(40), 리드(50), 댐바(52)는 일체형으로 되어 리드 프레임(100)을 구성하고 있는 모양을 나타내고 있다. 이와 같은 리드 프레임(100)을 형성하는 방법으로는 에칭(etching)법 또는 스템핑(stamping)법 등으로 제작되며, 리드 프레임은 반도체 칩을 접착 고정하고 외부와 전기적 연결을 하기 위한 뼈대 역할을 하고 있다.In FIG. 2, the die pad 40 to which the semiconductor chip is adhesively fixed is connected to the guide rail 44 by a tie bar 42, and a plurality of leads 50 are formed around the die pad 40. The dam bar 52 is connected to the guide rail 44 across the lead 50, and the guide rail 44, the tie bar 42, the die pad 40, the lead 50, and the dam bar ( 52 shows an integrated structure of the lead frame 100. Such a method of forming the lead frame 100 is manufactured by an etching method or a stamping method, and the lead frame serves as a skeleton for fixing and fixing a semiconductor chip and making an electrical connection with the outside. have.

그러나, 상기 도 1과 도2에서 전술한 플라스틱 반도체 패키지는 조립후 신뢰성 확보를 위해 신뢰성 테스트 진행시 그 반도체 패키지 내의 열응력(thermal stress)에 의한 반도체 패키지의 구성 복합 물질간의 계면 박리 초래와 더불어 포화 수증기압에 의한 반도체 패키지의 균열(crack)이 발생할 우려가 있다. 신뢰성 테스트 진행에 따른 반도체 패키지의 균열 메커니즘(crack mechanism)을 단계적으로 살펴보면, 먼저 몰딩(molding) 공정에서 스트레스 프리(stress free) 상태인 약 175℃에서 반도체 칩이 성형 수지로 봉지 되고, 그 성형 수지로 봉지된 반도체 패키지는 다시 상온 상태(25℃)로 냉각되면서 반도체 패키지의 휨(warpage) 발생과 더불어 잔류 응력을 내포하게 된다.However, the plastic semiconductor package described above with reference to FIGS. 1 and 2 saturates together with the interfacial peeling between the constituent composite materials of the semiconductor package due to thermal stress in the semiconductor package during reliability test to ensure reliability after assembly. There is a fear that cracking of the semiconductor package occurs due to water vapor pressure. In the step-by-step crack mechanism of the semiconductor package according to the progress of the reliability test, the semiconductor chip is encapsulated with a molding resin at about 175 ° C. which is a stress-free state in the molding process, and the molding resin The semiconductor package encapsulated with is cooled to room temperature (25 ° C.) again to contain residual stresses along with warpage of the semiconductor package.

그리고 나서 열 사이클링(temperature cycling) 테스트 공정시 각 계면, 즉 에폭시 성형 수지와 리드 프레임, 접착제 및 반도체 칩의 각 계면간의 열팽창 계수 차이에 의한 계면 박리(delimitation)가 발생한다. 흡습(soak) 공정은 반도체 패키지를 약 85℃의 온도와 85%의 습도 분위기에서 강제적으로 반도체 패키지 내부에 수분을 흡수하도록 하는 공정이며, 이때 반도체 패키지 내부로 흡습된 수분이 리플로우 솔더링(reflow soldering) 조건인 약 240℃의 고온에 놓이게 된다. 그러면, 그 반도체 패키지 내에 존재하는 수분이 수증기압을 발생하여 전형적인 팝콘 크랙(pop-corn crack)을 유발하게 된다. 이는 반도체 패키지의 치명적인 불량을 불러일으키는 요인이 되고 있다.Then, during the thermal cycling test process, interface delimitation occurs due to the difference in coefficient of thermal expansion between each interface, that is, the epoxy molding resin and each interface of the lead frame, the adhesive, and the semiconductor chip. A soak process is a process of forcibly absorbing moisture into a semiconductor package at a temperature of about 85 ° C. and a humidity of 85%, where moisture absorbed into the semiconductor package is reflow soldering. ) Is set at a high temperature of about 240 ℃. The moisture present in the semiconductor package then generates water vapor pressure, causing a typical pop-corn crack. This causes a fatal defect of the semiconductor package.

따라서, 플라스틱 반도체 패키지에서의 크랙을 제거하기 위한 방법으로는 다이 패드 저면에 딤플(dimple) 형성하거나, 또는 다이 패드에 슬롯(slot)을 형성하는 방법 등 다이 패드 구조에 대한 설계의 최적화가 이루어지고 있었다. 그리고, 크랙을 방지하기 위한 또 다른 방법으로는 반도체 칩과 다이 패드간의 접착력 강화 그리고 성형 수지의 필러(filler) 형상 및 프렉슈얼 스트렝쓰(flexural strength)를 강화하여 반도체 패키지 내에 흡습도나 수분에 의한 수증기압에 견딜 수 있도록 하였다.Therefore, as a method for removing cracks in the plastic semiconductor package, the design of the die pad structure is optimized, such as a dimple formed on the bottom of the die pad or a slot formed on the die pad. there was. Another method for preventing cracks is to strengthen the adhesion between the semiconductor chip and the die pad, and to enhance the filler shape and the flexural strength of the molding resin, thereby increasing the water vapor pressure due to moisture absorption or moisture in the semiconductor package. To withstand.

그러나, 반도체 패키지의 크랙 발생을 완전히 제거하지 못하고 있으며, 공기 중의 수분이 반도체 패키지 내부로 침투하는 경로는 리드 프레임의 외부 리드와 성형 수지의 경계면을 통한 갭(gap)과 성형 수지의 각 표면을 통한 벌크(bulk) 형태로 수분이 침투한다.However, the crack generation of the semiconductor package is not completely eliminated, and a path through which moisture in the air penetrates into the semiconductor package is formed through a gap through the interface between the outer lead of the lead frame and the molding resin and through each surface of the molding resin. Water penetrates in bulk form.

수분 침투 방지를 위한 종래 기술로는, 리드 프레임의 표면에 니켈-어로이 층(nickle-alloy layer)을 형성하여 플라스틱 계열의 성형 수지와의 접착력을 증대하여 외부 리드와 성형 수지간의 갭을 통한 수분 침투 방지 기술 등이 사용되고 있다. 그러나, 이와 같은 기술도 완전하게 수분 침투를 방지하기 못하고 있으며, 니켈-어로이 층 형성 비용이 증가한다는 단점을 가지고 있다.In the prior art for preventing moisture infiltration, a nickel-alloy layer is formed on the surface of the lead frame to increase adhesion to the plastic-based molding resin, thereby infiltrating moisture through a gap between the external lead and the molding resin. Prevention techniques are used. However, such a technique does not completely prevent moisture penetration and has the disadvantage of increasing the cost of forming a nickel-alloy layer.

따라서, 본 발명의 목적은 상기 전술한 반도체 패키지의 칩과 다이 패드 경계면에서 발생하는 수증기압으로 인한 크랙 발생 및 리드 프레임의 도금으로 인한 비용 증가의 요인이 제거된 반도체 패키지를 제공하는데 있다.Accordingly, an object of the present invention is to provide a semiconductor package in which the factors of crack generation due to water vapor pressure generated at the chip and die pad interface of the semiconductor package described above and cost increase due to plating of the lead frame are removed.

도 1은 종래 기술에 의한 일반적인 반도체 패키지를 나타내는 단면도.1 is a cross-sectional view showing a conventional semiconductor package according to the prior art.

도 2는 도 1의 반도체 패키지에 사용되고 있는 일반적인 리드 프레임을 나타내는 평면도.FIG. 2 is a plan view illustrating a general lead frame used in the semiconductor package of FIG. 1. FIG.

도 3은 본 발명에 의한 분리형 다이 패드를 갖는 리드 프레임을 나타내는 평면도.3 is a plan view showing a lead frame having a detachable die pad according to the present invention;

도 4와 도 5는 본 발명에 의한 분리형 다이 패드를 갖는 리드 프레임을 나타내는 다른 예시 평면도.4 and 5 are another exemplary plan view showing a lead frame having a detachable die pad according to the present invention.

도 6은 본 발명에 의한 분리형 다이 패드를 갖는 리드 프레임에 반도체 칩이 접착된 모양을 나타내는 평면도.Fig. 6 is a plan view showing a semiconductor chip bonded to a lead frame having a detachable die pad according to the present invention.

도 7은 도 6의 반도체 칩이 접착된 리드 프레임을 성형 수지로 봉지하고 7-7선을 따라 자른 단면도.7 is a cross-sectional view taken along a line 7-7 and encapsulating the lead frame to which the semiconductor chip of FIG. 6 is bonded with a molding resin.

도면의 주요 부호에 대한 설명Description of the main symbols in the drawings

10 : 반도체 칩 12 : 본딩 패드10 semiconductor chip 12 bonding pad

20 : 접착제 30 : 와이어20: adhesive 30: wire

40, 240 : 다이 패드 42, 260 : 타이바40, 240: die pad 42, 260: tie bar

44, 210 : 가이드 레일 50, 250 : 리드44, 210: guide rail 50, 250: lead

52, 230 : 댐바 60 : 성형 수지52, 230: dam bar 60: molding resin

100, 200 : 리드 프레임 220 : 가이드 홀100, 200: lead frame 220: guide hole

270 : 요(凹)부 280 : 연결 바(connection bar)270: yaw portion 280: connection bar

상기 목적을 달성하기 위하여 가이드 레일 일 측에서 연장된 타이 바로 지지되는 다이 패드와, 상기 다이 패드 주변에 형성된 리드들과, 상기 리드들을 가로질러 형성되고 가이드 레일에 연결되어 있는 댐바가 일체로 형성된 반도체 패키지용 리드 프레임에 있어서, 상기 다이 패드가 단변 방향으로 2개 이상 분리되어 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 리드 프레임을 제공한다.In order to achieve the above object, a die pad which is supported by a tie bar extending from one side of the guide rail, leads formed around the die pad, and a dam bar formed across the leads and connected to the guide rail are integrally formed. In a lead frame for a package, a lead frame having a detachable die pad is provided, wherein two or more die pads are separated in a short side direction.

또한, 상기 다른 목적을 달성하기 위하여 복수 개의 본딩 패드들이 형성되어 있는 반도체 칩; 상기 반도체 칩이 접착제로 접착 고정되는 다이 패드가 단변 방향으로 2개 이상 분리되어 있는 분리형 다이 패드; 상기 본딩 패드들과 각기 대응되는 리드들; 상기 본딩 패드들과 리드들을 전기적으로 연결하는 본딩 와이어; 및 상기 반도체 칩을 포함하는 전기적 연결 부위를 봉지 하는 성형 수지; 를 포함하는 것을 특징으로 하는 분리형 다이 패드를 갖는 반도체 패키지를 제공한다.In addition, a semiconductor chip in which a plurality of bonding pads are formed to achieve the other object; A detachable die pad in which at least two die pads to which the semiconductor chip is adhesively fixed by an adhesive are separated in a short side direction; Leads respectively corresponding to the bonding pads; Bonding wires electrically connecting the bonding pads and leads; And a molding resin encapsulating an electrical connection portion including the semiconductor chip. It provides a semiconductor package having a detachable die pad comprising a.

이하, 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the drawings will be described in more detail the present invention.

도 3은 본 발명에 의한 분리형 다이 패드를 갖는 리드 프레임을 나타내는 평면도이다.3 is a plan view showing a lead frame having a detachable die pad according to the present invention.

도 4와 도 5는 본 발명에 의한 분리형 다이 패드를 갖는 리드 프레임을 나타내는 다른 예시 평면도이다.4 and 5 are another exemplary plan view showing a lead frame having a detachable die pad according to the present invention.

도 6은 본 발명에 의한 분리형 다이 패드를 갖는 리드 프레임에 반도체 칩이 접착된 모양을 나타내는 평면도이다.6 is a plan view showing a state in which a semiconductor chip is bonded to a lead frame having a detachable die pad according to the present invention.

도 7은 도 6의 반도체 칩이 접착된 리드 프레임을 성형 수지로 봉지하고 7-7선을 따라 자른 단면도이다.FIG. 7 is a cross-sectional view taken along a line 7-7 and encapsulating the lead frame to which the semiconductor chip of FIG. 6 is bonded with a molding resin.

먼저, 도 3은 반도체 칩이 접착될 다이 패드(240)가 단변으로 이분되어 형성되어 있고, 그 분리된 다이 패드(240)는 타이 바(260)로 가이드 레일(210)에 연결되어 지지되도록 되어 있는 모양을 나타내고 있다. 그리고, 그 다이 패드(240) 주변에는 복수 개의 리드(250)가 형성되어 있고, 그 리드들(250)을 가로질러 댐바(230)가 가이드 레일(210)에 연결되어 있으며, 가이드 레일(210)에 형성되어 있는 가이드 홀(220)은 리드 프레임(200)의 위치 조정을 하는데 쓰인다. 또한, 상기 가이드 레일(210), 다이 패드(240), 타이 바(260), 리드(250), 댐바(230) 등은 스탬핑하는 방법으로 일체형으로 형성되어 있다. 또한, 상기 분리된 다이 패드(240)는 양대 칭형 소정의 간격으로 형성되어 있고, 리드(250) 방향의 다이 패드(260) 부분에는 요(凹)부(270)가 형성되어 있다.First, FIG. 3 is formed by dividing a die pad 240 into a short side to be bonded to a semiconductor chip, and the separated die pad 240 is connected to the guide rail 210 by a tie bar 260 to be supported. It shows how it is. In addition, a plurality of leads 250 are formed around the die pad 240, the dam bar 230 is connected to the guide rail 210 across the leads 250, and the guide rail 210. The guide hole 220 formed at is used to adjust the position of the lead frame 200. In addition, the guide rail 210, the die pad 240, the tie bar 260, the lead 250, the dam bar 230, and the like are integrally formed by a stamping method. In addition, the separated die pads 240 are formed at both symmetrical predetermined intervals, and a recessed portion 270 is formed in a portion of the die pad 260 in the direction of the lead 250.

도 4는 상기 리드 프레임(200)과 동일하게 분리된 다이 패드(240)를 갖고 있으며, 단지 상기 다이 패드(240)의 오목하게 들어가 있는 요(凹)부분이 유선형(流線型)(275)으로 형성되어 있는 모양을 나타내고 있다.4 has a die pad 240 separated in the same way as the lead frame 200, and only a concave recessed portion of the die pad 240 is formed in a streamlined shape 275. As shown in FIG. It shows how it is done.

본 발명에 의한 리드 프레임(200)의 다이 패드부(240)가 단변 방향으로 분리되어 형성되어 있으며, 또한 리드(250) 방향에 있는 다이 패드(240) 면에 오목하게 들어간 요(凹)부(270)가 형성되어 있어 반도체 칩과의 접착 계면 면적을 줄일 수 있다. 이는 반도체 칩과 다이 패드의 접착 계면에서 발생하는 보이드(void) 등의 불량을 최소화 할 수 있고, 이러한 요부는 열응력에 의하여 다이 패드가 신축되는 힘의 방향을 분산할 수 있다.The die pad portion 240 of the lead frame 200 according to the present invention is formed by separating the die pad portion 240 in the short side direction and recessed into the die pad 240 surface in the lead 250 direction. 270 is formed to reduce the adhesion interface area with the semiconductor chip. This can minimize defects such as voids occurring at the bonding interface between the semiconductor chip and the die pad, and this recessed portion can disperse the direction in which the die pad is stretched due to thermal stress.

도 5는 전술한 다이 패드가 분리된 리드 프레임(200)에 연결 바(280)가 분리된 다이 패드(240)들을 서로 연결하고 있는 모양을 나타내고 있다. 이는 분리된 다이 패드(240)에 반도체 칩이 접착되었을 경우 그 반도체 칩의 지지 강도를 유지하기 위하여 설치한 것이다. 즉, 연결 바(280)는 분리된 다이 패드(240)의 요(凹)부(270)가 형성되어 있지 않은 면에 형성되고, 분리된 다이 패드간(240)을 연결하여 다이 패드의 처짐을 방지하는 역할을 한다.FIG. 5 illustrates a shape in which the die bar 240 in which the connection bar 280 is separated is connected to the lead frame 200 in which the above-described die pad is separated. This is provided in order to maintain the support strength of the semiconductor chip when the semiconductor chip is bonded to the separated die pad 240. That is, the connection bar 280 is formed on a surface where the yaw portion 270 of the separated die pad 240 is not formed, and the sag of the die pad is connected by connecting the separated die pads 240. It serves to prevent.

이와 같이 본 발명에 의한 분리된 다이 패드를 갖는 리드 프레임은 일반적인 리드 프레임 제작 방법인 스탬핑 하는 방법으로 형성할 수 있으며, 리드 프레임의 다이 패드가 분리된 간단한 형태로 제작할 수 있다.As described above, the lead frame having the separated die pad according to the present invention may be formed by a stamping method, which is a general lead frame manufacturing method, and may be manufactured in a simple form in which the die pad of the lead frame is separated.

도 6은 복수 개의 본딩 패드(12)가 형성되어 있는 반도체 칩(10)이 본 발명에 의한 분리된 다이 패드(240)를 갖는 리드 프레임(200)에 접착되고, 본딩 패드(12)와 각기 대응되는 복수 개의 리드(250)가 전기적으로 연결되어 있는 모양을 나타내고 있다. 그리고, 이후 반도체 패키지 조립 공정을 완료한 후 도 6의 7-7선을 따라 자른 도면인 도 7을 설명하면, 복수 개의 본딩 패드(12)가 형성되어 있는 반도체 칩(10)이 있고, 상기 반도체 칩(10)이 접착제(20)로 다이 패드가 단변 방향으로 분리되어 있는 분리형 다이 패드(240)에 접착되어 있는 모양을 나타내고 있다. 그리고, 상기 본딩 패드들(12)과 각기 대응되는 리드(250)가 본딩 와이어(30)에 의하여 전기적으로 연결되어 있고, 상기 반도체 칩(10)을 포함하는 전기적 연결 부위를 봉지 하는 성형 수지(60)가 형성되어 있는 반도체 패키지를 나타내고 있다.6 shows that a semiconductor chip 10 having a plurality of bonding pads 12 formed thereon is bonded to a lead frame 200 having separate die pads 240 according to the present invention, and corresponds to the bonding pads 12, respectively. A plurality of leads 250 are shown to be electrically connected. Subsequently, after the semiconductor package assembly process is completed, FIG. 7, which is a view taken along the line 7-7 of FIG. 6, has a semiconductor chip 10 in which a plurality of bonding pads 12 are formed. The chip | tip 10 has shown the shape which adhere | attached the detachable die pad 240 in which the die pad is isolate | separated in the short side direction with the adhesive agent 20. As shown in FIG. In addition, the molding pads 60 are electrically connected to each other by the bonding wires 30 and the leads 250 corresponding to the bonding pads 12 and encapsulate the electrical connection portions including the semiconductor chip 10. ) Is a semiconductor package.

이와 같이 분리된 다이 패드를 이용한 반도체 패키지는 분리된 다이 패드 사이로 성형 수지가 채워져 반도체 칩과 성형 수지간의 접합력을 증가 시켜서 크랙 발생을 억제할 수 있고, 다이 패드가 분리됨으로서 그 다이 패드 면적이 줄어들어 접착 계면을 줄일 수 있다.Thus, the semiconductor package using the separated die pad is filled with a molding resin between the separated die pad to increase the bonding force between the semiconductor chip and the molding resin to suppress the occurrence of cracks, the die pad is separated, the die pad area is reduced and adhesion The interface can be reduced.

그리고, 다이 패드의 리드들 방향에 요부 및 유선형을 형성하여 다이 패드 면적을 최소화 할 수 있다.The recess and the streamlined shape may be formed in the direction of the leads of the die pad to minimize the die pad area.

따라서 본 발명에 의한 분리형 다이 패드를 갖는 반도체 패키지는 다이 패드의 단변 길이 방향으로 2개의 분리된 다이 패드 외곽의 중심 부위를 오목한 요부 형상 또는 유선형으로 만들어 줌으로써, 다이 패드 면적 감소로 인하여 신뢰성 테스트 공정 진행시 수증기압이 발생하는 면적을 줄여 불량 발생을 억제할 수 있고, 반도체 패키지 장변 방향으로 분리된 다이 패드 틈 사이로 성형 수지가 채워져 반도체 칩과 성형 수지간의 접착력이 증대되어 팝콘 크랙 등의 불량 발생이 억제되는 이점이 있다.Therefore, the semiconductor package having the detachable die pad according to the present invention makes the central portions of two separate die pads in the short side length direction of the die pad in a concave recessed shape or streamline, thereby reducing the reliability of the die pad area. It is possible to suppress the occurrence of defects by reducing the area where water vapor pressure is generated, and the molding resin is filled between the die pad gaps separated in the long direction of the semiconductor package, thereby increasing the adhesive force between the semiconductor chip and the molding resin, thereby preventing the occurrence of defects such as popcorn cracks. There is an advantage.

Claims (10)

가이드 레일 일측에서 연장된 타이 바로 지지되는 다이 패드와, 상기 다이 패드 주변에 형성된 복수 개의 리드와, 상기 리드를 가로질러 형성되고 가이드 레일에 연결되어 있는 댐바가 일체로 형성된 반도체 패키지용 리드 프레임에 있어서,In the lead frame for a semiconductor package formed of a die pad which is supported by a tie bar extending from one side of the guide rail, a plurality of leads formed around the die pad, and a dam bar formed across the lead and connected to the guide rail , 상기 다이 패드가 단변 방향으로 2개 이상 분리되어 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 리드 프레임.2. A lead frame having a detachable die pad, wherein at least two die pads are separated in a short side direction. 제 1항에 있어서, 상기 분리된 다이 패드의 리드 방향 면이 오목하게 들어가 요(凹)부가 형성되어 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 리드 프레임.The lead frame having a detachable die pad according to claim 1, wherein a recessed surface of the separated die pad is recessed to form a recess. 제 1항에 있어서, 상기 분리된 다이 패드가 연결 바에 의하여 연결되어 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 리드 프레임.The lead frame according to claim 1, wherein the separated die pad is connected by a connecting bar. 제 2항에 있어서, 상기 분리된 다이 패드의 오목하게 들어가 있는 요(凹)부가 유선형을 이루고 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 리드 프레임.3. The lead frame having a separate die pad according to claim 2, wherein the recessed recessed portion of the separated die pad has a streamlined shape. 제 2항에 있어서, 상기 리드 방향면이 오목하게 들어가 있는 분리된 다이 패드가 연결 바에 의하여 연결되어 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 리드 프레임.3. The lead frame according to claim 2, wherein the separated die pads in which the lead direction surfaces are recessed are connected by connecting bars. 복수 개의 본딩 패드들이 형성되어 있는 반도체 칩;A semiconductor chip in which a plurality of bonding pads are formed; 상기 반도체 칩이 접착제로 접착 고정되는 다이 패드가 단변 방향으로 2개 이상 분리되어 있는 분리형 다이 패드;A detachable die pad in which at least two die pads to which the semiconductor chip is adhesively fixed by an adhesive are separated in a short side direction; 상기 본딩 패드들과 각기 대응되는 리드들;Leads respectively corresponding to the bonding pads; 상기 본딩 패드들과 리드들을 전기적으로 연결하는 본딩 와이어; 및Bonding wires electrically connecting the bonding pads and leads; And 상기 반도체 칩을 포함하는 전기적 연결 부위를 봉지 하는 성형 수지;A molding resin encapsulating an electrical connection portion including the semiconductor chip; 를 포함하는 것을 특징으로 하는 분리형 다이 패드를 갖는 반도체 패키지.A semiconductor package having a detachable die pad, characterized in that it comprises a. 제 6항에 있어서, 상기 분리된 다이 패드의 리드 방향면이 오목하게 들어가 요(凹)부가 형성되어 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 반도체 패키지.The semiconductor package with a detachable die pad according to claim 6, wherein a recessed surface of the separated die pad is recessed to form a recess. 제 6항에 있어서, 상기 분리된 다이 패드가 연결 바에 의하여 연결되어 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 반도체 패키지.7. The semiconductor package according to claim 6, wherein the separated die pads are connected by connection bars. 제 7항에 있어서, 상기 분리된 다이 패드의 오목하게 들어가 있는 요(凹)부가 유선형을 이루고 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 반도체 패키지.8. The semiconductor package according to claim 7, wherein the recessed recessed portions of the separated die pads are streamlined. 제 7항에 있어서, 상기 리드 방향면이 오목하게 들어가 있는 분리된 다이 패드가 연결 바에 의하여 연결되어 있는 것을 특징으로 하는 분리형 다이 패드를 갖는 반도체 패키지.8. The semiconductor package according to claim 7, wherein the separated die pads in which the lead direction surfaces are concave are connected by connecting bars.
KR1019960052967A 1996-11-08 1996-11-08 Lead frame with detachable die pad and semiconductor package using same KR19980034803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960052967A KR19980034803A (en) 1996-11-08 1996-11-08 Lead frame with detachable die pad and semiconductor package using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052967A KR19980034803A (en) 1996-11-08 1996-11-08 Lead frame with detachable die pad and semiconductor package using same

Publications (1)

Publication Number Publication Date
KR19980034803A true KR19980034803A (en) 1998-08-05

Family

ID=66519228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052967A KR19980034803A (en) 1996-11-08 1996-11-08 Lead frame with detachable die pad and semiconductor package using same

Country Status (1)

Country Link
KR (1) KR19980034803A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113842B1 (en) * 2005-02-24 2012-02-29 삼성테크윈 주식회사 Semiconductor chip package, and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113842B1 (en) * 2005-02-24 2012-02-29 삼성테크윈 주식회사 Semiconductor chip package, and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US5434105A (en) Process for attaching a lead frame to a heat sink using a glob-top encapsulation
JP5543086B2 (en) Semiconductor device and manufacturing method thereof
US6221695B1 (en) Method for fabricating a compression layer on the dead frame to reduce stress defects
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
KR100366111B1 (en) Structure of Resin Sealed Semiconductor Device
JP2001144230A (en) Semiconductor device and its manufacturing method
JP3226244B2 (en) Resin-sealed semiconductor device
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
KR19980034803A (en) Lead frame with detachable die pad and semiconductor package using same
JPH11307713A (en) Lead frame for semiconductor device
KR100766498B1 (en) Semiconductor package and method for manufacturing the same
KR100308899B1 (en) semiconductor package and method for fabricating the same
JPH06209071A (en) Resin sealed type semiconductor device and its manufacture
JPH1187572A (en) Resin sealed semiconductor device and production thereof
JP3218816B2 (en) Semiconductor device
KR100455698B1 (en) chip size package and its manufacturing method
KR19980034134A (en) Lead frame with separated die pads and semiconductor chip package using the same
KR960012635B1 (en) Method for fabricating the semiconductor package
JPH0779149B2 (en) Resin-sealed semiconductor device
KR0167388B1 (en) Semiconductor device
KR0169821B1 (en) Semiconductor chip package
KR200292411Y1 (en) Leadframe for Small Die Pad Package
KR100268922B1 (en) semiconductor package and method for fabricating the same
JP2771475B2 (en) Semiconductor device
KR20000043993A (en) Lead frame and semiconductor package manufactured by using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application