KR19980031224A - Dcs 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로 - Google Patents

Abstract

본 발명은 스위칭 기능을 하는 DCS(Digital Cross-connect System) 동기식 시스템에 있어서, STM-n 입력신호를 정합하는 다수의 동기식 신호별 정합 기능 모듈과, 정합된 신호를 회선 분배하는 스위치 모듈, 상기 기능별 모듈로 하나의 공통된 기준 프레임 동기 클럭을 공급하는 시스템 클럭 발생 모듈로 구성되어 하나의 기준 프레임 동기 클럭에 의해 데이터 프레임 정렬을 하는 동기식 전송 시스템에 관한 것으로서, 데이터 프레임의 정렬이 요구되는 DCS 동기식 전송시스템의 정합 기능 모듈과 스위치 기능 모듈간 데이터 접속에 있어서 정합 기능 모듈별로 임의로 발생되는 데이터 프레임의 지연차를, 간단한 구성으로 시스템 클럭 발생 모듈의 동일한 기준 프레임동기 클럭에 의하여 용이하게 정렬할 수 있다.

본 발명을 사용하면, 시스템 클럭 발생 모듈에서 각 기능 모듈별로 송/수신용의 프레임동기 클럭을 공급하지 않아도 된다는 장점이 있으며, 이로 인하여 시스템 클럭 발생 모듈의 제작을 쉽게 구성할 수 있고, 각 기능 모듈간의 접속 신호선의 수를 줄일 수 있어 전체 시스템의 설계를 용이하게 하고 제작 비용을 절감할 수 있다.

Description

DCS 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로.

본 발명은 스위칭 기능이 요구되는 DCS(Digital Cross-connect System) 동기식 시스템에서 하나의 기준 프레임 동기 클럭에 의해 데이터 프레임 정렬을 하기 위해 시간 지연차를 고려한 수신용 프레임 동기 클럭을 발생하는 것을 특징으로 하는 DCS 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로에 관한 것이다.

동기식 전송시스템의 신호처리가 대용량화 또는 고속화 되어감에 따라 모듈간의 신호 접속에 있어서도 고속의 처리가 요구되고, 이러한 접속 신호선의 수는 모듈의 크기와 콘넥터에 의하여 제한된다.

따라서, 전송 시스템의 성능 향상을 위해 모듈간의 접속 신호선의 수를 가능한 줄여야 하며, 회선 분배 시스템과 같은 집선 기능이 요구되는 시스템에서는 스위칭 기능을 위하여 기능 모듈간의 데이터 프레임의 정렬을 필수적으로 행하게 된다.

동기식 전송 시스템은 일반적으로 시스템 클럭 발생 모듈에서 공급하는 기준데이터 클럭 및 기준 프레임 클럭에 의하여 모듈간의 프레임 정렬 및 동기를 수행한다.

그러나, 시스템 클럭 발생 모듈에서 공급된 시스템의 기준 프레임 동기 클럭이 각 기능별 모듈들로 전송되면, 각 기능별 모듈들은 상기 기준 프레임 동기 클럭에 대해 서로 다른 신호 지연이 발생하게 되며, 이러한 경우 신호의 송/수신시 신호의 프레임 동기를 위하여 각 기능별 모듈에서는 서로 다른 위상의 송/수신용의 프레임 동기 클럭을 요구하게 되는데, 이러한 종래의 동기식 전송 시스템의 동작을 도 1을 참조하여 설명한다.

도 1은 종래의 모듈간 데이터 프레임 정렬에 관한 동기식 전송 시스템의 모듈 구성도이다.

도 1을 참조하면, 종래의 동기식 전송 시스템의 모듈은 서로 다른 STM-n 신호 정합기능을 수행하는 제1기능별 모듈(10)과, 스위칭 기능을 수행하는 제2기능별 모듈(20)과, 상기 기능별 모듈(10,20)의 송/수신용 프레임 동기 클럭을 발생시키는 시스템 클럭 발생 모듈(30)로 구성된다.

서로 다른 기능을 수행하는 상기 각 기능별 모듈(10,20)간의 가장 일반적인 접속 신호로는 각 기능별 모듈(10,20)로 입력되는 신호인 입력 데이터(11,21)와, 입력 데이터클럭(12,22)과, 입력 프레임동기 클럭(13,23)이 있고, 상기 시스템 클럭 발생 모듈(30)에서 발생되어 상기 제1기능별 모듈로 전송되는 제1기준 프레임 동기 클럭(31)과, 제1기준 데이터 클럭(32)과, 상기 시스템 클럭 발생 모듈(30)에서 발생되어 상기 제2기능별 모듈로 전송되는 제2기준 데이터 클럭(33)과, 제2기준 프레임동기 클럭(34)이 있다. 또한, 상기 각 기능별 모듈(10,20)에서 출력되는 신호로는 데이터(14,24)와, 데이터 클럭(15,25)과, 프레임 동기 클럭(16,26)이 있다.

이 경우 각 프레임 동기 클럭의 일반적인 기능은 데이터 프레임의 시작위치를 표시하고 이를 기준으로 하여 신호 데이터의 프레임 동기를 위한 것이다.

동기식 전송시스템에 있어서 상기 각 기능별 모듈(10,20)간의 데이터 프레임의 동기는 상기 시스템 클럭 발생 모듈(30)에서 발생되는 2kHz 또는 8kHz의 기준프레임 동기 클럭을(31,34) 상기 각 기능별 모듈(10,20)로 전송함으로서 이루어 진다.

각 기능모듈에서는 상기 시스템클럭 발생모듈(30)에서 공급된 기준 프레임 동기 클럭(31,34)을 기준으로 하여 데이터 프레임을 정렬하고, 또한 이를 기준으로 데이터 프레임의 새로운 시작점을 표시하여 수신 기능 모듈로 전송한다.

이 때, 각 기능별 모듈(10,20)의 내부동작으로 인하여 각 기능별 모듈(10,20)의 입력 데이터 프레임은 상기 시스템 클럭 발생 모듈(30)에서 전송된 프레임 동기 클럭에 대하여 서로 다른 지연차를 가지고 입력되고, 데이터를 상호 접속하는 각 기능별 모듈(10,20)의 내부에서는 프레임 동기 클럭에서 지연된 시간을 파악하여 지연차에 따라 송수신을 위한 기능 모듈내의 프레임동기 클럭(16,26)을 발생시켜 모듈간의 동기를 획득한다.

이러한 기능을 구현하기 위한 종래의 방법은 두가지가 있는데 다음과 같다.

종래의 모듈간 데이터 프레임 정렬을 위한 클럭 동기 방법 1은 도 1의 상기 시스템 클럭 발생 모듈(30)에서 지연시간 만큼의 클럭을 보상하여 상기 제1기능별 모듈(10)과, 상기 제2기능별 모듈(20)에 각기 다른 송/수신용 기준 프레임 동기 클럭(31,34)을 제공하는 방법이다.

또 다른 프레임 동기 방법, 즉 종래의 모듈간 데이터 프레임 정렬을 위한 클럭 동기 방법 2는 도 1의 상기 시스템 클럭 발생 모듈(30)에서 각 모듈로 제공하는 제1기준 프레임 동기 클럭(31)과 제2기준 프레임 동기 클럭(34)의 펄스 변화폭을 지연 시간에 따라 변화시켜 공급하고, 상기 제1기능별 모듈(10)과, 상기 제2기능별 모듈(20)에서 송신 및 수신용 프레임동기 클럭을 기준 프레임동기 클럭(31,34)의 변환점에서 추출하는 방법이 사용되고 있다.

이와 같은 종래의 데이터 프레임 정렬을 위한 클럭 동기 방법을 도 1, 도 2 및 도 3을 참조하여 설명한다.

도 2는 종래의 모듈간 데이터 프레임 정렬을 위한 클럭 동기 방법 1의 클럭 구성도이고, 도 3은 종래의 모듈간 데이터 프레임 정렬을 위한 클럭 동기 방법 2의 클럭 구성도이다.

도 1 및 도 2를 참조하면, 도 1의 상기 시스템클럭 발생모듈(30)에서 상기 제1기능별 모듈(10) 및 제2기능별 모듈(20)에 접속되는 기준 프레임동기 클럭(31,34)은 신호 지연차를 고려한 송신과 수신용의 2개의 프레임동기 클럭이 공급된다.

도 2의 (a)는 데이터 프레임과 동기되어 기능 모듈간에 접속되는 도 1의 입력 데이터 클럭(12,22) 및 도 1의 시스템클럭 발생모듈(30)에서 발생되어 도 1의 제1기능별 모듈(10) 및 도 1의 제2기능별 모듈(20)으로 공급되는 도 1의 제1기준 데이터 클럭(32)과, 제2기준 데이터클럭(33)이다.

도 2의 (b)는 도 1의 시스템 클럭 발생 모듈(30)에서 동일한 위상으로 발생된 도 1의 제1기준 프레임 동기클럭(31)과 제2기준 프레임동기 클럭(34)에 의하여 도 1의 제1기능별 모듈(10)과 제2기능별 모듈(20)에서 생성되는 송신용 프레임 동기 클럭이다.

도 2의 (c)는 도 1의 제1기능별 모듈(10)에서 데이터 수신시 프레임 정렬을 위한 수신용 프레임 동기 클럭으로, 상기 도 2의 송신 프레임 동기 클럭(a)를 기준으로 하여 지연된 시간차를 고려한 시점에서 존재한다.

도 2의 (d)는 도 1의 제2기능별 모듈(20)에서 데이터 프레임을 수신할 때 프레임 동기를 위한 수신 프레임동기 클럭이며, 상기 클럭(b)은 제1기능별 모듈(10)에서 지연차 시간을 고려하여 존재한다.

도 3은 도 2의 신호구조와 유사성을 가지고 있으나 각 기능 모듈로 송신과 수신용의 프레임 동기 클럭을 공급하지 않고 하나의 프레임 동기클럭을 공급한다.

도 1 및 도 3을 참조하면, 도 3의 (a)는 데이터 프레임과 동기되어 기능 모듈에 접속되는 도 1의 입력 데이터 클럭(12,22) 및 도 1의 시스템 클럭 발생 모듈(30)에서 발생되는 제1, 제2기준 데이터클럭(32,33)을 나타낸다.

도 3의 (b)는 도 1의 시스템 클럭 발생 모듈(30)에서 도 1의 제1기능별 모듈(10)로 제공되는 제1기준 프레임 동기 클럭(31)이며, 도 3의 (c)는 도 1의 제2기능별 모듈(20)로 제공되는 제2기준 프레임 동기 클럭(34)을 표시하는 것으로서 각 기능별 모듈마다 펄스 변화폭이 다르게 공급된다.

송/수신용의 프레임 동기 클럭은 공급된 도 3의 기준 프레임동기 클럭((b),(c))의 신호 주기의 변환점(rising and polling)에서 도 3의 기준 데이터클럭(a)의 한주기 동안 프레임 동기 클럭을 발생시킨다. 따라서 한 주기동안 발생되는 프레임 동기 클럭은 2개이며, 하나는 송신용으로 사용하고 다른 하나는 수신용으로 사용한다.

도 3의 (d)는 상기 설명과 같이 발생된 제1기능별 모듈의 송/수신용 프레임 동기 클럭이며, 좌측의 클럭이 도 1의 제1기능별 모듈(10)에서 제1기준 프레임 동기 클럭(31) 즉, 도 3의 (b)을 수신하여 생성한 송신용 프레임 동기 클럭으로, 기준 프레임 동기 클럭(b)의 하향 변환점(polling point)에서 발생하고, 우측의 클럭이 도 1의 제1기능별 모듈(10)의 수신용 프레임 동기 클럭으로 도 1의 제2기능별 모듈(20)에서의 지연차 시간을 고려하여 기준 프레임 동기 클럭(b)의 상향변환점(rising point)에서 발생한다. 이 때, 도 1의 제1기능별 모듈(10)로 제공되는 기준 프레임동기 클럭의 상향변환점은 제2기능별 모듈(20)에서의 지연차 시간을 고려하여야 한다.

도 3의 (e)는 제2기능별 모듈의 송/수신용 프레임 동기 클럭이며, 좌측의 클럭이 도 1의 제2기능별 모듈(20)에서 제2기준 프레임 동기 클럭(34) 즉, 도 3의 (c)를 수신하여 생성한 송신용 프레임 동기 클럭으로, 기준 프레임 동기 클럭(c)의 하향변환점(polling point)에서 발생하고, 우측의 클럭이 도 1의 제2기능별 모듈(20)의 수신용 프레임 동기 클럭으로 도 1의 제1기능별 모듈(20)에서의 지연차 시간을 고려하여 기준 프레임 동기 클럭(b)의 상향변환점(rising point)에서 발생한다.

앞에서 설명한 데이터 프레임 정렬을 위한 프레임동기 클럭의 동기를 위한 종래 방법들에 있어서 문제점을 살펴보면, 종래의 프레임 동기 클럭의 동기 방법 1은 시스템 클럭 발생 모듈에서 각 기능 모듈간에 송/수신용으로 두개의 프레임 동기 클럭이 요구되고(예:제1기능별 모듈은 송신용 프레임 동기 클럭으로 도 2의 (b)가 요구되고, 수신용 프레임 동기 클럭으로 도 2의 (c)가 요구되며, 또한, 제2기능별 모듈은 송신용 프레임 동기 클럭으로 도 2의 (b)가 요구되고, 수신용 프레임 동기 클럭으로 도 2의 (d)가 요구된다.), 다른 기능을 수행하는 각자의 기능모듈에 있어서도 각 기능 모듈내의 신호처리 주기 지연차가 서로 다르기 때문에 시스템 클럭 발생 모듈에서 공급되는 수신용 프레임동기 클럭의 시작점이 기능 모듈별로 다르게 제공되어야 한다는 단점이 있다.

이 보다 진보된 프레임 정렬 방법인 종래의 프레임 동기 클럭의 동기 방법 2는 수신하는 모듈에서 데이터클럭의 변환점을 이용하여 송/수신용 프레임 클럭을 추출하는 방법으로서, 시스템 클럭 발생 모듈과 각 기능 모듈별로 송/수신용 프레임 클럭을 따로 공급하는 단점을 해결하였다(예:제1기능별 모듈인 경우 송/수신용 프레임 클럭으로 도 3의 (d)가 요구되고, 제2기능별 모듈인 경우 송/수신용 프레임 클럭으로 도 3의 (e)가 요구된다.)

그러나, 신호의 처리에 의하여 기능 모듈에 따라 달라지는 신호의 지연차를 보상하기 위해서는 시스템 클럭 발생 모듈에서 모듈에 맞게 다른 펄스 변화폭의 프레임동기 클럭(도 3의 (b) 및 도 3의 (c))을 공급시켜야 하는 단점이 있다.

이러한 문제는 시스템 클럭 발생 모듈의 구성을 복잡하게 하고 기능 모듈간의 접속 신호의 수를 증가시키게 되므로, 전송 시스템의 성능을 떨어뜨리는 결과를 초래한다.

따라서 본 발명은 스위칭을 위하여 데이터 프레임의 정렬이 요구되는 DCS(Digital Cross-connect System) 동기식 시스템에서 상기와 같은 단점을 해결하기 위한 것으로 데이터 프레임의 정렬이 요구되는 데이터 프레임의 지연차를 간단한 구성으로 용이하게 수정하여 시스템 클럭 발생 모듈에서 각 기능 모듈별로 송/수신용의 프레임 동기 클럭을 공급하지 않고서 시스템 클럭 발생 모듈의 제작을 쉽게 구성할 수 있고, 각 기능 모듈간의 접속 신호선의 수를 줄임으로써 전체 시스템의 설계를 용이하게 하고 제작 비용을 절감하는데 그 목적이 있다.

도 1은 종래의 모듈간 데이터 프레임 정렬에 관한 동기식 전송 시스템의 모듈 구성도이고,

도 2는 종래의 모듈간 데이터 프레임 정렬을 위한 클럭 동기 방법 1의 클럭 구성도이고,

도 3은 종래의 모듈간 데이터 프레임 정렬을 위한 클럭 동기 방법 2의 클럭 구성도이고,

도 4는 본 발명의 실시예에 따른 모듈간 데이터 프레임 정렬에 관한 동기식 전송 시스템의 모듈 구성도이고,

도 5는 본 발명의 실시예에 따른 모듈간 데이터 프레임 정렬을 위한 클럭 동기 방법의 클럭 구성도이고,

도 6은 본 발명의 실시예에 따른 DCS 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로도이다.

상기 목적을 달성하기 위해 본 발명에서 제공되는 DCS 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로는 시스템 클럭 발생 모듈에서 생성된 기준 프레임 동기 클럭을 로드 신호로 동작하는 16진 카운터와, 상기 16진 카운터의 출력 신호 Q0~Q3을 입력으로 하는 제1NOR 게이트와, 상기 16진 카운터의 출력 신호 Q4~Q7을 입력으로 하는 제2NOR 게이트와, 상기 16진 카운터의 출력 신호 Q8~Q11을 입력으로 하는 제3NOR 게이트와, 상기 16진 카운터의 출력 신호 Q12~Q15을 입력으로 하는 제4NOR 게이트와, 상기 제1, 제2, 제3 제4NOR 게이트의 출력을 입력으로 하는 AND게이트와, 상기 AND 게이트의 출력과 상기 시스템 클럭 발생 모듈에서 생성된 기준 프레임 동기 클럭을 입력으로 동작하는 D 플립플롭으로 구성되고, 시간 지연차를 고려하여 수신용 프레임 동기 클럭을 발생하는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

도 4는 본 발명의 실시예에 따른 모듈간 데이터 프레임 정렬에 관한 동기식 전송 시스템의 모듈 구성도이고, 도 5는 본 발명의 실시예에 따른 모듈간 데이터 프레임 정렬을 위한 클럭 동기 방법의 클럭 구성도이다.

도 4를 참조하면, 본 발명의 수신용 프레임 동기 클럭 발생 회로를 포함하는 DCS 동기식 시스템은 시간 지연차를 고려하여 수신용 프레임 동기 클럭을 발생하는 수신용 프레임 동기 클럭 발생 회로(400,500)를 포함하는 기능별 모듈(100,200)과, 상기 기능별 모듈(100,200)로 하나의 공통된 기준 프레임 동기 클럭을 공급하는 시스템 클럭 발생 모듈(300)로 구성된다.

본 발명에서 제공하는 모듈간의 프레임 클럭 동기 방법을 도 4 및 도 5를 참조하여 설명한다.

도 5의 (a)는 종래의 방법과 마찬가지로 데이터 프레임과 동기되어 도 4의 각 기능별 모듈(100,200)로 접속되는 데이터클럭(120,220) 및 시스템 클럭 발생 모듈(300)에서 발생되는 기준 데이터 클럭(320,330)이며, 도 5의 (b)는 도 4의 시스템 클럭 발생 모듈(300)에서 제1기능별 모듈(100)과 제2기능별 모듈(200)으로 공급하는 기준 프레임동기 클럭(310)으로서 각기 다른 기능별 모듈로 동일한 클럭이 전송된다.

도 5의 (c)는 도 4의 각 기능별 모듈(100,200)에서 도 4의 기준 프레임동기 클럭(310), 즉 도 5의 (b)를 수신하여 생성한 각 기능 모듈의 송신용 프레임 동기 클럭을 나타낸다.

도 5의 (d)는 도 4의 수신용 프레임 동기 클럭을 발생하는 수신용 프레임 동기 클럭 발생회로(400)에 의하여 생성된 도 4의 제1기능별 모듈(100)의 수신용 프레임 동기 클럭이며, 도 5의 (e)는 도 4의 수신용 프레임 동기 클럭을 발생하는 수신용 프레임 동기 클럭 발생회로(500)에 의하여 생성된 도 4의 제2기능별 모듈(200)의 수신용 프레임동기 클럭이다.

이 때, 도 5의 (d)와 (e)는 도 4의 각 기능별 모듈(100,200)에서 시간 지연차를 가지고 수신용 프레임 동기 클럭 발생 회로(400,500)에서 생성된 것이다.

도 6은 본 발명의 실시예에 따른 DCS 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로도이다.

도 6은 도 4의 각 기능별 모듈(100,200)의 기준 프레임 동기 클럭이 2kHz이고, 수신용 프레임 동기 클럭을 발생시키는 입력 데이터 클럭 및 기준 데이터 클럭이 20kHz인 경우에 구성된 회로이다.

도 6을 참조하면, 도 4의 수신용 프레임 동기 클럭 발생 회로(400,500)는 도 4의 시스템 클럭 발생 모듈(300)에서 생성된 기준 프레임 동기 클럭을 로드 신호로 동작하는 16진 카운터(61)와, 상기 16진 카운터(61)의 출력 신호 Q0~Q3을 입력으로 하는 제1NOR 게이트(62)와, 상기 16진 카운터(61)의 출력 신호 Q4~Q7을 입력으로 하는 제2NOR 게이트(63)와, 상기 16진 카운터(61)의 출력 신호 Q8~Q11을 입력으로 하는 제3NOR 게이트(64)와, 상기 16진 카운터(61)의 출력 신호 Q12~Q15를 입력으로 하는 제4NOR 게이트(65)와, 상기 제1, 제2, 제3 제4NOR 게이트(62,63,64,65)의 출력을 입력으로 하는 AND 게이트(66)와, 상기 AND 게이트(66)의 출력과 도 4의 시스템 클럭 발생 모듈(300)에서 생성된 기준 프레임 동기 클럭을 입력으로 동작하는 D 플립플롭(67)으로 구성되어, 시간 지연차를 고려한 수신용 프레임 동기 클럭을 발생하는 것을 특징으로 한다.

도 6의 동작에 대하여 시스템 클럭 발생부의 기준 프레임 동기 클럭과 입력 프레임동기 클럭과의 시간적인 지연차가 총 9주기인 경우를 예로서 살펴보면, load 신호로 동작하는 프레임 동기 클럭에 의하여 상기 16진 카운터(61)가 Reset된후, 카운터는 기준 데이터클럭에 의하여 순차적으로 카운팅 된다.

이 때, 상기 제1NOR게이트(62)는 Q0~Q3을 수신하므로, 카운터 분주 주기는 24-1=15가 되어 15주기까지의 시간차가 발생하는 경우에 게이트 출력신호가 1이 되도록 하는 기능을 수행한다. 상기 제2NOR게이트(63)는 Q4~Q7을 수신하므로, 카운터 분주 주기는 27-1=255가 되어 255주기까지의 시간차가 발생하는 경우에 게이트 출력신호가 1이 되게 한다. 나머지 제3, 제4NOR 게이트(64,65)도 같은 개념으로 시간차가 발생하는 경우에 NOR게이트 출력신호가 1이 되게 한다.

따라서 8주기의 지연차가 발생하는 경우는 2³=8이므로, 상기 16진 카운터(61) 출력의 Q3 신호가 1인 경우만을 1이 되도록 하려면 상기 제1NOR게이트1(62)에서 Q3 신호의 입력을 반전 시키면 된다. 이때 상기 제1NOR게이트(62)에서 Q3 신호가 반전되어 상기 제1NOR게이트(62)의 입력에 0인 신호가 발생하는 기간은 기준 데이터 클럭의 수 주기 동안 일 수 있지만, 상기 제1NOR게이트(62)의 다른 입력신호들(Q0,Q1,Q2)이 1이 되므로 출력에 1이 되는 순간은 Q0, Q1, Q2, Q3 신호가 0, 0, 0, 1이므로 기준 데이터 클럭의 1주기 동안만 존재하게 된다.

이때 상기 제2, 제3, 제4NOR 게이트(63,64,65)는 모든 카운터의 출력신호(Q4-Q15)의 상태가 0이므로 출력이 1인 상태로서, 상기 AND 게이트(66)의 출력은 상기 제1NOR게이트(62)의 출력이 1이 되는 8주기의 지연차가 발생하는 경우에만 1이 되게 한다.

결국 도 4의 시스템 클럭 발생 모듈(300)에서 발생한 2kHz의 프레임동기 클럭에 의하여 상기 16진 카운터(61)가 Reset된 후 기준 데이터 클럭에 의하여 카운팅 되고, 다시 2kHz의 프레임동기 클럭이 발생되어 상기 16진 카운터(61)가 Reset된다.

이 때, 2kHz의 프레임 동기 클럭이 2¹⁶크기의 카운팅 동안에 발생하면 각 카운팅 조건은 기준 데이터클럭의 한 주기 만큼 유일하게 존재하게 된다.

도 6의 회로에서 상기 D-플립플롭(67)은 상기 AND게이트(66)동작의 지연을 없애기 위하여 사용한 것으로 기준 데이터클럭에 의하여 상기 AND 게이트(66)의 출력을 래치하며, 이 래치 기능에 의하여 기준 데이터클럭에 대하여 한주기의 신호가 더 지연되게 된다.

따라서 도 6의 회로동작은 기준 프레임 동기 클럭과 입력되는 데이터 프레임 사시에 신호 지연차가 9주기인 신호의 접속시 수신 모듈에서 기준 데이터 클럭에 동기된 형태로 프레임 정렬을 위한 수신용 프레임동기 클럭을 발생 시킨다.

만약 지연차가 18주기 발생한다면, 수신용 프레임동기 클럭을 발생하기 위하여 도 6의 회로에서 NOR 게이트의 입력이 17주기가 되는 곳을 반전시키면 된다.

따라서 2⁴=16인 Q4 신호인 2⁰=1인 Q0 신호를 반전시키면 프레임동기 클럭을 동기 시킬 수 있게 된다.

시스템에서 각 기능모듈간의 신호 지연차는 임의로 발생할 수 있으며, 이 경우 본 발명의 실시예에 따른 회로에서는 프레임 정렬을 위한 프레임동기 클럭의 발생을 9주기의 지연차 발생시와 동일한 개념으로, 임의로 발생된 지연차를 고려하여 16진 카운터의 출력신호 Q0~Q15를 NOR 게이트 입력 전에 반전시켜 동기된 수신용 프레임 동기 클럭을 발생 시킬 수 있도록 하였다.

이 때, 도 6의 수신용 프레임 동기 클럭 발생 회로의 구성에서 제1, 제2, 제3, 제4NOR 게이트는 이와 동일한 기능을 수행하는 다른 논리 연산자의 조합으로 대치될 수 있다.

상기와 같이 본 발명의 DCS 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로를 사용하면, 서로 다른 STM-n 신호를 정합하여, 데이터 프레임의 정렬이 요구되는 동기식 전송시스템의 기능모듈간 데이터 접속에 있어서 정합 모듈별로 임의로 발생되는 데이터 프레임의 지연차를 간단한 구성으로 용이하게 수정할 수 있으며, 시스템 클럭 발생 모듈에서 각 기능 모듈별로 송/수신용의 프레임동기 클럭을 공급하지 않아도 된다는 장점이 있다.

또한 이로 인하여 시스템 클럭 발생 모듈의 구성을 단순하게 할 수 있으며, 각 기능 모듈간의 접속 신호선의 수를 줄일 수 있어 전체 시스템의 설계를 용이하게 하고 제작 비용을 절감할 수 있다.

Claims (2)

1. 스위칭 기능을 수행하는 DCS 동기식 시스템에 있어서,

   시스템 클럭 발생 모듈에서 생성된 기준 프레임 동기 클럭을 로드 신호로 동작하는 16진 카운터와;

   상기 16진 카운터의 출력 신호 Q0~Q3을 입력으로 하는 제1NOR 게이트와;

   상기 16진 카운터의 출력 신호 Q4~Q7을 입력으로 하는 제2NOR 게이트와;

   상기 16진 카운터의 출력 신호 Q8~Q11을 입력으로 하는 제3NOR 게이트와;

   상기 16진 카운터의 출력 신호 Q12~Q15를 입력으로 하는 제4NOR 게이트와;

   상기 제1, 제2, 제3 제4NOR 게이트의 출력을 입력으로 하는 AND게이트와;

   상기 AND 게이트의 출력과 상기 시스템 클럭 발생 모듈에서 생성된 기준 프레임 동기 클럭을 입력으로 동작하는 D 플립플롭으로 구성되고,

   시간 지연차를 고려하여 수신용 프레임 동기 클럭을 발생하는 것을 특징으로 하는 DCS 동기식 시스템에서의 수신용 프레임 동기 클럭 발생 회로.
2. 제1항에 있어서,

   상기 제1, 제2, 제3, 제4NOR 게이트와 동일한 기능을 수행하는 다른 논리 연산자의 조합으로 대치될 수 있는 것을 특징으로 하는 DCS 동기식 시스템에서의 수신용 프레임 동기 클럭 발생회로.