KR19980026473A - 반도체 메모리 소자 및 그 패키징 방법 - Google Patents

반도체 메모리 소자 및 그 패키징 방법 Download PDF

Info

Publication number
KR19980026473A
KR19980026473A KR1019960044911A KR19960044911A KR19980026473A KR 19980026473 A KR19980026473 A KR 19980026473A KR 1019960044911 A KR1019960044911 A KR 1019960044911A KR 19960044911 A KR19960044911 A KR 19960044911A KR 19980026473 A KR19980026473 A KR 19980026473A
Authority
KR
South Korea
Prior art keywords
memory
signal lines
memory device
signal line
semiconductor memory
Prior art date
Application number
KR1019960044911A
Other languages
English (en)
Inventor
윤지섭
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960044911A priority Critical patent/KR19980026473A/ko
Publication of KR19980026473A publication Critical patent/KR19980026473A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 소자를 시스템에 사용할 때 메모리의 용량을 2배의 용량으로 사용할 수 있도록 반도체 메모리 소자의 패키징 기술을 적용한 반도체 메모리 소자의 패키징 방법에 관한 것으로, 본 발명에 따른 반도체 메모리 소자의 패키징 방법은, 서로 구분될 수 있는 신호선들을 갖는 복수개의 메모리 소자 각각의 상기 신호선중 서로 동일한 기능을 갖는 상기 신호선 끼리 병렬로 접속시키는 것을 특징으로 하며, 이와 같은 본 발명의 방법에 의하면, 메모리 용량을 2배로 증대시키고, PCB 아트웍시 설계의 간소화 및 PCB의 소형화를 꾀할 수 있는 효과가 있다.

Description

반도체 메모리 소자 및 그 패키징 방법
본 발명은 반도체 메모리 소자 및 그 패키징 방법에 관한 것으로, 더 상세하게는 반도체 메모리 소자를 시스템에 사용할 때 메모리의 용량을 2배로 증대시켜 사용할 수 있는 반도체 메모리 소자 및 그 패키징 방법에 관한 것이다.
일반적으로 시스템에서 메모리는 뱅크(bank) 개념으로 설계되기 때문에 메모리 반도체 소자의(Column Address strobes),(Write Enable),(Output Enable),(Memory Address), DATA 신호선등이 같은선으로 연결되며 단지(Row Address Strobes) 신호선만 구별되게 연결된다.
이와 같은 상황에서 PCB(Printed Circuit Board) 아트웍(artwork) 설계시 메모리의 증가에 따라 공유되는 신호선을 계속 연결해야 하며, PCB에 점유하는 공간이 커지는 결과를 초래하여, 소형화라는 측면에서 부적합함을 볼 수 있다.
도 1은 종래의 신호선들이 연결된 메모리 뱅크를 나타내는 개략적인 구성도이다.
도시된 바와 같이 뱅크0과 뱅크1은 각각,,,및의 입력신호선과 DATA의 출력신호선 등이 연결되어 입력신호에 따라 데이터가 출력되게 설계된다. 시스템(예를 들어 퍼스널 컴퓨터)에서 메모리부를 설계할 때는 MA 신호의 한계로 많은 양의 메모리를 직접 제어하지 못하고, 뱅크 개념으로 구분하여 적은 수의 MA 신호로 많은 양의 메모리를 제어할 수 있게 되어 있다. 그러므로 시스템 설계시에 2개의 뱅크의 메모리로 메모리부를 설계한다면 각각의 메모리에 같은 신호선 등이 동일하게 연결되고, 단지신호선만 다르게 연결되는 차이점만 있게 된다. 이렇게 됨으로써 메모리 용량의 한계성은 그대로 남게 되고, PCB 아트웍시 설계의 복잡함 및 제한된 공간성에 제약을 받게 되는 문제점이 남게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 메모리 용량을 2배로 증대시키고, PCB 아트웍시 설계의 간소화 및 PCB의 소형화를 꾀할 수 있는 반도체 메모리 소자 및 그 패키징 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 신호선들이 연결된 메모리 뱅크를 나타내는 개략적인 구성도이다.
도 2는 본 발명의 제1실시예를 나타내 보인 것으로서, 2개의 메모리 칩을 패키징하여 하나의 메모리 소자로 구성한 상태도이다.
도 3은 본 발명의 제2실시예를 나타내 보인 것으로서, 2개의 메모리 셀의 배치 및 접속관계를 나타내 보인 개략적인 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1..제1메모리 칩(chip)2..제2메모리 칩
3..메모리 소자4..메모리 셀(cell)
5..보호물질7..0 신호선
8..1 신호선9..PCB
상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리 소자의 패키징 방법은, 서로 구분될 수 있는 신호선들을 갖는 다수의 메모리 소자 각각의 상기 신호선들중 상기 메모리 소자 각각의 로 어드레스 스트로브 신호선을 전기적으로 분리해서 와이어 본딩하는 단계; 상기 신호선들중 상기 로 어드레스 스트로브 신호선을 제외하고 동일한 기능을 갖는 신호선끼리 전기적으로 결합해서 와이어 본딩하는 단계; 및 상기 구조체를 전체적으로 패키징하는 단계를 포함하여 된 것을 특징으로 한다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리 소자는, 스택형으로 배치된 복수개의 메모리 칩을 구비하며, 상기 복수개의 메모리 칩 에서의 동일한 기능을 갖는 신호선끼리 함께 결합하고, 전기적으로 분리되어야 하는 신호선은 분리하여 구성되는 점에 특징이 있다.
이상과 같은 본 발명에 의하면, 상기 메모리 소자는 집적화된 메모리 칩(chip) 또는 메모리 셀(cell)인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 도 2는 본 발명의 제1실시예를 나타내 보인 것으로서, 2개의 메모리 칩을 패키징하여 하나의 메모리 소자로 구성한 상태도이다.
도시된 바와 같이, 2개의 메모리 칩(1, 2)의 각각의 입력신호선,,및와 출력신호선 DATA 신호선은 서로 동일한 신호선끼리 병렬로 연결되고, 제1메모리 칩(1)의0 신호선과 제2메모리 칩(2)의1 신호선은 따로 독립되게 분리되어 하나의 메모리 소자(3)로 패키징 된다. 이와 같은 구조에서 제1메모리 칩(1)과 제2메모리 칩(2)을 각각 뱅크0, 뱅크1이라 할 때, 입력신호들은 뱅크를 달리하여 메모리를 억세스하는 것과는 달리0 신호선과1 신호선을 제외한,,및신호선은 동일하게 연결되어 있어 각각의 신호선에 신호를 인가하면 종래의 메모리 용량의 2배의 메모리 용량으로 DATA 신호선에 데이터를 출력하게 된다.
또한 동일한 기능의 신호선을 공통으로 병렬 연결함으로써 신호선이 짧아져 PCB 아트웍시 간소화를 꾀할 수 있을 뿐만 아니라 2개의 메모리 칩을 하나의 패키지로 구조화 함으로써 PCB 아트웍시 메모리 칩이 차지되는 점유 공간이 절약될 수 있다.
마찬가지로, 도 3은 본 발명의 제2실시예를 나타내 보인 것으로서, 2개의 메모리 칩의 배치 및 접속관계를 나타내 보인 개략적인 단면도이다.
도 3에 도시된 바와 같이 2개의 메모리 칩(4)은 스택형으로 배치되고, 2개의 메모리 칩(4) 사이에는 메모리 칩 상호간의 간섭을 방지하고, 노이즈(noise)에 의한 간섭으로부터 메모리 칩의 동작을 보호하기 위한 보호물질(5)이 삽입된다. 또한 메모리 칩 각각의 신호선은 동일한 기능의 신호선(6)끼리 연결되어 PCB(9)에 솔더링(soldering) 된다. 이때, 각 칩의0 신호선(7)과1 신호선(8)은 분리되어 각각 기능에 맞게 PCB(9)에 솔더링된다. 이로써, 두 개의 칩은 최소한의 공간을 차지하며 PCB(9)에 솔더링되는 것이다. 여기서, 본 실시예에서는0 신호선(7)을 PCB(9)의 비아홀(via hole)(10)을 통하여 PCB(9) 하면에 솔더링하고,1 신호선(8)을 PCB(9)의 상면에 솔더링함으로써 두 신호선을 전기적으로 분리할 수 있다.
이와 같은 도 2와 도 3의 패키징된 메모리 소자는 결국 반도체 메모리 소자의 설계 입장에서 보면 종래 사용중인 메모리 소자를 가지고 패키징 방법의 변경으로 2배의 용량을 실현할 수 있으며 시스템 설계에 있어서는 PCB 아트웍 설계의 간소화 및 PCB 소형화를 이룰 수 있다.
이상에서 살펴본 바와 같이 본 발명에 따른 반도체 메모리 소자의 패키징 방법은 2개의 메모리 소자의 구분될 수 있는 입력 신호선들과 출력 신호선들중 각각 동일한 기능을 갖는 신호선 끼리 병렬로 연결시켜 패키징 시킴으로써, 메모리 용량을 2배로 증대시키고, PCB 아트웍시 설계의 간소화 및 메모리 소자의 PCB의 점유공간을 줄여 PCB의 소형화를 꾀할 수 있는 효과가 있다.

Claims (5)

  1. 서로 구분될 수 있는 신호선들을 갖는 다수의 메모리 소자 각각의 상기 신호선들중 상기 메모리 소자 각각의 로 어드레스 스트로브 신호선을 전기적으로 분리해서 와이어 본딩하는 단계;
    상기 신호선들중 상기 로 어드레스 스트로브 신호선을 제외하고 동일한 기능을 갖는 신호선끼리 전기적으로 결합해서 와이어 본딩하는 단계; 및
    상기 구조체를 전체적으로 패키징하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 패키징 방법.
  2. 제1항에 있어서, 상기 메모리 소자는 집적화된 메모리 칩을 사용하는 것을 특징으로 하는 반도체 메모리 소자의 패키징 방법.
  3. 스택형으로 배치된 다수개의 메모리 칩을 구비하며, 상기 다수개의 메모리칩에서의 동일한 기능을 갖는 신호선끼리 함께 결합하고, 전기적으로 분리되어야 하는 신호선은 분리하여 구성된 것을 특징으로 하는 반도체 메모리 소자.
  4. 제 3항에 있어서, 상기 다수개의 메모리 칩 사이에는 메모리 칩 상호간의 간섭을 방지하고, 노이즈에 의한 간섭으로부터 각 메모리 칩의 동작을 보호하기 위한 소정의 보호물질이 개재되어 있는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제 3항에 있어서, 상기 전기적으로 분리되어야 하는 신호선은 로 어드레스 스트로브 신호선인 것을 특징으로 하는 반도체 메모리 소자.
KR1019960044911A 1996-10-09 1996-10-09 반도체 메모리 소자 및 그 패키징 방법 KR19980026473A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044911A KR19980026473A (ko) 1996-10-09 1996-10-09 반도체 메모리 소자 및 그 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044911A KR19980026473A (ko) 1996-10-09 1996-10-09 반도체 메모리 소자 및 그 패키징 방법

Publications (1)

Publication Number Publication Date
KR19980026473A true KR19980026473A (ko) 1998-07-15

Family

ID=66325996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044911A KR19980026473A (ko) 1996-10-09 1996-10-09 반도체 메모리 소자 및 그 패키징 방법

Country Status (1)

Country Link
KR (1) KR19980026473A (ko)

Similar Documents

Publication Publication Date Title
US4884237A (en) Stacked double density memory module using industry standard memory chips
US4956694A (en) Integrated circuit chip stacking
EP0430458B1 (en) Semiconductor chip packages and modules formed of stacks of such packages
US5396102A (en) Semiconductor device
US5995379A (en) Stacked module and substrate therefore
US5780925A (en) Lead frame package for electronic devices
KR0120921B1 (ko) 반도체 장치
US6542393B1 (en) Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
US6313998B1 (en) Circuit board assembly having a three dimensional array of integrated circuit packages
US20020088633A1 (en) Multi-chip memory devices, modules and control methods including independent control of memory chips
JP3062391B2 (ja) 半導体メモリモジュール装置
US6242285B1 (en) Stacked package of semiconductor package units via direct connection between leads and stacking method therefor
JPH11168150A (ja) 半導体集積回路装置
US10679956B2 (en) Semiconductor memory chip, semiconductor memory package, and electronic system using the same
US5338981A (en) Semiconductor device having a decoding circuit for selection chips
KR100276213B1 (ko) 반도체칩의 적층패키지
KR19980026473A (ko) 반도체 메모리 소자 및 그 패키징 방법
JPH1174449A (ja) メモリモジュール
EP0220460B1 (en) Stacked module using standard integrated circuit chips
JPH0529534A (ja) メモリモジユール
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
JP2515755B2 (ja) 半導体装置
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
KR20010028576A (ko) 데이터라인의 전환을 이용한 메모리ｉｃ의 적층패키지
KR20000021618A (ko) 스택 메모리

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination