KR19980025513A - 텅스텐 실리사이드 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 도핑된 비정질 실리콘과 텅스텐 실리사이드를 이용한 배선 구조를 형성한 후 비정질 실리콘과 텅스텐 실리사이드 구조의 배선층의 저항을 낮추기 위해 진행하는 어닐링 공정시 텅스텐 실리사이드 측면 부위에 팽창하여 튀어나온 폴리사이드 혹은 텅스텐 실리사이드 성질의 물질을 오존 가스와 무수 HF 가스의 혼합 케미컬을 이용한 세정 공정을 용이하게 제거하는 기술이다.

Description

텅스텐 실리사이드 형성방법

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 도핑된 비정질 실리콘과 텅스텐 실리사이드 적층 구조의 배선을 형성하고, 어닐링 공정시 상기 텅스텐 실리사이드 측면으로 팽창되는 팽창 부위를 선택적으로 제거할 수 있도록 하는 텅스텐 실리사이드 형성방법에 관한 것이다.

반도체 소자에서 비저항이 비교적 큰 실리콘을 도전 배선으로 사용하는 경우는 저항이 증대되어 소자의 동작 속도가 저하되고, 소비전력이 증대되는 문제가 있으므로 일반적으로 실리콘의 표면에 실리사이드를 형성하여 비저항을 최소화하는 방법이 널리 이용되고 있다.

종래의 도핑된 비정질 실리콘과 텅스텐 실리사이드를 이용한 배선구조 형성시 배선층이 어닐링 공정후 나타나는 텅스텐 실리사이드의 측벽 부위가 팽창되어 이웃하는 배선과 전기적으로 단락되거나 후속공정의 진행을 어렵게 할 뿐만 아니라 배선 구조가 변형되는 현상등이 나타나고 있다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 실리콘과 텅스텐 실리사이드 적층구조의 배선을 어닐링한 다음, 텅스텐 실리사이드, 실리콘 및 열산화막과 식각선택비를 갖는 오존가스와 무수 HF 가스의 혼합 케미컬을 이용하여 배선층의 측벽으로 팽창된 부위를 선택적으로 식각하는 텅스텐 실리사이드 형성방법을 제공하는데 그 목적이 있다.

도 1 내지 도 4는 본 발명의 실시예에 의해 실리콘과 텅스텐 실리사이드 적층 구조의 배선을 형성하고, 어닐링 공정을 실시한 다음, 세정공정으로 상기 텅스텐 실리사이드 측면으로 팽창된 팽창 부위를 제거한 것을 도시한 단면도이다.

*도면의 주요 부분에 대한 부호의 설명*

1:반도체기판 2:필드산화막

3:게이트 산화막 4:실리콘

5:텅스텐 실리사이드6:팽창 부위

상기한 목적을 달성하기 위한 본 발명은 반도체 제조 공정에 있어서, 반도체 기판 상부에 실리콘과 텅스텐 실리사이드 적층 구조의 배선을 형성하는 단계와,

상기 배선의 특성을 개선하고 패터닝시 받는 플라즈마 데미지를 회복시키기 위하여 어닐링 공정을 진행하는 단계와,

상기 어닐링 공정시 상기 배선의 텅스텐 실리사이드의 측면이 산화되면서 발생되는 팽창 부위를 오존 가스와 무수 HF 가스의 혼합 케미컬을 이용한 세정 공정으로 제거하는 단계를 포함하는 것이다.

본 발명은 반도체 기판에 게이트 산화막을 성장시킨 후, 포스핀(P)이 도핑된 비정질 실리콘을 500Å으로 증착하고 그위에 텅스텐 실리사이드(WSi₂)를 수백 Å으로 증착한 뒤, 패터닝함으로써 워드라인 배선 구조를 형성하는 방법에 있어서, 비정질 실리콘과 텅스텐 실리사이드 구조의 배선층의 저항을 낮추기 위해 진행하는 어닐링 공정시 텅스텐 실리사이드 측면 부위에 팽창하여 튀어나온 폴리사이드 혹은 텅스텐 실리사이드 성질의 물질을 오존 가스와 무수 HF 가스의 혼합 케미컬을 이용한 세정 공정으로 용이하게 제거할수가 있다.

이하, 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.

도 1 내지 도 4는 본 발명의 실시예에 의해 게이트를 실리콘 상부면에 텅스텐 실리사이드를 형성하고 세정공정으로 측벽으로 팽창된 부분을 식각한 것을 도시한 단면도이다.

도 1은 반도체 기판(1)에 소자분리기능을 하는 필드 산화막(2)을 형성한 다음, 게이트 산화막(3)을 성장시키고, 그위에 포스핀이 도핑된 비정질 실리콘(4)을 500Å의 두께로 증착한 뒤 연이어 비정질 실리콘(4)위의 자연산화막을 제거하는 세정공정을 진행하고 텅스텐 실리사이드(5)를 수백 Å의 두께로 증착한 단면도이다.

도 2는 상기 텅스텐 실리사이드(5)와 비정질 실리콘(4)을 게이트 마스크를 이용한 플라즈마 건식 식각으로 워드라인 배선 구조를 갖도록 패터닝한 단면도이다.

도 3은 상기 워드라인 배선은 배선으로써의 특성을 개선하기 위해, 그리고 패터닝시 받는 플라즈마 데미지를 회복시키기 위하여 어닐링 공정을 진행하는데 여기서 도핑된 비정질 실리콘은 어닐링공정시 표면이 산화되면서 팽창되는 정도가 약한데 반하여 텅스텐 실리사이드 부분은 어닐링시 산화 반응을 거치면서 측면에 팽창 부위(6)가 발생됨을 도시한다.

상기 팽창 부위(6)는 텅스텐과 실리콘 혹은 텅스텐, 실리콘, 산화 등이 혼합된 물질(WSixOy)로 알려져 있으며, 이러한 팽창 부위(6)는 후속 공정의 진행을 어력베ㅎ 라 뿐만 아니라 팽창이 심할 경우 배선 구조가 변형되는 등의 문제점을 유발한다.

도 4는 패터닝후 어닐링 공정시 발생되는 배선 측면의 팽창 부위(6)를 오존 가스와 무수 HF 가스의 혼합 케미컬을 이용하여 제거한 단면도이다.

상기 팽창 부위(6)는 텅스텐 실리사이드(WSix) 및 텅스텐, 실리콘, 산소 등이 혼합된 물질(WSixOy)로 이들이 산소와 반응할 수 있는 능력은 실리콘에 비하여 최소한 같거나 더 빠르게 산화되는 것으로 알려져 있다. 따라서 팽창 부위(6)는 빠르게 식각되고, 비정질 실리콘(4)과 게이트 산화막(3)은 거의 식각되지 않거나 소량 정도만 식각되는 식각선택비를 이용한다. 즉, 오존 가스의 산화 능력과 오존 가스에의해 형성된 산화막을 혼합 케미컬의 무수 HF 가스로 팽창 부위(6)만 제거할 수 있다.

이미 알려진 대로 텅스텐이 혼재된 실리콘은 실리콘에 비하여 산화 속도가 빠르기 때문에 산화막 형성과 연이은 식각 반응이 연속적으로 빠르게 일어나 팽창 부위만이 선택식각이 일어난다. 또한 오존에 의해 형성된 산화막은 어닐링시 성장한 실리콘 측면의 산화막인 게이트 산화막보다 느슨한 구조를 갖고 있어 무수 HF 가스에 의한 식각이 빠른 반면 실리콘 측면의 산화막이나 게이트 산화막은 견고한 산화막 특성을 갖고 있어 초순수 증기의 유입이 없는 본 발명에서는 거의 식각이 일어나지 않는다.

참고로, 본 발명에서 진행하는 혼합 케미컬은 오존 가스 3 lpm, 무수 HF 가스 150sccm의 플로우 비로 10초 동안 유입하였을때 실리콘 및 열산화막은 거의 식각되지 않는 반면 텅스텐이 혼재된 실리콘은 100-200Å 정도의 두께가 식각됨으로써 도 4와 같은 배선 구조를 얻을 수 있다.

상기한 본 발명에 의하면 실리콘 상부에 텅스텐 실리사이드를 형성한후 어닐링 공정에서 텅스텐 실리사이드의 측면에 발생되는 팽창 부위를 게이트 산화막과는 식각 선택비를 갖는 오존 가스와 무수 HF 가스의 혼합 케미컬을 이용한 세정 공정을 진행함으로써 팽창 부위를 쉽게 제거할 수 있다.

Claims (4)

1. 반도체 소자 제조방법에 있어서,

   반도체기판 상부에 실리콘과 텅스텐 실리사이드의 적층 구조를 갖는 배선을 형성하는 단계와,

   상기 배선의 특성을 개선하고 패터닝시 받은 플라즈마 데미지를 회복시키기 위하여 어닐링 공정을 진행하는 단계와,

   상기 어닐링 공정시 상기 배선의 텅스텐 실리사이드의 측면이 산화되면서 발생되는 팽창 부위를 오존 가스와 무수 HF 가스의 혼합 케미컬을 이용한 세정 공정을 제거하는 단계를 포함하는 텅스텐 실리사이드 형성 방법.
2. 상기 청구항 1에 있어서, 상기 혼합 케미컬은 오존 가스 1-5lpm, 무수 HF 가스 100-200sccm의 플로우 비로 5-20초 동안 유입하는 것을 특징으로하는 텅스텐 실리사이드 형성 방법.
3. 상기 청구항 1에 있어서, 상기 팽창 부위는 텅스텐 실리사이드(WSix) 및 텅스텐, 실리콘, 산소 등이 혼합된 물질(WSixOy)로 이루어진 것을 특징으로 하는 텅스텐 실리사이드 형성 방법.
4. 상기 청구항 1에 있어서, 상기 반도체 기판 상부에 형성되는 실리콘 포스핀(P)이 도핑된 비정질 실리콘인 것을 특징으로 하는 텅스텐 실리사이드 형성 방법.