KR19980024523A - 평균 신호 값 측정 및 저장 회로 - Google Patents

Abstract

평균 신호 값을 측정하고 저장하기 위한 회로에 있어서, 중첩된 dc전압 성분이 식별되어 실제 신호에서 감산된다. 이러한 목적을 위하여, 저역 통과 필터(5) 이외에, 전송 응답을 최적화시키고 에러를 최소화하는 전역 통과 필터(4)가 신호 처리 수단에서 사용된다.

Description

평균 신호 값 측정 및 저장 회로

본 발명은 dc 전압 성분을 사용하여 중첩된 데이터 신호를 측정하고 계산하기 위한 회로에 관한 것으로서, 신호 입력단과, 차례로 필터를 포함하고 상기 신호의 일부를 전송하는 신호 처리 수단을 포함하여, 상기 신호 입력단으로부터의 원 신호와 상기 신호 처리 수단에서 전송된 신호의 일부와 비교하고 상기 데이터 신호를 측정하기 위한 계산 수단을 더 포함한다.

오프셋(offset) 전압, 공차(tolerances) 등에 기인하여, dc 전압은 종종 신호에 중첩된다. 신호 열의 소자들의 작업 범위를 최대로 사용하는 것을 가능하게 하기 위하여, 예를 들어 dc전압 성분을 측정하게 계속하여 감산시킴으로써, 이러한 dc전압을 보상하는 것이 필요하다. 또한 통약성으로 언급된 dc전압 성분은 일반적으로 저역 통과 필터링을 통해 측정된다. 이러한 회로의 필요의 일예가 TDMA(Time Division Multiple Access) 시스템에서의 동기(synchronization)이다. 이러한 시스템에 의해 의도되는 것은 시분할 다중 방식에서의 다중 액세스이다. 전송 열에 있어서의 비이상적 특성에 기인하여, 부가적인 직류 성분이 최적의 전송 질을 획득하기 위하여 보상되어야 하는 수신기의 출력에서 발생된다. 일반적인 데이터 전송에 있어서, 직류 전압 성분 또는 특별하게 낮은 주파수 성분이 고려될 수 있기 때문에, 상기 직류 전압 성분은 측정되어 어떠한 직류 성분도 포함하지 않는 프리앰블내에 저장되어야 한다.

공시된 회로에 있어서, 직류 전압 성분은 저역 통과 필터에 의해 측정된다. 이에 따라 반비례하는 필터의 한계 주파수와 시상수를 고려하여 속도와 정확도 사이에서의 절충안이 형성된다. 이에 따라 시스템이 동기되지 않았기 때문에, 특히 문제되는 것은 필터링부터 저장까지에서 전환이 발생하는 전환점이다. 정확도를 희생시켜 가능한 한 빠르게 저장하기 위해서 전환될 수 있거나 프리앰블에서 일반적인 데이터까지의 전송을 기다릴 수 있다. 일반적인 선형 필터의 사용이 주어진다면, 전환은 상당한 지연 이후에 인식될 수 있기 때문에, 후자는 한정된 정확도로만 발생될 수 있다. 이러한 경우, 평균 처리는 또한 데이터의 일부에 걸쳐 발생하나, 이것들의 평균 값은 제로일 필요는 없다. 프리앰블 끝의 인식과 저장하기 위한 전환이 발생이 늦어질수록, 더 많은 결함의 평균처리는 아주 불완전해지게 된다. 공시된 해결 법에 있어서, 상기 지연은 현재의 신호에서가 아니라 지연된 신호에서의 평균처리에 의해 해결된다. 간단한 RC 소자가 이것을 위하여 사용된다. 이러한 필터들의 점프 응답은 항상 단조로운 특성, 즉 프리앰블 끝 이후에 상기 신호는 규칙적으로 하나의 방향으로 이탈되므로, 어떤 조건하에서는 상당한 유지 에러가 발생된다. 이러한 에러들은 고차 필터에서는 더 작으나 완전히 사라지지는 않는다.

본 발명의 주된 목적은 특별히 정확하고 신뢰성 있는 방식으로 평균 신호 값을 측정하고 저장할 수 있는 상술한 유형의 회로를 제공하는 것이다.

도 1은 본 발명에 따른 기본 회로의 블록도.

도 2는 본 발명의 전역 통과/저역 통과 필터에 관한 일실시예의 블럭도

도 3은 종래의 회로와 비교된 본 발명에 따른 회로의 전송 응답 그래프

*도면의 주요부분에 대한 부호의 설명*

2 : 버퍼 증폭기 3 : 비교기

4 : 전역 통과 필터 5 : 저역 통과 필터

6 : 추종 유지 회로 7 : 스위칭 수단

8, 11~13, 21~23 : 저항 14 : 증폭기

10, 15, 16, 25, 26, 30 : 캐패시터

17, 27 : 전기적 접속

이러한 목적은 신호 처리 수단이 전역 통과 필터를 포함하고, 상기 필터와 전역 통과 필터가 시간상에서의 특정 점에서의 전송 응답이 제로가 되도록 서로 매칭되는 방식으로 달성된다.

다르게 설명하면, 소정의 차단점에서 전역 통과 필터를 부가하므로써 유지 에러(hold error)가 제로가 되는 식으로 상기 전송 응답이 최적화될 수 있다는 것을 의미한다.

상기 전역 통과 필터는 모든 주파수를 전송하며, 위상 천이에 영향을 미친다. 상기 필터와 신호 처리 수단의 다른 소자들은 진폭 응답과 위상 응답이 서로 완전히 결합된 경우에서의 최소의 위상 시스템으로 언급되는 것들이다. 시스템 이론의 의미에 있어서, 안정된 시스템은 전역 통과 필터와 상기 최소의 위상 시스템의 직렬 연결에 기인하여 유도된다.

기본적으로, 신호 처리 수단의 필터는 고역 통과 필터인 것과 같은 회로를 구성하는 것은 가능하다. 그러나, 저역 통과 필터를 사용하는 것이 신호 처리 수단내에서 선호되므로, 계산 수단에서는 신호 처리 수단에 의해 측정된 신호가 입력신호에서 감산될 수 있다. 또한 신호 처리 수단은 바람직하게 식별된 직류 전압 성분이 저장될 추종 유지 회로(track and hold circuit)를 포함한다. 상기 추종 유지 회로는 기본적으로 표본 및 유지 회로(sample and hold circuit)와 유사하다. 상기 전역 통과 필터는 신호 처리 수단 내의 다른 소자들에 직렬로 연결된다.

게다가, 입력되는 신호가 증폭되도록 하는 버퍼 증폭기가 바람직하게 신호 입력단에 제공된다. 바람직하게 상기 계산 수단은 신호 보상이 특히 수월하게 수행될 수 있게 하는 비교기를 포함한다.

본 발명의 바람직한 실시예에 있어서, 요구되는 위상 반전이 이미 자동적으로 발생하고 인버터에 의해 더 이상의 어떠한 오프셋 전압도 부가적인 발생되지 않으므로, 전역 통과 필터는 대칭적으로 구성된다. 특히 간단한 방식으로, 상기 전역 통과 필터와 저역 통과 필터는 본질적으로 캐패시터와 저항으로 구성된다. 상기 전역 통과 필터는 서로 병렬로 연결된 저항과 상기 저항들에 교차되어 연결된 두 개의 캐패시터를 포함한다.

본 발명의 개선에 있어서, 어떠한 부가적인 단자 또는 외부의 부품이 요구되지 않기 때문에 특히, 전역 통과 필터와 저역 통과 필터, 또는 심지어 전체 최로는 칩상에 집적되어 배열된다. 바람직하게, 집적된 부품들의 큰 공차는 종종, 칩 제조시 또는 전체 시스템을 평형(balancing)시킬 때 구현되는 평형을 필요로 하기 때문에, 평형 수단이 제공된다.

본 발명의 기술은 도면과 연관된 상세한 설명을 통해 보다 잘 이해할 수 있을 것이다. 특히 개략적 표현이 아래에 제시된다.

도 1은 본 발명의 회로에 관한 블록도를 도시한다. 비교기(3)의 양의 입력단에 직접 연결된 버퍼 증폭기(2)는 신호 입력단(1)에 배치된다. 상기 버퍼 증폭기(2)에 이어, 병렬의 전기적 접속이 상기 비교기(3) 음의 입력단으로 분기된다. 직렬로 연결된 전역 통과 필터(4)와, 저역 통과 필터(4) 및 추종 유지 회로(6)로 구성된 신호 처리 수단이 이러한 접속내에 배치된다. 상기 추종 유지 회로(6)는 스위칭 수단(7)과 이에 직렬로 연결된 저항(8)과 증폭기(9)를 포함한다. 접지에 연결된 캐패시터(10)가 상기 저항(8)과 증폭기(9)의 사이에 놓인다.

도2는 본 발명의 전역 통과/저역 통과 블록의 모범적인 실시예를 도시하다. 이것은 두 개의 병렬 전기적 접속(17,27)으로 분배될 수 있는 대칭적 회로로 구현된다. 상기 저항(11,12 및 13)과 증폭기(14)가 상기 전기적 접속(17)내에 직렬로 배치된다. 상기 전기적 접속(17)에 연결되고, 저항(12,13) 사이에서의 캐패시터(16)를 통한 궤환이 다음의 증폭기(14)로 이어진다. 상기 전기적 접속(27)은 저항(21,22 및 23)과 증폭기(24) 및 캐패서터(26)를 사용하여 유사하게 구성된다. 저항(11,12) 사이에서, 캐패시터(15)를 통한 전기적 접속이 상기의 저항(21)에 연결된 전기적 접속(27)에 제공된다. 상기 캐패시터(25)가 좌우대칭적, 소위 교차적으로 제공된다. 상기 전기적 접속(17,27)의 연결을 위한 캐패시터(30)가 또한 상기의 증폭기(14,24)에 제공된다. 저항(11,12,21 및 22)과 캐패시터(15,25)는 전역 통과 필터를 형성하는 반면에 다른 소자들은 저역 통과 필터를 구현한다.

도 3은 종래의 회로와 비교된 본 발명의 회로의 전송 응답을 도식적으로 도시한다. 시간은 X축에 전압은 Y축에 대입된다. 원칙-조절된 지연이 평균 처리를 위해 요구된다. 예를들어 이러한 것은 2 비트에 해당하며, 도면상의 X 축의 규준화된 점(33)에서 가정된다. 규준화된 곡선(31)을 갖는 종래 회로의 전송 응답은 단조로운 특성을 갖기 때문에, 필연적인 지연 이후, 곡선(31)은 0과 다르므로, 원칙-조절된 에러가 파생된다.

이와 비교하여, 본 발명의 회로에서의 전역 통과 필터의 사용은 완전히 다른 전송 응답이 획득되는 것을 허용하며, 이는 도면의 32로 인용된다. 상기 본 발명의 회로에서의 전송 응답은 초기 위상에서 음의 전압 값을 나타내며, 짧은 시간 이후, 제로-축 교차를 지나서 진행한다. 상기 응답 함수가 제로 점을 지날 때, 전환이 수행되는 방식으로 상기 시스템은 조정되고, 시간의 이러한 점에서 식별된 dc 전압 성분은 상기 추종 유지 회로내에 저장되고, 실제 신호로부터 감산된다.

신호 처리 수단내에 저역 통과 필터(5) 뿐만 아니라, 전송 응답을 최적화시키고 에러를 최소화하는 전역 통과 필터(4)를 사용하여, 중첩된 dc전압 성분을 식별하고, 실제 신호에서 감산하므로써, 유지 에러의 발생을 억제할 수 있다.

이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.

Claims (11)

1. 신호 입력단(1)과, 필터(4)를 포함하고 데이터 신호의 일부를 전송하는 신호 처리 수단과, 상기 신호 입력단(1)의 원신호를 상기 신호 처리 수단에서 전송된 상기 신호의 일부와 비교하고 데이터 신호를 측정하는 계산 수단을 포함하여, dc 전압 성분이 중첩된 데이터 신호를 측정하고 계산하기 위한 회로에 있어서,

   상기 신호 처리 수단이 전역 통과 필터(4)를 포함하며,

   상기 필터와 상기 전역 통과 필터(4)는 서로 매칭되어 전송 응답이 시간상의 특정 점에서 제로가 되는 것을 특징으로 하는 회로.
2. 제 1 항에 있어서, 상기 신호 처리 수단은 저역 통과 필터(5)를 포함하는 것을 특징으로 하는 회로.
3. 제 1 항 또는 제 2 항에 있어서, 상기 신호 처리 수단은 추종 유지 회로(6)를 포함하는 것을 특징으로 하는 회로.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 저역 통과 필터(5)와 상기 추종 유지 회로(6)는 최소 위상 시스템으로 설계된 것을 특징으로 하는 회로.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 신호 입력단(1)에 버퍼 증폭기(3)가 제공된 것을 특징으로 하는 회로.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 계산 수단은 비교기(3)를 포함하는 것을 특징으로 하는 회로.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 전역 통과 필터(4)와 상기 저역 통과 필터(5)는 대칭적으로 구성된 것을 특징으로 하는 회로.
8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 전역 통과 필터(4)와 상기 저역 통과 필터(5)는 캐패시터와 저항들로 구성된 것을 특징으로 하는 회로.
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 전역 통과 필터(4)는 서로 병렬로 연결된 저항(11,12,21,22)과 상기 저항(11,21)에 교차하여 연결된 두 개의 캐패시터(15,25)로 구성된 것을 특징으로 하는 회로.
10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 회로와 특히 상기 전역 통과 필터(4) 및 상기 저역 통과 필터(6)는 전자 모듈 상에 집적되는 것을 특징으로 하는 회로.
11. 제 1 항 내지 제 10 항중 어느 한 항에 있어서, 평형 수단이 제공되는 것을 특징으로 하는 회로.