KR19980023888A - 튜닝 포인트 제어장치 및 튜닝 포인트 제어 기능을 갖는 동조회로 - Google Patents

튜닝 포인트 제어장치 및 튜닝 포인트 제어 기능을 갖는 동조회로 Download PDF

Info

Publication number
KR19980023888A
KR19980023888A KR1019960043709A KR19960043709A KR19980023888A KR 19980023888 A KR19980023888 A KR 19980023888A KR 1019960043709 A KR1019960043709 A KR 1019960043709A KR 19960043709 A KR19960043709 A KR 19960043709A KR 19980023888 A KR19980023888 A KR 19980023888A
Authority
KR
South Korea
Prior art keywords
voltage
tuning
signal
input
unit
Prior art date
Application number
KR1019960043709A
Other languages
English (en)
Other versions
KR100201836B1 (ko
Inventor
이상철
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960043709A priority Critical patent/KR100201836B1/ko
Priority to US08/866,110 priority patent/US5987313A/en
Priority to EP97108689A priority patent/EP0833447A3/en
Priority to JP9142503A priority patent/JPH10112634A/ja
Publication of KR19980023888A publication Critical patent/KR19980023888A/ko
Application granted granted Critical
Publication of KR100201836B1 publication Critical patent/KR100201836B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0033—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for voltage synthesis with a D/A converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

바랙터 다이오드를 사용하여 각각의 방송 신호를 선택적으로 선국할 수 있도록 된 튜닝 포인트 제어 장치 및 튜닝 포인트 제어 기능을 갖는 동조 회로가 개시되어 있다. 튜닝 포인트 작업시 동조 회로에 튜닝 전압을 입력시키고 입력된 튜닝 전압에 대한 튜닝 포인트 전압을 저장부에 저장한다. 상기 동조 회로에 튜닝 전압이 인가되면, 제어부는 저장부에 저장된 튜닝 포인트 전압 데이터를 독출하고, 독출된 튜닝 포인트 전압 데이터를 근거로 전압 발생 장치를 제어하여 해당 선택 채널용 튜닝 포인트 전압들을 동조 회로에 제공한다. 따라서, 튜너 제조시 튜닝 포인트 작업을 생략할 수 있어 생산성을 향상시킬 수 있으며, 튜너의 기능을 향상시킨다.

Description

튜닝 포인트 제어 장치 및 튜닝 포인트 제어 기능을 갖는 동조 회로
본 발명은 튜닝 포인트 제어 장치 및 튜닝 포인트 제어 기능을 갖는 동조 회로에 관한 것으로 보다 상세하게는, 동조 회로에 인가되는 튜닝 전압에 따라 튜닝 포인트를 제어하는 튜닝 포인트 제어 장치 및 튜닝 포인트 제어 기능을 갖는 동조 회로에 관한 것이다.
일반적으로 튜너는 동조회로, 믹서 및 발진기로 구성된다. 상기 동조 회로는 안테나로부터 입력된 다수의 방송 신호들로부터 사용자가 선택한 대역의 무선 주파수(radio frequency: RF) 신호에 동조하고, 동조한 상기 RF 신호를 믹서로 출력한다. 상기 발진기는 상기 동조 회로에 의해 선국된 RF 신호에 대응하는 지속파(continuos wave: CW)신호를 발생한다. 상기 믹서는 상기 동조 회로로부터 입력된 RF 신호를 상기 발진기가 발생한 상기 CW 신호와 혼합하여 중간 주파수(intermediate frequency : IF)신호를 출력한다. 상기 동조 회로의 대부분은 특정 대역의 RF 신호에 한에 동조하기 위해 바랙터 다이오드를 사용하여 그 동조 주파수를 가변하도록 되어 있다. 바렉터 다이오드를 포함하여 구성되는 상기 동조 회로에 있어서, 동조 주파수는 바랙터 다이오드에 특정 주파수에 대응하는 튜닝 전압을 인가하여 선국하도록 되어 있다. 상기 동조 회로에 인가 되는 튜닝 전압은 할당된 채널에 따라 이산적으로 분포된다. 따라서, 동조 회로의 동조 주파수, 즉 튜너의 채널을 변경하기 위해서는 동조 회로의 바랙터 다이오드의 양단에 상기 튜닝 전압을 이산적으로 제공함으로써 동조 회로는 각각의 채널 주파수에 동조할 수 있다.
도 1은 종래 튜너용 동조 회로(10)의 구성을 나타낸 회로도이다. 상기 동조 회로(10)는 바랙터 다이오드(VD1), 인덕터(L1), 및 제1 커패시터(C1)로 구성된다. 상기 바랙터 다이오드(VD1)는 인덕터(L1) 및 제1 커패시터(C1)와 병렬 접속되어 대역 필터를 형성한다. 바랙터 다이오드(VD1)는 전압이 인가 될 수 있도록 도선(102)을 통해 외부의 전압 소스와 접속된다. 단자(104)를 통해 전압이 입력되면, 입력된 전압은 바랙터 다이오드(VD1)의 양단에 인가되어 바랙터 다이오드(VD1)의 커패시턴스를 변화시키게 되며, 그 결과 동조 회로(10)의 동조 주파수는 변하게 된다. 상기 인덕터(L1)는 바랙터 다이오드(VD1)에 병렬 접속되고 제3 커패시터(C3)는 상기 인덕터(L1)에 직렬 접속된다. 제2 커패시터(C2) 및 제3 커패시커(C3)는 전달 커패시터이고, 제4 커패시터(C4) 및 제5 커패시터(C5)는 교류 신호를 제거하기 위한 커패시터이다.
따라서, 튜너를 제조할 때는 일반적으로 튜닝 포인트 작업이 필요하다. 상기 튜닝 포인트 작업은 상기 특정 방송 신호에 대응하는 튜닝 전압을 단자(104)를 통하여 인가하고, 인가된 전압에 따라서 상기 동조 회로(10)가 해당 주파수 신호에 정확히 동조하는지 그 여부를 확인함으로써 수행한다. 튜닝 포인트 작업은 제조시 특정 전압을 동조 회로(10)의 바랙터 다이오드(VD1)에 인가하고 인가된 전압에 회로가 정확히 동조하는지의 여부를 확인하는 작업이다. 만일 상기 동조 회로가 인가된 전압에 대해 오차를 가진다면, 상기 인덕터(L1)의 인덕턴스를 변경하여 동조 회로의 동조 주파수를 조절하도록 되어 있다.
그런데, 상기 동조 회로에서는 제조시 인덕터를 작업자가 직접 조절해야 함에 따라 튜닝 포인트 작업의 공수에 의해 그 생산성을 저하되는 문제가 있다. 또한, 튜닝 전압에 대해 그 동조 주파수를 일치시켰다 하더라도, 주변 환경의 영향에 의해 실제 사용시 그 튜닝 포인트가 여전히 불안정한 문제가 있다.
동조 회로용 튜닝 포인트 제어 장치의 예가, (케네스 에이. 메리웨더에게 1975 년 2 월 18 일자로 허여된) 미합중국 특허 제 3,867,568 호에 개시되어 있다. 상기 미합중국 특허에 따른 자동 주파수 제어(automatic frequency control; AFC) 시스템용 제어 회로는 재생 동기 펄스를 검출하기 위한 동기 분리부, 상기 동기 분리부에 접속되어 소정 주파수 통과 대역내 동기 펄스의 부재를 검출하기 위한 검출부, 및 상기 검출된 동기 펄스의 부재에 대응하여 동조 주파수 가변용 AFC 회로를 효과적으로 디스에이블하기 위한 AFC 차단부로 구성된다. 상기 미합중국 특허에 기재된 바에 의하면, 동조 회로의 제조시 인덕터를 작업자가 직접 조절해야 함에 따라 튜닝 포인트 작업의 공수에 의해 회로 제조의 생산성은 저하되고, 채널 전압에 대해 동조 회로의 동조 주파수를 일치시켰다 하더라도, 주변 환경에 따른 영향에 의해 실제 사용시 그 튜닝 포인트가 여전히 불안정한 문제를 해결하지 못하였다.
따라서, 본 발명은 목적은 튜닝 포인트 작업시 동조 회로의 인덕터의 인덕턴스를 조절하지 않아도 동조 회로의 튜닝 포인트를 조절할 수 있는 튜닝 포인트 제어 장치를 제공하는 것이다.
본 발명의 다른 목적은 포인트 작업시 동조 회로의 인덕터의 인덕턴스를 조절하지 않아도 동조 회로의 튜닝 포인트를 조절할 수 있는 튜닝 포인트 제어 기능을 갖는 동조 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 주변 환경에 영향없이 동조 회로에 튜닝 포인트를 제공할 수 있는 튜닝 포인트 제어 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 주변 환경에 영향없이 동조 회로에 튜닝 포인트를 제공할 수 있는 튜닝 포인트 제어 장치를 제공하는 것이다.
도 1는 종래 튜너의 동조 회로 구성을 나타낸 회로도이다.
도 2는 본 발명의 제1 실시예에 따른 튜닝 포인트 제어 장치의 구성을 나타낸 도면이다.
도 3는 본 발명의 제2 실시예에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로이다.
도 4는 본 발명의 제3 실시예에 따른 튜닝 포인트 제어 장치의 구성을 나타낸 도면이다.
도 5는 도 4에 도시된 전압 검출부의 일예를 나타낸 회로도이다.
도 6은 도 4에 도시된 전압 보상부의 일예를 나타낸 회로도이다.
도 7A 내지 7I는 도 5에 도시된 전압 검출부의 동작을 설명하기 위한 동작 파형도이다.
도 8A 내지 8F는 도 6에 도시된 전압 보상부의 동작을 설명하기 위한 동작 파형도이다.
도 9는 본 발명의 제4 실시예에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로이다.
도 10은 본 발명의 제5 실시예에 따른 튜닝 포인트 제어 장치의 구성을 나타낸 도면이다.
도 11은 본 발명의 제6 실시예에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로이다.
〈도면의 주요부분에 대한 부호의 설명〉
10, 200: 동조부 VD1, VD2: 바랙터 다이오드
20: 튜닝 포인트 제어 장치
500: 스위칭부 201, 600: 안테나
S1: 제1 스위치 S2: 제2 스위치
410: 제1 아날로그-디지틀(analog/digital ; A/D) 변환부
430: 제 2 A/D 변환부 450: DC 전압 발생부
310: 전압 검출부 320: 피드백 전압 발생부
311: 입력부 312: 비교부
313: 신호 발생부 321: 구동부
322: 전압 보상부 324: 판별부
상기한 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 튜닝 포인트 제어 장치는
인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조 회로로부터 제공된 상기 튜닝 전압 데이터 및 상기 튜닝 전압 데이터에 의한 튜닝 포인트 전압 데이터를 저장하기 위한 저장 수단;
입력된 제어 신호에 대응하는 전압을 발생하여 상기 동조 회로에 제공하기 위한 전압 발생 수단;
상기 저장 수단에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 발생하기 위한 신호 입력 수단; 및
상기 신호 입력 수단의 조작에 의해 동작하여 상기 동조 회로로 부터의 튜닝 전압들 및 튜닝 포인트 전압들을 입력받아 상기 저장 수단에 저장하고, 상기 튜닝 전압 인가시 상기 저장 수단에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단이 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생 수단에 제어 신호를 제공하기 위한 제어 수단으로 구성된다.
또한, 본 발명에 따른 튜닝 포인트 제어 장치는 상기 동조 회로에 인가된 튜닝 전압을 디지털 신호로 변환하여 상기 제어 수단에 제공하기 위한 제 1 아날로그-디지털 변환 수단을 더 포함한다. 바람직하게는, 상기 동조 회로의 바랙터 다이오드에 인가되어 전압 강하된 전압을 디지탈 신호로 변환하여 상기 제어 수단에 제공하기 위한 제2 아날로그-디지털 변환 수단을 더 포함한다
상기 목적을 달성하기 위한 본 발명의 제2 양태에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로는
인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조부;
상기 동조부로부터 제공된 상기 튜닝 전압 데이터 및 상기 튜닝 전압 데이터에 의한 튜닝 포인트 전압 데이터를 저장하기 위한 저장 수단;
입력된 제어 신호에 대응하는 전압을 발생하여 상기 동조부에 제공하기 위한 전압 발생 수단;
상기 저장 수단에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 발생하기 위한 신호 입력 수단; 및
상기 신호 입력 수단의 조작에 의해 동작하여 상기 동조부로 부터의 튜닝 전압들 및 튜닝 포인트 전압들을 입력받아 상기 저장 수단에 저장하고, 상기 튜닝 전압 인가시 상기 저장 수단에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단이 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생 수단에 제어 신호를 제공하기 위한 제어 수단으로 구성된다.
또한, 본 발명에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로는 상기 동조부에 인가된 튜닝 전압을 디지털 신호로 변환하여 상기 제어 수단에 제공하기 위한 제 1 아날로그-디지털 변환 수단을 더 포함한다. 바람직하게는, 상기 동조부의 바랙터 다이오드에 인가되어 전압 강하된 전압을 디지탈 신호로 변환하여 상기 제어 수단에 제공하기 위한 제2 아날로그-디지털 변환 수단을 더 포함한다.
본 발명의 목적을 달성하기 위한, 본 발명의 제3 양태에 따른 튜닝 포인트 제어 장치는
인가된 튜닝 전압에 대응하는 방송 신호를 출력하기 위한 동조 회로로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출 수단; 및
상기 전압 검출 수단으로부터의 상기 전압 검출 신호에 따라 상기 동조 회로로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생 수단로 구성되는 것을 특징한다. 또한, 상기 전압 검출 수단은 상기 동조 회로에 의해 수신된 방송 신호를 순차적으로 샘플링하여 샘플링된 신호들을 출력하기 위한 샘플링 수단; 상기 샘플링 수단으로부터 샘플링된 순차 신호들의 전압 레벨을 비교하고 상기 비교 결과에 대응하는 데이터를 출력하기 위한 비교 수단; 상기 샘플링 수단에 의한 샘플링 시기를 결정하기 위한 제1 제어 신호를 상기 샘플링 수단에 제공하고, 상기 비교 수단의 비교 및 출력 시기들을 각각 결정하기 위한 제2 및 제3 제어 신호를 상기 비교 수단에 제공하기 위한 신호 발생 수단; 및 상기 비교 수단로부터의 비교 결과 데이터를 판별하여 판별 신호를 출력하기 위한 판별 수단으로 구성된다. 또한, 상기 구성에서, 상기 샘플링 수단은 입력된 신호를 증폭하여 증폭 신호를 출력하기 위한 증폭기; 상기 증폭기에 접속되어 그 게이트에 입력되는 상기 신호 발생 수단의 신호 레벨에 따라 선택적으로 턴-온되어 상기 증폭기로부터의 증폭 신호를 출력시키는 제1 전달 트랜지스터; 상기 증폭기에 접속되어 상기 제1 전달 트랜지스터와 상보적으로 동작하여 턴-온시 상기 증폭기로부터의 상기 증폭 신호를 출력시키는 제2 전달 트랜지스터를 포함한다. 또한, 상기 비교 수단은 상기 샘플링 수단에 의해 순차적으로 샘플링된 신호들을 각각 정류하기 위한 제1 및 제2 다이오드 및 제1 및 제2 커패시터로 구성된 정류 회로; 상기 정류회로의 제1 및 제2 커패시터와 각각 병렬 접속되어 그 게이트에 입력되는 상기 신호 발생 수단의 제2 출력 신호의 전압 레벨에 따라 상기 정류회로의 제1 및 제2 커패시터의 충전 전하를 각각 방전시키기 위한 제 1 및 제 2 바이 패스 트랜지스터; 상기 제1 커패시터 및 제2 커패시터의 제1 충전 전압 및 제2 충전 전압을 비교하여 비교 결과를 출력하기 위한 제1 비교기; 및상기 신호 발생 수단의 제3 출력 신호의 레벨에 따라 선택적으로 턴-온되어 상기 제1 비교기로부터의 비교 결과를 출력시키기 위한 제3 전달 트랜지스터를 포함한다. 바람직하게는, 상기 구성에서 상기 신호 발생 수단은 소정의 주파수를 갖는 신호를 발생하기 위한 발진기; 및 상기 제1 제어 신호, 제2 및 제3 제어 신호를 발생하기 위하여 상기 발진기로 부터의 발생 신호의 주파수를 분주하기 위한 분주 수단을 포함하는 것을 특징으로 한다. 또한, 더욱 바람직하게는 상기 분주 수단은 종속적으로 그 입력단과 출력단이 접속된 적어도 하나 이상의 티이 플립-플롭으로 구성된다.
또한, 상기 구성에서 상기 판별 수단은 상기 비교 수단으로부터의 비교 결과에 대응하는 전압을 제1 기준 전압과 비교하고 상기 비교 결과에 대응하는 제1 판별 신호를 출력하기 위한 제2 비교기; 상기 비교 수단으로부터 상기 비교 결과에 대응하는 전압을 제2 기준 전압과 비교하고 상기 비교 결과에 대응하는 논리 신호를 출력하기 위한 제3 비교기; 및 상기 제2 비교기로 부터의 제1 판별 신호 및 제 3 비교기로부터의 출력 신호과 상기 제1 판별 신호를 논리 조합하여 제2 판별 신호를 출력하기 위한 익스그루시브 게이트를 포함한다. 또한, 상기 피드백 전압 발생 수단은 상기 동조 회로의 튜닝 포인트 전압을 조절하기 위해 보상용 전압을 발생시키는 전압 보상수단; 및 상기 전압 검출 수단으로부터 입력된 전압 검출 신호를 근거로 상기 전압 보상 수단을 구동하는 구동 수단으로 구성된다.
본 발명의 목적을 달성하기 위한, 본 발명의 제4 양태에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로는
인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조부;
동조부로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출 수단; 및
상기 전압 검출 수단으로부터의 상기 전압 검출 신호에 따라 상기 동조 회로로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생 수단로 구성된다. 상기 전압 검출 수단은 상기 동조부에 의해 수신된 방송 신호를 순차적으로 샘플링하여 샘플링된 신호들을 출력하기 위한 샘플링 수단; 상기 샘플링 수단으로부터 샘플링된 순차 신호들의 전압 레벨을 비교하고 상기 비교 결과에 대응하는 데이터를 출력하기 위한 비교 수단; 상기 샘플링 수단에 의한 샘플링 시기를 결정하기 위한 제1 제어 신호를 상기 샘플링 수단에 제공하고, 상기 비교 수단의 비교 및 출력 시기들을 각각 결정하기 위한 제2 및 제3 제어 신호를 상기 비교 수단에 제공하기 위한 신호 발생 수단; 및 상기 비교 수단로부터의 비교 결과 데이터를 판별하여 판별 신호를 출력하기 위한 판별 수단으로 구성된다. 바람직하게는, 상기 샘플링 수단은 입력된 신호를 증폭하여 증폭 신호를 출력하기 위한 증폭기; 상기 증폭기에 접속되어 그 게이트에 입력되는 상기 신호 발생 수단의 신호 레벨에 따라 선택적으로 턴-온되어 상기 증폭기로부터의 증폭 신호를 출력시키는 제1 전달 트랜지스터; 상기 증폭기에 접속되어 상기 제1 전달 트랜지스터와 상보적으로 동작하여 턴-온시 상기 증폭기로부터의 상기 증폭 신호를 출력시키는 제2 전달 트랜지스터를 포함한다. 더욱 바람직하게는, 상기 비교 수단은 상기 샘플링 수단에 의해 순차적으로 샘플링된 신호들을 각각 정류하기 위한 제1 및 제2 다이오드 및 제1 및 제2 커패시터로 구성된 정류 회로; 상기 정류회로의 제1 및 제2 커패시터과 각각 병렬 접속되어 그 게이트에 입력되는 상기 신호 발생 수단의 제2 출력 신호의 전압 레벨에 따라 상기 정류회로의 제1 및 제2 커패시터의 충전 전하를 각각 방전시키기 위한 제 1 및 제 2 바이 패스 트랜지스터; 상기 제1 커패시터 및 제2 커패시터의 제1 충전 전압 및 제2 충전 전압을 비교하여 비교 결과를 출력하기 위한 제1 비교기; 및 상기 신호 발생 수단의 제3 출력 신호의 레벨에 따라 선택적으로 턴-온되어 상기 제1 비교기로부터의 비교 결과를 출력시키기 위한 제3 전달 트랜지스터를 포함한다.
또한, 상기 신호 발생 수단은 소정의 주파수를 갖는 신호를 발생하기 위한 발진기; 및 상기 제1 제어 신호, 제2 및 제3 제어 신호를 발생하기 위하여 상기 발진기로 부터의 발생 신호의 주파수를 분주하기 위한 분주 수단을 포함한다. 바람직하게는, 상기 분주 수단은 종속적으로 그 입력단과 출력단이 접속된 적어도 하나 이상의 티이 플립-플롭으로 구성된다.
또한, 상기 판별 수단은 상기 비교 수단으로부터의 비교 결과에 대응하는 전압을 제1 기준 전압과 비교하고 상기 비교 결과에 대응하는 제1 판별 신호를 출력하기 위한 제2 비교기; 상기 비교 수단으로부터 상기 비교 결과에 대응하는 전압을 제2 기준 전압과 비교하고 상기 비교 결과에 대응하는 논리 신호를 출력하기 위한 제3 비교기; 및 상기 제2 비교기로부터의 제1 판별 신호 및 제 3 비교기로부터의 출력 신호과 상기 제1 판별 신호를 논리 조합하여 제2 판별 신호를 출력하기 위한 익스그루시브 게이트를 포함하여 구성된다.
또한, 상기 피드백 전압 발생 수단은 상기 동조 회로의 튜닝 포인트 전압을 조절하기 위해 보상용 전압을 발생시키는 전압 보상수단; 및 상기 전압 검출 수단으로부터 입력된 전압 검출 신호를 근거로 상기 전압 보상 수단을 구동하는 구동 수단으로 구성된다.
본 발명의 목적을 달성하기 위한, 본 발명의 제5 양태에 따른 튜닝 포인트 제어 장치는
튜닝 포인트 전압을 조절하기 위하여 튜닝 전압에 대응하는 방송 신호를 출력하는 동조 회로로부터의 상기 방송 신호의 전압을 검출하여 상기 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상하기 위한 튜닝 포인트 전압 제어 수단;
상기 튜닝 전압 데이터들 및 상기 튜닝 전압 데이터들에 의한 튜닝 포인트 전압 데이터를 저장하기 위한 저장 수단;
입력된 제어 신호에 대응하는 전압을 발생하여 상기 동조 회로에 제공하기 위한 전압 발생 수단;
상기 저장 수단에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 발생하기 위한 신호 입력 수단; 및
상기 신호 입력 수단의 조작에 의해 동작하여 상기 동조 회로로 부터의 튜닝 전압들 및 튜닝 포인트 전압들을 입력받아 상기 저장 수단에 저장하고, 상기 튜닝 전압 인가시 상기 저장 수단에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단이 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생 수단에 제어 신호를 제공하기 위한 제어 수단으로 구성된다. 또한, 상기 튜닝 포인트 전압 제어 수단 상기 동조 회로로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출 수단; 및 상기 전압 검출 수단으로부터의 상기 전압 검출 신호에 따라 상기 동조 회로로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생 수단을 포함한다.
본 발명의 목적을 달성하기 위한, 본 발명의 제6 양태에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로는
인가된 튜닝 전압에 대응하는 동조 신호를 출력하는 동조부;
튜닝 포인트 전압을 조절하기 위하여 상기 동조부로부터의 상기 동조 신호의 전압을 검출하여 상기 검출된 동조 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상하기 위한 튜닝 포인트 전압 제어 수단;
상기 튜닝 전압 데이터들 및 상기 튜닝 전압 데이터들에 의한 튜닝 포인트 전압 데이터를 저장하기 위한 저장 수단;
입력된 제어 신호에 대응하는 전압을 발생하여 상기 동조부에 제공하기 위한 전압 발생 수단;
상기 저장 수단에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 발생하기 위한 신호 입력 수단; 및
상기 신호 입력 수단의 조작에 의해 동작하여 상기 동조부로 부터의 튜닝 전압들 및 튜닝 포인트 전압들을 입력받아 상기 저장 수단에 저장하고, 상기 튜닝 전압 인가시 상기 저장 수단에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단이 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생 수단에 제어 신호를 제공하기 위한 제어 수단으로 구성된다. 상기 튜닝 포인트 전압 제어 수단은 상기 동조 회로로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출 수단; 및 상기 전압 검출 수단으로부터의 상기 전압 검출 신호에 따라 상기 동조 회로로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생 수단을 포함한다.
본 발명에 의하면, 튜닝 포인트 작업시 동조 회로에 튜닝 전압을 입력시키고 입력된 튜닝 전압에 대한 튜닝 포인트 전압을 상기 저장수단에 저장한다. 상기 동조 회로에 튜닝 전압이 인가되면, 상기 제어수단은 상기 저장수단에 저장된 튜닝 포인트 전압 데이터를 독출하고, 독출된 상기 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단을 제어하여 상기 해당 선택 채널용 튜닝 포인트 전압들을 동조 회로에 제공하게 된다. 상기 전압 발생 수단으로부터 튜닝 포인트 전압이 인가 되면 동조 회로는 정확하게 방송 주파수를 수신하게 된다. 그러나, 주변 환경의 온도가 변화될 때 상기 동조 회로의 임피던스 값은 변화하게 됨으로 상기 동조 회로의 튜닝 포인트 전압 또한 변하게 된다. 이 때, 상기 전압 검출 수단은 상기 동조 회로에 의해 수신되는 방송 신호의 전압을 검출하여 상기 피드백 전압 발생 수단에 제공하게 된다. 그러면, 피드백 전압 발생 수단은 상기 전압 검출 수단으로부터의 상기 전압 검출 신호에 따라 상기 동조 회로로 입력되는 튜닝 포인트 전압을 제어하여 상기 전압 발생 수단으로부터 동조 회로로 입력되는 튜닝 포인트 전압을 보상하게 된다.
따라서, 튜너 제조시 튜닝 포인트 작업을 생략할 수 있어 생산성을 향상시킬 수 있으며, 튜너의 기능을 크게 향상시키게 된다.
이하, 도면을 참조하여 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 튜닝 포인트 제어장치의 구성을 나타낸다.
도 2에서, 튜닝 포인트 제어장치(400)는 저장부(460), 직류 전압 발생부(450), 신호 입력부(420), 제1 아날로그-디지틀(analog/digital ; A/D) 변환부(410), 제2 아날로그-디지틀(analog/digital; A/D) 변환부(430), 및 제어부(440)로 구성된다.
상기 저장부(460)는 인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조 회로(도시않함)로부터 제공된 상기 튜닝 전압 데이터 및 상기 튜닝 전압 데이터에 따른 동조 회로의 튜닝 포인트 전압 데이터를 상기 제어부(440)의 제어하에 저장한다.
상기 직류 전압 발생부(450)는 상기 제어부(440)로부터 입력되는 제어 신호에 따라 튜닝 포인트 전압을 발생한다. 상기 제1 아날로그-디지틀(analog/digital ; A/D) 변환부(410)는 입력되는 튜닝 전압을 디지탈 신호로 변환하여 제어부(440)에 제공한다.
상기 신호 입력부(420)는 상기 저장부(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 제어부(440)에 제공한다.
상기 제2 A/D변환부(430)는 동조 회로(도시않함)에 인가되는 상기 튜닝 포인트 제어 전압을 디지탈 신호로 변환하여 상기 제어부(440)에 제공한다.
상기 제어부(440)는 상기 신호 입력부(420)의 조작에 의해 동작하여 상기 제1 A/D변환부(410)로부터 입력되는 튜닝 전압과 제2 A/D변환부(430)로 입력되는 튜닝 포인트 제어 전압들을 튜닝 포인트 전압으로서 상기 저장부(460)에 저장한다. 또한 상기 제어부(440)는 상기 튜닝 전압 인가시 상기 저장부(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생부(450)가 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생부(450)에 제어 신호(451)를 제공한다.
상기 구성에 의하면, 동조 회로의 제조시 동조 회로의 튜닝 전압에 대응하는 튜닝 포인트 전압을 검출하기 위해 작업자는 동조 회로에 튜닝 전압을 인가하고, 튜닝 전압이 인가된 동조 회로에 튜닝 포인트 제어 전압을 인가하여 동조 회로의 튜닝 포인트 전압을 검출한다. 이 때, 상기 동조 회로에 인가되는 튜닝 전압과 튜닝 포인트 제어 전압은 각각 상기 제1 및 제2 A/D 변환부(410 및 430)에 의해 디지탈 신호로 변환되어 상기 제어부(440)에 제공된다. 그리고, 작업자는 현재의 튜닝 포인트 제어 전압이 튜닝 포인트 전압인 경우에 상기 신호 입력부(420)를 통해 상기 제어부(440)에 현재의 튜닝 포인트 제어 전압이 튜닝 포인트 전압임을 알리게 된다. 그러면, 상기 제어부(440)는 상기 제2 A/D 변환부(430)로부터 입력되는 튜닝 포인트 제어 전압 신호를 상기 튜닝 전압으로서 상기 튜닝 전압과 대응하여 상기 저장부(460)에 저장하게 된다. 상기의 과정과 같이, 각각의 튜닝 전압에 대한 튜닝 포인트 전압 데이터를 상기 저장부(460)에 저장하여 튜닝 포인트 작업을 완성한다.
이어, 상기 저장부(460)에 튜닝 포인트 전압 데이터가 저장된 상태에서, 상기 튜닝 포인트 제어장치를 동조 회로에 설치하게 되는 경우, 상기 제어부(440)는 상기 튜닝 전압에 대응하는 튜닝 포인트 전압 데이터를 상기 저장부(460)으로부터 독출하고, 독출된 상기 튜닝 포인트 전압 데이트를 근거로 상기 직류 전압 발생부(450)를 제어하여 동조 회로에 튜닝 포인트 전압을 제공한다.
따라서, 동조 회로의 제조시 상기 튜닝 전압에 따른 동조 회로의 튜닝 포인트 공정을 생략할 수 있게 된다.
도 3은 본 발명의 제2 실시예에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로를 나타낸 도면이다.
도 3에서 도 2와 동일한 부분에는 동일한 부호를 붙인다.
본 발명의 제2 실시예에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로는 동조부(200) 및 튜닝 포인트 제어 장치(400)로 구성된다.
상기 튜닝 포인트 제어 장치(400)는 저장부(460), 직류 전압 발생부(450), 신호 입력부(420), 제1 A/D변환부(410), 제2 A/D변환부(430), 및 제어부(440)로 구성된다.
상기 저장부(460)는 인가된 튜닝 전압에 대응하는 주파수 신호를 출력하는 동조부(200)로부터 제공된 튜닝 전압 데이터 및 상기 튜닝 전압 데이터에 의한 튜닝 포인트 전압 데이터를 상기 제어부(440)의 제어하에 저장한다. 상기 직류 전압 발생부(450)는 상기 제어부(440)로부터 입력되는 제어 신호에 따라 튜닝 포인트 제어 전압을 발생하여 동조부(200)에 제공한다. 상기 제1 아날로그-디지틀(analog/digital ; A/D) 변환부(410)는 입력되는 튜닝 전압을 디지탈 신호로 변환하여 제어부(440)에 제공한다. 신호 입력부(420)는 상기 저장부(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 제어부(440)에 제공한다. 상기 제2 A/D변환부(430)은 동조부(200)에 인가되는 상기 튜닝 포인트 제어 전압을 디지탈 신호로 변환하여 상기 제어부(440)에 제공한다. 상기 제어부(440)는 상기 신호 입력부(420)의 조작에 의해 동작하여 상기 제1 A/D변환부(410)로부터 입력되는 튜닝 전압과 제2 A/D변환부(430)로 입력되는 튜닝 포인트 제어 전압들을 튜닝 포인트 전압 데이터로서 상기 저장부(460)에 저장한다. 또한 상기 제어부(440)는 상기 튜닝 전압 인가시 상기 저장부(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 직류 전압 발생부(450)가 상기 해당 선택 채널용 튜닝 포인트 전압들을 제공하도록 상기 직류 전압 발생부(450)에 제어 신호(451)를 제공한다.
상기 동조부(200)의 일단은 제1 도선(211)의 제1 노드(N21)를 통해 안테나(600), 직류 전압 발생부(450), 및 제1 A/D변환부(410)와 접속되고, 제1 도선(211)의 제5 단자(205)를 통하여 튜닝 포인트 제어 전압이 상기 동조부(200)에 입력된다. 또한, 상기 동조부(200)의 타단은 제2 도선(212)의 제3 노드(N23)를 통하여 제1 A/D 변환부(410)와 접속되어 있고, 상기 제2 도선(212)의 제1 단자(201)를 통하여 튜닝 전압이 인가된다. 또한 동조부(200)는 제2 노드(N22)를 통하여 믹서(도시 않음)에 접속된다. 상기 제2 도선(212)에는 상기 동조부(200)와 직렬로 제3 인덕터(L3)가 접속되어 있다. 상기 제3 인덕터(L3)는 상기 동조부(200)로 부터 발생된 교류 성분이 제1 단자(201)로 출력되는 것을 방지한다. 도면에서, 제9 커패시터(C9)는 제2 도선(212)의 기생 커패시터를 나타낸다.
상기 제1 아날로그-디지틀(analog/digital ; A/D) 변환부(410)는 상기 제3 노드(N23)에 접속된다. 상기 제1 A/D변환부(410)는 제1 단자(201)의 전압을 소정의 디지탈 신호로 변환하여 제어부(440)에 전달한다.
상기 저장부(460)는 상기 동조부(200)에 의한 상기 튜닝 전압 데이터들 및 상기 튜닝 전압 데이터들에 따라 튜닝 포인트 전압 데이터를 저장한다. 직류 전압 발생부(450)는 제어부(440)로부터 입력된 제어 신호(451)에 대응하는 전압을 발생하여 제2 스위치(S2)를 통하여 상기 동조부(200)의 제3 도선(213)에 제공한다. 신호 입력부(420)는 상기 저장부(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 제어부(440)에 제공한다. 상기 제1 A/D변환부(410)는 제3 노드(N23)를 통해 입력되는 상기 튜닝 전압을 소정의 디지탈 신호로 변환하여 출력시킨다. 제2 A/D변환부(430)은 상기 동조부(200)의 바랙터 다이오드(VD2)의 다른 단자의 전압을 상기 제4 도선(214) 및 상기 제2 스위치(S2)를 통해 입력받아 소정의 디지탈 신호로 출력시킨다. 상기 제어부(440)는 상기 신호 입력부(420)의 조작에 의해 동작하여 상기 제1 A/D변환부(410)로부터 입력되는 튜닝 전압과 제2 A/D변환부(430)로 입력되는 튜닝 포인트 전압들을 상기 저장부(460)에 저장한다. 또한 상기 제어부(440)는 상기 튜닝 전압 인가시 상기 저장부(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생부(450)가 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생부(450)에 제어 신호(451)를 제공한다.
상기 도 3에서 동조 회로의 튜닝 포인트 조정작업은 다음과 같이 행하게 된다. 먼저, 작업자는 채널 선국용 튜너 전압들을 각각 상기 제1 단자(201)에 입력하고, 제5 단자(205)에 설치된 계측기(도시 안됨) 예컨데, 오실로스코프(도시 안됨)에 의해 상기 채널 선국용 튜닝 전압에 따른 선택된 채널의 주파수 신호가 동조부(200)의 동조 주파수와 일치하는지의 여부를 확인하여 튜닝 상태를 확인한다. 만일, 동조회로(200)가 정확히 튜닝 포인트에 있지 않으면, 제5 단자(205)를 통해 튜닝 포인트 제어 전압을 인가하여 바랙터 다이오드(VD2)의 전압을 조정한다. 이 때, 동조부(200)가 정확하게 해당 방송 채널 신호를 수신하면, 상기 신호 입력부(420)를 통해 정확히 튜닝 포인트가 맞춰졌음을 상기 제어부(440)에 전달한다. 그러면, 제어부(440)은 제1 A/D 변환부(410)과 제2 A/D 변환부(430)로부터 각각 튜닝 전압과 상기 튜닝 포인트 제어 전압을 독출하고, 해당 채널 전압과 튜닝 포인트 제어 전압을 상기 저장부(460)에 저장한다. 이와 같은 방법으로, 튜너 제조시 각각의 채널 전압에 대해 튜닝 포인트 작업을 하게 되면 채널에 대한 튜닝 포인트 작업은 완성된다.
이어, 상기 동조부(200)의 동조를 설명한다. 채널 선국을 위해 튜닝 전압이 동조부(200)에 인가 되면, 상기 튜닝 전압은 바랙터 다이오드(VD2)에 인가됨과 동시에 제1 A/D 변환부(410)에 또한 제공된다. 상기 제 1 A/D 변환부(410)에 튜닝 전압이 인가 되면 상기 제1 A/D 변환부(410)은 상기 튜닝 전압에 대응하는 디지탈 신호를 상기 제어부(440)에 출력하게 된다. 상기 제어부(440)는 튜닝 전압이 입력되면, 저장부(460)으로부터 상기 튜닝 전압에 대응하는 튜닝 포인트 전압 데이터를 저장부(460)로부터 독출한 후, 독출된 튜닝 포인트 제어 전압 데이터를 근거로 상기 DC 전압 발생부(450)을 제어하여 튜닝 포인트 전압(215)을 출력시킨다. 상기 DC 전압 발생부(450)로부터 튜닝 포인트 전압이 발생되면 상기 동조부(200)의 바랙터 다이오드(VD2)에 상기 튜닝 전압과 튜닝 포인트 전압의 차전압이 인가 되며, 이러한 차 전압은 동조부(200)로 하여금 선택된 방송 채널의 주파수 신호에 정확히 동조 가능하게 한다.
도 4는 본 발명의 제3 실시예에 따른 튜닝 포인트 제어 장치를 나타낸 도면이다.
도 4에서, 본 발명의 제3 실시예에 따른 튜닝 포인트 제어 장치는 전압 검출부(310) 및 피드백 전압 발생부(320)로 구성된다.
상기 전압 검출부(310)는 튜닝 포인트 전압을 조절하기 위하여 제2 단자(202)를 통해 입력되는 동조 회로(도시않함)로부터의 상기 방송 신호의 전압을 검출한다.
상기 피드백 전압 발생부(320)는 상기 전압 검출부(310)로부터 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상한다. 또한, 상기 피드백 전압 발생부(320)는 제1, 제2 입력단(CK, CNK)을 통해 상기 전압 검출부(310)과 접속된다
도 5는 도 4에 도시된 전압 검출부(310)를 나타낸 상세 회로도이다. 상기 전압 검출부(310)는 제10 커패시터(C10)와 제1 스위치(S1)를 통해 상기 동조 회로(도시 않함)에 의해 동조된 신호의 전압을 검출하고, 검출된 신호를 처리하여 그 결과를 상기 피드백 전압 발생부(320)의 제1 제2 입력단(CK, CNK)에 출력시킨다.
상기 전압 검출부(310)는 상기 동조부(200)에 의해 수신된 방송신호를 순차적으로 샘플링하여 샘플링된 신호들을 출력하기 위한 입력부(311), 상기 입력부(311)로부터 샘플링된 순차 신호들을 비교하여 비교 결과 데이터를 출력하기 위한 비교부(312); 상기 입력부(311)에 의한 샘플링 시기를 결정하기 위한 제1 제어 신호(3131)를 상기 입력부(311)에 제공하고, 상기 비교부(312)의 비교 및 출력 시기들을 각각 결정하기 위한 제2 및 제3 제어 신호(3132, 3133)를 상기 비교부(312)에 제공하기 위한 신호 발생부(313) 및 상기 비교부(312)로부터의 비교 결과 데이터(3120)를 판별하여 판별 신호를 출력하기 위한 판별부(314)로 구성된다.
상기 입력부(311)는 동조부(200)로부터의 입력된 신호를 증폭하여 증폭 신호(3111)를 출력하기 위한 증폭기(OP1), 상기 증폭기(OP1)의 출력단에 접속되어 그 게이트에 입력되는 상기 신호 발생부(313)의 신호 레벨에 따라 선택적으로 턴-온되어 상기 증폭기(OP1)로부터 증폭 신호(3111)를 출력시키는 제1 전달 트랜지스터(Tr11), 및 상기 증폭기(OP1)의 출력단에 접속되며, 상기 제1 전달 트랜지스터(Tr11)와 상보적으로 동작하여 턴온시 상기 증폭기(OP1)로부터의 증폭신호(3111)를 출력시키는 제2 전달 트랜지스터(Tr12)를 포함한다.
상기 제1 전달 트랜지스터(Tr11)의 출력단은 제1 단위 이득 버퍼(OP2)와 접속되고, 상기 제2 전달 트랜지스터(Tr12)의 출력단은 제2 단위 이득 버퍼(OP3)와 접속된다. 상기 제1 단위 이득 버퍼(OP2)의 출력단은 제3 저항(R3)를 통하여 상기 비교부(312)의 입력단에 접속된다. 상기 제2 단위 이득 버퍼(OP3)의 출력단은 제4 저항(R4)를 통하여 상기 비교부(312)의 또 다른 입력단에 접속된다. 상기 증폭기(OP1)에는 상기 제2 단자(204)를 통해 입력된 주파수 신호(2040)를 일정 비율로 증폭시키기 위해 제1 저항(R1)과 제2 저항(R2)이 상기 증폭기(OP1)의 반전 단자와 병렬로 접속되어 있다. 상기 제1 및 제2 전달 트랜지스터(Tr11 및 Tr12)의 게이트 전극들은 신호 발생부(313)의 출력단에 공통 노드인 제1 출력 노드(N31)에 접속되어 있고, 상기 제1 및 제2 트랜지스터(Tr11 및 Tr12)가 상보적으로 동작하기 위하여, 상기 제2 트랜지스터(Tr12)의 게이트 전극과 상기 제1 출력 노드(N31)간에는 제1 인버터(IV1)가 구비되어 있다.
입력부(311)의 증폭기(OP1)는 상기 입력 단자(204)를 통해 입력된 방송 신호(2040)를 R2/R1배 만큼 비반전 증폭하여 R2/R1배 비반전 증폭된 방송 신호(3110)를 두개의 제1 및 제2 전달 트랜지스터(Tr11, Tr12)로 출력한다. 상기 제1 및 제2 전달 트랜지스터(Tr11, Tr12)는 증폭기(OP1)에 의해 R2/R1 비반전 증폭된 방송 신호(3111)를 입력받아 각각의 게이트 입력 신호(3100, 3101)에 따라 증폭된 방송 신호로 출력한다. 상기 제1 전달 트랜지스터(Tr11)의 게이트 신호(3100)는 상기 신호 발생부(313)의 제5 T-플립 플롭(T5)의 출력 신호(3131)를 직렬 접속된 제2 및 제3 인버터(IV2 및 IV3)를 통하여 두번 반전한 신호이고, 제2 전달 트랜지스터(Tr12)의 게이트 신호(3101)는 상기 제1 전달 트랜지스터(Tr11)의 게이트 신호(3100)를 다시 반전한 신호이다. 따라서, 상기 제 1 전달 트랜지스터(Tr11)와 제 2 전달 트랜지스터(Tr12)는 서로 상보적으로 동작하게 되며, 그 결과 상기 증폭기(OP1)로부터 연속적으로 출력되는 신호는 제 1 전달 트랜지스터(Tr11)와 제2 전달트랜지스터(Tr12)의 상보성에 의해 순차적으로 샘플링하게 된다.
상기 비교부(312)는 상기 입력부(311)에 의해 순차적으로 샘플링된 신호들을 각각 정류하기 위하여 상기 제3 저항 및 제4 저항에 각각 직렬로 접속된 제1 및 제2 다이오드(D1, D2) 및 상기 제1 및 제2 다이오드(D1, D2)에 병렬로 접속되어 있고, 일단이 접지되어 있는 제15 및 제16 커패시터(C15, C16)로 구성된 두개의 제1 및 제2 정류 회로(3121 및 3122)를 포함한다. 제1 및 제2 바이 패스 트랜지스터(Tr21, Tr22)는 상기 제1 및 제2 정류회로(3121 및 3122)의 제15 및 제16 커패시터(C15, C16)과 각각 병렬관계를 갖고 상기 제1 및 제2 다이오드(D1, D2)에 접속되어 있다. 제1 및 제2 바이 패스 트랜지스터(Tr21, Tr22)의 게이트 전극들는 상기 신호 발생부(313)의 제2 출력 신호(3132)가 입력되고, 상기 제2 출력신호(3132)의 전압 레벨에 따라 상기 제1 및 제2 정류 회로(3121 및 3122)의 제15 및 제16 커패시터(C15, C16)의 충전 전하를 각각 방전시키기 위하여 제1 및 제2 바이 패스 트랜지스터(Tr21, Tr22)의 소오스 전극들은 접지된다. 상기 제12 커패시터(C12)및 제13 커패시터(C13)의 제1 충전 전압 및 제2 충전 전압을 비교하여 비교 결과를 출력하기 위한 제1 비교기(OP4)가 제1 및 제2 바이 패스 트랜지스터(Tr21, Tr22)의 드레인 전극부에 접속된다.
또한, 상기 제1 비교기(OP4)의 출력단에는 제3 전달 트랜지스터(Tr13)가 접속되어 있고, 제3 전달 트랜지스터(Tr13)는 상기 신호 발생부(313)의 제3 출력 신호의 레벨에 따라 선택적으로 턴-온되어 상기 제1 비교기(OP4)로부터의 비교 결과를 출력한다. 상기 제3 전달 트랜지스터(Tr13)의 출력단에는 제3 및 제4 단위-이득 버퍼(Unity-gain buffer; OP5, OP6)가 순차력으로 접속되어 있다. 상기 제3 전달 트랜지스터(Tr13)와 제3 단위 이득 버퍼(OP5)간에는 제14 커패시터(C14)가 상기 제3 단위 이득 버퍼(OP5)와 병렬로 접속되어 있고, 그 일단은 접지된다. 또한 제3 및 제4 단위-이득 버퍼(OP5, OP6)사이에는 제5 저항(R5)가 구비되고 상기 제5 저항(R5)과 병렬관계를 갖고 제15 커패시터(C15)가 상기 제4 단위 이득 버퍼(OP6)와 병렬로 접속되어 있고, 그 일단은 접지된다
반파 정류된 방송 신호는 제1 비교기(OP4)에 입력되며, 그 비교 결과는 제3 전달 트랜지스터(Tr13)를 통해 제3 및 제4 단위-이득 버퍼(OP5 및 OP6)에 전달 증폭된다. 상기 제1 바이 패스 트랜지스터(Tr21)와 제2 바이 패스 트랜지스터(Tr22)는 그 게이트들이 제2 출력 노드(N32)에 공통으로 접속되어 제2 출력 노드(N32)의 전압 레벨에 따라 상기 제15 및 제16 커패시터(C15 및 C16)의 충전 전압을 방전시킨다. 상기 제3 전달 트랜지스터(Tr13)는 제3 출력 노드(N33)의 전압 레벨에 따라 제1 비교기(OP4)의 결과를 출력시킨다.
상기 신호 발생부(313)는 소정의 주파수를 갖는 신호를 발생하기 위한 전압 제어 발진기(Voltage Control Oscillator; 3134) 및 상기 제1 제어 신호, 제2 및 제3 제어 신호를 발생하기 위하여 상기 전압 제어 발진기(3134)로 부터의 발생 신호의 주파수를 분주하기 위한 분주기(3135)을 포함한다. 상기 분주기(3135)는 종속적으로 그 입력단과 출력단이 접속된 제1, 제2, 제3, 제4 및 제5 T 플립-플롭(T1, T2, T3, T4 및 T5)으로 구성된다.
상기 제5 T 플립-플롭(T5)의 제9 노드(N39)는 제2 및 제3 인버터(IV2 및 IV3)를 통해 제1 출력단(3131)에 접속되며 상기 제1 출력단(3131)은 상기 제1 출력 노드(N31)과 접속된다. 상기 제2 내지 제5 T 플립-플롭(T2, T3, T4 및 T5)의 제6 내지 제9 노드(N36 내지 N39)는 노어(NOR) 게이트(G1)의 4개의 입력단에 접속된다. 또한, 상기 제2 내지 제5 T 플립-플롭(T2, T3, T4 및 T5)의 제6 내지 제9 노드(N5 내지 N8) 및 제1 T 플립-플롭(T1)의 제5 노드(N35)는 난드(NAND) 게이트(G2)의 5개의 입력단에 접속된다. 상기 노어(NOR) 게이트(G1)의 제2 출력단(3132)은 상기 제2 출력 노드(N9)와 접속되며, 상기 난드(NAND) 게이트(G2)의 제3 출력단(3133)은 상기 제3 출력 노드(N33)와 접속된다.
상기 판별부(314)은 제2 비교기(OP7) 및 제3 비교기(OP8)을 포함한다. 상기 제2 비교기(OP7)은 상기 비교부(312)로부터의 비교 결과에 대응하는 전압을 제1 기준 전압(VA)과 비교하고 상기 비교 결과에 대응하는 제1 비교 신호(3141)를 제1 익스그루시브(XOR) 게이트(G3)의 한 입력 단자(3143)로 출력되고, 또한 제4 및 제5 인버터(IV4 및 IV5)로 구성된 버퍼(3145)를 통하여 피드백 전압 발생부(320)의 제1 입력 단자(CK)로 제1 판별 신호(3143)를 출력한다.
제3 비교기(OP8)는 상기 비교부(312)로부터 상기 비교 결과에 대응하는 전압을 제2 기준 전압(VB)과 비교하고 상기 비교 결과에 대응하는 제3 비교 신호(3142)를 XOR 게이트(G3)의 다른 한 입력단자(3144)로 출력한다. 제1 익스그루시브(XOR) 게이트(G3)는 상기 제2 비교기 (OP7)로 부터의 제2 비교 신호와 제3 비교기 (OP8)로부터의 제3 비교 신호를 논리 연산하여 출력된 제2 판별신호(3144)를 제2 입력 단자(CNK)에 출력한다.
도 6은 도 4의 피드백 전압 발생부(320)를 나타낸 상세 회로도이다. 도 6에서, 상기 피드백 전압 발생부(320)는 구동부(321)와 전압 보상부(322)를 포함한다. 상기 구동부(321)는 상기 제1 입력 단자(CK)과 접속되어 제1 입력 단자(CK)로부터 입력되는 상기 제1 판별 신호를 반전시키는 제6 인버터(IV6)를 구비한다. 또한, 상기 제1 입력 단자(CK)는 상기 구동부(321)의 제7 인버터(IV7)와 접속되며, 상기 제7 인버터(IV7)는 상기 제1 입력 단자(CK)로부터 입력되는 제1 판별신호를 딜레이시켜 출력하기 위해 연속적으로 제8, 제9 및 제10 인버터(IV8, IV9 및 IV10)와 직렬로 접속된다. 상기 제6 인버터(IV6)와 상기 제10 인버터(IV10)의 두 출력신호는 제2 익스크루시브 오아(XOR) 게이트(G4)에 입력되며, 상기 제1 XOR 게이트(G3)의 출력은 제6 T 플립-플롭(T6)에 입력된다. 상기 제6 T 플립-플롭(T6)의 한 출력단은 제3 입력단(3211)과 접속되며 다른 한 출력단은 제4 입력단(3212)와 접속된다.
상기 구동부(321)의 제3 입력단(3211)은 상기 전압 보상부(322)의 제1 트랜지스터(Tr41)의 게이트 전극과 접속되며, 상기 제4 입력단(3212)은 제2 트랜지스터(Tr42)의 게이트 전극과 접속된다. 상기 제1 트랜지스터(Tr41)의 드레인 전극은 상기 제1 트랜지스터(Tr42)와 상보적으로 동작하는 제3 트랜지스터(Tr43)의 소오스 및 게이트 전극과 접속된다 상기 제2 트랜지스터(Tr42)의 드레인 전극은 상기 제2 트랜지스터(Tr42)와 상보적으로 동작하는 제4 트랜지스터(Tr44)의 소오스 및 게이트 전극과 접속된다.
또한, 상기 제1 트랜지스터(Tr41)의 소오스 전극은 상기 제1 트랜지스터(Tr41)와 상보적으로 동작되는 제5 트랜지스터(Tr45)의 드레인 전극과 접속된다. 상기 제2 트랜지스터(Tr42)의 소오스 전극은 제6 트랜지스터(Tr46)의 드레인 전극과 접속된다. 상기 제5 트랜지스터(Tr45)의 소오스 전극과 제6 트랜지스터(Tr46)의 소오스 전극은 접지되며, 상기 제5 트랜지스터(Tr45)의 게이트 전극과 제6 트랜지스터(Tr46)의 게이트 전극은 상기 제2 입력 단자(CNK)와 접속된다.
상기 제3 트랜지스터(Tr43)의 게이트 전극은 제1 트랜지스터(Tr41)와 상보적으로 동작되는 제7 트랜지스터(Tr47)의 게이트 전극과 접속되며, 상기 제4 트랜지스터(Tr44)의 게이트 전극은 제2 트랜지스터(Tr42)와 상보적으로 동작되는 제8 트랜지스터(Tr48)의 게이트 전극과 접속된다.
상기 제7 트랜지스터(Tr47)의 소오스 전극은 제7 트랜지스터(Tr47)와 상보적으로 동작되는 제9 트랜지스터(Tr49)의 드레인 전극과 접속되며, 상기 제8 트랜지스터(Tr48)의 소오스 전극은 제8 트랜지스터(Tr48)와 상보적으로 동작되는 제10 트랜지스터(Tr50)의 드레인 및 게이트 전극과 접속된다.
상기 제9 트랜지스터(Tr49)의 게이트 전극은 상기 제10 트랜지스터(Tr50)의 게이트 전극과 접속하고, 상기 제10 트랜지스터(Tr50)의 드레인 전극과 제8 트랜지스터(Tr48)의 소오스간의 접점과 접속된다. 상기 제9 트랜지스터(Tr49)의 소오스 전극과 상기 제10 트랜지스터(Tr10)의 소오스 전극과 접지된다.
그리고, 상기 제 3, 제4, 제7, 및 제8 트랜지스터(Tr43, Tr44, Tr47, 및 Tr48)의 드레인들은 각각 제6, 제7, 제8, 및 제9 저항(R6, R7, R8, 및 R9)을 통해 외부의 전극(V+)과 접속된다. 또한 상기 제9 트랜지스터(Tr49)의 드레인과 제7 트랜지스터(Tr47)의 접점과 접지사이에 충전용 제16 커패시터(C16)가 접속되며, 상기 제9 트랜지스터(Tr49)의 드레인과 제7 트랜지스터(Tr47)의 접점에는 상기 제16 커패시터(C16)의 피드백 전압 출력 단자(VOUT)와 접속되어, 이와 접속된 제7 도선(217)을 통하여 충전전압을 외부로 출력시킨다.
이하, 본 발명의 제3 실시예에 따른 도 4로 구성된 튜닝 포인트 제어 장치의 동작을 도 7(A) 내지 도 8(F)를 참조하여 설명한다.
도 7(A) 내지 7(I)는 도 5에 도시된 전압 검출부(310)의 동작을 설명하기 위한 파형도이다. 도 7 (A) 내지 (E)에 제1 내지 제5 플립-플롭들(T1∼T5)의 출력단 노드(N35 -N39)의 출력 파형을 정량적으로 도시하였다. 상기 신호 발생부(313)는 제1 출력 노드(N31), 제2 출력 노드(N32), 및 제3 출력 노드(N33)를 통해 외부로 출력시킨다. 상기 제1 출력 노드(N31), 제2 출력 노드(N32), 및 제3 출력 노드(N33)의 출력 파형을 도 7(G) 내지 7(I)에 도시한다 상기 도 7(G) 내지 7(I)에서 가장 큰 시간 동안 하이 레벨을 갖는 출력은 제3 출력 노드(N33)의 출력이고, 그 다음이 제1 출력 노드(N31)이다. 이러한 시간 관계는 이 후에 상세히 설명한다.
상기 판별부(314)는 상기 비교부(312)로부터 입력된 신호를 판별하기 위해 각기 다른 제1 기준 전압(VA) 및 제2 기준 전압 (VB)을 갖는 제2,. 제3 비교기(OP7, OP8), 및 상기 제2 및 제3 비교기(OP7, OP8)의 제1 및 제2 비교 결과(3141, 3142)를 논리 처리하기 위한 XOR 게이트(G3)를 포함한다.
도 5에서 입력부(311)의 제1 전달 트랜지스터(Tr11)는 도 7(E)에 나타낸 바와 같이 신호 발생부(313)의 제1 출력 노드(N31)가 하이일 때 턴-온 되어 제1 증폭기(OP1)로 출력 되는 방송 신호(3111)를 제1 단위-이득 버퍼(OP2)로 전달한다. 이 때, 제2 전달 트랜지스터(Tr12)는 턴-오프 상태이므로 상기 방송신호(3111)의 제2 단위-이득 버퍼(OP3)으로의 전달은 차단된다. 상기 제1 출력 노드(N31)의 전압이 로우 레벨이 되면, 상기 제1 전달 트랜지스터(Tr11)는 오프되고, 제2 전달 트랜지스터(Tr12)는 온되어 다음 방송 신호는 제2 단위-이득 버퍼(OP3)에만 전달된다. 따라서, 상기 입력부(311)은 연속해서 입력되는 방송 신호를 상기 제 5(F)도의 파형의 1/2주기 씩 방송신호를 순차적으로 샘플링하게 된다.
상기 입력부(311)의 제1 단위-이득 버퍼(OP2) 및 제2 단위-이득 버퍼(OP3)로부터 전달된 방송 제1 및 제2 신호(3113, 3114)는 각각 제1 및 제2 다이오드(D1, D2)에 의해 반파 정류되고 정류된 제1 및 제2 신호(3115, 3116)는 다시 제15 및 제16 커패시터(C15, C16)를 충전시키게 된다. 상기 제15 및 제16 커패시터(C15, C16)의 충전시, 상기 제 3 및 제4 바이 패스 트랜지스터(Tr21, Tr22)는 도 7(H)에 나타낸 바와 같이, 턴-온되므로 제15 및 제16 커패시터들(C15, C16)는 이전에 충전했었던 전하를 모두 방전한 후 충전하게 된다. 상기 제15 및 제16 커패시커들(C15, C16)의 충전전압은 제1 비교기(OP4)에 입력되어 상호 비교되고, 비교된 결과는 제3 전달 트랜지스터(Tr13)를 통해 제3 단위-이득 버퍼(OP5)로 출력된다. 상기 제3 전달 트랜지스터(Tr13)는 신호 발생부(313)의 제3 출력 노드(N33)의 전압에 의해 제어되며, 제3 출력 노드(N33)의 출력 파형은 도 7(I)에 나타낸 바와 같다. 따라서 제3 전달 트랜지스터(Tr13)는 상기 제1 ,제2 바이 패스 트랜지스터(Tr21, Tr22)가 턴-오프되자 마자 오프되어 상기 제15 및 제16 커패시터들(C15, C16)이 방전하는 동안 제1 비교기(OP4)의 연산 결과가 출력되는 것을 방지한다.
한편, 비교부(312)의 비교 결과(3120)가 판별부(314)에 입력되면, 상기 제2 비교기(OP7)의 기준 전압(VA)이 제3 비교기(OP8)의 기준 전압(VB)보다 소정 전압만큼 클 때(VAVB), 비교부(312)의 출력 전압(VN11)에 대한 판별부(314)의 출력은 아래의 표.1에 나타난 바와 같다.
Vo1 Vo2 CK CNK
VN11VA 1 1 1 0
VAVN11VB 0 1 0 1
VN11＜VB 0 0 0 0
상기 전압 검출부(310)의 출력은 피드 백 전압 발생부(320)에 입력된다. 도 6은 도 4에 도시된 상기 피드 백 전압 발생부(320)의 일예를 보여준다. 도 6에서, 상기 전압 검출부(310)의 두 출력단은 피드백 전압 발생부(320)의 제1 및 제2 입력단(CK 및 CNK)과 접속된다. 상기 피드백 전압 발생부(320)는 동조 회로부(200)의 튜닝 포인트 전압을 조절하기 위한 전압을 발생시키는 전압 보상부(322)와, 상기 입력단(CK, CNK)으로부터 입력된 신호를 처리하여 전압 보상부(322)를 구동하는 구동부(321)로 구성된다. 만일, 상기 구동부(321)의 제1 입력 단자(CK)에 도 8(A)와 같은 신호가 입력되고, 제2 입력 단자(CNK)의 입력이 로우 레벨일 때, 상기 구동부(321)에서 제10 노드(N40)의 출력은 도 8(B)와 같은 파형으로 출력되며, 제11 노드(N41)의 출력은 도 8(C)와 같이 인버터(IN5-IV8)들에 의해 입력 신호의 시간 Dt만큼 지연된 파형으로 출력된다. 상기 도 8(B) 및 8(C)의 신호는 XOR 게이트(401)의 두 입력 신호이며, 제2 XOR 게이트(G3)의 출력을 도 8(D)에 나타낸다. 제2 XOR 게이트(G3)의 출력 신호(4010)는 다시 제6 T 플립-플롭(T6)에 입력 신호가 되며, 제6 T 플립-플롭(T6)은 상기 입력 신호를 처리하여 도 8(E)와 같은 구동 신호를 전압 보상부(322)로 출력하게 된다.
상기 제6 T 플립-플롭(T6)의 두 출력은 상호 상보적이다. 따라서 상기 전압 보상부(322)의 제2 트랜지스터(Tr42)와 제1 트랜지스터(Tr41)는 상호 상보적으로 동작하게 된다. 상기 제1 트랜지스터(Tr41)가 온되면 제3 및 제7 트랜지스터(Tr43 및 Tr47)들은 온되어 제16 커패시터(C16)는 충전된다. 상기 제16 커패시터(C16)의 충전은 상기 제9 트랜지스터(Tr49)가 오프될 때까지 계속되며, 그 결과 전압 보상부(322)의 출력 전압은 상승하게 된다. 이와 반대로, 상기 제2 트랜지스터(Tr42)이 온되면, 전압 보상부(322)의 제4, 제8, 제9, 및 제10 트랜지스터들 (Tr44, TR48, Tr49, 및 Tr50)은 턴온되며, 그 결과 제16 커패시터(C16)가 충전 전하를 방전하게 되어 전압 보상부(322)의 출력 전압은 낮아지게 된다. 이러한 전압 보상부(322)의 보상 전압 출력에 대한 파형을 도 8(F)에 도시한다. 상기 전압 보상부(322)의 동작은 피드백 전압 발생부(320)의 제2 입력 단자(CNK)의 입력 신호가 로우일 때만 동작되고, 이와 반대로 상기 제2 입력 단자(CNK)의 전압이 하이 일때는 상기 전압 보상부(322)의 커패시터(C19)는 충,방전을 멈추게 됨으로써 전압 보상부(322)는 일정한 전압을 출력하게 된다. 그리고, 이것은 상기 전압 검출부(310)의 비교부(312)의 출력 전압(VN11)이 제2 비교기(OP7)의 기준 전압(VA)과 제3 비교기(OP8)의 기준 전압(VB) 사이의 전압이므로, 상기 동조부(200)의 동조 주파수가 방송 주파수의 중심 주파수와 일정 범위 내에 있다는 것을 의미한다.
도 9는 본 발명의 제4 실시예에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로를 나타낸 도면이다.
도 9에서 도 4와 동일한 부분에는 동일한 부호를 붙인다.
본 발명의 제4 실시예에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로는 인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조부(200), 동조부(200)로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출부(310), 및 상기 전압 검출부(310)으로부터의 상기 전압 검출 신호에 따라 상기 동조부(200)로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생부(320)로 구성된다.
상기 전압 검출부(310)는 튜닝 포인트 전압을 조절하기 위하여 상기 제2 단자(202)를 통해 입력되는 상기 동조부(200)로부터의 상기 방송 신호의 전압을 검출한다. 상기 전압 검출부(310)는 상기 동조부(200)로부터 상기 방송 신호의 전압을 검출하기 위해 상기 동조부(200)의 제1 노드(N21)와 제2 단자(202)의 접속을 통해 상기 동조회로(200)와 접속된다.
상기 피드백 전압 발생부(320)는 상기 전압 검출부(310)로부터 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상한다. 상기 피드백 전압 발생부(320)는 제1, 제2 입력단(CK, CNK)을 통해 상기 전압 검출부(310)과 접속된다. 그리고, 상기 피드백 전압 발생부(320)는 상기 전압 검출부(310)에 의해 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상하기 위해 상기 제1 노드(N21), 상기 제2 단자(202), 및 제 도선(217)를 통해 상기 동조부(200)와 접속된다.
상기 동조부(200)의 바랙터 다이오드(VD2)의 일단은 제1 도선(211)과 제1 노드(N21)를 통해 안테나(600) 및 제5 단자(205)와 접속되고, 또한 제6 커패시터(C6) 및 제7 커패시터(C7)의 일단에 접속되어 있다. 상기 제6 커패시터(C6)의 타전극은 접지된다. 상기 바랙터 다이오드(VD2)의 타단은 제2 노드(N22)를 통하여 믹서에 접속되고, 제2 노드(N22)와 제3 노드(N23)를 통해 상기 제1 단자(201)와 접속된다. 또한 상기 바랙터 다이오드(VD2)는 제2 노드(N22)에 일단이 병렬로 접속된 상기 제8 커패시터(C8)의 일단에 접속되며, 상기 제8 커패시터(C8)의 타단은 제7 커패시터(C7)의 타단에 직렬로 접속된 인덕터(L2)와 접속되고, 제4 노드(N24)를 통하여 접지된다.
상기 동조부(200)의 동조 주파수는 바랙터 다이오드(VD2) 양단의 입력 전압에 의해 결정된다. 바랙터 다이오드(VD2)의 전압은 제1 단자(201)로부터 입력되는 튜닝 전압에 의해 결정된다. 이러한 튜닝 전압은 이미 결정되어 있으므로 실질적으로 바랙터 다이오드(VD2)의 커패시턴스는 바랙터 다이오드(VD2)의 다른 단자와 접속된 제3 도선(213)으로부터 입력된 전압, 즉 상기 제1 단자(201)의 전압과 상기 제1 노드(N21)의 전압 차에 의해 결정된다.
도 9에서 상기 전압 검출부(310)와 상기 피드백 전압 발생부(320)의 동작은 본 발명의 제3 실시예에서의 상기 전압 검출부(310)와 상기 피드백 전압 발생부(320)의 동작과 동일함으로 그 자세한 설명은 생략한다.
도 10은 본 발명의 제5 실시예에 따른 튜닝 포인트 제어 장치를 나타낸 도면이다.
도 10에서 튜닝 포인트 제어 장치는 저장부(460), 직류 전압 발생부(450), 신호 입력부(420), 제1 A/D변환부(410), 제2 A/D변환부(430), 제어부(440), 전압 검출부(310), 피드백 전압 발생부(320), 및 스위칭부(500)로 구성된다.
도 10에서 도 2 내지 도 9와 동일한 부분에는 동일한 부호를 붙인다.
상기 제1 아날로그-디지틀(analog/digital ; A/D) 변환부(410)는 제1 단자(201)로부터 입력되는 전압을 소정의 디지틀신호로 변환하여 제어부(440)에 전달한다. 튜닝 포이트 작업시 제2 스위치(S2)는 제2 A/D 변환부(430)와 상기 제3 도선(213)을 온시키고 DC 전압 발생부(450)와는 오프된다. 이와 반대로, 튜닝 포인트 작업이 완료되면, 상기 제2 A/D 변환부(430)와는 오프시키고 상기 DC 전압 발생부(450)를 제3 도선(213)에 온시킨다.
상기 저장부(460)는 상기 동조 회로(도시않음)에 의한 상기 튜닝 전압 데이터들 및 상기 튜닝 전압 데이터들에 의한 튜닝 포인트 전압 데이터를 저장한다. 직류 전압 발생부(450)는 제어부(440)로부터 입력된 제어 신호(451)에 대응하는 전압을 발생하여 제2 스위치(S2)를 통하여 상기 동조부(200)의 제3 도선(213)에 제공한다. 신호 입력부(420)는 상기 저장부(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 제어부(440)에 제공한다. 상기 제1 A/D변환부(410)는 입력되는 상기 튜닝 전압을 소정의 디지탈 신호로 변환하여 출력시킨다. 제2 A/D변환부(430)은 상기 제2 스위치(S2)를 통해 입력되는 AC 성분의 신호를 소정의 디지탈 신호로 출력시킨다. 상기 제어부(440)는 상기 신호 입력부(420)의 조작에 의해 동작하여 상기 제1 A/D변환부(410)로부터 입력되는 튜닝 전압과 제2 A/D변환부(430)로 입력되는 튜닝 포인트 제어 전압을 상기 저장부(460)에 저장한다. 또한 상기 제어부(440)는 상기 튜닝 전압 인가시 상기 저장부(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생부(450)가 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생부(450)에 제어 신호(451)를 제공한다.
상기 전압 검출부(310)는 튜닝 포인트 전압을 조절하기 위하여 상기 제2 단자(202)를 통해 입력되는 상기 동조부(200)로부터의 상기 방송 신호의 전압을 검출한다. 상기 전압 검출부(310)는 상기 동조부(200)로부터 상기 방송 신호의 전압을 검출하기 위해 상기 제1 스위치(S1)와 제2 단자(202)의 접속을 통해 상기 동조회로(200)와 접속된다. 상기 피드백 전압 발생부(320)는 상기 전압 검출부(310)로부터 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상한다. 또한, 상기 피드백 전압 발생부(320)는 제1, 제2 입력단(CK, CNK)을 통해 상기 전압 검출부(310)과 접속된다. 그리고, 상기 피드백 전압 발생부(320)는 상기 전압 발생부(320)에 의해 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상하기 위해 상기 제2 스위치(S2)와 상기 제3 단자(203)의 접속을 통해 직류 전압 발생부(450)와 접속된다.
상기 스위칭부(500)는 제1 스위치(S1) 및 제2 스위치(S2)를 포함한다. 상기 제1 스위치(S1)와 제2 스위치(S2)는 상호 병렬로 상기 제3 도선(213)에 접속된다. 상기 제1 스위치(S1)의 타단은 제2 단자(202) 및 제6 도선(216)을 통하여 전압 검출부(310)에 접속된다. 상기 제1 스위치(S1)와 제2 스위치(S2)간에는 상기 제1 스위치(S1)와 병렬로 제11 커패시터(C11)가 접속되어 있고, 상기 제11 커패시터(C11)의 타단은 접지되어 있다. 상기 제11 커패시터(C11)는 상기 제1 스위치(S1)로 부터의 AC 성분을 차단하여, AC 성분이 제2 스위치(S2)로 흐르는 것을 방지한다. 상기 제2 스위치(S2)는 제3 단자(203) 및 제4 단자(204)를 구비한다. 제4 단자(204)는 제4 도선(214)을 통하여 제2 A/D 변환부(410)의 입력측에 접속되며, 제4 도선(214)에는 일 전극이 접지되어 있는 제4 인덕터(L4)가 접속되어 있다. 상기 제4 인덕터(L4)는 상기 제2 스위치(S2)로 부터의 AC 성분을 차단하여, AC 성분이 제2 A/D 변환부(430)로 흐르는 것을 방지한다. 제 3 단자(203)는 제 5 도선(215)을 통하여 DC 전압 발생부(450)의 출력측에 접속되며 또한, 제7 도선(217)을 통하여 피드백 전압 발생부(320)의 출력측에 접속된다. 제5 도선(215)에는 일 전극이 접지되어 있는 제5 인덕터(L5)가 접속되어 있다. 상기 제5 인덕터(L5)는 상기 제2 스위치(S2)로 부터의 AC 성분을 차단하여, AC 성분이 DC 전압 발생부(450) 및 피드백 전압 발생부(320)로 흐르는 것을 방지한다. 상기 제 1 스위치(S1)과 제 2 스위치(S2)의 스위칭 동작은 작업자에 의해 이행된다. 상기 제1 스위치(S1)는 이 후에 설명하게 될 튜닝 포인트 작업시, 작업자에 의해 제10 커패시터(C10)와 오프 상태로 되어 있다가 튜닝 포인트 작업이 완료되면 온된다.
상기 제2 단자(202)와 전압 검출부(310) 사이에는 제10 커패시터(C10)가 설치된다. 상기 제10 커패시터(C10)의 타단은 전압 검출부(310)에 접속되고, 상기 전압 검출부(310)는 피드백 전압 발생부(320)와 상호 접속되어 있다. 상기 피드백 전압 발생부(320)는 제7 도선(217)를 통하여 상지 제3 단자(203)에 접속된다.
상기 구성에서, 동조 회로(도시 않음)로 입력되는 튜닝 전압은 상기 제1 A/D 변환부(410)에 의해 디지탈 신호로 변환되어 상기 제어부(440)에 입력된다. 그리고, 동조 회로(도시 않음)의 튜닝 포인트를 조절하기 위한 튜닝 포인트 제어 전압은 상기 제3 도선(213) 및 스위치(S2)를 통해 상기 제2 A/D 변환부(410)에 입력되어 디지탈 신호로 변환된다. 디지탈 신호로 변환된 상기 튜닝 포인트 제어 전압은 상기 제어부(440)에 입력되며, 상기 튜닝 포인트 제어 전압에 의해 동조 회로가 튜닝 포인트에서 동조하게 되는 경우, 작업자는 상기 신호 입력부(420)를 통해 상기 제어부(440)에 현재의 튜닝 포인트 제어 전압이 튜닝 포인트 전압임을 알리게 된다. 그러면, 상기 제어부(440)는 상기 제2 A/D 변환부(430)로부터 입력되는 튜닝 포인트 제어 전압 신호를 상기 튜닝 전압에 대응하여 상기 저장부(460)에 저장하게 된다. 상기의 과정과 같이, 각각의 튜닝 전압에 대한 튜닝 포인트 전압을 상기 저장부(460)에 저장되어 튜닝 포인트 작업은 완성된다.
상기 과정에 의해 튜닝 포인트 전압의 상기 저장부(460)로의 저장이 완료되면, 작업자는 상기 제1 스위치(S1)를 조작하여 제3 도선(213)과 제2 단자(202)를 접속시킨다. 제3 도선(213)과 상기 제2 단자(202)가 접속되면 상기 동조 회로(도시 안됨)에 의해 동조되는 주파수 신호는 전압 검출부(310)에 제공된다. 또한, 작업자는 상기 제2 스위치(S2)를 조작하여 상기 제3 도선(213)과 제 2 A/D 변환부(430)와의 연결은 끊고, 제3 도선(213)과 제4 단자(204)는 접속시켜, 상기 DC 전압 발생부(450)으로부터 발생된 전압이 출력될 수 있도록 한다.
상기 스위칭부(500)의 스위칭 상태에서, 상기 제3 도선(213)를 통해 입력되는 AC성분의 주파수 신호는 제10 커패시터(C10)를 통해 상기 전압 검출부(310)에 입력된다. 상기 전압 검출부(310)는 상기 제10 커패시터(C10)를 통해 입력되는 AC성분의 주파수 신호의 전압을 검출하여 검출한 결과를 상기 피드백 전압 발생부(320)에 제공한다. 그러면, 상기 피드백 전압 발생부(320)는 상기 전압 검출부(310)로부터 검출된 AC 성분 신호의 전압 레벨에 따라 상기 직류 전압 발생부(450)로부터 출력되는 전압을 보상하게 된다. 상기 전압 검출부(310)와 상기 피드백 전압 발생부(320)의 동작은 본 발명의 제3 실시예에서의 상기 전압 검출부(310)와 상기 피드백 전압 발생부(320)의 동작과 동일함으로 그 자세한 설명은 생략한다.
도 11은 본 발명의 제6 실시예에 따른 튜닝 포인트 제어 기능을 갖는 동조 회로를 나타낸 도면이다.
도 11에서 도2 내지 도 10와 동일한 부분에는 동일한 부호를 붙인다.
도 11에서 튜닝 포인트 제어 기능을 갖는 동조 회로는 저장부(460), 직류 전압 발생부(450), 신호 입력부(420), 제1 A/D변환부(410), 제2 A/D변환부(430), 제어부(440), 및 스위칭부(500)로 구성된다.
동조부(200)의 일단은 제1 도선(211)의 제1 노드(N21)통해 안테나(600) 및 스위칭부(500)와 접속되고, 제1 도선(211)의 제5 단자(205)를 통하여 제어전압이 상기 동조부(200)에 입력된다. 또한, 상기 동조부(200)의 타단은 제2 도선(212)의 제3 노드(N23)를 통하여 제1 아날로그-디지탈 변환부(410)와 접속되어 있고, 상기 제2 도선(212)의 제1 단자(201)를 통하여 튜닝 전압이 인가된다. 또한 동조부(200)는 제2 노드(N22)를 통하여 믹서(도시 않음)에 접속되어 있다. 상기 제2 도선(212)에는 상기 동조부(200)와 병렬 관계를 갖고 제3 인덕터(L3)가 접속되어 있고, 상기 제3 인덕터(L3)의 일단은 접지되어 있다. 상기 제3 인덕터(L3)는 상기 동조부(200)로 부터 발생된 AC성분이 제1 단자(201)로 출력되는 것을 방지한다. 도면에서, 제9 커패시터(C9)는 제2 도선(212)이 갖고 있는 기생 커패시터를 나타낸다.
상기 제1 아날로그-디지틀(analog/digital ; A/D) 변환부(410)는 제1 단자(201)와 접속된다. 제1 A/D변환부(410)는 제1 단자(201)의 전압을 소정의 디지틀신호로 변환하여 제어부(440)에 전달한다. 튜닝 포이트 작업시 제2 스위치(S2)는 제2 A/D 변환부(430)와 상기 제3 도선(213)을 온시키고 DC 전압 발생부(450)와는 오프된다. 이와 반대로, 튜닝 포인트 작업이 완료되면, 상기 제2 A/D 변환부(430)와는 오프시키고 상기 DC 전압 발생부(450)를 제3 도선(213)에 온시킨다.
상기 저장부(460)는 상기 동조부(200)에 의한 상기 튜닝 전압 데이터들 및 상기 튜닝 전압 데이터들에 의한 튜닝 포인트 전압 데이터를 저장한다. 직류 전압 발생부(450)는 제어부(440)로부터 입력된 제어 신호(451)에 대응하는 전압을 발생하여 제2 스위치(S2)를 통하여 상기 동조부(200)의 제3 도선(213)에 제공한다. 신호 입력부(420)는 상기 저장부(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 제어부(440)에 인다한다. 상기 제1 A/D변환부(410)는 제3 노드(N23)를 통해 입력되는 상기 튜닝 전압을 소정의 디지탈 신호로 변환하여 출력시킨다. 제2 A/D변환부(430)은 상기 동조부(200)의 바랙터 다이오드(VD2)의 다른 단자의 전압을 상기 제4 도선(214) 및 상기 제2 스위치(S2)를 통해 입력받아 소정의 디지탈 신호로 출력시킨다. 상기 제어부(440)는 상기 신호 입력부(420)의 조작에 의해 동작하여 상기 제1 A/D변환부(410)로부터 입력되는 튜닝 전압과 제2 A/D변환부(430)로 입력되는 튜닝 포인트 전압들을 상기 저장부(460)에 저장한다. 또한 상기 제어부(440)는 상기 튜닝 전압 인가시 상기 저장부(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생부(450)가 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생부(450)에 제어 신호(451)를 제공한다.
본 발명의 제2 실시예에 따른 동조 회로의 튜닝 포인트 제어 장치(20)는 전압 검출부(310) 및 피드백 전압 발생부(320)로 구성된다.
상기 전압 검출부(310)는 튜닝 포인트 전압을 조절하기 위하여 상기 제2 단자(202)를 통해 입력되는 상기 동조부(200)로부터의 상기 방송 신호의 전압을 검출한다. 상기 전압 검출부(310)는 상기 동조부(200)로부터 상기 방송 신호의 전압을 검출하기 위해 상기 제1 스위치(S1)와 제2 단자(202)의 접속을 통해 상기 동조회로(200)와 접속된다. 상기 피드백 전압 발생부(320)는 상기 전압 검출부(310)로부터 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상한다. 또한, 상기 피드백 전압 발생부(320)는 제1, 제2 입력단(CK, CNK)을 통해 상기 전압 검출부(310)과 접속된다. 그리고, 상기 피드백 전압 발생부(320)는 상기 전압 발생부(320)에 의해 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상하기 위해 상기 제2 스위치(S2)와 상기 제3 단자(203)의 접속을 통해 직류 전압 발생부(450)와 접속된다.
스위칭부(500)는 제4 도선(214) 및 제4 단자(204)를 통해 제2 A/D 변환부(430), 제3 단자(203) 및 제5 도선(215)를 DC 전압 발생부(450)와 연결된다. 상기 스위칭부(500)는 또한 제2 단자(202)와 제6 도선(216), 및 제3 단자(203)와 제7 도선(217)를 통해 전압 검출부(310)와 연결된다.
상기 스위칭부(500)와 접속된 제1 A/D 변환부(410)는 제2 도선(212)의 제3 노드(N23)에 접속되어 상기 튜닝 전압이 인가된다.
동조부(200)의 바랙터 다이오드(VD2)의 일단은 제1 도선(211)과 제1 노드(N21)를 통해 안테나(600) 및 제5 단자(205)와 접속되고, 또한 제6 커패시터(C6) 및 제7 커패시터(C7)의 일단에 접속되어 있다. 상기 제6 커패시터(C6)의 타전극은 접지된다. 상기 바랙터 다이오드(VD2)의 타단은 제2 노드(N22)를 통하여 믹서에 접속되고, 제2 노드(N22)와 제3 노드(N23)를 통해 상기 제1 단자(201)와 접속된다. 또한 상기 바랙터 다이오드(VD2)는 제2 노드(N22)에 일단이 병렬로 접속된 상기 제8 커패시터(C8)의 일단에 접속되며, 상기 제8 커패시터(C8)의 타단은 제7 커패시터(C7)의 타단에 직렬로 접속된 인덕터(L2)와 접속되고, 제4 노드(N24)를 통하여 접지된다.
상기 동조부(200)의 동조 주파수는 바랙터 다이오드(VD2) 양단의 입력 전압에 의해 결정된다. 바랙터 다이오드(VD2)의 전압은 제1 단자(201)로부터 입력되는 튜닝 전압에 의해 결정된다. 이러한 튜닝 전압은 이미 결정되어 있으므로 실질적으로 바랙터 다이오드(VD2)의 커패시턴스는 바랙터 다이오드(VD2)의 다른 단자와 접속된 제3 도선(213)으로부터 입력된 전압, 즉 상기 제1 단자(201)의 전압과 상기 제3 도선(213)의 전압 차에 의해 결정된다.
상기 제3 도선(213)에 접속된 스위칭부(500)는 제1 스위치(S1) 및 제2 스위치(S2)를 포함한다. 상기 제1 스위치(S1)와 제2 스위치(S2)는 상호 병렬로 상기 제3 도선(213)에 접속된다. 상기 제1 스위치(S1)의 타단은 제2 단자(202) 및 제6 도선(216)을 통하여 전압 검출부(310)에 접속된다. 상기 제1 스위치(S1)와 제2 스위치(S2)간에는 상기 제1 스위치(S1)와 병렬로 제11 커패시터(C11)가 접속되어 있고, 상기 제11 커패시터(C11)의 타단은 접지되어 있다. 상기 제11 커패시터(C11)는 상기 제1 스위치(S1)로 부터의 AC 성분을 차단하여, AC 성분이 제2 스위치(S2)로 흐르는 것을 방지한다. 상기 제2 스위치(S2)는 제3 단자(203) 및 제4 단자(204)를 구비한다. 제4 단자(204)는 제4 도선(214)을 통하여 제2 A/D 변환부(410)의 입력측에 접속되며, 제4 도선(214)에는 일 전극이 접지되어 있는 제4 인덕터(L4)가 접속되어 있다. 상기 제4 인덕터(L4)는 상기 제2 스위치(S2)로 부터의 AC 성분을 차단하여, AC 성분이 제2 A/D 변환부(430)로 흐르는 것을 방지한다. 제3 단자(203)는 제5 도선(215)을 통하여 DC 전압 발생부(450)의 출력측에 접속되며 또한, 제7 도선(217)을 통하여 피드백 전압 발생부(320)의 출력측에 접속된다. 제5 도선(215)에는 일 전극이 접지되어 있는 제5 인덕터(L5)가 접속되어 있다. 상기 제5 인덕터(L5)는 상기 제2 스위치(S2)로 부터의 AC 성분을 차단하여, AC 성분이 DC 전압 발생부(450) 및 피드백 전압 발생부(320)로 흐르는 것을 방지한다. 상기 제 1 스위치(S1)과 제 2 스위치(S2)의 스위칭 동작은 작업자에 의해 이행된다. 상기 제1 스위치(S1)는 이 후에 설명하게 될 튜닝 포인트 작업시, 작업자에 의해 제10 커패시터(C10)와 오프 상태로 되어 있다가 튜닝 포인트 작업이 완료되면 온된다.
상기 제2 단자(202)와 전압 검출부(310) 사이에는 제10 커패시터(C10)가 설치된다. 상기 제10 커패시터(C10)의 타단은 전압 검출부(310)에 접속되고, 상기 전압 검출부(310)는 피드백 전압 발생부(320)와 상호 접속되어 있다. 상기 피드백 전압 발생부(320)는 제7 도선(217)를 통하여 상지 제3 단자(203)에 접속된다.
전압 검출부(310)는 도 5에 나타낸 바와 같이, 제10 커패시터(C10)와 제1 스위치(S1)를 통해 상기 동조부(200)에 의해 동조된 신호의 전압을 검출하고, 검출된 신호를 처리하여 그 결과를 상기 피드백 전압 발생부(320)의 제1 제2 입력단(CK, CNK)에 출력시킨다.
상기 전압 검출부(310)는 상기 동조부(200)에 의해 수신된 방송신호를 순차적으로 샘플링하여 샘플링된 신호들을 출력하기 위한 입력부(311), 상기 입력부(311)로부터 샘플링된 순차 신호들을 비교하여 비교 결과 데이터를 출력하기 위한 비교부(312); 상기 입력부(311)에 의한 샘플링 시기를 결정하기 위한 제1 제어 신호(3131)를 상기 입력부(311)에 제공하고, 상기 비교부(312)의 비교 및 출력 시기들을 각각 결정하기 위한 제2 및 제3 제어 신호(3132, 3133)를 상기 비교부(312)에 제공하기 위한 신호 발생부(313) 및 상기 비교부(312)로부터의 비교 결과 데이터(3120)를 판별하여 판별 신호를 출력하기 위한 판별부(314)로 구성된다.
상기 입력부(311)는 동조부(200)로부터의 입력된 신호를 증폭하여 증폭 신호(3111)를 출력하기 위한 증폭기(OP1); 상기 증폭기(OP1)의 출력단에 접속되어 그 게이트에 입력되는 상기 신호 발생부(313)의 신호 레벨에 따라 선택적으로 턴-온되어 상기 증폭기(OP1)로부터 증폭 신호(3111)를 출력시키는 제1 전달 트랜지스터(Tr11) 및 상기 증폭기(OP1)의 출력단에 접속되며, 상기 제1 전달 트랜지스터(Tr11)와 상보적으로 동작하여 턴온시 상기 증폭기(OP1)로부터의 증폭신호(3111)를 출력시키는 제2 전달 트랜지스터(Tr12)를 포함한다. 상기 제1 전달 트랜지스터(Tr11)의 출력단은 제1 단위 이득 버퍼(OP2)와 접속되고, 상기 제2 전달 트랜지스터(Tr12)의 출력단은 제2 단위 이득 버퍼(OP3)와 접속된다. 상기 제1 단위 이득 버퍼(OP2)의 출력단은 제3 저항(R3)를 통하여 상기 비교부(312)의 입력단에 접속된다. 상기 제2 단위 이득 버퍼(OP3)의 출력단은 제4 저항(R4)를 통하여 상기 비교부(312)의 또 다른 입력단에 접속된다. 상기 증폭기(OP1)에는 상기 제2 단자(204)를 통해 입력된 방송 신호(2040)를 일정 비율로 증폭시키기 위해 저제1 저항(R1)과 제2 저항(R2)이 상기 증폭기(OP1)의 반전 단자와 병렬로 접속되어 있다. 상기 제1 및 제2 전달 트랜지스터(Tr11 및 Tr12)의 게이트 전극들은 신호 발생부(313)의 출력단에 공통 노드인 제1 출력 노드(N31)에 접속되어 있고, 상기 제1 및 제2 트랜지스터(Tr11 및 Tr12)가 상보적으로 동작하기 위하여, 상기 제2 트랜지스터(Tr12)의 게이트 전극과 상기 제1 출력 노드(N31)간에는 제1 인버터(IV1)가 구비되어 있다.
입력부(311)의 증폭기(OP1)는 상기 입력 단자(204)를 통해 입력된 방송 신호(2040)를 R2/R1배 만큼 비반전 증폭하여 R2/R1배 비반전 증폭된 방송 신호(3110)를 두개의 제1 및 제2 전달 트랜지스터(Tr11, Tr12)로 출력한다. 상기 제1 및 제2 전달 트랜지스터(Tr11, Tr12)는 증폭기(OP1)에 의해 R2/R1 비반전 증폭된 방송 신호(3111)를 입력받아 각각의 게이트 입력 신호(3100, 3101)에 따라 증폭된 방송 신호로 출력한다. 상기 제1 전달 트랜지스터(Tr11)의 게이트 신호(3100)는 상기 신호 발생부(313)의 제5 T-플립 플롭(T5)의 출력 신호(3131)를 직렬 접속된 제2 및 제3 인버터(IV2 및 IV3)를 통하여 두번 반전한 신호이고, 제2 전달 트랜지스터(Tr12)의 게이트 신호(3101)는 상기 제1 전달 트랜지스터(Tr11)의 게이트 신호(3100)를 다시 반전한 신호이다. 따라서, 상기 제 1 전달 트랜지스터(Tr11)와 제 2 전달 트랜지스터(Tr12)는 서로 상보적으로 동작하게 되며, 그 결과 상기 증폭기(OP1)로부터 연속적으로 출력되는 신호는 제 1 전달 트랜지스터(Tr11)와 제2 전달트랜지스터(Tr12)의 상보성에 의해 순차적으로 샘플링하게 된다.
상기 비교부(312)는 상기 입력부(311)에 의해 순차적으로 샘플링된 신호들을 각각 정류하기 위하여 상기 제3 저항 및 제4 저항에 각각 직렬로 접속된 제1 및 제2 다이오드(D1, D2) 및 상기 제1 및 제2 다이오드(D1, D2)에 병렬로 접속되어 있고, 일단이 접지되어 있는 제15 및 제16 커패시터(C15, C16)로 구성된 두개의 제1 및 제2 정류 회로(3121 및 3122)를 포함한다. 제1 및 제2 바이 패스 트랜지스터(Tr21, Tr22)는 상기 제1 및 제2 정류회로(3121 및 3122)의 제15 및 제16 커패시터(C15, C16)과 각각 병렬관계를 갖고 상기 제1 및 제2 다이오드(D1, D2)에 접속되어 있다. 제1 및 제2 바이 패스 트랜지스터(Tr21, Tr22)의 게이트 전극들는 상기 신호 발생부(313)의 제2 출력 신호(3132)가 입력되고, 상기 제2 출력신호(3132)의 전압 레벨에 따라 상기 제1 및 제2 정류 회로(3121 및 3122)의 제15 및 제16 커패시터(C15, C16)의 충전 전하를 각각 방전시키기 위하여 제1 및 제2 바이 패스 트랜지스터(Tr21, Tr22)의 소오스 전극들은 접지된다. 상기 제12 커패시터(C12)및 제13 커패시터(C13)의 제1 충전 전압 및 제2 충전 전압을 비교하여 비교 결과를 출력하기 위한 제1 비교기(OP4)가 제1 및 제2 바이 패스 트랜지스터(Tr21, Tr22)의 드레인 전극부에 접속된다.
또한, 상기 제1 비교기(OP4)의 출력단에는 제3 전달 트랜지스터(Tr13)가 접속되어 있고, 제3 전달 트랜지스터(Tr13)는 상기 신호 발생부(313)의 제3 출력 신호의 레벨에 따라 선택적으로 턴-온되어 상기 제1 비교기(OP4)로부터의 비교 결과를 출력한다. 상기 제3 전달 트랜지스터(Tr13)의 출력단에는 제3 및 제4 단위-이득 버퍼(Unity-gain buffer; OP5, OP6)가 순차력으로 접속되어 있다. 상기 제3 전달 트랜지스터(Tr13)와 제3 단위 이득 버퍼(OP5)간에는 제14 커패시터(C14)가 상기 제3 단위 이득 버퍼(OP5)와 병렬로 접속되어 있고, 그 일단은 접지된다. 또한 제3 및 제4 단위-이득 버퍼(OP5, OP6)사이에는 제5 저항(R5)가 구비되고 상기 제5 저항(R5)과 병렬관계를 갖고 제15 커패시터(C15)가 상기 제4 단위 이득 버퍼(OP6)와 병렬로 접속되어 있고, 그 일단은 접지된다
반파 정류된 방송 신호는 제1 비교기(OP4)에 입력되며, 그 비교 결과는 제3 전달 트랜지스터(Tr13)를 통해 제3 및 제4 단위-이득 버퍼(OP5 및 OP6)에 전달 증폭된다. 상기 제1 바이 패스 트랜지스터(Tr21)와 제2 바이 패스 트랜지스터(Tr22)는 그 게이트들이 제2 출력 노드(N32)에 공통으로 접속되어 제2 출력 노드(N32)의 전압 레벨에 따라 상기 제15 및 제16 커패시터(C15 및 C16)의 충전 전압을 방전시킨다. 상기 제3 전달 트랜지스터(Tr13)는 제3 출력 노드(N33)의 전압 레벨에 따라 제1 비교기(OP4)의 결과를 출력시킨다.
상기 신호 발생부(313)은 소정의 주파수를 갖는 신호를 발생하기 위한 전압 제어 발진기(Voltage Control Oscillator; 3134) 및 상기 제1 제어 신호, 제2 및 제3 제어 신호를 발생하기 위하여 상기 전압 제어 발진기(3134)로 부터의 발생 신호의 주파수를 분주하기 위한 분주기(3135)을 포함한다. 상기 분주기(3135)는 종속적으로 그 입력단과 출력단이 접속된 제1, 제2, 제3, 제4 및 제5 T 플립-플롭(T1, T2, T3, T4 및 T5)으로 구성된다.
상기 제5 T 플립-플롭(T5)의 제9 노드(N39)는 제2 및 제3 인버터(IV2 및 IV3)를 통해 제1 출력단(3131)에 접속되며 상기 제1 출력단(3131)은 상기 제1 출력 노드(N31)과 접속된다. 상기 제2 내지 제5 T 플립-플롭(T2, T3, T4 및 T5)의 제6 내지 제9 노드(N36 내지 N39)는 노어(NOR) 게이트(G1)의 4개의 입력단에 접속된다. 또한, 상기 제2 내지 제5 T 플립-플롭(T2, T3, T4 및 T5)의 제6 내지 제9 노드(N5 내지 N8) 및 제1 T 플립-플롭(T1)의 제5 노드(N35)는 넌드(NAND) 게이트(G2)의 5개의 입력단에 접속된다. 상기 노어(NOR) 게이트(G1)의 제2 출력단(3132)은 상기 제2 출력 노드(N9)와 접속되며, 상기 넌드(NAND) 게이트(G2)의 제3 출력단(3133)은 상기 제3 출력 노드(N33)와 접속된다.
상기 판별부(314)은 제2 비교기(OP7) 및 제3 비교기(OP8)을 포함한다. 상기 제2 비교기(OP7)은 상기 비교부(312)로부터의 비교 결과에 대응하는 전압을 제1 기준 전압(VA)과 비교하고 상기 비교 결과에 대응하는 제1 비교 신호(3141)를 제1 익스그루시브(XOR) 게이트(G3)의 한 입력 단자(3143)로 출력되고, 또한 제4 및 제5 인버터(IV4 및 IV5)로 구성된 버퍼(3145)를 통하여 피드백 전압 발생부(320)의 제1 입력 단자(CK)로 제1 판별 신호(3143)를 출력한다.
제3 비교기(OP8)는 상기 비교부(312)로부터 상기 비교 결과에 대응하는 전압을 제2 기준 전압(VB)과 비교하고 상기 비교 결과에 대응하는 제3 비교 신호(3142)를 XOR 게이트(G3)의 다른 한 입력단자(3144)로 출력한다. 제1 익스그루시브(XOR) 게이트(G3)는 상기 제2 비교기 (OP7)로 부터의 제2 비교 신호와 제3 비교기 (OP8)로부터의 제3 비교 신호를 논리 연산하여 출력된 제2 판별신호(3144)를 제2 입력 단자(CNK)에 출력한다.
상기 피드백 전압 발생부(320)는 도 6에 나타낸 바와 같이, 구동부(321)와 전압 보상부(322)를 포함한다. 상기 구동부(321)는 상기 제1 입력 단자(CK)과 접속되어 제1 입력 단자(CK)로부터 입력되는 상기 제1 판별 신호를 반전시키는 제6 인버터(IV6)를 구비한다. 또한, 상기 제1 입력 단자(CK)는 상기 구동부(321)의 제7 인버터(IV7)와 접속되며, 상기 제7 인버터(IV7)는 상기 제1 입력 단자(CK)로부터 입력되는 제1 판별신호를 딜레이시켜 출력하기 위해 연속적으로 제8, 제9 및 제10 인버터(IV8, IV9 및 IV10)와 직렬로 접속된다. 상기 제6 인버터(IV6)와 상기 제10 인버터(IV10)의 두 출력신호는 제2 익스크루시브 오아(XOR) 게이트(G4)에 입력되며, 상기 제1 XOR 게이트(G3)의 출력은 제6 T 플립-플롭(T6)에 입력된다. 상기 제6 T 플립-플롭(T6)의 한 출력단은 제3 입력단(3211)과 접속되며 다른 한 출력단은 제4 입력단(3212)와 접속된다.
상기 구동부(321)의 제3 입력단(3211)은 상기 전압 보상부(322)의 제1 트랜지스터(Tr41)의 게이트 전극과 접속되며, 상기 제4 입력단(3212)은 제2 트랜지스터(Tr42)의 게이트 전극과 접속된다. 상기 제1 트랜지스터(Tr41)의 드레인 전극은 상기 제1 트랜지스터(Tr42)와 상보적으로 동작하는 제3 트랜지스터(Tr43)의 소오스 및 게이트 전극과 접속된다 상기 제2 트랜지스터(Tr42)의 드레인 전극은 상기 제2 트랜지스터(Tr42)와 상보적으로 동작하는 제4 트랜지스터(Tr44)의 소오스 및 게이트 전극과 접속된다.
또한, 상기 제1 트랜지스터(Tr41)의 소오스 전극은 상기 제1 트랜지스터(Tr41)와 상보적으로 동작되는 제5 트랜지스터(Tr45)의 드레인 전극과 접속된다. 상기 제2 트랜지스터(Tr42)의 소오스 전극은 제6 트랜지스터(Tr46)의 드레인 전극과 접속된다. 상기 제5 트랜지스터(Tr45)의 소오스 전극과 제6 트랜지스터(Tr46)의 소오스 전극은 접지되며, 상기 제5 트랜지스터(Tr45)의 게이트 전극과 제6 트랜지스터(Tr46)의 게이트 전극은 상기 제2 입력 단자(CNK)와 접속된다.
상기 제3 트랜지스터(Tr43)의 게이트 전극은 제1 트랜지스터(Tr41)와 상보적으로 동작되는 제7 트랜지스터(Tr47)의 게이트 전극과 접속되며, 상기 제4 트랜지스터(Tr44)의 게이트 전극은 제2 트랜지스터(Tr42)와 상보적으로 동작되는 제8 트랜지스터(Tr48)의 게이트 전극과 접속된다.
상기 제7 트랜지스터(Tr47)의 소오스 전극은 제7 트랜지스터(Tr47)와 상보적으로 동작되는 제9 트랜지스터(Tr49)의 드레인 전극과 접속되며, 상기 제8 트랜지스터(Tr48)의 소오스 전극은 제8 트랜지스터(Tr48)와 상보적으로 동작되는 제10 트랜지스터(Tr50)의 드레인 및 게이트 전극과 접속된다.
상기 제9 트랜지스터(Tr49)의 게이트 전극은 상기 제10 트랜지스터(Tr50)의 게이트 전극과 접속하고, 상기 제10 트랜지스터(Tr50)의 드레인 전극과 제8 트랜지스터(Tr48)의 소오스간의 접점과 접속된다. 상기 제9 트랜지스터(Tr49)의 소오스 전극과 상기 제10 트랜지스터(Tr10)의 소오스 전극과 접지된다.
그리고, 상기 제 3, 제4, 제7, 및 제8 트랜지스터(Tr43, Tr44, Tr47, 및 Tr48)의 드레인들은 각각 제6, 제7, 제8, 및 제9 저항(R6, R7, R8, 및 R9)을 통해 외부의 전극(V+)과 접속된다. 또한 상기 제9 트랜지스터(Tr49)의 드레인과 제7 트랜지스터(Tr47)의 접점과 접지사이에 충전용 제16 커패시터(C16)가 접속되며, 상기 제9 트랜지스터(Tr49)의 드레인과 제7 트랜지스터(Tr47)의 접점에는 상기 제16 커패시터(C16)의 피드백 전압 출력 단자(VOUT)와 접속되어, 이와 접속된 제7 도선(217)을 통하여 충전전압을 외부로 출력시킨다.
상기 도 11에서 튜너의 튜닝 포인트 조정작업은 다음과 같이 행하게 된다. 먼저 작업자는 채널 선국용 튜너 전압들을 각각 상기 제1 단자(201)에 입력하고, 제5 단자(205)에 설치된 계측기(도시 안됨) 예컨데, 오실로스코프(도시 안됨)에 의해 상기 채널 선국용 튜너 전압에 따른 선택된 채널 신호가 동조부(200)의 동조 주파수와 일치하는지의 여부를 확인하여 튜닝 상태를 확인한다. 만일, 동조회로(200)가 정확히 튜닝 포인트에 있지 않으면, 제5 단자(205)를 통해 보상용 전압을 인가하여 바랙터 다이오드(VD2)의 전압을 조정한다. 이 때 동조부(200)가 정확하게 해당 방송 채널 신호를 수신하면, 상기 신호 입력부(420)을 통해 정확히 튜닝 포인트가 맞춰졌음을 상기 제어부(440)에 전달한다. 그러면, 제어부(440)은 제1 A/D 변환부(410)과 제2 A/D 변환부(430)로부터 각각 튜닝 전압과 상기 튜닝 포인트 전압을 독출하고, 해당 채널 전압과 튜닝 포인트 전압을 상기 저장부(460)에 저장한다. 이와 같은 방법으로, 튜너 제조시 각각의 채널 전압에 대해 튜닝 포인트 작업을 하게 되면 채널에 대한 튜닝 포인트 작업은 완성된다.
튜닝 포인트 작업이 완료되면, 작업자는 상기 제1 스위치(S1)를 조작하여 제3 도선(213)과 제2 단자(202)를 접속시킨다. 제3 도선(213)과 상기 제2 단자(202)가 접속되면 상기 동조부(200)에 의해 수신되는 방송 신호는 전압 검출부(310)에 제공된다. 또한, 작업자는 상기 제2 스위치(S2)를 조작하여 상기 제3 도선(213)과 제 2 A/D 변환부(430)와의 연결은 끊고, 제3 도선(213)과 제4 단자(204)는 접속시켜, 상기 DC 전압 발생부(450)으로부터 발생된 전압이 바랙터 다이오드(VD2)에 인가 될 수 있도록 한다.
이어, 상기 동조 회로의 동작을 도 5 내지 도 8을 참조하여 설명한다. 채널 선국을 위해 튜닝 전압이 동조부(200)에 인가 되면, 상기 튜닝 전압은 바랙터 다이오드(VD2)에 인가됨 동시에 제1 A/D 변환부(410)에 또한 제공된다. 상기 제 1 A/D 변환부(410)에 튜닝 전압이 인가 되면 상기 제1 A/D 변환부(410)은 상기 튜닝 전압에 대응하는 신호를 출력하게 된다. 상기 제어부(440)는 튜닝 전압이 입력되면, 저장부(460)으로부터 상기 튜닝 전압에 대응하는 데이터를 저장부(460)로부터 독출한 후, 독출된 데이터를 근거로 상기 DC전압발생부(450)을 제어하여 도선(203)을 통해 튜닝 포인트 전압을 출력시킨다. 상기 DC 전압 발생부(450)로부터 튜닝 포인트 전압이 발생되면 상기 동조부(200)의 바랙터 다이오드(VD2)에 상기 튜닝 전압과 튜닝 포인트 전압의 차전압이 인가 되며, 이러한 차 전압은 동조부(200)로 하여금 정확하게 선택된 방송 신호를 수신 가능하게 한다.
상기 동조부(200)는 주위의 온도에 따라 부품 값들이 변동되며, 또한 상기 안테나(600)로부터 입력되는 방송 신호의 드리프트(DRIFT)에 그 중심 주파수는 변동하게 된다. 상기 동조부(200)에 의해 수신된 방송 신호는 제4 도선(214)을 통해 전압 검출부(310)에 입력되어 처리된다. 전압 검출부(310)은 입력되는 방송신호는 연속적인 신호이다. 상기 전압 검출부(310)는 연속적으로 입력되는 방송신호의 전 후신호를 상호 비교하여 그 결과를 출력하게 된다. 상기 피드백 전압 발생부(320)은 상기 전압 검출부(310)로부터 비교 결과가 입력되면 상기 비교 결과를 근거로 소정의 전압을 출력하여 상기 도선(215)의 전압을 제어하게 된다. 따라서, 상기 DC 전압 발생부(450)의 출력 전압은 상기 피드백 전압 발생부(320)의 제어하에 놓이게 되며, 그 결과 동조부(200)의 동조 주파수는 연속적으로 제어된다.
이하, 본 발명의 제6 실시예에 따른 튜닝 포인트 전압 제어 기능을 갖는 동조 회로의 동작을 도 7(A) 내지 도 8(F)를 참조하여 설명한다.
도 7(A) 내지 8(I)는 도 5에 도시된 전압 검출부(310)의 동작을 설명하기 위한 파형도이다. 도 5 (A) 내지 (E)에 제1 내지 제5 플립-플롭들(T1∼T5)의 출력단 노드(N35 -N39)의 출력 파형을 정량적으로 도시하였다. 상기 신호 발생부(313)는 제1 출력 노드(N31), 제2 출력 노드(N32), 및 제3 출력 노드(N33)를 통해 외부로 출력시킨다. 상기 제1 출력 노드(N31), 제2 출력 노드(N32), 및 제3 출력 노드(N33)의 출력 파형을 도 7(G) 내지 7(I)에 도시한다. 상기 도 7(G) 내지 7(I)에서 가장 큰 시간 동안 하이 레벨을 갖는 출력은 제3 출력 노드(N33)의 출력이고, 그 다음이 제1 출력 노드(N31)이다. 이러한 시간 관계는 이 후에 상세히 설명한다.
상기 판별부(314)는 상기 비교부(312)로부터 입력된 신호를 판별하기 위해 각기 다른 제1 기준 전압(VA) 및 제2 기준 전압 (VB)을 갖는 제 2,. 제 3 비교기(OP7, OP8), 및 상기 제2 및 제3 비교기(OP7, OP8)의 제1 및 제2 비교 결과(3141, 3142)를 논리 처리하기 위한 XOR 게이트(G3)를 포함한다.
도 5에서 입력부(311)의 제1 전달 트랜지스터(Tr11)는 도 5(E)에 나타낸 바와 같이 신호 발생부(313)의 제1 출력 노드(N31)가 하이일 때 턴-온 되어 제1 증폭기(OP1)로 출력 되는 방송 신호(3111)를 제1 단위-이득 버퍼(OP2)로 전달한다. 이 때, 제2 전달 트랜지스터(Tr12)는 턴-오프 상태이므로 상기 방송신호(3111)의 제2 단위-이득 버퍼(OP3)으로의 전달은 차단된다. 상기 제1 출력 노드(N31)의 전압이 로우 레벨이 되면, 상기 제1 전달 트랜지스터(Tr11)는 오프되고, 제2 전달 트랜지스터(Tr12)는 온되어 다음 방송 신호는 제2 단위-이득 버퍼(OP3)에만 전달된다. 따라서, 상기 입력부(311)은 연속해서 입력되는 방송 신호를 상기 제 5(F)도의 파형의 1/2주기 씩 방송신호를 순차적으로 샘플링하게 된다.
상기 입력부(311)의 제1 단위-이득 버퍼(OP2) 및 제2 단위-이득 버퍼(OP3)로부터 전달된 방송 제1 및 제2 신호(3113, 3114)는 각각 제1 및 제2 다이오드(D1, D2)에 의해 반파 정류되고 정류된 제1 및 제2 신호(3115, 3116)는 다시 제15 및 제16 커패시터(C15, C16)를 충전시키게 된다. 상기 제15 및 제16 커패시터(C15, C16)의 충전시, 상기 제 3 및 제4 바이 패스 트랜지스터(Tr21, Tr22)는 도 5(H)에 나타낸 바와 같이, 턴-온되므로 제15 및 제16 커패시터들(C15, C16)는 이전에 충전했었던 전하를 모두 방전한 후 충전하게 된다. 상기 제15 및 제16 커패시커들(C15, C16)의 충전전압은 제1 비교기(OP4)에 입력되어 상호 비교되고, 비교된 결과는 제3 전달 트랜지스터(Tr13)를 통해 제3 단위-이득 버퍼(OP5)로 출력된다. 상기 제3 전달 트랜지스터(Tr13)는 신호 발생부(313)의 제3 출력 노드(N33)의 전압에 의해 제어되며, 제3 출력 노드(N33)의 출력 파형은 도 7(I)에 나타낸 바와 같다. 따라서 제3 전달 트랜지스터(Tr13)는 상기 제1 ,제2 바이 패스 트랜지스터(Tr21, Tr22)가 턴-오프되자 마자 오프되어 상기 제15 및 제16 커패시터들(C15, C16)이 방전하는 동안 제1 비교기(OP4)의 연산 결과가 출력되는 것을 방지한다.
한편, 비교부(312)의 비교 결과(3120)가 판별부(314)에 입력되면, 상기 제2 비교기(OP7)의 기준 전압(VA)이 제3 비교기(OP8)의 기준 전압(VB)보다 소정 전압만큼 클 때(VAVB), 비교부(312)의 출력 전압(VN11)에 대한 판별부(314)의 출력은 상기 표.1에 나타낸 바와 같다.
상기 전압 검출부(310)의 출력은 피드 백 전압 발생부(320)에 입력된다. 상기 피드 백 전압 발생부(320)은 상기 도 6에 나타낸 바와 같다. 도 6에서, 상기 전압 검출부(310)의 두 출력단은 피드백 전압 발생부(320)의 제1 및 제2 입력단(CK 및 CNK)과 접속된다. 상기 피드백 전압 발생부(320)는 동조 회로부(200)의 튜닝 포인트 전압을 조절하기 위한 전압을 발생시키는 전압 보상부(322)와, 상기 입력단(CK, CNK)으로부터 입력된 신호를 처리하여 전압 보상부(322)를 구동하는 구동부(321)로 구성된다. 만일, 상기 구동부(321)의 제1 입력 단자(CK)에 도 8(A)와 같은 신호가 입력되고, 제2 입력 단자(CNK)의 입력이 로우 레벨일 때, 상기 구동부(321)에서 제10 노드(N40)의 출력은 도 8(B)와 같은 파형으로 출력되며, 제11 노드(N41)의 출력은 도 8(C)와 같이 인버터(IN5-IV8)들에 의해 입력 신호의 시간 Dt만큼 지연된 파형으로 출력된다. 상기 도 8(B) 및 8(C)의 신호는 XOR 게이트(401)의 두 입력 신호이며, 제2 XOR 게이트(G3)의 출력을 도 6(D)에 나타낸다. 제2 XOR 게이트(G3)의 출력 신호(4010)는 다시 제6 T 플립-플롭(T6)에 입력 신호가 되며, 제6 T 플립-플롭(T6)은 상기 입력 신호를 처리하여 도 8(E)와 같은 구동 신호를 전압 보상부(322)로 출력하게 된다.
상기 제6 T 플립-플롭(T6)의 두 출력은 상호 상보적이다. 따라서 상기 전압 보상부(322)의 제2 트랜지스터(Tr42)와 제1 트랜지스터(Tr41)는 상호 상보적으로 동작하게 된다. 상기 제1 트랜지스터(Tr41)가 온되면 제3 및 제7 트랜지스터(Tr43 및 Tr47)들은 온되어 제16 커패시터(C16)는 충전된다. 상기 제16 커패시터(C16)의 충전은 상기 제9 트랜지스터(Tr49)가 오프될 때까지 계속되며, 그 결과 전압 보상부(322)의 출력 전압은 상승하게 된다. 이와 반대로, 상기 제2 트랜지스터(Tr42)이 온되면, 전압 보상부(322)의 제4, 제8, 제9, 및 제10 트랜지스터들 (Tr44, TR48, Tr49, 및 Tr50)은 턴온되며, 그 결과 제16 커패시터(C16)가 충전 전하를 방전하게 되어 전압 보상부(322)의 출력 전압은 낮아지게 된다. 이러한 전압 보상부(322)의 보상 전압 출력에 대한 파형을 도 6(F)에 도시한다. 상기 전압 보상부(322)의 동작은 피드백 전압 발생부(320)의 제2 입력 단자(CNK)의 입력 신호가 로우일 때만 동작되고, 이와 반대로 상기 제2 입력 단자(CNK)의 전압이 하이 일때는 상기 전압 보상부(322)의 커패시터(C19)는 충,방전을 멈추게 됨으로써 전압 보상부(322)는 일정한 전압을 출력하게 된다. 그리고, 이것은 상기 전압 검출부(310)의 비교부(312)의 출력 전압(VN11)이 제2 비교기(OP7)의 기준 전압(VA)과 제3 비교기(OP8)의 기준 전압(VB) 사이의 전압이므로, 상기 동조부(200)의 동조 주파수가 방송 주파수의 중심 주파수와 일정 범위 내에 있다는 것을 의미한다.
상기한 바와 같이, 본 발명에 의하면, 튜너의 튜닝 포인트 조정 작업은 다음과 같이 수행된다. 먼저 작업자는 채널 선국용 튜너 전압들을 동조부(200)에 입력하고, 계측기(도시 안됨)에 의해 상기 채널 선국용 튜너 전압에 따른 선택된 채널 신호가 동조부(200)의 동조 주파수와 일치하는지의 여부를 확인하여 튜닝 상태를 확인한다. 만일, 동조회로(200)가 정확히 튜닝 포인트에 있지 않으면, 보상용 전압을 인가하여 바랙터 다이오드(VD2)의 전압을 조정한다. 이 때 동조부(200)가 정확하게 해당 방송 채널 신호를 수신하면, 정확히 튜닝 포인트가 맞춰졌음을 상기 제어부(440)에 전달한다. 그러면, 제어부(440)은 상기 동조부(200)로부터의 튜닝 전압과 상기 튜닝 포인트 전압을 각각 상기 저장부(460)에 저장한다. 이와 같은 방법으로, 튜너 제조시 각각의 채널 전압에 대해 튜닝 포인트 작업을 수행한다. 튜닝 포인트 작업이 완료된 후, 튜너의 튜닝 동작 채널 선국을 위해 튜닝 전압을 동조부(200)에 인가하면, 상기 동조부(200)에 의해 수신되는 방송 신호는 전압 검출부(310)에 제공된다. 그에 따라, 피드백 전압 발생부(320)는 연속적으로 입력되는 방송 신호의 전 후 신호를 상호 비교하여 소정의 보상용 전압을 상기 동조부(200)에 제공하여 상기 동조부(200)의 동조 주파수를 연속적으로 제어한다.
이상 설명한 바와 같이, 본 발명은 튜닝 포인트 작업시 동조 회로의 인덕터의 인덕턴스를 조절하지 않아도 동조 회로의 튜닝 포인트를 조절할 수 있어 튜너의 제조 공수를 절감할 수 있고, 동조 회로의 튜닝 포인트가 온도에 안정됨으로써, 보다 성능이 우수한 튜너를 제공할 수 있게 된다.
본 발명을 상기 실시예들에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능하다.

Claims (26)

  1. 인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조부(200)로부터 제공된 상기 튜닝 전압 데이터 및 상기 튜닝 전압 데이터에 의한 튜닝 포인트 전압 데이터를 저장하기 위한 저장 수단(460);
    입력된 제어 신호에 대응하는 전압을 발생하여 상기 동조부(200)에 제공하기 위한 전압 발생 수단(450);
    상기 저장 수단(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 발생하기 위한 신호 입력 수단(420); 및
    상기 신호 입력 수단(420)의 조작에 의해 동작하여 상기 동조부(200)로 부터의 튜닝 전압들 및 튜닝 포인트 전압들을 입력받아 상기 저장 수단(460)에 저장하고, 상기 튜닝 전압 인가시 상기 저장 수단(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단(450)이 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생 수단(450)에 제어 신호를 제공하기 위한 제어 수단(440)으로 구성되는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  2. 제1항에 있어서, 상기 동조부(200)에 인가된 튜닝 전압을 디지털 신호로 변환하여 상기 제어 수단(440)에 제공하기 위한 제 1 아날로그-디지털 변환 수단(410)을 더 포함하는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  3. 제1항에 있어서, 상기 동조부(200)의 바랙터 다이오드(VD2)에 인가되어 전압 강하된 전압을 디지탈 신호로 변환하여 상기 제어 수단(440)에 제공하기 위한 제2 아날로그-디지털 변환 수단(430)을 더 포함 하는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  4. 인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조부(200);
    상기 동조부(200)로부터 제공된 상기 튜닝 전압 데이터 및 상기 튜닝 전압 데이터에 의한 튜닝 포인트 전압 데이터를 저장하기 위한 저장 수단(460);
    입력된 제어 신호에 대응하는 전압을 발생하여 상기 동조부(200)에 제공하기 위한 전압 발생 수단(450);
    상기 저장 수단(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 발생하기 위한 신호 입력 수단(420); 및
    상기 신호 입력 수단(420)의 조작에 의해 동작하여 상기 동조부(200)로 부터의 튜닝 전압들 및 튜닝 포인트 전압들을 입력받아 상기 저장 수단(460)에 저장하고, 상기 튜닝 전압 인가시 상기 저장 수단(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단(450)이 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생 수단(450)에 제어 신호를 제공하기 위한 제어 수단(440)으로 구성되는 것을 특징으로 하는 튜닝 포인트 제어 장치를 갖는 동조 회로.
  5. 제4 항에 있어서, 상기 동조부(200)에 인가된 튜닝 전압을 디지털 신호로 변환하여 상기 제어 수단(440)에 제공하기 위한 제 1 아날로그-디지털 변환 수단(410)을 더 포함하는 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  6. 제4 항에 있어서, 상기 동조부(200)의 바랙터 다이오드(VD2)에 인가되어 전압 강하된 전압을 디지탈 신호로 변환하여 상기 제어 수단(440)에 제공하기 위한 제2 아날로그-디지털 변환 수단(430)을 더 포함 하는 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  7. 인가된 튜닝 전압에 대응하는 방송 신호를 출력하기 위한 동조부(200)로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출 수단(310); 및
    상기 전압 검출 수단(310)으로부터의 상기 전압 검출 신호에 따라 상기 동조부(200)로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생 수단(320)로 구성되는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  8. 제7 항에 있어서, 상기 전압 검출 수단(310)은 상기 동조부(200)에 의해 수신된 방송 신호를 순차적으로 샘플링하여 샘플링된 신호들을 출력하기 위한 샘플링 수단(311);
    상기 샘플링 수단(311)으로부터 샘플링된 순차 신호들의 전압 레벨을 비교하고 상기 비교 결과에 대응하는 데이터를 출력하기 위한 비교 수단(312);
    상기 샘플링 수단(311)에 의한 샘플링 시기를 결정하기 위한 제1 제어 신호를 상기 샘플링 수단(311)에 제공하고, 상기 비교 수단(312)의 비교 및 출력 시기들을 각각 결정하기 위한 제2 및 제3 제어 신호를 상기 비교 수단(312)에 제공하기 위한 신호 발생 수단(313); 및
    상기 비교 수단(312)로부터의 비교 결과 데이터를 판별하여 판별 신호를 출력하기 위한 판별 수단(324)으로 구성되는 것을 특징하는 튜닝 포인트 제어 장치.
  9. 제8 항에 있어서, 상기 샘플링 수단(311)은 입력된 신호를 증폭하여 증폭 신호를 출력하기 위한 증폭기(OP1);
    상기 증폭기(OP1)에 접속되어 그 게이트에 입력되는 상기 신호 발생 수단(313)의 신호 레벨에 따라 선택적으로 턴-온되어 상기 증폭기(OP1)로부터의 증폭 신호를 출력시키는 제1 전달 트랜지스터(Tr11);
    상기 증폭기(OP1)에 접속되어 상기 제1 전달 트랜지스터(Tr11)와 상보적으로 동작하여 턴-온시 상기 증폭기(OP1)로부터의 상기 증폭 신호를 출력시키는 제2 전달 트랜지스터(Tr12)를 포함하는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  10. 제8 항에 있어서, 상기 비교 수단(312)은 상기 샘플링 수단(311)에 의해 순차적으로 샘플링된 신호들을 각각 정류하기 위한 제1 및 제2 다이오드(D1, D2) 및 제1 및 제2 커패시터(C15,C16)로 구성된 정류 회로(3121);
    상기 정류회로의 제1 및 제2 커패시터(C15, C16)과 각각 병렬 접속되어 그 게이트에 입력되는 상기 신호 발생 수단(313)의 제2 출력 신호의 전압 레벨에 따라 상기 정류회로의 제1 및 제2 커패시터(C15, C16)의 충전 전하를 각각 방전시키기 위한 제 1 및 제 2 바이 패스 트랜지스터(Tr21, Tr22);
    상기 제1 커패시터(C15)및 제2 커패시터(C16)의 제1 충전 전압 및 제2 충전 전압을 비교하여 비교 결과를 출력하기 위한 제1 비교기(OP4); 및
    상기 신호 발생 수단(313)의 제3 출력 신호의 레벨에 따라 선택적으로 턴-온되어 상기 제1 비교기(OP4)로부터의 비교 결과를 출력시키기 위한 제3 전달 트랜지스터(Tr13)를 포함하는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  11. 제8 항에 있어서, 상기 신호 발생 수단(313)은 소정의 주파수를 갖는 신호를 발생하기 위한 발진기(3134); 및
    상기 제1 제어 신호, 제2 및 제3 제어 신호를 발생하기 위하여 상기 발진기(3134)로 부터의 발생 신호의 주파수를 분주하기 위한 분주 수단(3135)을 포함하는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  12. 제11 항에 있어서, 상기 분주 수단(3135)은 종속적으로 그 입력단과 출력단이 접속된 적어도 하나 이상의 티이 플립-플롭(T1 - T5)으로 구성된 것을 특징으로 하는 튜닝 포인트 제어 장치.
  13. 제8 항에 있어서, 상기 판별 수단(314)은 상기 비교 수단(312)으로부터의 비교 결과에 대응하는 전압을 제1 기준 전압과 비교하고 상기 비교 결과에 대응하는 제1 판별 신호를 출력하기 위한 제2 비교기(OP7);
    상기 비교 수단(312)으로부터 상기 비교 결과에 대응하는 전압을 제2 기준 전압과 비교하고 상기 비교 결과에 대응하는 논리 신호를 출력하기 위한 제3 비교기(OP8); 및
    상기 제2 비교기 (OP7)로 부터의 제1 판별 신호 및 제 3 비교기 (OP8)로부터의 출력 신호과 상기 제1 판별 신호를 논리 조합하여 제2 판별 신호를 출력하기 위한 익스그루시브 게이트(G3)를 포함하여 구성된 것을 특징으로 하는 튜닝 포인트 제어 장치.
  14. 제7 항에 있어서, 상기 피드백 전압 발생 수단(320)은 상기 동조부(200)의 튜닝 포인트 전압을 조절하기 위해 보상용 전압을 발생시키는 전압 보상수단(322); 및
    상기 전압 검출 수단(310)으로부터 입력된 전압 검출 신호를 근거로 상기 전압 보상 수단(322)을 구동하는 구동 수단(321)으로 구성된 것을 특징으로 하는 튜닝 포인트 제어 장치.
  15. 인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조부(200);
    동조부(200)로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출 수단(310); 및
    상기 전압 검출 수단(310)으로부터의 상기 전압 검출 신호에 따라 상기 동조부(200)로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생 수단(320)로 구성되는 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  16. 제15 항에 있어서, 상기 전압 검출 수단(310)은 상기 동조부(200)에 의해 수신된 방송 신호를 순차적으로 샘플링하여 샘플링된 신호들을 출력하기 위한 샘플링 수단(311);
    상기 샘플링 수단(311)으로부터 샘플링된 순차 신호들의 전압 레벨을 비교하고 상기 비교 결과에 대응하는 데이터를 출력하기 위한 비교 수단(312);
    상기 샘플링 수단(311)에 의한 샘플링 시기를 결정하기 위한 제1 제어 신호를 상기 샘플링 수단(311)에 제공하고, 상기 비교 수단(312)의 비교 및 출력 시기들을 각각 결정하기 위한 제2 및 제3 제어 신호를 상기 비교 수단(312)에 제공하기 위한 신호 발생 수단(313); 및
    상기 비교 수단(312)로부터의 비교 결과 데이터를 판별하여 판별 신호를 출력하기 위한 판별 수단(324)으로 구성되는 것을 특징하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  17. 제16 항에 있어서, 상기 샘플링 수단(311)은 입력된 신호를 증폭하여 증폭 신호를 출력하기 위한 증폭기(OP1);
    상기 증폭기(OP1)에 접속되어 그 게이트에 입력되는 상기 신호 발생 수단(313)의 신호 레벨에 따라 선택적으로 턴-온되어 상기 증폭기(OP1)로부터의 증폭 신호를 출력시키는 제1 전달 트랜지스터(Tr11);
    상기 증폭기(OP1)에 접속되어 상기 제1 전달 트랜지스터(Tr11)와 상보적으로 동작하여 턴-온시 상기 증폭기(OP1)로부터의 상기 증폭 신호를 출력시키는 제2 전달 트랜지스터(Tr12)를 포함하는 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는동조 회로.
  18. 제16 항에 있어서, 상기 비교 수단(312)은 상기 샘플링 수단(311)에 의해 순차적으로 샘플링된 신호들을 각각 정류하기 위한 제1 및 제2 다이오드(D1, D2) 및 제1 및 제2 커패시터(C15,C16)로 구성된 정류 회로(3121);
    상기 정류회로의 제1 및 제2 커패시터(C15, C16)과 각각 병렬 접속되어 그 게이트에 입력되는 상기 신호 발생 수단(313)의 제2 출력 신호의 전압 레벨에 따라 상기 정류회로의 제1 및 제2 커패시터(C15, C16)의 충전 전하를 각각 방전시키기 위한 제 1 및 제 2 바이 패스 트랜지스터(Tr21, Tr22);
    상기 제1 커패시터(C15)및 제2 커패시터(C16)의 제1 충전 전압 및 제2 충전 전압을 비교하여 비교 결과를 출력하기 위한 제1 비교기(OP4); 및
    상기 신호 발생 수단(313)의 제3 출력 신호의 레벨에 따라 선택적으로 턴-온되어 상기 제1 비교기(OP4)로부터의 비교 결과를 출력시키기 위한 제3 전달 트랜지스터(Tr13)를 포함하는 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  19. 제16 항에 있어서, 상기 신호 발생 수단(313)은 소정의 주파수를 갖는 신호를 발생하기 위한 발진기(3134); 및
    상기 제1 제어 신호, 제2 및 제3 제어 신호를 발생하기 위하여 상기 발진기(3134)로 부터의 발생 신호의 주파수를 분주하기 위한 분주 수단(3135)을 포함하는 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  20. 제19 항에 있어서, 상기 분주 수단(3135)은 종속적으로 그 입력단과 출력단이 접속된 적어도 하나 이상의 티이 플립-플롭(T1 - T5)으로 구성된 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  21. 제16 항에 있어서, 상기 판별 수단(314)은 상기 비교 수단(312)으로부터의 비교 결과에 대응하는 전압을 제1 기준 전압과 비교하고 상기 비교 결과에 대응하는 제1 판별 신호를 출력하기 위한 제2 비교기(OP7);
    상기 비교 수단(312)으로부터 상기 비교 결과에 대응하는 전압을 제2 기준 전압과 비교하고 상기 비교 결과에 대응하는 논리 신호를 출력하기 위한 제3 비교기(OP8); 및
    상기 제2 비교기 (OP7)로 부터의 제1 판별 신호 및 제 3 비교기 (OP8)로부터의 출력 신호과 상기 제1 판별 신호를 논리 조합하여 제2 판별 신호를 출력하기 위한 익스그루시브 게이트(G3)를 포함하여 구성된 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  22. 제15 항에 있어서, 상기 피드백 전압 발생 수단(320)은 상기 동조부(200)의 튜닝 포인트 전압을 조절하기 위해 보상용 전압을 발생시키는 전압 보상수단(322); 및
    상기 전압 검출 수단(310)으로부터 입력된 전압 검출 신호를 근거로 상기 전압 보상 수단(322)을 구동하는 구동 수단(321)으로 구성된 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  23. 튜닝 포인트 전압을 조절하기 위하여 튜닝 전압에 대응하는 방송 신호를 출력하는 동조부(200)로부터의 상기 방송 신호의 전압을 검출하여 상기 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상하기 위한 튜닝 포인트 전압 제어 수단(300);
    상기 튜닝 전압 데이터들 및 상기 튜닝 전압 데이터들에 의한 튜닝 포인트 전압 데이터를 저장하기 위한 저장 수단(460);
    입력된 제어 신호에 대응하는 전압을 발생하여 상기 동조부(200)에 제공하기 위한 전압 발생 수단(450);
    상기 저장 수단(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 발생하기 위한 신호 입력 수단(420); 및
    상기 신호 입력 수단(420)의 조작에 의해 동작하여 상기 동조부(200)로 부터의 튜닝 전압들 및 튜닝 포인트 전압들을 입력받아 상기 저장 수단(460)에 저장하고, 상기 튜닝 전압 인가시 상기 저장 수단(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단(450)이 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생 수단(450)에 제어 신호를 제공하기 위한 제어 수단(440)으로 구성되는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  24. 제23 항에 있어서, 튜닝 포인트 전압 제어 수단(300) 상기 동조부(200)로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출 수단(310); 및
    상기 전압 검출 수단(310)으로부터의 상기 전압 검출 신호에 따라 상기 동조부(200)로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생 수단(320을 포함하는 것을 특징으로 하는 튜닝 포인트 제어 장치.
  25. 인가된 튜닝 전압에 대응하는 방송 신호를 출력하는 동조부(200);
    튜닝 포인트 전압을 조절하기 위하여 상기 동조부(200)로부터의 상기 방송 신호의 전압을 검출하여 상기 검출된 방송 신호의 전압의 레벨 변경에 따라 상기 튜닝 전압을 보상하기 위한 튜닝 포인트 전압 제어 수단(300);
    상기 튜닝 전압 데이터들 및 상기 튜닝 전압 데이터들에 의한 튜닝 포인트 전압 데이터를 저장하기 위한 저장 수단(460);
    입력된 제어 신호에 대응하는 전압을 발생하여 상기 동조부(200)에 제공하기 위한 전압 발생 수단(450);
    상기 저장 수단(460)에 상기 튜닝 전압 데이터들 및 상기 튜닝 포인트 전압 데이터들을 저장하기 위해 저장 명령 신호를 발생하기 위한 신호 입력 수단(420); 및
    상기 신호 입력 수단(420)의 조작에 의해 동작하여 상기 동조부(200)로부터의 튜닝 전압들 및 튜닝 포인트 전압들을 입력받아 상기 저장 수단(460)에 저장하고, 상기 튜닝 전압 인가시 상기 저장 수단(460)에 저장된 튜닝 포인트 전압 데이터를 근거로 상기 전압 발생 수단(450)이 상기 해당 선택 채널용 포인트 전압들을 제공하도록 상기 전압 발생 수단(450)에 제어 신호를 제공하기 위한 제어 수단(440)으로 구성되는 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
  26. 제25항에 있어서, 튜닝 포인트 전압 제어 수단(300)은 상기 동조부(200)로부터의 상기 방송 신호의 전압을 검출하여 전압 검출 신호를 출력하기 위한 전압 검출 수단(310); 및
    상기 전압 검출 수단(310)으로부터의 상기 전압 검출 신호에 따라 상기 동조부(200)로 입력되는 튜닝 포인트 전압을 제어하기 위한 피드백 전압 발생 수단(320)을 포함하는 것을 특징으로 하는 튜닝 포인트 제어 기능을 갖는 동조 회로.
KR1019960043709A 1996-09-30 1996-09-30 튜닝 포인트 제어장치 및 튜닝 포인트 제어 기능을갖는 동조회로 KR100201836B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960043709A KR100201836B1 (ko) 1996-09-30 1996-09-30 튜닝 포인트 제어장치 및 튜닝 포인트 제어 기능을갖는 동조회로
US08/866,110 US5987313A (en) 1996-09-30 1997-05-30 Apparatus for controlling tuning point and tuning circuit having function of controlling tuning point
EP97108689A EP0833447A3 (en) 1996-09-30 1997-05-30 Tuning circuit
JP9142503A JPH10112634A (ja) 1996-09-30 1997-05-30 チューニングポイント制御装置及びチューニングポイント制御機能を有する同調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043709A KR100201836B1 (ko) 1996-09-30 1996-09-30 튜닝 포인트 제어장치 및 튜닝 포인트 제어 기능을갖는 동조회로

Publications (2)

Publication Number Publication Date
KR19980023888A true KR19980023888A (ko) 1998-07-06
KR100201836B1 KR100201836B1 (ko) 1999-06-15

Family

ID=19476092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043709A KR100201836B1 (ko) 1996-09-30 1996-09-30 튜닝 포인트 제어장치 및 튜닝 포인트 제어 기능을갖는 동조회로

Country Status (4)

Country Link
US (1) US5987313A (ko)
EP (1) EP0833447A3 (ko)
JP (1) JPH10112634A (ko)
KR (1) KR100201836B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466957A (en) * 1991-10-31 1995-11-14 Sharp Kabushiki Kaisha Transistor having source-to-drain nonuniformly-doped channel and method for fabricating the same
JP3988392B2 (ja) * 2001-01-24 2007-10-10 日本電気株式会社 携帯無線端末、ａｆｃ制御方法及びａｆｃ制御プログラム
KR100633089B1 (ko) * 2004-11-30 2006-10-11 삼성전자주식회사 방송 수신 장치 및 그 제어 방법
US11218120B2 (en) * 2019-05-22 2022-01-04 Integrated Device Technology, Inc. Programmable amplifiers
EP4302363A1 (en) * 2021-03-01 2024-01-10 Kymeta Corporation Metasurface antenna with integrated varactor circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867568A (en) * 1972-12-04 1975-02-18 Warwick Electronics Inc Control circuit for an afc system
US4780909A (en) * 1985-07-02 1988-10-25 Matsushita Electric Industrial Co. Ltd. Signal receiver having automatic frequency characteristic adjusting capability
US5023938A (en) * 1988-06-03 1991-06-11 Pioneer Electronic Corporation Station selecting device in tuner for automatic selection according to input information
US5564088A (en) * 1992-02-07 1996-10-08 Sony Corporation Broadcast signal receiver with means for prioritizing broadcast signals based on previous selections thereof
JP3345114B2 (ja) * 1992-08-18 2002-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高周波信号受信機
JPH06188763A (ja) * 1992-08-18 1994-07-08 Philips Electron Nv 検出器およびこの検出器を用いた高周波信号用受信機
IT1257123B (it) * 1992-10-14 1996-01-05 Seleco Spa Metodo di sintonia a sintesi di tensione per ricevitore di segnali televisivi con chiamata diretta del canale.
KR970004189B1 (ko) * 1993-02-27 1997-03-25 삼성전자 주식회사 숫자키를 이용한 세트 '온'방법
SG44009A1 (en) * 1993-11-24 1997-11-14 Philips Electronics Nv A combination of a recording arrangement and a source selection arrangement
DE19527187A1 (de) * 1995-07-26 1997-01-30 Philips Patentverwaltung RDS-TMC-Rundfunkempfänger

Also Published As

Publication number Publication date
US5987313A (en) 1999-11-16
EP0833447A2 (en) 1998-04-01
EP0833447A3 (en) 1999-08-18
KR100201836B1 (ko) 1999-06-15
JPH10112634A (ja) 1998-04-28

Similar Documents

Publication Publication Date Title
US6587144B1 (en) Analog signal processing apparatus for digital camera
US5392456A (en) Method of controlling filter time constant and filter circuit having the time constant control function based on the method
KR900008184B1 (ko) 수신장치
JPH0210604B2 (ko)
US4607238A (en) Monolithic integrated RC-oscillator
KR19980023888A (ko) 튜닝 포인트 제어장치 및 튜닝 포인트 제어 기능을 갖는 동조회로
US6271736B1 (en) Digital temperature-compensating crystal oscillator, and method for stabilizing frequency thereof
US6094155A (en) Dual reference voltage buffer and method for updating CDAC bit capacitors
US6906648B1 (en) Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input
US5165058A (en) Voltage comparator with sample hold circuit
US4811192A (en) Inverter apparatus
JP2003153029A (ja) ビデオ表示器偏向装置
US5473278A (en) Filter circuit including a switch circuit inserted between input terminal and RC filter
US6476593B1 (en) Method and circuit for compensation control of offset voltages of a radio receiving circuit integrated in a circuit module
US7034724B2 (en) Training circuit and method of digital-analog converter and analog-digital converter
KR20040078691A (ko) 무선기용 반도체 집적 회로 및 무선 통신기
US5225714A (en) Sawtooth waveform generator for a convergence correction circuit
US7800671B2 (en) Photosensitive cell being adapted to provide an image voltage of a reference voltage and a reading method therefor
FI78583B (fi) Kopplingsanordning foer avstaemning av ett frekvensselektivt elektroniskt maetningsobjekt.
US5144307A (en) Method of controlling double integral A-D converter
US4924300A (en) Method of and device for tuning a resonant circuit coupled to a frequency discriminator
KR890008435Y1 (ko) 채널 선국회로
EP0592975A2 (en) Voltage synthesis tuning method for television signal receivers with direct channel call
JP4634621B2 (ja) フィルタ中心周波数調整装置および方法
KR830000202B1 (ko) Aft 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee