JP4634621B2

JP4634621B2 - フィルタ中心周波数調整装置および方法

Info

Publication number: JP4634621B2
Application number: JP2001025773A
Authority: JP
Inventors: 太斎藤; 英亘竹下
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2001-02-01
Filing date: 2001-02-01
Publication date: 2011-02-16
Anticipated expiration: 2021-02-01
Also published as: JP2002232250A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＦ（中間周波数）フィルタ等のフィルタの中心周波数調整装置および方法に関するものである。
【０００２】
【従来の技術】
例えば携帯電話機等の通信機器の内部のＩＦフィルタは、半導体回路から構成されている。このＩＦフィルタとしては、ｇｍＣフィルタが用いられ、その中心周波数の絶対精度を決定するためにリファレンスクロック等を利用したマスタスレーブ方式が一般的に適用されている。すなわち、このマスタスレーブ方式は、リファレンスクロック等を用いたＰＬＬ回路を構成するマスタフィルタからの制御電流によって、スレーブとして構成されるＩＦフィルタの中心周波数を制御する方式である。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述したマスタスレーブ方式を適用したＩＦフィルタにおいては、内在する誤差等が原因で温度や電源電圧により中心周波数が変動する事があった。その内在する誤差を小さくするには、ｇｍ回路等の比精度が必要となるため、その確保のための大きな面積が必要であった。すなわち、従来は、ＩＦフィルタの中心周波数の変動を抑えようとすると、回路規模が増大してしまうという問題があった。このような問題を解消すべく、図６に示すような中心周波数調整装置が考案された。
【０００４】
図６はＩＦフィルタ（バンドパスフィルタ）回路を示す。
【０００５】
１はマスタスレーブ方式を適用したフィルタ回路のスレーブとして構成されるＩＦフィルタ（バンドパスフィルタ）である。このＩＦフィルタ１を構成するｇｍアンプには、後述するＦ０（中心周波数）調整用ＤＡＣ（デジタルアナログコンバータ）９からのＤＡ変換後のアナログ電流が供給され、このＩＦフィルタ１の中心周波数は、この供給されたアナログ電流値に応じた値が得られる。２は後述する制御回路によってオン／オフ制御される２トーン発生回路であって、オン時に、ＩＦフィルタの所望の（すなわち、目的とする）中心周波数（ここでは例として４５０ｋＨｚ）から対称の位置にある周波数（すなわち、目的周波数から同じ周波数だけ＋または−した２つの周波数であり、ここでは例として４５０±２５ｋＨｚ）成分を持った２つのトーンを同時に出力する。３は、後述する制御回路によって切替えが制御される切替えスイッチであって、中心周波数の調整時に本来の信号（携帯電話端末の送受信時のＩＦ信号）の入力に代わって２トーン発生回路２からの信号を選択してＩＦフィルタ１に入力する。４はリミッタであって、ＩＦフィルタ１を通過した本来の信号を振幅等を制限して出力する。５は、ＲＳＳＩ（ＲｅｃｅｉｖｅｄＳｉｇｎａｌＳｔｒｅｎｇｔｈＩｎｄｉｃａｔｏｒ）回路であって、ＩＦフィルタを通過した、またはＩＦフィルタの一部を通過した信号の強度を生成し出力する。
【０００６】
６はマスタスレーブ方式を適用したフィルタ回路のマスタとして構成されるマスタフィルタであって、ＩＦフィルタ１の中心周波数が所望の周波数（即ち目的周波数）となるための初期値に該当するデジタルデータをＦ０調整用ＤＡＣ９に入力する。７はコンパレータであって、ＲＳＳＩ回路５からの出力信号のレベルを比較し、その比較結果を制御回路８に入力する。制御回路８は、これらの入力に応じた調整用データをＦ０調整用ＤＡＣ９に入力する。Ｆ０調整用ＤＡＣ９は、マスタフィルタ６からの初期値としてのデジタルデータと、制御回路８からの調整用データとを加算したデータをアナログ電流に変換してＩＦフィルタ１のｇｍアンプに供給する。したがって、ＩＦフィルタ１の中心周波数は、制御回路８からの調整用データの値に応じて変更することができる。
【０００７】
以上の構成の調整回路によるＦ０調整に際しては、まず、制御回路８によって切替えスイッチ３を制御してＩＦフィルタ１に２トーン発生回路２からの信号を入力する。ＩＦフィルタ１を通過した２トーンの信号は、ＲＳＳＩ回路５によってその強度に応じた電圧レベルに変換され出力される。
【０００８】
図７の（ａ）は、ＩＦフィルタ１の中心周波数が４５０ｋＨｚになっているときの同フィルタの周波数特性と、同フィルタを通過する２トーン信号のレベルを示し、図７の（ｂ）は、同様に、ＩＦフィルタ１の中心周波数が目的周波数からずれているときを示している。この図７の（ｂ）から分かるように、ＩＦフィルタ１の中心周波数が目的周波数（４５０ｋＨｚ）からずれているときは、２トーン信号のうち、一方の信号のレベルが、前記の図７の（ａ）の場合よりも大きくなってしまうので、そのときのＲＳＳＩ回路５の出力電圧は、図７の（ａ）の場合のそれよりも高くなってしまう。すなわち、ＲＳＳＩ回路５の出力電圧が最小のとき、ＩＦフィルタ１の中心周波数が目的周波数と一致している（若しくは最も近い）ことになる。
【０００９】
そこで、ＩＦフィルタ１に２トーン発生回路２からの信号を入力した後、制御回路８からその時点（例えばｔ１）でのＦ０調整用ＤＡＣ９の入力データを＋１コード（１コードは最小単位）変化させる調整用データをＦ０調整用ＤＡＣ９に供給して、＋１コード分だけＦ０調整用ＤＡＣ９からのアナログ電流出力を増加させる。ついで、ＲＳＳＩ回路５の出力電圧をコンパレータ７においてサンプリング・ホールドする。ついで、制御回路８からその時点（例えばｔ２）でのＦ０調整用ＤＡＣ９の入力データを−２コード変化させる調整用データをＦ０調整用ＤＡＣ９に供給して、−２コード分だけＦ０調整用ＤＡＣ９からのアナログ電流出力を減少させる。ついで、ＲＳＳＩ回路５の出力電圧をコンパレータ７においてサンプリング・ホールドする。ついで、コンパレータ７においてホールドした２つのサンプリング値を比較して、後者の方が大きい場合は、制御回路８から前記時点ｔ１でＦ０調整用ＤＡＣ９に供給した調整用データを再びＦ０調整用ＤＡＣ９に供給して、そのときのＦ０調整動作を終了する（調整用データは次回のＦ０調整開始まで保持する）。また、前記２つのサンプリング値を比較して、前者の方が大きい場合は、そのときの調整用データの値を保持してＦ０調整動作を終了する（調整用データは次回のＦ０調整開始まで保持する）。なお、以上は最小単位をプラスし、最小単位×２をマイナスしたが、複数単位をプラスし、複数単位×２をマイナスしてもよい。
【００１０】
このようにしてＩＦフィルタの中心周波数を調整することによって、ＩＦフィルタの中心周波数は目的の値に近づく。なお、例えば、ＴＤＭＡ方式の携帯電話端末の場合は、実動作時間と休止期問が交互にあるので、上記調整を実動作時間に入る前に実施してから実動作を行わせ、これを周期的に実行する事で変動の遅い温度変化によるＩＦフィルタの中心周波数の変動を補正できる。
【００１１】
しかしながら、図８に示すように、ＲＳＳＩ回路は、２トーンの信号を受けるため、その出力電圧が２トーン間の周波数差（上記では５０ｋＨｚ）に該当する周波数でうねりを持つ。
【００１２】
したがって、ＲＳＳＩ回路からの出力信号をコンパレータで直接サンプリングすると、サンプリングのタイミングによって比較結果が異なってしまう。これを解決するためには、例えば、ＲＳＳＩ回路からの出力信号を、５０ｋＨｚを除去するローパスフィルタでカットしてからコンパレータに供給すればよいことになる。しかし、これによって、コンパレータに供給される信号にはローパスフィルタの時定数分の遅延が生じるので、上記の調整を短時間で実行することが困難となる。
【００１３】
そこで本発明の目的は以上のような問題を解消したフィルタ中心周波数調整装置および方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、フィルタの中心周波数を変更する変更手段と、前記フィルタの所望の中心周波数から対称的な周波数配置の２つの周波数成分を同時に持つ信号を発生し、前記信号を前記フィルタに入力する信号発生手段と、前記フィルタの少なくとも一部を通して得られ前記２つの周波数成分間の周波数差に該当する周波数でうねりを持つ信号のボトムピークを検出する検出手段と、前記変更手段によって中心周波数を変更した結果得られる前記検出手段からの少なくとも２つの検出値を比較する比較手段と、前記比較手段の比較結果に基づいて、前記検出手段からの検出値が最小となるように前記変更手段を制御する制御手段と、を具えたことを特徴とする。
【００１５】
請求項２の発明は、フィルタの所望の中心周波数から対称的な周波数配置の２つの周波数成分を同時に持つ信号を前記フィルタに入力し、前記信号の入力によって前記フィルタの少なくとも一部を通して得られ前記２つの周波数成分間の周波数差に該当する周波数でうねりを持つ信号のボトムピークを検出し、前記フィルタの中心周波数を変更した結果得られる少なくとも２つの前記ボトムピーク検出値を比較し、前記比較結果に基づいて、前記検出値が最小となるように前記フィルタの中心周波数を設定することを特徴とする。
【００１６】
【発明の実施の形態】
図１は本発明の実施形態を示す。この図において図６と同一部分は同一符号を付してその詳細な説明は省略する。
【００１７】
詳細は後述するが、１０はボトムピークディテクタであって、ＲＳＳＩ回路５の出力電圧のボトムピークを検出して、その検出出力をコンパレータ７に入力する。コンパレータ７は、ボトムピークディテクタ１０からの検出出力のレベルを比較し、その比較結果を制御回路８に入力する。これ以外の動作は図のそれと同様である。
【００１８】
ここで、ＲＳＳＩ回路５の出力電圧の２トーン信号の振幅差依存性を図２に示す。図２に示すように、２トーン信号の振幅差が０、すなわち、ＩＦフィルタ１の中心周波数が４５０ｋＨｚのとき、ＲＳＳＩ回路５の出力電圧の振幅（すなわち、この振幅は、前述したように、２トーン信号入力時のＲＳＳＩ回路５の出力は５０ｋＨｚの周波数で生じるうねりのことである）は最大となり、そのＤＣポイントは最小となる。２トーン信号の振幅差が大きくなる、すなわち、ＩＦフィルタ１の中心周波数が４５０ｋＨｚからずれてくるにつれて、ＲＳＳＩ回路５の出力電圧の振幅は徐々に小さくなり、そのＤＣポイントは徐々に大きくなる。そして、フィルタ１を通過する２トーン信号の各々のレベルのうち、どちらか一方のレベルが他方のレベルに比べて極めて大きくなったとき、ＲＳＳＩ回路５の出力電圧の振幅はなくなり、ＤＣポイントは最大値をとる。
【００１９】
したがって、Ｆ０調整時に、ボトムピークディテクタ１０によって、ＲＳＳＩ回路５の出力電圧のボトムピークを検出し、その検出出力のレベルをコンパレータ７で比較し、その比較結果を用いて、制御回路８によって、上述したと同様に、Ｆ０調整用ＤＡＣ９に調整用データを供給することによって、ＲＳＳＩ回路５の出力電圧の最小ポイントを得ることができ、ＩＦフィルタ１の中心周波数を目的の値に近づける（または一致させる）ことができる。すなわち、ＩＦフィルタ１に２トーン発生回路２からの信号を入力した後、制御回路８からその時点（例えばｔ１）でのＦ０調整用ＤＡＣ９の入力データを＋１コード変化させる調整用データをＦ０調整用ＤＡＣ９に供給して、＋１コード分だけＦ０調整用ＤＡＣ９からのアナログ電流出力を増加させる。ついで、ボトムピークディテクタ１０の検出出力をコンパレータ７においてサンプリング・ホールドする。ついで、制御回路８からその時点（例えばｔ２）でのＦ０調整用ＤＡＣ９の入力データを−２コード変化させる調整用データをＦ０調整用ＤＡＣ９に供給して、−２コード分だけＦ０調整用ＤＡＣ９からのアナログ電流出力を減少させる。ついで、ボトムピークディテクタ１０の検出出力をコンパレータ７においてサンプリング・ホールドする。ついで、コンパレータ７においてホールドした２つのサンプリング値を比較して、後者の方が大きい場合は、制御回路８から前記時点ｔ１でＦ０調整用ＤＡＣ９に供給した調整用データを再びＦ０調整用ＤＡＣ９に供給して、そのときのＦ０調整動作を終了する（調整用データは次回のＦ０調整開始まで保持する）。また、前記２つのサンプリング値を比較して、前者の方が大きい場合は、そのときの調整用データの値を保持してＦ０調整動作を終了する（調整用データは次回のＦ０調整開始まで保持する）。
【００２０】
ボトムピークディテクタによる信号入出力時の遅延は、５０ｋＨｚ成分を除去するローパスフィルタの遅延と比べると非常に小さく、したがって、ボトムピークディテクタを用いることによって、Ｆ０調整を極めて短時間に実行することができ、たとえば、ＴＤＭＡ方式の携帯電話端末内のＩＦフィルタにも十分に適用することができる。また、５０ｋＨｚ成分を除去するローパスフィルタはＲＳＳＩ回路５の出力のＤＣポイントを検出するのに対し、ボトムピークディテクタはＲＳＳＩ回路５の出力電圧のボトムピークを検出する。図３の（ａ）はボトムピークディテクタの出力波形の一例を示し、同（ｂ）はローパスフィルタの出力波形の一例を示す。これらの図から分かるように、ＲＳＳＩ回路５の出力に得られる２トーン信号の振幅差の変化に対するボトムピークの変化量は、ＤＣポイントの変化量よりも大きい。そのため、ボトムピークディテクタは、ローパスフィルタに比べ高感度で２トーン信号の振幅差の検出ができる。
【００２１】
なお、図４は、ボトムピークディテクタ１０の具体的回路の一例を示す。図４に示すように、Ｍ１〜Ｍ３で示すＭＯＳＦＥＴによってレベルシフタを構成し、Ｍ４〜Ｍ１３で示すＭＯＳＦＥＴによってフォールデットカスコードアンプを構成し、Ｍ１４〜Ｍ２１で示すＭＯＳＦＥＴおよびコンデンサＣでボトムピークを保持する回路を構成する。ＭＯＳＦＥＴＭ１，Ｍ２，Ｍ６，Ｍ７，Ｍ１４，Ｍ１５，Ｍ１６，Ｍ１７，Ｍ１９には一定電圧が印加され、ＭＯＳＦＥＴＭ２０にはＣＨＧＢＳ（ボルテージフォロワ動作のＯＮ／ＯＦＦ制御信号）が印加され、ＭＯＳＦＥＴＭ２１にはＣＨＧ（待機制御信号）が印加される。ＭＯＳＦＥＴＭ３にＲＳＳＩ回路５の出力電圧が入力され、この入力された電圧が、レベルシフタによって、次段のフォールデットカスコードアンプの動作点までレベルシフトされる。ボトムピークの検出出力はＭＯＳＦＥＴＭ２１とコンデンサＣとの接続点から得られる。
【００２２】
このボトムピークディテクタの動作は大きく分けて（１）待機、（２）ボルテージフォロワ、（３）ボトムピークホールドの３つの状態から成り立つ。すなわち、
（１）待機
ＭＯＳＦＥＴＭ２１：ＯＮ、およびＭＯＳＦＥＴＭ２０：ＯＮの状態で、コンデンサＣにＶＤＤがチャージされる。
（２）ボルテージフォロワ
ＭＯＳＦＥＴＭ２１：ＯＦＦ、およびＭＯＳＦＥＴＭ２０：ＯＮの状態で、ＭＯＳＦＥＴＭ４〜Ｍ１９がボルテージフォロワとして動作する。
（３）ボトムピークホールド
ＭＯＳＦＥＴＭ２１：ＯＦＦ、およびＭＯＳＦＥＴＭ２０：ＯＦＦの状態で、コンデンサＣからのディスチャージ速度は、ＭＯＳＦＥＴＭ１８のオン抵抗とコンデンサＣで決まる。一方、コンデンサＣへのチャージ速度は、ＭＯＳＦＥＴＭ１４〜Ｍ１７のオン抵抗とコンデンサＣで決まる。ＭＯＳＦＥＴＭ１４〜Ｍ１７のオン抵抗は、ＭＯＳＦＥＴＭ１８のオン抵抗と比べ、極めて大きいため、ディスチャージは速く、チャージは極めて遅く動作する。
【００２３】
以上の構成によれば、図５に示すように入力（点線）のボトムピークを検出した出力（実線）が得られる。
【００２４】
【発明の効果】
以上説明した通り、本発明によれば、ＩＦフィルタの中心周波数が温度等で変動しても、中心周波数は適正に補正され、好適な状態で動作させる事ができる。また、回路規模も大きくすること無く、中心周波数調整を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかるＩＦフィルタの回路図である。
【図２】ＲＳＳＩ回路の出力電圧の２トーン振幅差依存性の例を示す図である。
【図３】（ａ）はボトムピークディテクタの出力波形の一例を示す図、（ｂ）はローパスフィルタの出力波形の一例を示す図である。
【図４】ボトムピークディテクタの具体的回路の一例を示す図である。
【図５】同ボトムピークディテクタの検出出力の一例を示す図である。
【図６】マスタースレーブ方式を適用したＩＦフィルタの回路図である。
【図７】（ａ）は中心周波数が４５０ｋＨｚのときのＩＦフィルタの周波数特性と同フィルタを通過する２トーン信号との関係の一例を示す図、（ｂ）は中心周波数が４５０ｋＨｚからずれているときのＩＦフィルタの周波数特性と同フィルタを通過する２トーン信号との関係の一例を示す図である。
【図８】２トーン入力時のＲＳＳＩ回路の出力波形の一例を示す図である。
【符号の説明】
１ＩＦフィルタ
２２トーン発生回路
３切替えスイッチ
４リミッタ
５ＲＳＳＩ回路
６マスタフィルタ
７コンパレータ
８制御回路
９Ｆ０調整用ＤＡＣ
１０ボトムピークディテクタ

Claims

フィルタの中心周波数を変更する変更手段と、
前記フィルタの所望の中心周波数から対称的な周波数配置の２つの周波数成分を同時に持つ信号を発生し、前記信号を前記フィルタに入力する信号発生手段と、
前記フィルタの少なくとも一部を通して得られ前記２つの周波数成分間の周波数差に該当する周波数でうねりを持つ信号のボトムピークを検出する検出手段と、
前記変更手段によって中心周波数を変更した結果得られる前記検出手段からの少なくとも２つの検出値を比較する比較手段と、
前記比較手段の比較結果に基づいて、前記検出手段からの検出値が最小となるように前記変更手段を制御する制御手段と
を具えたことを特徴とするフィルタ中心周波数調整装置。
フィルタの所望の中心周波数から対称的な周波数配置の２つの周波数成分を同時に持つ信号を前記フィルタに入力し、
前記信号の入力によって前記フィルタの少なくとも一部を通して得られ前記２つの周波数成分間の周波数差に該当する周波数でうねりを持つ信号のボトムピークを検出し、
前記フィルタの中心周波数を変更した結果得られる少なくとも２つの前記ボトムピーク検出値を比較し、
前記比較結果に基づいて、前記検出値が最小となるように前記フィルタの中心周波数を設定することを特徴とするフィルタ中心周波数調整方法。