JPS63118670A - 振幅検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力信号の振幅に応じた出力信号を発生する振
幅検出回路に関し、特に、ディジタル化された振幅検出
回路に関する。

〔従来の技術〕

振幅検出回路は、入力信号の振幅のピーク値あるいはボ
トム値を検出して保持するピークあるいはボトムホール
ド回路、または包絡線検波回路として用いられている。

従来技術による振幅検出回路は、オペアンプ、整流素子
およびコンデンサを有して構成されている。検波すべき
信号はオペアンプの入力端子に供給され、その出力端子
は整流素子に接続されている。整流出力はコンデンサに
供給され、コンデンサから検出出力が得られる。

検出出力は次段の信号処理回路に供給される。

〔発明が解決しようとする問題点〕

次段の信号処理回路がディジタル回路化されている場合
、検出出力はＡ／Ｄ変換器を介して信号処理回路に供給
されることになるが、ディジタル回路としての信号処理
回路とアナログ回路としての振幅検出回路との二種類の
半導体集積回路が必要となる。しかも、コンデンサを接
続するだめの外部導出端子を必要とする。

したがって、本発明の目的はディジタル化された振幅検
出回路を提供することにある。

〔問題点を解決するための手段〕

本発明による振幅検出回路は、アナログ入力信号を第１
のディジタルデータに変換するＡ／Ｄ変換器、出力すべ
き第２のディジタルデータを保持する第１の手段、前記
第１および第２のディジタルデータを比較しこれらの大
小関係に応じて第１またけ第２の論理レベルをとる比較
信号を発生する第２の手段、前記比較信号が前記第１の
論理レベルをとるときは前記第１のディジタルデータか
または前記第２のディジタルデータに第１の所定値を加
算したデータを出力すべきデータとして前記第１の手段
に格納する第３の手段、ならびに前記比較信号が前記第
２の論理レベルをとるときは前記第２のディジタルデー
タかまたは前記第２のディジタルデータに第２の所定値
を減算したデータを出力すべきデータとして前記第１の
手段に格納する第４の手段とを有している。

本発明による振幅検出回路をピークホールド回路または
ピーク値の包絡線検波回路として用いる場合は、第１の
ディジタルデータが第２のディジタルデータと等しいか
又は大きいときに比較信号は第１の論理レベルをとシ、
小さいときは第２の論理レベルをとる。また、第１およ
び第２の所定値として正の値が設定される。したがって
、入力信号の振幅が大きくなる限シ、出力されるデータ
の値は大きくなっていく。入力信号の振幅がピーク値に
達しこれよシも小さくなシ始めると、ピーク値に対応し
た値の出力データが保持される。あるいは、所定の減衰
特性をもってピーク値に対応する値から減少する。

本発明による回路をボトムホールド回路あるいはボトム
値の包絡線検波回路として用いる場合は、比較信号は第
１のディジタルデータが第２のディジタルデータと等し
いか又は小さいときに第１の論理レベルをとシ、太きい
ときに第２の論理レベルをとる。第１および第２の所定
値としてはそれぞれ負の値が設定される。すなわち、第
３の手段は第１のディジタルデータか又は第２のディジ
タルデータに第１の所定値を減算したデータを第１の手
段に格納し、第４の手段は第２のディジタルデータか又
はこのデータに第２の所定値を加算したデータを第１の
手段に格納する。したがって、入力信号の振幅が減少す
る限シ出力データの値は小さくなっていく。入力信号の
振幅がボトム値に達しこれよ）も大きくなシ始めると、
出力データはボトム値に対応した値を保持する。あるい
は、所定の増加特性をもってボトム値に対応する値から
大きくなる。

このように、本発明はピークホールド回路、ボトムホー
ルド回路あるいは包絡線検波回路としてのディジタル化
された振幅検出回路を提供しており、コンデンサを不要
としているので半導体集積回路化に極めて適した構成を
有している。

〔実施例〕

以下、本発明の実施例を詳細に説明しよう。

第１図は本発明の一実施例を示すブロック図である。図
示の回路は包絡線検波回路として構成されている。入力
アナログ信号ＡＩＮは入力端子１を介してアナログ−デ
ィジタル変換器（以下、Ａ／Ｄコンバータという）２に
供給される。Ａ／Ｄコンバータ２はクロック端子ψに供
給される第１のクロック信号ψ１に同期してアナログ信
号ＡＸＮを４ビツトのディジタルデータに変換される。

変換されたディジタルデータはレジスタ３およびディジ
タル比較器４に供給される。レジスタ３はクロック端子
ψに供給される第２のクロック信号ψ２に同期してディ
ジタルデータを取込む。第１および第２のクロック信号
ψｌおよびψ２はタイミング発生器８によって発生され
、これらのタイミング関係は図示のとおシ一方がハイレ
ベルのときは他方は必スロウレベルにある。レジスタ３
の出力はマルチプレクサ６の第１の入力端子に供給され
る。マルチプレクサ６は制御端子Ｃに供給される信号が
ハイレベルをとるときはレジスタ３からのデータを出力
データとして発生し、ロウレベルのときはマルチプレク
サ１２から第２の入力端子に供給されるデータを出力デ
ータとして発生する。マルチプレクサ６の出力はクロッ
ク信号ψｌに同期してレジスタ７に取込まれる。レジス
タ７の出力データは、クロック信号ψ２に同期して入力
データを取込むレジスタ８に供給されると共に、比較器
４にも供給される。比較器４は二つの入力データを比較
しそれらの大小関係に応じてハイレベル又はロウレベル
をとる比較信号を発生する。図示の回路をピーク値の包
絡線検波回路として用いる場合は、比較器４からの比較
信号は、Ａ／Ｉ）コンバータ２の出力データがレジスタ
７のデータと等しいか又は大きいときにハイレベルをと
シ、前者が後者よりも小さいときにロウレベルをとる。

ボトム値の包絡線検波回路として用いる場合は、Ａ／Ｄ
コンバータ２の出力データがレジスタ７の出力データと
等しいか又は小さいときに比較信号はハイレベルをとシ
、大きいときにロウレベルをとる。比較信号の論理レベ
ルをクロック信号ψ２に同期してラッチ回路５でラッチ
され、マルチプレクサ６の制御端子Ｃに供給される。

レジスタ８に格納されたデータは出力ディジタルデータ
Ｄ　ＯＵＴとして出力される。出力ディジタルデータＤ
　ＯＵＴはマルチプレクサ１２の第１の入力端子に供給
されると共に、ブロック１１に供給される。ブロック１
１は、図示の回路がピーク値の包絡線検波回路として用
いられるときは出力データＤＯＵＴに対し第１の所定値
を減算する減算器として動き、ボトム値の包路線検波回
路として用いられるときは第２の所定値を加算する加算
器として働く。本実施例では、加算器（又は減算器）１
１は出力ディジタルデータＤＯＵＴの最下位ビット（Ｌ
ＳＢ）に対し１を加算（又は減算）している。加（減）
算器１１の出力データはマルチプレクサ１２の第２の入
力端子に給される。マルチプレクサ１２は制御端子Ｃに
ハイレベルが供給されると加（減）算器１１の出力デー
タを選択し、ロウレベルが供給されたときはレジスタ８
からの出力データＤＯＵＴを選択して、マルチプレクサ
６の第２の入力端子に供給する。

カウンタ１４はクロック端子ψに供給される第１のクロ
ック信号ψ１をカウントする。カウンタのカウント値は
レジスタ１６に設定されている基準データとディジタル
比較器１５によって比較される。比較器１５はカウント
値および基準データが同じ値であるときにハイレベルの
信号を発生しそれ以外のときはロウレベルの信号を発生
する。比較器１５の出力は第２のクロック信号ψ２に同
期してラッチ回路１７でラッチされ、マルチプレクサ１
２の制御端子Ｃへ供給される。ラッチ回路５および７の
出力はＯＲゲート１３に供給され、その出力はカウンタ
４のリセット端子Ｒに供給されている。したがって、ラ
ッチ回路５および７の出力のいずれか一方でもハイレベ
ルをとるとカウンタ１４はリセットされ初期値をとる。

カウンタ１４は本実施例では８ビツト構成となっており
、したかってレジスタ１６も８ビツト構成である。

第１図に示した回路をピーク値の包絡線検波回路とした
場合の回路動作を第２図の信号波形図も参照しながら説
明しよう。アナログ信号ＡＩＮは第２図に示されるよう
に振幅が変化するサイン波として示される。このアナロ
グ入力信号ＡＩＮは第１のクロック信号ψ１の周期でサ
ンプリングされ、サンプリング時点での振幅値に対した
ディジタルデータがＤ／Ａコンバータ２から得られる。

このデータはレジスタ７の出力データと比較器４で比較
される。第２図に示すようにアナログ入力信号ＡＩＮは
第１のピーク値Ｐ１に達するまでは単調増加しているの
で、比較器４はハイレベルの比較信号を発生する。この
レベルは第２のクロック信号ψ２に同期してラッチ回路
５でラッチされる。レジスタ３は第２のクロック信号ψ
２に同期してクロック信号ψ１でサンプリングされたＡ
／Ｄコンバータ２からのデータを取込む。したがって、
マルチプレクサ６は、クロックψ２に同期してレジスタ
３からのデータを選択しこれを出力する。レジスタ７は
クロツクψ！に同期するから、この時点ではマルチプレ
クサ６からのデータを取シ込まない。クロックψ鵞が消
えψｌが現われると、レジスタ７はマルチプレクサ６か
らのデータを取り込み、これをレジスタ８と比較器４に
供給する。Ａ／Ｄコンバータ２はアナログ入力信号ＡＩ
Ｎを再びサンプリングしディジタルデータに変換して、
これを比較器４に供給する。すなわち、比較器４はある
サンプリング時点でのアナログ入力信号ＡＩＮの振幅値
に応じたディジタルデータとその直前のサンプリング時
点で得られたディジタルデータと比較する。クロックψ
２に同期してレジスタ３はＡ／Ｄコンバータ２のデータ
を取込み、またレジスタ８はレジスタ７からのデータを
取シ込みこれを出力ディジタルデータＤ　ＯＵＴとして
発生する。したがって、アナログ入力信号ＡＩＮが第１
のピーク値Ｐ１に達するまでは、Ａ／Ｄコンバータの出
力データはレジスタ７のデータよ）も大きく、ラッチ回
路５はノ・イレベルをラッチしてこれをマルチプレクサ
６の制御端子Ｃに供給する。マルチプレクサ６はそれ故
にマルチプレクサ１２の出力データにかかわらずレジス
タ３のデータを選択してこれを出力する。この結果、第
２図の期間ＴＩで示されるように、アナログ入力信号Ａ
４Ｎの振幅の単調増加に伴なってディジタル出力データ
Ｄ　ＯＵＴのイ直も大きくなる。

アナログ入力信号ＡＩＮの振幅が第１のピーク値をすぎ
ると、Ａ／Ｄコンバータ２からのデータはレジスタ７の
データよりも小さくなる。したがって、ラッチ回路５の
出力はクロックψズに同期してロウレベルに反転し、マ
ルチプレクサ６はレジスタ３０代わりにマルチプレクサ
１２からのデータを選択する。このとき、カウンタ１４
は第１のクロックψ！をカウントし得る状態になったば
かりであるから、レジスタ１６の基準データに達してい
ない。したがって、ラッチ回路１７はロウレベルをマル
チプレクサ１２の制御端子に供給している。

マルチプレクサ１２はそれ故にレジスタ８のデータ、す
なわちディジタル出力データＤ　ＯＵＴを選択してこれ
をマルチプレクサ６に供給している。カウンタ１４がク
ロックψ！を基準データと同じ値までカウントしない限
り、比較器１５の出力はノ１イレベルとならない。した
がって、レジスタ８は第１のピーク値Ｐ１に対応した値
をもつディジタル出力データＤＯＵＴを所定期間保持す
る。

カウンタ１４のカウント値がレジスタ１６の基準データ
に達すると比較器１５の出力はノーイレベルとな）、ラ
ッチ回路１７はクロックψに応答してマルチプレクサ１
２０制御端子Ｃをノ＼イレペルにする。したがって、マ
ルチプレクサ１２はブロック１１の出力データを選択し
これをマルチプレクサ６に供給する。ブロック１１は減
算器として働いておシ、ディジタル出力データＤＯＵ丁
から１を減算した結果を発生している。その減算結果が
クロックψ１に応答してレジスタ７に取込まれる。ラッ
チ回路１７のハイレベル出力によってカウンタ１４はリ
セットされ比較器１５の出力はロウレベルとなるが、ラ
ッチ回路１７の出力レベルはクロックψ２によって変化
する。したがって、マルチプレクサ１２が減算器１１に
代えてレジスタ８のデータを選択する前に、減算器１１
の減算結果はレジスタフに取込まれる。レジスタ７のデ
ータはクロックψ２に応答してレジスタ８に取シ込まれ
る。

この結果、出力データＤＯＵＴは第２図に示すとおシ減
少する。ラッチ回路１７の出力はロウレベルに反転する
ので、マルチプレクサ１２はレジスタ８のデータをマル
チプレクサ６に送る。カウンタ１４のカウント値が基準
データに達するまでレジスタ８は減少した出力データＤ
　ＯＵＴを保持する。よって、第２図に期間Ｔ２として
示されるように、Ａ／Ｄコンバータ２の出力がディジタ
ル出力データＤ　ＯＵＴよシも大きくならない限り、出
力データＤ　ＯＵＴは第１のピーク値に対応するディジ
タル値から所望の減衰特性をもって減少する。その減衰
特性は、減算器１１による減算値とレジスタ１６の基準
データとによって決まる。

出力データＤ　ＯＵＴの値は減少しアナログ入力信号Ａ
ＩＨの振幅が再び増加する結果、期間Ｔ２の終りでレジ
スタ７のデータはＡ／Ｄコンバータ２の出力データより
も小さくなる。したがって、ラッチ回路５はクロックψ
２に同期してマルチプレクサ６の制御端子Ｃにハイレベ
ルを供給する。この結果、マルチプレクサ６はレジスタ
３のデータを選択し、これをレジスタ７に送る。よって
、第２図の期間Ｔ１で示した回路動作となり、ディジタ
ル出力データＤＯＵＴはアナログ入力信号ＡＩＮの振幅
レベルに対応した値をとる。アナログ入力信号ＡＩＮが
第２のピーク値Ｐ２をすぎると期間Ｔ２で示した回路動
作となシ出力データＩ）ｏｔｒ’ｒは第２のピーク値に
対応した値から減少していく。以下、その後につづくピ
ーク値Ｐ３にしたがって、出力データＤＯＵＴは変化す
る。

このように、第１図に示した回路は実質的にアナログ入
力信号ＶＩＮのピーク包絡線検波回路として作用してお
シ、しかもその構成はディジタル化され検波出力はディ
ジタルデータとして取シ出されている。コンデンサを不
要としている。

第１図の回路をアナログ入力信号ＶＩＮのボトム包絡線
検波回路とする場合は、前述のとおり、比較器１４はＡ
／Ｄコンバータ２のデータがレジスタ７のデータと等し
いか又は小さいときハイレベルの出力を発生し、前者が
後者よりも大きいときロウレベルの出力を発生する。ま
た、ブロック１１は加算器として動作する。したがって
、Ａ／Ｄコンバータ２のデータが出力データＤＯＵＴよ
シも小さい限りＡ／Ｄコンバータ２のデータが順々に出
力されて出力データＤＯＵＴは減少してゆき、前者が後
者よシも大きい場合は出力データＤＯＵＴはアナログ入
力信号Ａ４Ｎのボトム値に対応するディジタル値から所
定の増加特性をもって増大してゆく。すなわち、アナロ
グ入力信号Ａ４Ｎに対するディジタル出力データＤ　Ｏ
ＵＴは第３図に示すようになり、実質的にアナログ入力
信号ＡＩＮのボトム値Ｂ１　＋　Ｂ２ｒ　Ｂ３＋・・・
の包絡線検波を行なっている。

レジスタ８のデータ、すなわち出力データＤ　ＯＵＴを
マルチプレクサ６に直接供給すれば、出力データＤＯＵ
Ｔ’は期間Ｔ２において減少または増加することがない
。すなわち、完全なピークホールド回路またはボトムホ
ールド回路が提供される。レジスタ１６の基準データを
大きくして出力データＩ）ｏｔｒｒＯ値が保持される時
間をかなシ大きくすることおよび／又は加（減）算器１
１の加（減）算値ををらに小さくすることによって、出
力データＤ　ＯＵＴのピーク値又はボトム値に対応する
値からの変化は格段に小さくなる。したがって、第１図
の構成のままで実質的なピークホールド回路またはボト
ムホールド回路が提供される。

第４図に本発明による振幅検出回路の一適用分野として
のＣＤプレーヤにおけるピックアップのサーボシステム
のブロック図を示す。ディスク２０はモータ２１で回転
させられている。ディスク２０に書込まれた音楽情報等
のデータはピックアップ２２で読み取られるわけである
が、周知のとおシ、ピックアップ２２はディスク２０の
表面にスポット状にレーザー光を照射し、その反射光を
検出してディスク２０上のデータを読み取っている。し
たがって、ピックアップ２２からのレーザー光がディス
ク２０上のデータが記録された各トラック上に正確に照
射されるようにピックアップ２２の位置を制御する必要
がある。この目的のために、ピックアップ２２は反射光
を検出して各トラックに対するレーザー光のスポット位
置ズレ′を示すエラー信号をその第１の出力端子２２−
１から発生する。エラー信号はサーボＩＣ（集積回路）
２３の第１の入力端子３８に供給される。入力端子３８
に供給されたエラー信号はＡ／Ｄコンバータ３２によっ
てディジタル信号に変換され、同ディジタル信号はディ
ジタルフィルタ３３に供給される。

フィルタ３３はディジタルエラー信号の高周波成分やノ
イズ成分を除去する。コントローラ３４は、ディスク２
０のデータ再生時は、フィルタ３３からの情報をＰＷＭ
（パルス幅変調）コンバータ３５に供給する。ＰＷＭコ
ンバータ３５は入力情報に応じたパルス幅のパルス信号
をドライブ信号として出力端子３９に供給する。ドライ
ブ信号はドライバ２４を介してピックアップ２２に帰還
される。

この結果、ピックアップ２２からレーザー光のスポット
がディスク２０の各トラック上に位置するように制御さ
れる。

ＣＤプレーヤはランダムアクセス選局機能、すなわち曲
飛ばし機能を有しており、アクセスされた情報が記録さ
れているトラック上にピックアッブ２２をすばやく移動
させる必要がある。この目的のために、ピックアップ２
２は反射光に応答してディスク２２の鏡面状態を示す所
謂孔Ｆ信号を第２の出力端子２２−２に発生している。

このＲＦ倍信号第５図に示すように高周波サイン波形と
して表わされかつその振幅がトラック上とトラック間と
で異なる波形をもつ。トラック上では情報が書込まれて
いるため、ＲＦ倍信号振幅は最大となるが、トラック間
には情報がないのでトラックから離れるに従ってボトム
値がピーク値に近づくことによシその振幅が小さくな、
６トラツク間の中央で最小の振幅をとる。次のトラック
に近づくにつれてボトム値がピーク値から離れることに
よ多振幅は大きくなる。ＲＦ倍信号サーボＩＣ２３の第
２の入力端子３７に供給される。サーボｌ０２３は端子
３７に接続されたミラー検出回路２４を有し、同回路２
４はＲＦ倍信号もとづきピックアップ２２のトラック上
の通過回数を検出する。

ミラー検出回路２４はＡ／Ｄコンバータ２５を有し、こ
れは端子３７に供給されたＲ、Ｆ信号をディジタル信号
に変換する。ディジタル几Ｆ信号は本発明によるピーク
包絡線検波回路２６およびボトム包絡線検波回路２７に
供給される。各包絡線検波回路２６および２７は、第１
図で示した構成を有する。ただし、ディジタルＲＦ信号
が入力されるので、第１図のＡ／Ｄコンバータ２は不要
である。ビーク包絡線検波回路２６では、ブロック１１
は減算器として作用し、比較器１４はディジタルＲＦ信
号がレジスタ７のデータと等しいか又は大きいときハイ
レベルの出力を発生し、小さいときロウレベルを出力す
る。また、レジスタ１６に設定された基準データは１６
進で「４６」である。

ボトム包絡線検波回路２７では、ブロック１１として加
算器が用いられ、比較器１４はディジタル几Ｆ信号がレ
ジスタ７のデータと等しいか又は小さいときにハイレベ
ルの出力を発生し、太きいときロウレベルを出力する。

レジスタ１６の基準データは１６進で「ＯＣ」である。

したがって、ピーク包絡線検波回路２６およびボトム包
絡線検波回路２７はそれぞれ第５図に示すピーク包絡線
情報およびボトム包絡線情報を発生する。図面の簡略化
のためにピークおよびボトム包絡線情報はアナログ信号
として描いているが、これらは実際はディジタル情報で
あることに注意されたい。ピークおよびボトム包絡線情
報は引算回路２８に供給され、この結果、第５図に示す
それらの差情報が得られる。この差情報は比較器３１の
第１の入力端子に供給されると共に本発明によるピーク
包路線検波回路２９に供給される。ピーク包絡線検波回
路２９も第１図に示した構成を有している。ただし、差
情報の周期は比較的長いので、レジスタ１６の基準デー
タは１６進でｌ’−ＦＦＦＪに設定されている。したが
って、第５図に示す差情報のピーク包絡線検波情報が回
路２９から得られる。差情報およびこれのピーク包路線
検波情報もディジタル値であることに注意されたい。回
路２９の出力はレベル変換回路３０へ供給される。レベ
ル変換回路３０は回路２９からの情報にもとづき第５図
に示す基準情報をつくシ、これを比較器３１の第２の入
力端子に供給する。基準情報は固定値として予じめ設定
していてもよいが、ＲＦ倍信号振幅の温度特性による変
化を考慮すると、第４図に示すように引算回路２８の出
力から得た方が好ましい。

比較回路３１は、引算回路２８からの差情報とレベル変
換回路３０からの基準情報とを比較する。

したがって、ピックアップ２２がディスク２０のトラッ
ク上を通過するたびにノ・イレベルに反転する・比較出
力信号が第５図に示すように得られる。

この比較出力信号はコントローラ３４に供給される。

ランダムアクセス選曲時には、キックコントロール信号
がサーボＩＣ２３の第３の入力端子４０に供給される。

コントローラ３４はこの信号に応答してフィルタ３３か
らの信号受付を禁止し、キック回路３６からの信号を受
けつける。キック回路３６は、ドライバ２４がピックア
ップ２２をディスク２０の半径方向に移動させるための
信号を発生している。コントローラ３４は比較回路３１
からの比較出力信号を判別しながら、ピックアップ２２
がディスク２０の所定のトラック上に移動するまで、キ
ック回路３６からの信号をＰＷＭコンバータ３５に供給
する。ピックアップ２２がディスク２０上の所定のトラ
ックまで移動したら、コントローラ３４はキック回路３
６からの信号受入れを県止しフィルタ３３の信号を受は
付ける。

これによって、曲飛び動作が終了する。

このように、本発明による包路線検波回路を用いること
によシ、ミラー検出回路２４とエラー信号処理回路との
両方を有するサーボｌ０２３が提供され、しかも同ＩＣ
２３はコンデンサを不要としている。

第６図に本発明の他の実施例を示す。入力端子４９に供
給されるアナログ入力信号ＡＩＮはＡ／Ｄコンバータ５
０によって第１のクロックψ１の同期してサンプリング
されてディジタル信号に変換される。そのディジタル信
号は第２のクロックψ２に同期してレジスタ５１に取込
まれる。レジスタ５１のデータはディジタル出力データ
Ｄ　ＯＵＴと比較器５２によって比較される。比較器５
２はレジスタ５１のデータが出力データＤ　ＯＵＴと等
しいか太きいときハイレベルの信号を出力し、小さいと
きロウレベルの信号を出す。比較器５２の出力レベルは
ψｌに同期してラッチ回路５３でラッチされ、その出力
は選択回路５４および演算回路５７に供給される。選択
回路５４はラッチ回路５３の出力がハイレベルのときレ
ジスタ５５の加算データを選択し、出力がロウレベルの
ときレジスタ５６の減算データを選択する。演算回路５
７は出力データＤ　ＯＵＴおよび選択回路５４からの選
択データを受け、ランチ回路５３からハイレベルの信号
を受けるときはこれらの加算を行ない、ロウレベルを受
けるときはこれらの減算を行なう。演算結果はクロック
ψ２に同期してレジスタ５８に取込まれる。

したがって、アナログ入力信号ＡＩＮの振幅レベルが増
加する限シ、出力データＤＯＵＴＯ値は増大し、同信号
ＡＩＨの振幅レベルが小さくなると出力データＤＯＵ〒
の値も小さくなる。レジスタ５５の加算データをアナロ
グ信号ＡＩＮがサンプリング間隔で増加する振幅変化の
最大値に対応する値とし、レジスタ５６の減算データを
アナログ信号ＡｒＮの隣シ合うピーク値の差を補償する
値とすることによシ、図示の回路はアナログ信号ＡＩＮ
のピーク包路線検波回路として働く。アナログ信号ＡＩ
Ｎがサンプリング間隔で減少する振幅変化の最大値に対
応する値をレジスタ５６に設定し、隣り合うボトム値の
差を補償する値をレジスタ５５に設定することによシ、
ボトム包絡線検波回路が得られる。

〔発明の効果〕

以上のとおり、本発明によればアナログ入力信号の包絡
線検波回路、ピークホールド回路またはボトムホールド
回路としてのディジタル化された振幅検出回路が提供さ
れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の回路をピーク包絡線検波回路とした場合の入出
力信号波形図、第３図は同回路をボトム包絡線検波回路
とした場合の入出力信号波形図、第４図は本発明の一適
用例としてＣＤプレーヤを示すシステムブロック図、第
５図は第４図におけるミラー検出回路の各部の出力信号
波形図、第６図は本発明の他の実施例を示すブロック図
である。 箔２図 トラック　　　　　　　　　　Ｙラック　　　　　　　
　　　　　トラ、りビーり′ｅ老も（奔１４ピ渉叫Ｊ１
団４躬！；図

Claims (1)

【特許請求の範囲】
1. アナログ入力信号を第１のディジタルデータに変換する
   変換手段、出力すべき第２のディジタルデータを保持す
   る保持手段、前記第１および第２のディジタルデータを
   比較しこれらの大小関係に応じて第１または第２の論理
   レベルをとる比較信号を発生する比較手段、前記比較信
   号が前記第１の論理レベルをとるときは前記第１のディ
   ジタルデータと前記第２のディジタルデータに第１の所
   定値を加算したデータとの一方を出力すべきデータとし
   て前記保持手段に出力する第１のデータ出力手段、なら
   びに前記比較信号が前記第２の論理レベルをとるときは
   前記第２のディジタルデータと前記第２のディジタルデ
   ータに第２の所定値を減算したデータとの一方を出力す
   べきデータとして前記保持手段に出力する第２のデータ
   出力手段を有することを特徴とする振幅検出回路。