JPS60214269A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、オーディオ機器等における表示装置、特に入
力信号に基いて得られる表示制御信号で表示手段を動作
きせる表示装置改良に関する。

〔従来技術〕

従来、この種の装置としてはオーディオ機器等に使用さ
れているピークレベルメータがある。従来のピークレベ
ルメータにおいては入力信号のピークレベルを検知する
と、そのレベルを一定時間ホールドし、その間にそのホ
ールドレベルを超える入力信号のレベルが検知されなけ
れば、ホールドを解除し次に新たに検知したピークレベ
ルをホールドすることによって得られる信号で表示素子
を駆動していた。

第１図は、上記の機能を有する従来の表示装置の一例の
ブロック図で、第２図は、その各動作波形図を示す。こ
の表示装置は、表示素子として、例工ばＬＥＤ、液晶な
どのような素子を複数用い、表示制御信号のレベルに応
じてステップ状に発光もしくは遮光する手段を用いたも
のである。

１は入力端子で、こ＼から量子化された入力信号データ
が入力され、表示回路駆動用データを得るだめの変換テ
ーブルＲＯＭ２、レベル比較器４およびデータラッチ回
路６に導かれている。レベル比較器４には、他方の入力
としてデータラッチ回路６の出力が入力されている。レ
ベル比較器４では、これらの肉入力信号データの大小を
比較し、前者が後者よりも大きくなったときにパルスを
発生する。この出力は、タイ４回路３のクリア端子ＣＬ
およびオア回路５の一方の入力端子に導かれている。タ
イマ回路３は、レベル比較器４の出力パルスが入力され
ると、その時点でデータがクリアされ、新たに外部クロ
ックＧＫを端子９からカウントする。そして定数カウン
トされると、キャリーアウトＥをキャリーアウト端子Ｃ
Ａより出力する。この出力は前記オア回路５の他方の入
力端子に導かれ、オア回路５の出力Ｆは、データラッチ
回路６のロード入力（端子ＬＤ）となる。このデータラ
ッチ回路６の出力は、変換テーブルＲＯＭ７にも入力さ
れており、この出力レベル点に対応する表示素子のみ駆
動するだめのデータに変換される。

変換テーブルｆｌＯＭ２からは、現在の入力信号データ
のレベル以下に対応する表示素子すべてを駆動するデー
タが得られ、これらの２つの変換ＲＯＭ２．７の出力は
、表示素子駆動回路８に入力されている。

つぎに動作を第２図によシ説明する。第２図Ａ中、ａは
信号を量子化した入力信号データが示すレベルを表わし
、例えばピークレベルメータ用のデータとしてｌｏｇ変
換が行われた後のもので、表示素子の駆動個数に相当す
るものと考えてもよい１．第２図Ｂは、データのサンプ
リング間隔を表わす外部クロック端子９からのクロック
パルス列を示す。第２図Ｃは、レベル比較器４の出力信
号で、データラッチ回路６の出力データのレベル（第２
図Ａ中の点線ｂ）と、入力信号データレベル（第２図Ａ
中の実線ａ）とを較べて、後者の方が大きいときにパル
スが発生されるものであり、これと同時に、データラッ
チ回路６には、現在の入力信号データがラッチされるの
で、入力信号データとデータラッチ回路６出力データと
は等しくなる（例：時刻ｔｌ　＋ｔ２　＋ｊ３　）。Ｄ
は、タイマ回路３の外部クロックカウンタ値をアナログ
的に表わしているもので、前記時刻ｔ３から一定時間Ｔ
１経過したのちに、タイマ回路３からはキャリーアウト
出力Ｅが出力されるとともに、外部クロックカウンタ値
はＯに戻される（例：時刻ｉ４　＋ｔ６、信号Ｅ）。信
号Ｆは、オア回路５の出力波形で、前記信号ＣとＥとの
論理和出力となっている。これにより、データラッチ回
路６に入力信号データがラッチされる。

以上のようにして、表示素子駆動回路８では、入力信号
データのピークレベルに関連するレベル（信号へ点線ｂ
）に対応する表示素子が単独で駆動されると同時に、現
入力信号データレベル（実線ａ）以下のすべての複数の
表示素子が駆動されることになる。

しかしながら、このような従来のピークレベルメータに
おいては、いったん、あるピークレベルが得られると、
一定時間そのレベルに対応する表示素子を表示した後に
はその表示を止め、現信号レベルに戻し、再びピークレ
ベルをめていくという方法をとっているので、第２図信
号Ａ中の点、Ｈｂに示したように、その変化が激しいた
め、測定者にとっては目まぐるしく、全体的な信号レベ
ルの変化を知る目的からは、かならずしも適当な手段で
あるとはい＼難かった。また、一度瞬間的に発生したピ
ークが存在し、以後低レベルが続いた場合には、その最
大レベルを重要視して指示することになり、表示される
最大レベルの差が大きくなってし捷い、合目的的ではな
いという問題点があった。

〔目　的〕

本発明は、以上のような問題点にかんがみ一口なされた
もので、上記欠点を解消してレベル表示の激しい変化を
防止し、まだ、表示をピークレベルの実際の変化に近付
けるようにしようとするものである。

〔実施例〕

以下に本発明を図面に基づいて説明する。第３図は、本
発明による表示装置の一実施例のブロック図、第４図は
その各動作波形図で、それぞれ従来例の第１図および第
２図に相当する図であり、これらと同一（もしくは相当
）構成は同一符号で示す。

第３図において、１は入力信号データの入力端子で、こ
の入力信号データは、変換テーブルＲＯＭ２、レベル比
較器４およびダウンカウンタ１３に導かれている。レベ
ル比較器４のもう−つの入力として表示制御信号として
のダウンカウンタ１３の出力データが用いられており、
このレベル比較器４では、従来例第１図と同様のレベル
比較が行われ、その比較出力パルス信号は、タイマ回路
３のクリア入力端子ＣＬ、フリップフロップ回路１００
セット入力端子Ｓ１タイマ回路１２のクリア入力端子Ｃ
Ｌおよびダウンカウンタ１３のロード入力端子ＬＤにそ
れぞれ入力されている。タイマ回路３のクロック信号Ｃ
には、クロック入力端子９から供給されており、こ＼で
クリア入力がなされてから一定時間Ｔ＋（第４図Ａ）ク
ロック信号Ｃにをカウントする。そして時間Ｔ、が経過
すると図示ＯＣＡ端子よりキャリーアウトパルス（第４
図Ｅ’）が出力でれるが、このタイマ回路３は、ワンシ
ョット・マルチバイブレータ的な動作をするもので、キ
ャリーアウトを出力したら、次のクリア入力があるまで
は作動、しない形式のものである。このキャリーアウト
Ｅ’ｌｄ、フリップフロップ回路１０の９七ツト入力Ｒ
となり、このフリップフロップ回路１０の出力Ｑが、ゲ
ート回路Ｉ＋に入力されている。このゲート回路Ｉｌｌ
″ｉ、出力Ｑがローレベル（“Ｌ″）のときにはゲート
が閉じるように、またハイレベル（“■（″　）のとき
は開くように作動しく第４図Ｇ）、タイマ回路１２への
クロック信号ＧＫの入力有無を制御するものである。

タイマ回路Ｉ２では、レベル比較器４の出力パルスでゲ
ート回路１１からのクロック信号ＧＫをカウントし、前
記タイマ回路１２の動作時間Ｔ１よりも短い所定時間間
隔Ｔ２　でキャリーアウト出力とカウント動作とを繰返
す。そしてこのタイマ回路１２のキャリーアウト出力１
は、オア回路１４の一方の入力端子に導かれており、他
方の入力端子には、タイマ回路３のキャリーアウト出力
Ｅ′が供給されており、これらの論理和出力Ｊがダウン
カウンタ１３のダウン入力端子ＤＮに導かれている。ダ
ウンカウンタ１３の出力デノタは、表示素子駆動用のデ
ータを得るだめの変換テーブルＲＯＭ７へも入力され、
２つのＦ（０Ｍ２．７の出力データは、従来例と同様に
、表示素子回路８へ供給式ねている。

つぎに、この装置の各動作を第４図を参照して説明する
。信号Ａ中、実線ａは入力信号データのレベルを表わし
、点線すは、ダウンカウンタ１３の出力データレベルを
表わす。例えば、時刻’１＋ｔ２　、ｔ３で、レベル比
較器４から出力パルスＣ′が出力されると、これにより
タイマ回路３の内部カウンタ値Ｄ′はリセットきれる。

その後、あらかじめ設定されている所定時間Ｔ１　の間
クロック信号ＧＫがタイマ回路３でカウントされると、
タイマ回路３からキャリヤ出力Ｅ′が出力され、これと
同時にカウント動作は中止される（時刻ｔ４）１、また
、このキャリーアウト出力Ｅ′により、フリップフロッ
プ回路１０は、セット状態からリセット状態に移行する
ので、出力Ｑ（Ｇ）は“Ｌ″から“Ｈ″となる。この出
力Ｑにより、ゲート回路ＩＩＦｉ閉状態から開状態に変
わり、クロック信号がタイマ回路１２の端子ＣＫに供給
される。タイマ回路１２においては、入力クロックを、
タイマ回路３で設定された時間Ｔ１　よりも短い時間Ｔ
２だけカウントし、これがカウントされると、キャリー
アウト出力１を出力し、この動作を繰返す（例えば時刻
１６．１６　）。表示ピークレベル値をダウンさせる時
点は、時間Ｔ１およびＴ２が繰返し経過した時刻である
ので、これら２つの出力ε′。

１の論理和出力Ｊが、ダウンカウンタ１３のダウン入力
端子ＤＮに入力されることになる。

〔効　果〕

以上、実施例を用いて説明してきたように、本発明によ
れば、入力信号ピーク点から所定時間経過する毎に徐々
に表示ピークレベルを、所宗レベルずつ低下させて行く
ように構成したため、表示されるピークレベルの激しい
変化による測定者への目まぐるしさを解消することかで
含、また表示されるピークレベルを、実際ピークレベル
の変化に、より近付けることができる効果が得られる。

【図面の簡単な説明】

第１図は、ピークレベル表示装置の一従来例のブロック
図、第２図はその動作波形図、第３図は、本発明による
ピークレベル表示装置の一実施例のブロック図、第４図
はその動作波形図である。 １・・・・・・・・・入力信号データ入力端子２．７・
・・変換テーブルＲＯＭ ３．１２・・・タイマ回路 ４・・・・・・・・Ｌ／　ヘル比較に ６・・・・・・・・・表示制御信号を出力するデータラ
ッチ回路 ８・・・・・・・・・表示素子駆動回路９・・・・・・
・・・外部クロック入力端子１０・・・・・・フリップ
フロップ回路１１・・・・・・ゲート回路 す 第２図 Ｆ　−一一

Claims (1)

【特許請求の範囲】
1. 入力信号に基いて得られる表示制御信号で表示手段を動
   作させる表示装置であって、前記入力信号のレベルが前
   記表示制御信号のレベルより高い時には前記入力信号の
   レベルを前記表示制御信号のレベル表すると共に、前記
   入力信号のレベルが前記表示制御信号のレベルよシ低い
   時には前記表示制御信号を第１の所定期間の間ホールド
   した後、該第１の所定期１１Ｊ１より短い第２の所定期
   間毎に所定レベルずつ低下させる様に構成したことを特
   徴とする表示装置。