JPS5952383B2

JPS5952383B2 - 実効値変換回路

Info

Publication number: JPS5952383B2
Application number: JP50114989A
Authority: JP
Inventors: 貞夫山本; 守佐薙
Original assignee: Yokogawa Hokushin Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1975-09-23
Filing date: 1975-09-23
Publication date: 1984-12-19
Also published as: JPS5238974A

Description

【発明の詳細な説明】本発明は、アナログ入力電気量の実効値をディジタル信
号に変換する実効変換回路に関するものである。

アナログ入力電気量の実効値をディジタル信号に変換す
ることが必要な場合がある。

この場合、従来の回路では、入力電気量を２乗してその
平均値をとり、このアナログ信号である平均値を平方根
回路を介して演算し、この演算出力をアナログ・ディジ
タル変換することが行なわれていた。しかし、このよう
な回路では、平均値演算や平方根演算がアナログ回路の
中で行なわれるため、温度変動や経時変化を小さくする
ことが困難であり、充分な精度を得ることはできなかつ
た。また、他の方法としてアナログ信号をディジタル信
号に変換した後、所定の演算をディジタル回路で行なう
ことも考えられるが、精度や安定度はよく’ても、回路
規模が大きくなり、高価になるという欠点がある。本発
明はこのような欠点を解決したものであつて、比較的簡
単な構成により、アナログ入力電気量の実効値をディジ
タル信号に変換する実効値変換回路を実現したものであ
る。

以下、図面により詳細に説明する。

第１図は本発明の一実施例を示す回路構成図である。

第１図において１はアナログ入力端子、２は２乗回路、
３はパルス時間幅信号変換回路（以下変換回路と略す）
、４はタイマ、５はパルス発生回路、６はアンドゲート
、７はカウンタ、８は表示器である。アナログ入力端子
１は２乗回路２を介して変換回路３に結合され、この出
力はアンドゲート６の一方の入力に結合されている。タ
イマ４は出力信号が変換回路３と、パルス発生回路５に
結合されている。パルス発生回路５の出力は、アンドゲ
ート６の他の一方の入力に結合されている。アナログ入
力端子１には、その実効値をディジタル信号に変換する
アナログ電圧信号が入力される。

２乗回路２はこのアナログ電圧信号を２乗する。

変換回路３は、例えばデュアルスロープ形回路が用いら
れ、入力の電圧に比例した長さのパルス時間幅信号が出
力に得られる。ここにおいて、２乗回路２の出力信号は
平均化される。なお、この繰り返し周期Ｔｓをタイマ４
が与える。パルス発生回路５では周波数がｆｏないしｆ
ｏ／ｍの分周波関係にある、ｍ個のパルス信号が発生さ
れる。タイマ４の送出する時間信号に応じて、これを切
り換えてパルス発生回路５の出力に送出する。第２図は
、第１図における各部の時間波形図を示したものであつ
て、Ａはパルス発生回路５の出．力波形、Ｂは変換回路
３の出力波形、Ｃはゲート回路６の出力波形で゛ある。
パルス発生回路５は変換回路３の標本化周期Ｔｓのはじ
めからＴＯを経過した第１の時間区切りＴＯの間には、
周波数ＦＯの信号を選択して出力に送１る。

時間区切りＴＯに続く次の第２の時間区切り２ｔ０には
周波数ＦＯ／２の信号を選択して出力に送る。これに続
く次の第３の時間区切り３ｔ０には周波数ＦＯ／３の信
号を選択して出力に送る。このように第ｍの時間区切り
ＭｔＯにＦＯ／ｍの周波数の信，号を選択するように制
御する。ここで時間区切りをＴＯ，２ｔＯ，３ｔＯ・・
・ＭｔＯと直線的に変化させると、一つの時間区切りの
中には等しい数のパルスが存在するようになる。この信
号を回路３の出力に得られるパルス時間ｊ幅信号（第２
図Ｂ）とともにゲート回路６に加えると、その出力には
第２図Ｃのような信号波形が得られる。

このＣに示されるパルスの数は、パルス時間幅信号Ｔｘ
の高電位持続時間Ｔｘの長さの２分の１乗、すなわち入
力端子］に入力されるアナ，ログ電圧信号の実効値に比
例する数となる。これを式で説明すると、周波数ｆは時
間区切り毎にＦＯ／２，ｆ０／３・・・ＦＯ／ｍと変化
するから、仮りにパラメータｐを導入して、（ただしｋ
１は比例係数）と表わすことができる。

パラメータｐと時間ｔの間には、時間区切りの長さがＴ
Ｏ，２ｔＯ，３ｔＯ・・・ＭｔＯと直線的に変化してい
るので、経過時間はこれの累積となるから、（ただしＫ
２は比例係数）と表わせる。

（２）式からｐを求めるととなり、これを（１）式に代入して（ただしＫ３は比例係数）と表わすことができる。

次にこの変換器の出力に現われるパルス数Ｄは、この時
間の函数である周波数をパルス時間幅信号の高電位持続
時間Ｔｘだけゲートしたものであるから、と表わされ、
（４）式より、となる。

ここでＴｘは入力アナログ電圧Ｅの２乗の平均値Ｐに比
例しているので（ただしＫ４は比例係数）と表わすことがで゛きる。

すなわち、出力に得られるパルス数Ｄが、入力アナログ
電圧Ｅの２乗の平均値の平方根、すなわち入力アナログ
電圧Ｅの実効値に比例した実効値変換回路を得ることが
できる。このようにして得られたパルス数Ｄはカウンタ
７で計数され、表示器８で表示される。本発明の回路の
入出力関係はこの函数の折線近似であり、この様子を第
３図に示す。

第３図は横軸に時間ｔ、縦軸にパルス発生回路の出力周
波数ｆをとり、周波数が時間とともに変化する様子を示
したものである。各時間区切りＴＯ，２ｔＯ，３ｔＯ・
・・毎に周波数がステツプ状に変化すると、各時間区切
りの中間点を結ぶ折線は（４）式の近似折線となる。第
４図は本発明の変換回路３に入力されるアナログ電圧Ｅ
″（Ｅ″＝Ｅ２）と、出力デイジタル信号のパルス数Ｄ
との関係を示すもので、（６）式の函数は放物線となる
が、これを折線近似した実線の函数で変換されることに
なる。

時間区切りを細かくとるほど、またパルスの周波数を高
くするほど近似精度を向上させることができる。

なお本実施例では、最も単純な場合として、時間区切り
は、ＴＯ，２ｔＯ，３ｔＯ・・・と変化し、周波数はＦ
Ｏ，ｆＯ／２，ｆ０／３・・・と変化する例を示したが
、Ｋ，ｋ″を定数とすれば時間区切りの長さがＫｔＯ，
２ｋｔＯ，３ｋｔＯ・・・のように直線的に変化し、こ
れに応じてパルス発生回路の出力が時間区切り毎にＦＯ
／ｋ″，ＦＯ／２ｋ″，ＦＯ／３ｋ″・・・と変化する
ものについては、上記説明の（１）式ないし（６）式の
関係は同様になり立つ。

従つてこのような関係にある場合にも本発明を同様に実
施することができる。パルス発生回路の構成についても
、上例のように切り換え形でなく、シンセサイザ形その
他どのようなものでもよい。

以上説明したように、本発明によれば比較的簡単な構成
で、実用上十分な高精度でアナログ入力電気量の実効値
をデイジタル信号に変換する実効値変換回路が実現でき
る。

【図面の簡単な説明】第１図は本発明の一実施例を示す構成説明図、第２図は
第１図における各部の波形図、第３図はパルス発生回路
の動作説明図、第４図はアナログ入力信号とデイジタル
出力信号の関係を示した図である。１・・・アナログ入力端子、２・・・２乗回路、３・・
・パルス時間幅信号変換回路、４・・・タイマ、５・・
・パルス発生回路、６・・・ゲート回路、７・・・カウ
ンタ、．８・・・表示器。

Claims

【特許請求の範囲】

１アナログ入力信号を２乗する２乗回路と、この２乗
回路の出力信号をパルス時間幅信号に変換するパルス時
間幅変換回路と、このパルス時間幅変換回路の出力信号
の各くり返し周期の中で直線的にその時間幅が変化する
連続する時間区切り毎に等しい数のパルス信号を発生す
るパルス発生回路と、このパルス発生回路の出力信号と
前記パルス時間幅変換回路の出力信号とを入力とするゲ
ート回路とを具備してなる実効変換回路。