JPS5952383B2 - RMS conversion circuit - Google Patents
RMS conversion circuitInfo
- Publication number
- JPS5952383B2 JPS5952383B2 JP50114989A JP11498975A JPS5952383B2 JP S5952383 B2 JPS5952383 B2 JP S5952383B2 JP 50114989 A JP50114989 A JP 50114989A JP 11498975 A JP11498975 A JP 11498975A JP S5952383 B2 JPS5952383 B2 JP S5952383B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conversion circuit
- signal
- pulse
- time width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、アナログ入力電気量の実効値をディジタル信
号に変換する実効変換回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an effective conversion circuit that converts an effective value of an analog input quantity of electricity into a digital signal.
アナログ入力電気量の実効値をディジタル信号に変換す
ることが必要な場合がある。It may be necessary to convert the effective value of an analog input electrical quantity into a digital signal.
この場合、従来の回路では、入力電気量を2乗してその
平均値をとり、このアナログ信号である平均値を平方根
回路を介して演算し、この演算出力をアナログ・ディジ
タル変換することが行なわれていた。しかし、このよう
な回路では、平均値演算や平方根演算がアナログ回路の
中で行なわれるため、温度変動や経時変化を小さくする
ことが困難であり、充分な精度を得ることはできなかつ
た。また、他の方法としてアナログ信号をディジタル信
号に変換した後、所定の演算をディジタル回路で行なう
ことも考えられるが、精度や安定度はよく’ても、回路
規模が大きくなり、高価になるという欠点がある。本発
明はこのような欠点を解決したものであつて、比較的簡
単な構成により、アナログ入力電気量の実効値をディジ
タル信号に変換する実効値変換回路を実現したものであ
る。In this case, in conventional circuits, the input electrical quantity is squared and its average value is taken, the average value, which is an analog signal, is calculated via a square root circuit, and the calculated output is converted from analog to digital. It was However, in such a circuit, since the average value calculation and the square root calculation are performed in an analog circuit, it is difficult to reduce temperature fluctuations and changes over time, and sufficient accuracy cannot be obtained. Another method is to convert the analog signal into a digital signal and then use a digital circuit to perform the specified calculations, but although the accuracy and stability may be good, the circuit size will be large and expensive. There are drawbacks. The present invention solves these drawbacks and realizes an effective value conversion circuit that converts the effective value of an analog input quantity of electricity into a digital signal with a relatively simple configuration.
以下、図面により詳細に説明する。A detailed explanation will be given below with reference to the drawings.
第1図は本発明の一実施例を示す回路構成図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
第1図において1はアナログ入力端子、2は2乗回路、
3はパルス時間幅信号変換回路(以下変換回路と略す)
、4はタイマ、5はパルス発生回路、6はアンドゲート
、7はカウンタ、8は表示器である。アナログ入力端子
1は2乗回路2を介して変換回路3に結合され、この出
力はアンドゲート6の一方の入力に結合されている。タ
イマ4は出力信号が変換回路3と、パルス発生回路5に
結合されている。パルス発生回路5の出力は、アンドゲ
ート6の他の一方の入力に結合されている。アナログ入
力端子1には、その実効値をディジタル信号に変換する
アナログ電圧信号が入力される。In Figure 1, 1 is an analog input terminal, 2 is a square circuit,
3 is a pulse time width signal conversion circuit (hereinafter abbreviated as conversion circuit)
, 4 is a timer, 5 is a pulse generation circuit, 6 is an AND gate, 7 is a counter, and 8 is a display. The analog input terminal 1 is coupled to a conversion circuit 3 via a squaring circuit 2, the output of which is coupled to one input of an AND gate 6. The output signal of the timer 4 is coupled to the conversion circuit 3 and the pulse generation circuit 5. The output of the pulse generating circuit 5 is coupled to the other input of the AND gate 6. An analog voltage signal whose effective value is converted into a digital signal is input to the analog input terminal 1.
2乗回路2はこのアナログ電圧信号を2乗する。A squaring circuit 2 squares this analog voltage signal.
変換回路3は、例えばデュアルスロープ形回路が用いら
れ、入力の電圧に比例した長さのパルス時間幅信号が出
力に得られる。ここにおいて、2乗回路2の出力信号は
平均化される。なお、この繰り返し周期Tsをタイマ4
が与える。パルス発生回路5では周波数がfoないしf
o/mの分周波関係にある、m個のパルス信号が発生さ
れる。タイマ4の送出する時間信号に応じて、これを切
り換えてパルス発生回路5の出力に送出する。第2図は
、第1図における各部の時間波形図を示したものであつ
て、Aはパルス発生回路5の出.力波形、Bは変換回路
3の出力波形、Cはゲート回路6の出力波形で゛ある。
パルス発生回路5は変換回路3の標本化周期Tsのはじ
めからTOを経過した第1の時間区切りTOの間には、
周波数FOの信号を選択して出力に送1る。For example, a dual slope type circuit is used as the conversion circuit 3, and a pulse duration signal whose length is proportional to the input voltage is obtained at the output. Here, the output signal of the square circuit 2 is averaged. Note that this repetition period Ts is determined by timer 4.
gives. In the pulse generation circuit 5, the frequency is between fo and f.
m pulse signals having a frequency division relationship of o/m are generated. Depending on the time signal sent by the timer 4, this is switched and sent to the output of the pulse generation circuit 5. FIG. 2 shows a time waveform diagram of each part in FIG. B is the output waveform of the conversion circuit 3, and C is the output waveform of the gate circuit 6.
During the first time interval TO after TO has elapsed from the beginning of the sampling period Ts of the conversion circuit 3, the pulse generation circuit 5
Select the signal at frequency FO and send it to the output.
時間区切りTOに続く次の第2の時間区切り2t0には
周波数FO/2の信号を選択して出力に送る。これに続
く次の第3の時間区切り3t0には周波数FO/3の信
号を選択して出力に送る。このように第mの時間区切り
MtOにFO/mの周波数の信,号を選択するように制
御する。ここで時間区切りをTO,2tO,3tO・・
・MtOと直線的に変化させると、一つの時間区切りの
中には等しい数のパルスが存在するようになる。この信
号を回路3の出力に得られるパルス時間j幅信号(第2
図B)とともにゲート回路6に加えると、その出力には
第2図Cのような信号波形が得られる。In the second time interval 2t0 following the time interval TO, a signal with a frequency FO/2 is selected and sent to the output. At the next third time interval 3t0, a signal of frequency FO/3 is selected and sent to the output. In this way, control is performed to select a signal with a frequency of FO/m at the m-th time interval MtO. Here, set the time divisions as TO, 2tO, 3tO...
- When changing linearly with MtO, an equal number of pulses will exist in one time segment. This signal is used as the pulse time j width signal (second
When it is applied to the gate circuit 6 along with the signal shown in FIG. 2C, a signal waveform as shown in FIG. 2C is obtained at its output.
このCに示されるパルスの数は、パルス時間幅信号Tx
の高電位持続時間Txの長さの2分の1乗、すなわち入
力端子]に入力されるアナ,ログ電圧信号の実効値に比
例する数となる。これを式で説明すると、周波数fは時
間区切り毎にFO/2,f0/3・・・FO/mと変化
するから、仮りにパラメータpを導入して、(ただしk
1は比例係数)
と表わすことができる。The number of pulses shown in C is the pulse time width signal Tx
The number is proportional to the 1/2 power of the length of the high potential duration Tx, that is, the effective value of the analog voltage signal input to the input terminal]. To explain this using a formula, the frequency f changes as FO/2, f0/3...FO/m for each time interval, so if we introduce a parameter p (however, k
1 is a proportional coefficient).
パラメータpと時間tの間には、時間区切りの長さがT
O,2tO,3tO・・・MtOと直線的に変化してい
るので、経過時間はこれの累積となるから、(ただしK
2は比例係数)
と表わせる。Between parameter p and time t, the length of the time interval is T
Since it changes linearly with O, 2tO, 3tO...MtO, the elapsed time is the accumulation of these (however, K
2 is the proportionality coefficient).
(2)式からpを求めるととなり、 これを(1)式に代入して (ただしK3は比例係数) と表わすことができる。Calculating p from equation (2), we get Substituting this into equation (1), (However, K3 is a proportional coefficient) It can be expressed as
次にこの変換器の出力に現われるパルス数Dは、この時
間の函数である周波数をパルス時間幅信号の高電位持続
時間Txだけゲートしたものであるから、と表わされ、
(4)式より、
となる。The number of pulses D appearing at the output of this converter is then gated at a frequency which is a function of this time by the high potential duration Tx of the pulse duration signal, so it can be expressed as:
From equation (4), it becomes.
ここでTxは入力アナログ電圧Eの2乗の平均値Pに比
例しているので(ただしK4は比例係数)
と表わすことがで゛きる。Here, since Tx is proportional to the average value P of the square of the input analog voltage E (K4 is a proportional coefficient), it can be expressed as follows.
すなわち、出力に得られるパルス数Dが、入力アナログ
電圧Eの2乗の平均値の平方根、すなわち入力アナログ
電圧Eの実効値に比例した実効値変換回路を得ることが
できる。このようにして得られたパルス数Dはカウンタ
7で計数され、表示器8で表示される。本発明の回路の
入出力関係はこの函数の折線近似であり、この様子を第
3図に示す。That is, it is possible to obtain an effective value conversion circuit in which the number of pulses D obtained at the output is proportional to the square root of the average value of the square of the input analog voltage E, that is, the effective value of the input analog voltage E. The number of pulses D thus obtained is counted by a counter 7 and displayed on a display 8. The input/output relationship of the circuit of the present invention is a broken line approximation of this function, and this situation is shown in FIG.
第3図は横軸に時間t、縦軸にパルス発生回路の出力周
波数fをとり、周波数が時間とともに変化する様子を示
したものである。各時間区切りTO,2tO,3tO・
・・毎に周波数がステツプ状に変化すると、各時間区切
りの中間点を結ぶ折線は(4)式の近似折線となる。第
4図は本発明の変換回路3に入力されるアナログ電圧E
″(E″=E2)と、出力デイジタル信号のパルス数D
との関係を示すもので、(6)式の函数は放物線となる
が、これを折線近似した実線の函数で変換されることに
なる。FIG. 3 shows how the frequency changes with time, with the horizontal axis representing time t and the vertical axis representing the output frequency f of the pulse generating circuit. Each time division TO, 2tO, 3tO・
When the frequency changes stepwise for each time interval, the broken line connecting the midpoints of each time segment becomes the approximate broken line of equation (4). FIG. 4 shows the analog voltage E input to the conversion circuit 3 of the present invention.
''(E''=E2) and the number of pulses D of the output digital signal
The function in equation (6) is a parabola, but it is transformed by a solid line function that is approximated by a broken line.
時間区切りを細かくとるほど、またパルスの周波数を高
くするほど近似精度を向上させることができる。The finer the time divisions and the higher the pulse frequency, the more the approximation accuracy can be improved.
なお本実施例では、最も単純な場合として、時間区切り
は、TO,2tO,3tO・・・と変化し、周波数はF
O,fO/2,f0/3・・・と変化する例を示したが
、K,k″を定数とすれば時間区切りの長さがKtO,
2ktO,3ktO・・・のように直線的に変化し、こ
れに応じてパルス発生回路の出力が時間区切り毎にFO
/k″,FO/2k″,FO/3k″・・・と変化する
ものについては、上記説明の(1)式ないし(6)式の
関係は同様になり立つ。In this example, in the simplest case, the time division changes as TO, 2tO, 3tO, etc., and the frequency changes as F.
An example was shown in which the values change as O, fO/2, f0/3, etc., but if K and k'' are constants, the length of the time division becomes KtO,
It changes linearly like 2ktO, 3ktO, etc., and the output of the pulse generation circuit changes FO at each time interval accordingly.
/k'', FO/2k'', FO/3k'', etc., the relationships in equations (1) to (6) in the above explanation hold in the same way.
従つてこのような関係にある場合にも本発明を同様に実
施することができる。パルス発生回路の構成についても
、上例のように切り換え形でなく、シンセサイザ形その
他どのようなものでもよい。Therefore, even in such a relationship, the present invention can be implemented in the same manner. The configuration of the pulse generation circuit is also not of the switching type as in the above example, but may be of a synthesizer type or any other type.
以上説明したように、本発明によれば比較的簡単な構成
で、実用上十分な高精度でアナログ入力電気量の実効値
をデイジタル信号に変換する実効値変換回路が実現でき
る。As described above, according to the present invention, it is possible to realize an effective value conversion circuit that converts the effective value of an analog input quantity of electricity into a digital signal with a high enough precision for practical use with a relatively simple configuration.
【図面の簡単な説明】
第1図は本発明の一実施例を示す構成説明図、第2図は
第1図における各部の波形図、第3図はパルス発生回路
の動作説明図、第4図はアナログ入力信号とデイジタル
出力信号の関係を示した図である。
1・・・アナログ入力端子、2・・・2乗回路、3・・
・パルス時間幅信号変換回路、4・・・タイマ、5・・
・パルス発生回路、6・・・ゲート回路、7・・・カウ
ンタ、.8・・・表示器。[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a configuration explanatory diagram showing one embodiment of the present invention, Fig. 2 is a waveform diagram of each part in Fig. 1, Fig. 3 is an explanatory diagram of the operation of the pulse generation circuit, and Fig. 4 The figure shows the relationship between analog input signals and digital output signals. 1... Analog input terminal, 2... Square circuit, 3...
・Pulse time width signal conversion circuit, 4... timer, 5...
- Pulse generation circuit, 6... gate circuit, 7... counter, . 8...Display device.
Claims (1)
回路の出力信号をパルス時間幅信号に変換するパルス時
間幅変換回路と、このパルス時間幅変換回路の出力信号
の各くり返し周期の中で直線的にその時間幅が変化する
連続する時間区切り毎に等しい数のパルス信号を発生す
るパルス発生回路と、このパルス発生回路の出力信号と
前記パルス時間幅変換回路の出力信号とを入力とするゲ
ート回路とを具備してなる実効変換回路。1. A squaring circuit that squares an analog input signal, a pulse time width conversion circuit that converts the output signal of this squaring circuit into a pulse time width signal, and a pulse time width conversion circuit that converts the output signal of this pulse time width conversion circuit into a pulse time width signal. a pulse generation circuit that generates an equal number of pulse signals for each successive time interval whose time width changes linearly; an output signal of this pulse generation circuit and an output signal of the pulse time width conversion circuit; An effective conversion circuit comprising a gate circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50114989A JPS5952383B2 (en) | 1975-09-23 | 1975-09-23 | RMS conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50114989A JPS5952383B2 (en) | 1975-09-23 | 1975-09-23 | RMS conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5238974A JPS5238974A (en) | 1977-03-25 |
JPS5952383B2 true JPS5952383B2 (en) | 1984-12-19 |
Family
ID=14651567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50114989A Expired JPS5952383B2 (en) | 1975-09-23 | 1975-09-23 | RMS conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5952383B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS646677A (en) * | 1987-06-26 | 1989-01-11 | Matsushita Refrigeration | Heat-insulating wall |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4631625A (en) * | 1984-09-27 | 1986-12-23 | Siemens Energy & Automation, Inc. | Microprocessor controlled circuit breaker trip unit |
JPS62192275A (en) * | 1986-02-15 | 1987-08-22 | Naito Seisakusho:Kk | Continuous production of press component welded welding member |
-
1975
- 1975-09-23 JP JP50114989A patent/JPS5952383B2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS646677A (en) * | 1987-06-26 | 1989-01-11 | Matsushita Refrigeration | Heat-insulating wall |
Also Published As
Publication number | Publication date |
---|---|
JPS5238974A (en) | 1977-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4056774A (en) | Electronic watthour meter circuit | |
JPS5952383B2 (en) | RMS conversion circuit | |
EP0535124B1 (en) | Analog-to-digital converter | |
TW578374B (en) | A sweep system for wide band VCO | |
SU838598A1 (en) | Universal digital integrating voltmeter | |
JPS62148882A (en) | Time measuring instrument | |
SU924601A1 (en) | Low-frequency digital frequency meter | |
SU805199A1 (en) | Vlf digital phase-frequency meter | |
SU1627998A1 (en) | Converter converting product of two dc voltages to dc voltage | |
SU1053029A1 (en) | Device for inspecting delay time of device with multiple outputs | |
SU864137A1 (en) | Multi-function analogue-digital converter | |
Stockton | New form of digital wattmeter using a double dual-slope principle | |
SU604002A1 (en) | Pulse-frequency subtracting arrangement | |
SU881764A1 (en) | Digital function generator | |
JPS62144088A (en) | Time measuring apparatus | |
SU1706019A1 (en) | Generator of stepped saw-tooth voltage | |
SU661378A1 (en) | Digital power meter | |
SU627419A1 (en) | Frequency converter | |
SU619928A1 (en) | Device for logarithmation of two electric signals ratio | |
SU879772A2 (en) | Digital integrating voltmeter | |
SU1621052A1 (en) | Device for integrating electric signals with background component | |
SU732797A1 (en) | Digital vernier converter | |
SU1278733A1 (en) | Digital phasemeter | |
SU652504A1 (en) | Sawtooth voltage non-linearity meter | |
SU1501930A3 (en) | Converter of acting voltage or power value for wave shapes contained of wain trains |