KR19980021656A

KR19980021656A - GPS coherence synchronization circuit

Info

Publication number: KR19980021656A
Application number: KR1019960040585A
Authority: KR
Inventors: 이창호
Original assignee: 정장호; 엘지정보통신 주식회사
Priority date: 1996-09-18
Filing date: 1996-09-18
Publication date: 1998-06-25

Abstract

본 발명은 GPS 일관성 동기회로에 관한 것으로 특히 GPS에서 출력되는 펄스와 클럭간 일관성 동기를 유지하여야 하는 시스템에 적당 하도록 한 GPS 일관성 동기 회로이다.The present invention relates to a GPS coherence synchronization circuit, and more particularly, to a GPS coherence synchronization circuit suitable for a system that must maintain coherence synchronization between a pulse and a clock output from a GPS.

본 발명은 발전기로부터 출력된 클럭을 분주기를 통하여 펄스를 발생시켜 출력과 동시에 컨트롤부에 공급하여 컨트롤부가 수신기로부터 입력받은 펄스를 분주기로부터 받은 펼스와 비교하여 차이를 발진기로 조정하여 일치시키는 GPS일관성 동기회로이다.The present invention generates a pulse through the divider to the clock output from the generator to supply to the control unit at the same time with the output by the control unit compares the pulse received from the receiver with the pull received from the divider to adjust the difference by the oscillator to match the GPS It is a coherent synchronization circuit.

Description

GPS coherence synchronization circuit

제1도는 종래의 구성도.1 is a conventional configuration diagram.

제2도는 본 발명의 구성도.2 is a block diagram of the present invention.

제3도는 기존회로 타이밍도.3 is a conventional circuit timing diagram.

제4도는 본발명의 타이밍도.4 is a timing diagram of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

100 : 수신기 200 : 컨트롤부100 receiver 200 control unit

300 : 분주기 400 : 발진기300: divider 400: oscillator

위의 일관성 동기란 한클럭과 일정주기를 갖는 펄스사이에서 일정갯수의 클럭이 발생하는 것을 말한다. 예를 들어 l0MHZ 클럭과 1PPS(1PULSE PER SECOND) 사이에 일관성 동기가 유지되려면 매 1 초(펄스주기)에 10X10E6개의 클럭이 발생하여야 한다. 이것은 그 시점에서의 동기만이 아니라 그 이전의 동기에 1클럭이라도 빠지거나 더하여 졌을때에도 일관성 동기는 깨지기 때문에 과거의 클럭 에러는 계속적으로 영향을 준다.The above coherence synchronization means that a certain number of clocks are generated between one clock and a pulse having a certain period. For example, 10x10E6 clocks must be generated every 1 second (pulse period) to maintain coherence synchronization between the 10MHZ clock and 1PULSE PER SECOND. This is because not only the synchronization at that time, but also one synchronization to the previous one is lost or added, so the consistency synchronization is broken, so past clock errors continue to affect.

이를 복구하기 위하여서는 과거의 에러를 1클럭 빼거나 더하여 주어서 지금까지의 클럭의 갯수가 펄스의 갯수와 일치하도록 하여야 한다.In order to recover this, the past error should be subtracted or added by one clock so that the number of clocks so far matches the number of pulses.

종래에는 제1도 수신기(l)에서 수신한 펄스는 컨트롤부를 통해 출력 단자로 바로 출력되어지고, 발진기(4)에서 발생한 클럭은 바로 출력됨과 동시에 분주기(3)를 거쳐 컨트롤부에 펄스로 입력되며 컨트롤부(2)는 이들 입력을 비교하여Conventionally, the pulse received from the receiver 1 of FIG. 1 is directly output to the output terminal through the control unit, and the clock generated from the oscillator 4 is immediately output and simultaneously input to the control unit through the divider 3. The control unit 2 compares these inputs

발진기(4)를 조정하는 구조이다.It is a structure for adjusting the oscillator 4.

종래장치는 수신기(1)로 부터 수신한 1PP를 출력함과 동시에 발진기(4)출력을 분주기(3)를 이용하여 만든 펄스를 컨트롤부(2)에서 비교하여 매1초마다 발진기(4)를 조정하여 펄스가 같은 시점에 발생하도록 만들었다.The conventional apparatus outputs 1PP received from the receiver 1 and at the same time compares the pulse generated by using the divider 3 with the output of the oscillator 4 in the control unit 2 and the oscillator 4 every second. The pulses were adjusted to occur at the same time.

이와같이 구성된 종래 구조는 발진기(4)로 부터 출력된 클럭을 분주기(3)를 통하여 발생시킨 펄스와, 수신기(l)로 부터 수신되어서 컨트롤부(2)를 통과해 출력된 펄스와, 위상 및 일관성 동기가 매 l 초마다 보정 됨으로써 출력 클럭과 출력 펄스간의 일관성 동기가 불안정하게 된다. 또한 1 초마다 보정이 이루어져 다음 보정이 이루어지는 동안에는 클럭자체의 드리프트(Drift)로 인하여 다음 보정시기에는 또다시 일관성 동기가 어긋나게 되는 문제가 있었다. 다시 말해 출력 펄스를 발진기(4)의 출력을 이용하여 만들지 않고 수신기(1)의 출력을 그대로 이용함으로 인하여 출력클럭과 출력펄스는 항시 일관성 동기가 불안정하게 운용되는 문제점이 있으므로 본 발명은 이를 감안하여 발진기(400)로 부터 출력된 클럭을 분주기(300)를 통하여 펄스를 발생시켜 출력과 동시에 컨트롤부(200)에 공급하며, 컨트롤부(200)가 수신기(100)로 부터 입력받은 펄스를 분주기(300)로 부터 받은 펄스와 비교하여 차이를 발진기(400)를 조정하여 일치시키도록 한 것이다.The conventional structure configured as described above includes a pulse generated by the divider 3 of the clock output from the oscillator 4, a pulse received from the receiver 1 and output through the control unit 2, phase and The coherence sync is corrected every l seconds, resulting in unstable coherence between the output clock and the output pulses. In addition, since the correction is performed every second and the next correction is performed, there is a problem that the synchronization of the synchronization is deviated again at the next correction period due to the drift of the clock itself. In other words, since the output clock and the output pulse have a problem that the coherence synchronization is unstable at all times by using the output of the receiver 1 as it is without making the output pulse using the output of the oscillator 4, The clock output from the oscillator 400 generates a pulse through the frequency divider 300 to supply the output to the control unit 200 simultaneously with the output, and the control unit 200 divides the pulse received from the receiver 100. Compared to the pulse received from the period 300 is to adjust the oscillator 400 to match.

따라서 본 발명의 구성, 작용효과를 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.Therefore, the configuration, operation and effects of the present invention will be described in detail with reference to the accompanying drawings.

제2도의 수신기(100)로부터 출력된 펄스가 컨트롤부(200)로 공급되고, 발진기(400)의 출력클럭을 분주기(300)를 이용하여 펄스를 출력한다. 또한 분주기(300)에서 출력된 펄스는 컨트롤부(200)에 입력된다.The pulse output from the receiver 100 of FIG. 2 is supplied to the control unit 200, and the output clock of the oscillator 400 is output using the divider 300. In addition, the pulse output from the divider 300 is input to the control unit 200.

이와같이 구성된 본 발명의 동작설명은 다음과 같다.Operation of the present invention configured as described above is as follows.

본 발명은 발진기(400)에서 출력된 클럭은 분주기(300)에 의하여 펄스를 컨트롤부(200)에 입력함과 동시에 출력하고, 수신기(100)는 수시된 펄스를 컨트롤부(200)에 입력하여 컨트롤부(200)가 두 펄스간의 차이를 일정간격으로 발진기(400)를 조정하여 줄여 나간다.According to the present invention, the clock output from the oscillator 400 is outputted at the same time as the pulse input to the control unit 200 by the divider 300, the receiver 100 inputs the received pulse to the control unit 200 The control unit 200 reduces the difference between the two pulses by adjusting the oscillator 400 at a predetermined interval.

본 발명의 효과는 기존방법처럼 출력 펄스와 출력클럭이 각기 다른 장치로부터 출력되어짐과 달리 발진기(400)에서 출력된 클럭을 분주기(300)를 이용하여 펄스를 출력함으로써 클럭과 펄스간의 일관성 동기들 지속적으로 유지할 수 있다.The effect of the present invention is that the output pulses and the output clocks are outputted from different devices as in the conventional method, and the coherence synchronization between the clocks and pulses by outputting the pulses using the divider 300 from the clock output from the oscillator 400. You can keep it going.

다시말해, 본 발명은 수신기(l00)를 통하여 출력된 펄스를 출력하지 않고 다진 분주기를 통하여 출력된 펄스와 비교하는데에만 이용한다.In other words, the present invention is used only to compare the pulse output through the chopped divider without outputting the pulse output through the receiver 100.

이때 출력되는 펄스는 발진기(400)의 출력클럭을 분전기(300)를 이용하여 펄스를 발생시켜 출력하기 때문에 출력 클럭과 출력 펄스간에는 항시 일관성 동기들 유지한다.In this case, the output pulse maintains coherence between the output clock and the output pulse because the output clock of the oscillator 400 generates the pulse using the divider 300 and outputs the pulse.

Claims

GPS coherent synchronization circuit that generates pulses through the divider and supplies them to the control unit at the same time as the output. The control unit compares the pulses received from the receiver with the pulses received from the divider and adjusts the difference with the oscillator. to be.