KR19980017447A - 금속산화막을 이용한 박막트랜지스터의 제조방법 - Google Patents

Abstract

금속산화막을 식각저지층으로 사용한 박막트랜지스터의 제조방법에 대해 기재되어 있다. 본 발명에 의한 박막트랜지스터의 제조방법은 유리기판상에 제1금속막으로 이루어진 게이트전극을 형성하는 단계와, 상기 게이트전극이 형성된 결과물 전면에 게이트절연막, 제1반도체막 및 금속산화막의 식각저지층을 차례로 형성하는 단계와, 결과물 전면에 소정의 제1포토레지스트 패턴을 형성한 후, 이를 식각마스크로 적용하여 상기 식각저지층을 패터닝하는 단계와, 상기 제1반도체막을 소정의 사진식각공정을 통하여 반도체패턴을 형성하는 단계와, 결과물 전면에 제2반도체막 및 제2금속막을 차례로 형성하는 단계와, 상기 제2금속막위에 소정의 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 식각마스크로 적용하여 상기 제2금속막 및 제2반도체막을 차례로 식각함으로써 소오스전극과 드레인전극, 및 오믹층을 형성하는 단계와, 상기 제2포토레지스트 패턴을 제거한 후 결과물 전면에 보호막을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다. 따라서, 본 발명에 의한 박막트랜지스터의 제조방법에 의하면, 금속산화막을 식각저지층으로 사용함으로써 기생용량이 제거되고, 식각 저지층이 언더 컷에 의해 불완전하게 패터닝되는 문제가 해소되는 한편, 식각저지층의 패터닝시 식각액의 선택비가 낮아 비정질실리콘층이 손상되는 문제를 해소할 수 있게 된다.

Description

금속산화막을 이용한 박막트랜지스터의 제조방법

본 발명은 박막트랜지스터(TFT:Thin Film Transistor)의 제조방법에 관한 것으로, 특히 식각저지층을 구비한 박막트랜지스터의 제조방법에 관한 것이다.

맨-머신 인터페이스(man-machine interface)의 대표적인 수단인 표시장치(display units)의 대부분은 전자충돌에 의해 빛을 발하는 형광판, 및 이 형광판에 전자를 주사하는 전자총으로 이루어지는 음극선관(CRT:Cathode Ray Tube)이다. 그러나, 최근에 들어서 표시장치의 퍼스널(personal)화와 휴대형의 정보기기에 대한 요구등으로 말미암아 큰 전력을 소모하고 휴대가 불가능함은 물론 넓은 설치공간을 필요로 하는 음극선관을 대신하여 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), EL(Electro- Luminescence)등의 새로운 표시장치가 주목을 받고 있다. 그중에서도 특히 LCD는 전기장에 의하여 분자의 배열이 변화하는 액정의 광학적 성질을 이용하는 액정기술과 반도체의 미세소자의 제조기술을 융합한 새로운 개념의 표시장치로서, 평판 표시장치의 대명사가 되고 있다. 이러한 LCD의 스위칭소자로서 사용되고 있는 TFT중 식각저지층을 구비한 종래 TFT의 개략적인 단면도를 도 1에 도시하였다.

도 1을 참조하면, 먼저 유리기판(100) 상에 게이트전극(10)이 형성되어 있고, 이 게이트전극(10)을 보호하기 위한 게이트절연막(12)이 소정두께로 형성되어 있으며, 상기 게이트절연막(12) 위에 TFT의 액티브영역이 되는 반도체패턴(14) 예컨대 비정질실리콘층이 소정두께로 형성되어 있다. 또한, 상기 게이트전극(10) 상부의 반도체패턴(14) 상에 패터닝된 식각저지층(16), 예컨대 실리콘질화막이 형성되어 있고, 실리콘질화막이 없는 반도체패턴(14)상에는 n+ 비정질실리콘층(14')이 형성되어 있으며, 상기 식각저지층(16)을 중심으로 양쪽의 반도체패턴(14)상에 소오스전극(20) 및 드레인전극(21)이 각각 형성되어 있다. 상기 n+ 비정질실리콘층(14')은 상기 반도체패턴(14)의 형성 후, 상기 소오스전극(20) 및 드레인전극(21)을 형성하기에 앞서 상기 반도체패턴(14)에 대해서, 예컨대 스퍼터링(supttering)을 행하여 형성되며, 이는 상기 소오스전극(20) 및 드레인전극(21)과의 원활한 오믹콘택(ohmic contact)을 위한 것이다. 여기서, 상기 식각저지층 (16)은 상기 소오스전극 및 드레인전극을 형성하고, 소오스전극 및 드레인전극을 마스크로 사용하여 상기 n+ 비정질실리콘층(14')을 식각할 때 이 n+ 비정질실리콘층(14')과 그 하부의 반도체패턴(14:비정질 실리콘)의 식각액에 대한 선택비가 1:1이기 때문에 액티브영역인 상기 반도체패턴(14)이 손상되는 것을 방지한다.

다음으로, 상기 도 1을 참조하면서 종래기술의 문제점을 설명하기로 한다.

먼저, 상기 소오스전극(20) 및 드레인전극(21)과 상기 식각저지층 (16)을 완전히 자기정합(self-align)적으로 형성하려는 경우에는 약간의 미스-얼라인(mis-align)만으로도 하부의 반도체패턴(14)이 노출되어 식각액에 의해 손상되므로, 도 1에 도시한 바와 같이 상기 소오스전극 (20) 및 드레인전극(21)은 상기 식각저지층(16)위로 오버랩(overlap) 되도록 형성해야만 한다. 이때문에, 상기 소오스전극(20) 및 드레인전극(21)과 식각저지층(16)간의 접촉면(25)에서는 금속-유전체에 의한 기생용량이 발생되는 문제점이 있다.

한편, 상기 식각저지층(16)은 예컨대 실리콘질화막으로 만들어져 있는 바, 습식 식각법으로 실리콘질화막을 패터닝할 때 패턴에 언더 컷(under cut) 현상이 발생되어 원하는 형태의 패턴을 얻을 수 없음은 물론, 포토레지스트의 접착이 불량해져 포토레지스트가 리프팅(lifting) 되는 문제점도 있다.

또한, 상기 식각저지층(16)의 패터닝시에 상기 반도체패턴(14)을 구성하는 물질인 비정질실리콘층이 실리콘질화막의 식각액에 노출되는데, 이 실리콘질화막의 식각액의 식각선택비가 낮은 관계로 상기 비정질 실리콘층(14)이 손상되는 문제점이 있다. 또한, 상기 식각저지층 (16)에 TFT 기판의 단차가 커지므로 의해 액정의 셀 갭(cell gap)의 불량이 발생되는 문제점도 있었다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 금속산화막을 식각저지층으로 사용함으로써, 기생용량의 발생을 방지하고 식각저지층의 패턴 형성시에 발생되는 제문제를 해소할 수 있도록 한 박막트랜지스터의 제조방법을 제공하는데 있다.

도 1은 식각저지층을 구비한 종래 박막트랜지스터의 개략적인 모습을 나타낸 단면도.

도 2a 내지 도 2e는 본 발명에 따른 금속산화막을 이용한 박막 트랜지스터의 제조방법을 설명하기 위한 공정순서도.

상기한 과제를 이루기 위하여 본 발명에 의한 박막트랜지스터의 제조방법은, 유리기판상에 제1금속막으로 이루어진 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 결과물 전면에 게이트절연막, 제1반도체막 및 금속산화막의 식각저지층을 차례로 형성하는 단계; 결과물 전면에 소정의 제1포토레지스트 패턴을 형성한 후, 이를 식각마스크로 적용하여 상기 식각저지층을 패터닝하는 단계; 상기 제1반도체막을 소정의 사진식각공정을 통하여 반도체패턴을 형성하는 단계; 결과물 전면에 제2반도체막 및 제2금속막을 차례로 형성하는 단계; 상기 제2금속막위에 소정의 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 식각마스크로 적용하여 상기 제2금속막 및 제2반도체막을 차례로 식각함으로써 소오스전극과 드레인전극, 및 오믹층을 형성하는 단계; 및 상기 제2포토레지스트 패턴을 제거한 후 결과물 전면에 보호막을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다.

따라서, 본 발명에 의한 박막트랜지스터의 제조방법에 의하면, 금속산화막을 식각저지층으로 사용함으로써 기생용량이 제거되고, 식각 저지층이 언더 컷에 의해 불완전하게 패터닝되는 문제가 해소되는 한편, 식각저지층의 패터닝시 식각액의 선택비가 낮아 비정질실리콘층이 손상되는 문제를 해소할 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.

도 2a 내지 도 2e는 본 발명에 따른 금속산화막을 이용한 박막 트랜지스터의 제조방법을 나타낸 공정순서도이다.

도 2a는 게이트전극(10), 게이트절연막(12), 제1반도체막(14), 금속 산화막(15) 및 제1포토레지스트 패턴(PR1)의 형성공정을 도시한 것으로, 먼저 유리기판(100)상에 제1금속막을 소정두께로 형성한 후 원하는 패턴으로 식각함으로써 게이트전극(10)을 형성하고, 이 게이트전극(10)이 형성된 결과물 전면에 게이트절연막(12), 제1반도체막(14) 예컨대 비정질실리콘, 및 식각저지층으로 사용될 금속산화막(15)을 각각 소정두께 차례로 적층한다. 이어서, 상기 금속산화막(15)위에 포토레지스트 도포, 백 라이트(back light)에 의한 마스크노광 및 현상등의 공정을 거쳐 식각저지층을 형성하기 위한 제1포토레지스트 패턴(PR1)을 형성한다.

도 2b는 식각저지층(15'), 반도체패턴(14'), 제2반도체막(17) 및 제2금속막(19)의 형성공정을 도시한 것으로, 먼저 상기 제1포토레지스트 패턴(상기 도 2a의 도면부호 PR1)을 식각마스크로 적용하여 상기 금속산화막을 식각함으로써 식각저지층(15')을 형성한다. 다음으로, 상기 제1반도체막에 대하여 소정의 사진식각공정을 거쳐 반도체패턴 (14')을 형성한 후, 오믹 콘택을 얻기 위하여 결과물 전면에 제2반도체막(17;도면에서 굵은 실선으로 표시한 부분) 예컨대 n+ 도핑된 비정질실리콘층을 형성한다. 계속해서, 상기 제2반도체막(17)위에 제2금속막(19) 예컨대 크롬박막을 소정두께 형성한다.

도 2c는 소오스전극(20) 및 드레인전극(21)의 형성공정을 도시한 것으로, 먼저 상기 제2금속막위에 포토레지스트 도핑, 마스크노광 및 현상등의 공정을 거쳐 소오스전극 및 드레인전극을 형성하기 위한 제2포토레지스트 패턴(PR2)을 형성한 후, 이 제2포토레지스트 패턴 (PR2)을 적용하여 상기 제2금속막 및 제2반도체막을 차례로 패터닝 함으로써 오믹층(18)과 소오스전극(20) 및 드레인전극(21)을 각각 형성한다.

도 2d는 상기 식각저지층의 제거공정을 도시한 것으로, 상기 제2포토레지스트 패턴(PR2)을 마스크로 사용하여 식각액 예컨대 알루미늄(Al) 식각액 혹은 불소(HF) 식각액 혹은 크롬(Cr) 식각액등을 사용한 습식식각을 행함으로써, 상기 식각저지층인 금속산화막을 제거한다. 여기서, 본 실시예에서는 상기 식각저지층을 제거한 경우에 대하여 설명하였지만, 상기 식각저지층을 제거하지 않는 경우도 본 발명의 기술적 사상에 포함된다.

도 2e는 보호막(25)의 형성공정을 도시한 것으로, 먼저 상기 제2포토레지스트 패턴을 제거한 후, 소자보호를 위하여 결과물 전면에 보호막(25)을 증착한다. 여기서, 상기 보호막은 종래에는 통상적으로 실리콘질화막을 사용하였으나, 본 발명의 경우에는 유기BM을 사용함으로써 백 라이트의 쉴딩(shielding) 효과를 얻을 수 있다.

이상에서 설명한 바와 같이 본 발명에 의한 박막트랜지스터의 제조방법에 의하면, 종래에 언더 컷등의 문제로 인해 패터닝하기 어려운 실리콘질화막을 식각저지층으로 사용하였던 것에 비하여, 본 발명에서는 패터닝이 용이한 금속산화막을 식각저지층으로 사용함으로써 후속되는 소오스전극 및 드레인전극의 형성시에 정확히 패터닝된 식각저지층에 의해 하부의 비정질실리콘층이 손상되는 것을 방지할 수 있을 뿐만 아니라, 금속산화막의 패터닝시에 언더 컷으로 인한 불완전한 패터닝 및 포토레지스트의 리프팅현상을 방지할 수 있게 된다.

또한, 종래 식각저지층으로 사용되는 실리콘질화막의 식각액이 하부에 위치한 비정질실리콘층에 대하여 낮은 식각선택비를 갖는 관계로 TFT의 비정질실리콘층이 손상되는 문제점이 발생되었으나, 본 발명의 경우에는 식각선택비가 높은 금속산화막을 식각저지층으로 사용함으로써 식각저지층의 패터닝공정시에 비정질실리콘층이 손상되는 문제가 해소된다.

또한, 상기 식각저지층을 제거하므로 식각저지층에 기인하는 액정의 셀 갭 불량을 방지할 수 있게 된다.

Claims (5)

1. 유리기판상에 제1금속막으로 이루어진 게이트전극을 형성하는 단계;

   상기 게이트전극이 형성된 결과물 전면에 게이트절연막, 제1반도체막 및 금속산화막의 식각저지층을 차례로 형성하는 단계;

   결과물 전면에 소정의 제1포토레지스트 패턴을 형성한 후, 이를 식각마스크로 적용하여 상기 식각저지층을 패터닝하는 단계;

   상기 제1반도체막을 소정의 사진식각공정을 통하여 반도체패턴을 형성하는 단계;

   결과물 전면에 제2반도체막 및 제2금속막을 차례로 형성하는 단계;

   상기 제2금속막위에 소정의 제2포토레지스트 패턴을 형성하는 단계;

   상기 제2포토레지스트 패턴을 식각마스크로 적용하여 상기 제2금속막 및 제2반도체막을 차례로 식각함으로써 소오스전극과 드레인전극, 및 오믹층을 형성하는 단계; 및

   상기 제2포토레지스트 패턴을 제거한 후 결과물 전면에 보호막을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
2. 제1항에 있어서, 상기 보호막의 형성전에 상기 식각저지층을 제거하는 공정을 더 구비하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
3. 제1항 또는 제2항에 있어서, 상기 식각저지층은 금속산화막인 것을 특징으로 하는 박막트랜지스터의 제조방법.
4. 제3항에 있어서, 상기 제1포토레지스트 패턴은 상기 식각저지층상에 포토레지스트 도포, 백라이트에 의한 마스크노광 및 현상등의 공정을 거쳐 형성된 것을 특징으로 하는 박막트랜지스터의 제조방법.
5. 제4항에 있어서, 상기 보호막은 유기BM인 것을 특징으로 하는 박막트랜지스터의 제조방법.