KR19980015234A - A dual clock source driving circuit of a liquid crystal display - Google Patents
A dual clock source driving circuit of a liquid crystal display Download PDFInfo
- Publication number
- KR19980015234A KR19980015234A KR1019960034484A KR19960034484A KR19980015234A KR 19980015234 A KR19980015234 A KR 19980015234A KR 1019960034484 A KR1019960034484 A KR 1019960034484A KR 19960034484 A KR19960034484 A KR 19960034484A KR 19980015234 A KR19980015234 A KR 19980015234A
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- clock signal
- clock
- circuit
- flops
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Abstract
이 발명은 액정 표시 장치의 듀얼 클럭(dual clock) 소스 구동회로(source driver IC)에 관한 것으로서,The present invention relates to a dual clock source driver IC of a liquid crystal display device,
서로 직렬 연결된 다수의 플립플롭을 가지며, 상기 다수의 플립플롭 중 최초의 플립플롭의 입력단에는 샘플링 펄스가 입력되며, 상기 다수의 플립플롭 중 홀수 째 플립플롭의 클럭단에는 주파수가 메인 클럭신호의 1/2인 제1클럭신호가 입력되며, 짝수 째 플립플롭의 클럭단에는 주파수가 상기 제1클럭신호와 동일하고 위상이 반대인 제2클럭신호가 입력되며, 각 플립플롭은 클럭단 신호의 라이징 에지에서 입력단의 데이타를 출력단에 유지시키는 시프트 레지스터부; 상기 시프트 레지스터부 내의 이웃하는 두 플립플롭의 출력을 이용하여 소정의 래치 제어 펄스를 생성하는 논리연산부; 및 인터페이스 회로에서 제공되는 색신호의 데이타를 메인 클럭신호를 이용하여 소정 클럭 지연시켜 얻어진 색신호의 데이타를 상기 논리연산부에서 생성된 래치 제어 펄스의 하이 구간에서 출력단에 유지시키는 래치회로로 구성되어,Wherein a sampling pulse is input to an input terminal of the first flip-flop among the plurality of flip-flops and a frequency of the clock signal is set to 1 of the main clock signal at the clock terminal of the odd-numbered flip- / 2, a second clock signal whose frequency is the same as that of the first clock signal and whose phase is opposite to that of the first clock signal is input to the clock terminal of the even-numbered flip-flop, and each flip- A shift register unit for holding data of an input terminal at an output terminal at an edge; A logic operation unit for generating a predetermined latch control pulse using outputs of two neighboring flip-flops in the shift register unit; And a latch circuit for holding data of a color signal obtained by delaying a color signal provided from an interface circuit by a predetermined clock using a main clock signal at an output terminal in a high section of a latch control pulse generated in the logic operation section,
노이즈 및 전자파의 발생을 종래에 비해 감소시킬 수 있고, 인터페이스 회로가 복잡해지는 것을 막을 수 있을 뿐만 아니라 두 개의 하이 구간을 가지는 래치 제어 펄스에 의해 래치회로를 프리충전시킬 수 있다.The occurrence of noise and electromagnetic waves can be reduced as compared with the prior art, the interface circuit can be prevented from being complicated, and the latch circuit can be pre-charged by the latch control pulse having two high sections.
Description
이 발명은 액정 표시 장치의 듀얼 클럭(dual clock) 소스 구동회로(source driver IC)에 관한 것으로서, 더욱 상세하게 말하자면 종래의 클럭 신호에 비해 주파수는 1/2이면서 위상이 서로 반대인 두 개의 클럭신호를 이용하여 내부의 시프트 레지스터 회로를 동작시킬 수 있는 액정 표시 장치의 소스 구동회로에 관한 것이다.The present invention relates to a dual clock source driver IC of a liquid crystal display, and more particularly, to a dual clock source driver IC having two clock signals whose frequencies are 1/2 and opposite in phase to each other, To a source driver circuit of a liquid crystal display device capable of operating an internal shift register circuit.
이하, 첨부된 도면을 참조하여 종래의 일반적인 액정 표시 장치의 소스 구동회로를 설명한다.Hereinafter, a conventional source driver circuit of a conventional liquid crystal display will be described with reference to the accompanying drawings.
도1은 종래의 일반적인 액정 표시 장치의 소스 구동회로를 도시한 구성도이고,FIG. 1 is a configuration diagram showing a conventional source driver circuit of a liquid crystal display device,
도2는 상기 도1에 도시된 소스 구동회로의 각부 파형도이다.2 is a waveform diagram of each part of the source driving circuit shown in FIG.
도1에 도시되어 있듯이, 일반적인 액정 표시 장치의 소스 구동회로는, 시프트 레지스터부(11), 래치 회로(12), 레벨 시프트 회로(13), 디지탈/아날로그 변환회로(14), 출력회로(15)로 구성된다. 상기 소스 구동회로의 출력회로(15)는 액정 패널(30)과 연결되어 있다.1, a source driver circuit of a general liquid crystal display device includes a shift register unit 11, a latch circuit 12, a level shift circuit 13, a digital / analog conversion circuit 14, an output circuit 15 ). The output circuit 15 of the source driving circuit is connected to the liquid crystal panel 30.
보다 상세하게, 상기 시프트 레지스터부(11)는 서로 직렬로 연결된 다수의 플립플롭으로 구성되며, 상기 각 플립플롭에는 도2에 도시된 바와 같은 클럭신호(CLK)가 공통으로 입력된다. 상기 시프트 레지스터부(11)에서 최초의 시프트 레지스터의 데이타 입력단에는 도2에 도시된 바와 같은 샘플링 펄스가 입력된다. 따라서, 상기 각 플립플롭은 클럭신호(CLK)의 상승 에지(rising edge)에서 입력단의 상기 샘플링 펄스를 출력단에 전달하는 역할을 수행한다. 상기 각 플립플롭의 출력(C1∼Cn)은 래치회로(12)에 제공된다.More specifically, the shift register unit 11 includes a plurality of flip-flops connected in series, and the clock signal CLK as shown in FIG. 2 is commonly input to each of the flip-flops. In the shift register unit 11, a sampling pulse as shown in FIG. 2 is inputted to the data input terminal of the first shift register. Therefore, each of the flip-flops transfers the sampling pulse at the input terminal to the output terminal at the rising edge of the clock signal CLK. The outputs (C1 to Cn) of each flip-flop are provided to a latch circuit (12).
래치회로(12)는 상기 플립플롭 출력(C1∼Cn)의 하이 구간에서 대응하는 색신호의 데이타(RGB DATA)를 출력단에 유지시키며, 특히 도2에 도시된 색신호 데이타(RGB DATA)의 유효 구간에 대하여 작용한다. 상기 래치회로(12)에서 출력되는 색신호의 데이타는 레벨 시프트 회로(13)에서 직류 레벨이 변환된다. 이어서, 디지탈/아날로그 변환회로(14)는 상기 레벨 시프트 회로(13)에서 출력되는 색신호 데이타의 소정 비트마다 다수의 계조전압 중 하나를 선택하며, 상기 선택된 계조전압은 출력회로(15)를 통해 액정 패널(30)에 인가된다. 전원신호(VCC, GND), 좌우 선택신호(L/R), 로드 신호(LD)는 상기 출력회로(15)의 동작을 제어하기 위한 것이다.The latch circuit 12 holds the data (RGB DATA) of the corresponding color signal in the high section of the flip-flop outputs (C1 to Cn) at the output stage, and in particular, in the valid period of the color signal data (RGB DATA) . The data of the color signals outputted from the latch circuit 12 is converted into a direct current level by the level shift circuit 13. Then, the digital / analog conversion circuit 14 selects one of a plurality of gradation voltages for each predetermined bit of color signal data output from the level shift circuit 13, Is applied to the panel (30). The power supply signals VCC and GND, the left / right selection signal L / R and the load signal LD are for controlling the operation of the output circuit 15.
그런데, 상기 설명된 액정 표시 장치의 소스 구동회로는 고정세화, 즉 구동해야 할 액정 패널 상의 데이타 라인의 수가 증가함에 따라, 노이즈 및 전자파 장해(EMI : Electromagnetic Interference)의 증가라는 문제에 직면하고 있다.However, as described above, the source driver circuit of the liquid crystal display device is faced with the problem of noise and increase of electromagnetic interference (EMI) as the number of data lines on the liquid crystal panel to be driven increases.
보다 상세하게, 하나의 소스 구동회로가 커버해야 할 액정 패널 상의 데이타 라인 수가 증가함으로써 클럭신호의 주파수가 필수적으로 증가하며, 이로 인해 클럭신호의 실효 하이(effective high) 또는 실효 로우(effective low)구간이 짧아지므로, 소스 구동회로가 노이즈에 취약해지고 소스 구동회로에서 보다 많은 전자파가 발생한다.More specifically, as the number of data lines on the liquid crystal panel to be covered by one source driving circuit increases, the frequency of the clock signal necessarily increases, and thereby the effective high or effective low period of the clock signal Is shortened, the source driver circuit becomes vulnerable to noise, and more electromagnetic waves are generated in the source driver circuit.
위와 같은 문제점을 해결하기 위하여, 인터페이스 회로 및 소스 구동회로를 개선하려는 노력이 진행되고 있으며, 인터페이스 회로의 2분주 구동, 소스 구동회로의 2포트 구동 및 더블 에지 클럭킹(double edge clocking)과 같은 기법이 소개되고 있다.In order to solve the above problems, efforts are being made to improve the interface circuit and the source driver circuit, and a technique such as two-division driving of the interface circuit, two-port driving of the source driving circuit, and double edge clocking Is being introduced.
그러나, 이러한 기법들은 인터페이스 회로의 복잡화, 소비 전력의 증대, 배선의 증가로 인한 문제점을 가지며, 소스 구동회로의 칩 사이즈가 증대될 가능성이 있고, 소스 구동회로에서 사용되는 클럭신호의 주파수는 메인 클럭신호와 동일하기 때문에 노이즈 및 전자파의 발생을 효과적으로 해결하지는 못한다.However, these techniques have problems due to complication of the interface circuit, increase in power consumption, increase in the number of wirings, increase in the chip size of the source driver circuit, and the frequency of the clock signal used in the source driver circuit, Signal, it can not effectively solve the generation of noise and electromagnetic waves.
이 발명의 목적은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 서로 위상이 반대이고 주파수가 메인 클럭신호의 1/2인 두 개의 클럭신호에 의해 시프트 레지스터부가 구동되도록 함으로써 노이즈 및 전자파의 발생을 감소시킬 수 있는 액정 표시 장치의 듀얼 클럭 소스 구동회로를 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems of the prior art, and it is an object of the present invention to provide a clock signal generating circuit, And a second clock source driving circuit of the liquid crystal display device.
도1은 종래의 일반적인 액정 표시 장치의 소스 구동회로를 도시한 구성도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a configuration diagram showing a conventional source driver circuit of a liquid crystal display device. Fig.
도2는 상기 도1에 도시된 소스 구동회로의 각부 파형도.FIG. 2 is a waveform diagram of each part of the source driving circuit shown in FIG. 1; FIG.
도3은 이 발명의 실시예에 따른 액정 표시 장치의 소스 구동회로를 도시한 구성도.3 is a configuration diagram showing a source driver circuit of a liquid crystal display device according to an embodiment of the present invention;
도4는 상기 도3에 도시된 소스 구동회로의 각부 파형도.FIG. 4 is a waveform diagram of each part of the source driving circuit shown in FIG. 3; FIG.
도5는 상기 도3에 도시된 지연회로의 상세 회로도이다.5 is a detailed circuit diagram of the delay circuit shown in FIG.
상기한 목적을 달성하기 위한 이 발명에 따른 액정 표시 장치의 소스 구동회로는,According to an aspect of the present invention, there is provided a source driver circuit of a liquid crystal display device,
서로 직렬 연결된 다수의 플립플롭을 가지며, 상기 다수의 플립플롭 중 최초의 플립플롭의 입력단에는 샘플링 펄스가 입력되며, 상기 다수의 플립플롭 중 홀수 째 플립플롭의 클럭단에는 주파수가 메인 클럭신호의 1/2인 제1클럭신호가 입력되며, 짝수 째 플립플롭의 클럭단에는 주파수가 상기 제1클럭신호와 동일하고 위상이 반대인 제2클럭신호가 입력되며, 각 플립플롭은 클럭단 신호의 라이징 에지에서 입력단의 데이타를 출력단에 유지시키는 시프트 레지스터부;Wherein a sampling pulse is input to an input terminal of the first flip-flop among the plurality of flip-flops and a frequency of the clock signal is set to 1 of the main clock signal at the clock terminal of the odd-numbered flip- / 2, a second clock signal whose frequency is the same as that of the first clock signal and whose phase is opposite to that of the first clock signal is input to the clock terminal of the even-numbered flip-flop, and each flip- A shift register unit for holding data of an input terminal at an output terminal at an edge;
상기 시프트 레지스터부 내의 이웃하는 두 플립플롭의 출력을 이용하여 소정의 래치 제어 펄스를 생성하는 논리연산부; 및A logic operation unit for generating a predetermined latch control pulse using outputs of two neighboring flip-flops in the shift register unit; And
인터페이스 회로에서 제공되는 색신호의 데이타를 메인 클럭신호를 이용하여 소정 클럭 지연시켜 얻어진 색신호의 데이타를 상기 논리연산부에서 생성된 래치 제어 펄스의 하이 구간에서 출력단에 유지시키는 래치회로를 포함한다.And a latch circuit for holding data of a color signal obtained by delaying a color signal provided from the interface circuit by a predetermined clock using a main clock signal at an output terminal in a high section of a latch control pulse generated in the logic operation section.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도3은 이 발명의 실시예에 따른 액정 표시 장치의 소스 구동회로를 도시한 구성도이고,3 is a configuration diagram showing a source driver circuit of a liquid crystal display device according to an embodiment of the present invention,
도4는 상기 도3에 도시된 소스 구동회로의 각부 파형도이고,FIG. 4 is a waveform diagram of each part of the source driving circuit shown in FIG. 3,
도5는 상기 도3에 도시된 지연회로의 상세 회로도이다.5 is a detailed circuit diagram of the delay circuit shown in FIG.
먼저, 도3을 참조하여 이 발명의 실시예에 따른 액정 표시 장치의 소스 구동회로의 구성을 설명한다.First, the configuration of a source driver circuit of a liquid crystal display device according to an embodiment of the present invention will be described with reference to FIG.
도3을 참조하면, 이 발명의 실시예에 따른 액정 표시 장치의 소스 구동회로는, 서로 직렬 연결된 다수의 플립플롭을 가지는 시프트 레지스터부(21), 상기 다수의 플립플롭 중 이웃하는 두 플립플롭의 출력을 입력하도록 연결된 다수의 배타적 논리합 소자를 가지는 논리연산부(22), 상기 논리연산부(22)의 출력단에 순차적으로 연결된 래치회로(23), 레벨 시프트 회로(24), 디지탈/아날로그 변환회로(25) 및 출력회로(26)로 구성된다.Referring to FIG. 3, the source driving circuit of the liquid crystal display according to the embodiment of the present invention includes a shift register unit 21 having a plurality of flip-flops connected in series to each other, a plurality of flip- A latch circuit 23, a level shift circuit 24, and a digital / analog conversion circuit 25, which are sequentially connected to the output terminal of the logic operation unit 22, And an output circuit 26. [0033]
도3에 도시된 것 중 41은 T형 플립플롭이고, 42는 지연회로로서 이 둘은 인터페이스 회로에 내장된다. 또한 30은 액정 패널이다.3, 41 is a T-type flip-flop, and 42 is a delay circuit, both of which are embedded in an interface circuit. 30 is a liquid crystal panel.
T형 플립플롭(41)의 입력단에는 메인 클럭신호(MCLK)가 입력되며, 상기 T형 플립플롭(41)은 메인 클럭신호(MCLK)를 2분주하여 출력한다. 이에 따라, 상기 T형 플립플롭(41)의 출력단과 반전 출력단에서는 주파수가 메인 클럭신호(MCLK)의 1/2이고 위상이 서로 반대인 두 개의 클럭신호(CLK1, CLK2)가 생성된다. 상기 두 클럭신호(CLK1, CLK2)의 파형은 도4에 도시된 바와 같다.The main clock signal MCLK is input to the input terminal of the T flip flop 41 and the T flip flop 41 divides the main clock signal MCLK by two. Accordingly, two clock signals CLK1 and CLK2 whose frequencies are 1/2 of the main clock signal MCLK and whose phases are opposite to each other are generated at the output terminal and the inverted output terminal of the T-type flip-flop 41. The waveforms of the two clock signals CLK1 and CLK2 are as shown in FIG.
이때, 클럭신호(CLK1)는 시프트 레지스터부(21) 내의 홀수 째 플립플롭의 클럭단에 입력되며, 클럭신호(CLK2)는 짝수 째 플립플롭의 클럭단에 각각 입력된다. 따라서, 각 플립플롭은 해당 클럭단 신호의 라이징 에지에서 입력단의 데이타를 출력단에 유지시키며, 도4의 Q1∼Q4에 도시되어 있듯이, 샘플링 펄스가 클럭신호(CLK1, CLK2)의 반클럭 단위로 각 플립플롭의 출력단에서 나타난다.At this time, the clock signal CLK1 is input to the clock terminal of the odd-numbered flip-flop in the shift register unit 21, and the clock signal CLK2 is input to the clock terminal of the even-numbered flip-flop. Each of the flip-flops maintains the data of the input terminal at the rising edge of the rising edge of the corresponding clock signal. As shown in Q1 to Q4 in FIG. 4, the sampling pulses are inverted in units of clock signals CLK1 and CLK2 It appears at the output of the flip-flop.
논리연산부(22)는 다수의 배타적 논리합 소자를 가지고 있으며, 각 배타적 논리합 소자는 상기 다수의 플립플롭 중 이웃하는 두 개의 출력을 입력받는다. 즉, 각 배타적 논리합 소자는 이웃하는 두 플립플롭의 출력에 대하여 배타적 논리합 연산을 수행한 후, 그 결과 얻어지는 파형을 래치 제어 펄스로서 상기 래치회로(23)에 제공한다. 도4의 C1, C2, C3에 도시된 바와 같이, 래치 제어 펄스는 두 개의 하이 구간을 가지는 펄스신호이다.The logic operation unit 22 has a plurality of exclusive OR devices, and each exclusive OR device receives two neighboring outputs of the plurality of flip-flops. That is, each exclusive-OR element performs an exclusive-OR operation on the outputs of two neighboring flip-flops, and then provides the resulting waveform to the latch circuit 23 as a latch control pulse. As shown in C1, C2, C3 in Fig. 4, the latch control pulse is a pulse signal having two high sections.
래치회로(23)는 상기 래치 제어 펄스의 두 하이 구간 중 하나를 이용하여 래치 제어 펄스의 하이 구간에서 대응하는 색신호 데이타(RGB DATA')를 출력단에 유지시킨다. 그 이전에 색신호 데이타(RGB DATA')는 인터페이스 회로 내부의 지연회로(42)로부터 얻어지며, 이것은 래치 제어 펄스가 두 개의 하이 구간을 가지므로, 색신호 데이타가 상기 래치 제어 펄스의 하이 구간보다 더 나중에 위치하도록 하기 위한 것이다.The latch circuit 23 uses the one of the two high periods of the latch control pulse to hold the corresponding color signal data (RGB DATA ') at the output stage in the high interval of the latch control pulse. Prior to this, the color signal data (RGB DATA ') is obtained from the delay circuit 42 inside the interface circuit, since the latch control pulse has two high intervals, so that the color signal data is later .
도5에 도시된 것은 지연회로(42)의 상세 회로도이며, 지연회로(42)는 색신호 데이타(RGB DATA)의 비트수와 동일한 수의 플립플롭으로 구성된다. 상기 지연회로(42) 내의 각 플립플롭은 메인 클럭신호에 따라 대응하는 색신호 데이타의 비트를 1클럭 지연시킨 후 출력단에 제공한다.5 is a detailed circuit diagram of the delay circuit 42. The delay circuit 42 includes flip-flops of the same number as the number of bits of color signal data (RGB DATA). Each of the flip-flops in the delay circuit 42 delays one bit of the corresponding color signal data by one clock in accordance with the main clock signal, and provides it to the output terminal.
한편, 래치 제어 펄스(C1∼Cn)의 두 개의 하이구간 중 나머지 하나는 래치회로(23)에서의 프리충전(precharge) 동작을 위해 사용될 수 있다.On the other hand, the remaining one of the two high periods of the latch control pulses C1 to Cn may be used for precharge operation in the latch circuit 23.
또한, 종래와 같이 하나의 하이구간을 가지는 래치 제어 펄스를 생성하기 위해서는, 논리연산부(22)의 각 배타적 논리합 소자를 논리곱 소자로 대치함에 의해 달성된다. 즉, 상기와 같이 논리연산부(23)를 구성하면, 각 래치 제어 펄스는 이웃하는 두 플립플롭의 출력을 논리곱하여 얻어지므로, 두 플립플롭의 출력이 모두 하이인 경우에만 하이구간을 가진다. 도3에서 래치회로(23) 이후의 동작은 상기 도1을 참조한 설명과 동일하므로, 중복을 피하기 위하여 여기서는 추가의 설명을 하지 않는다.Also, in order to generate a latch control pulse having one high period as in the conventional method, each exclusive-OR element of the logic operation section 22 is replaced by a logical multiplication element. That is, when the logical operation unit 23 is constructed as described above, each latch control pulse is obtained by logically multiplying outputs of two neighboring flip-flops, so that the latch control pulse has a high period only when the outputs of both flip-flops are all high. The operation after the latch circuit 23 in FIG. 3 is the same as that described with reference to FIG. 1, so that further explanation is omitted here to avoid redundancy.
이 발명의 실시예에서 설명된 소스 구동회로는 디지탈 방식이지만, 이 발명의 원리는 아날로그 소스 구동회로에도 적용될 수 있다. 통상, 아날로그 소스 구동회로에서도 시프트 레지스터부가 사용되므로, 위상이 서로 반대이고 주파수가 메인 클럭신호의 1/2인 두 개의 클럭신호를 시프트 레지스터부에 적용되도록 아날로그 소스 구동회로를 구성할 수 있다.Although the source driver circuit described in the embodiment of the present invention is digital, the principle of the present invention can also be applied to an analog source driver circuit. In general, since the shift register section is also used in the analog source driving circuit, the analog source driving circuit can be configured so that the two clock signals whose phases are opposite to each other and whose frequency is 1/2 of the main clock signal are applied to the shift register section.
이 발명에 따른 액정 표시 장치의 소스 구동회로는 구동 주파수가 메인 클럭신호의 1/2이기 때문에 노이즈 및 전자파의 발생을 종래에 비해 감소시킬 수 있다. 또한, 메인 클럭을 간단히 2분주하여 두 개의 클럭신호를 생성하므로 인터페이스 회로가 복잡해지는 것을 막을 수 있다. 이에 더하여, 래치 제어 펄스가 두 개의 하이구간을 가지도록 하여 래치회로를 프리충전시킬 수 있다.The source driving circuit of the liquid crystal display device according to the present invention can reduce the generation of noise and electromagnetic waves compared to the conventional one because the driving frequency is 1/2 of the main clock signal. Also, since the main clock is divided into two to generate two clock signals, it is possible to prevent the interface circuit from being complicated. In addition, the latch control pulse can have two high periods to pre-charge the latch circuit.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034484A KR100393669B1 (en) | 1996-08-20 | 1996-08-20 | Dual clock source driver ic of lcd panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034484A KR100393669B1 (en) | 1996-08-20 | 1996-08-20 | Dual clock source driver ic of lcd panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015234A true KR19980015234A (en) | 1998-05-25 |
| KR100393669B1 KR100393669B1 (en) | 2003-10-17 |
Family
ID=37422022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034484A KR100393669B1 (en) | 1996-08-20 | 1996-08-20 | Dual clock source driver ic of lcd panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100393669B1 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320572B1 (en) | 1998-01-04 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Control circuit for liquid crystal display |
| KR100358644B1 (en) * | 1999-01-05 | 2002-10-30 | 삼성전자 주식회사 | Liquid Crystal Display Having a Dual Shift Clock Wire |
| KR100372847B1 (en) * | 2000-02-29 | 2003-02-19 | 샤프 가부시키가이샤 | Semiconductor device and display module |
| KR100428930B1 (en) * | 2000-06-01 | 2004-04-28 | 샤프 가부시키가이샤 | Signal transfer system, signal transfer apparatus, display panel drive apparatus, and display apparatus |
| KR100433239B1 (en) * | 1999-05-18 | 2004-05-27 | 엘지.필립스 엘시디 주식회사 | Apparatus and Method For Transmitting Data And Apparatus And Method for Driving Liquid Crystal Display Using The Same |
| KR100595394B1 (en) * | 1999-08-05 | 2006-07-03 | 삼성전자주식회사 | System for driving of an LCD |
| KR100666320B1 (en) * | 2000-07-18 | 2007-01-09 | 삼성전자주식회사 | Shift-resister and drive circuit of an LCD using the same |
| KR100691677B1 (en) * | 1999-10-12 | 2007-03-09 | 샤프 가부시키가이샤 | Liquid crystal display apparatus and method for controlling the same |
| KR100716684B1 (en) * | 2004-08-06 | 2007-05-09 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Gate line driving circuit |
| KR100752602B1 (en) * | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | Shift resister and liquid crystal display using the same |
| KR100830903B1 (en) * | 2001-12-27 | 2008-05-22 | 삼성전자주식회사 | Shift resister and liquid crystal display device having the same |
| KR101288802B1 (en) * | 2012-01-19 | 2013-07-23 | 한국과학기술원 | Emi cancelation circuit, semiconductor device and method of canceling emi |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100769159B1 (en) | 2000-12-28 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device and method for driving the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628423B2 (en) * | 1983-12-02 | 1994-04-13 | カシオ計算機株式会社 | Image display device |
| JPH02210323A (en) * | 1989-02-10 | 1990-08-21 | Hitachi Ltd | Driving circuit for matrix circuit and clock forming device for controlling its driving circuit |
| JPH07325551A (en) * | 1994-06-01 | 1995-12-12 | Sanyo Electric Co Ltd | Pixel array display device |
| KR100358644B1 (en) * | 1999-01-05 | 2002-10-30 | 삼성전자 주식회사 | Liquid Crystal Display Having a Dual Shift Clock Wire |
-
1996
- 1996-08-20 KR KR1019960034484A patent/KR100393669B1/en not_active IP Right Cessation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320572B1 (en) | 1998-01-04 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Control circuit for liquid crystal display |
| KR100327782B1 (en) * | 1998-04-01 | 2002-09-26 | 미쓰비시덴키 가부시키가이샤 | Control circuit for liquid crystal display |
| KR100358644B1 (en) * | 1999-01-05 | 2002-10-30 | 삼성전자 주식회사 | Liquid Crystal Display Having a Dual Shift Clock Wire |
| KR100433239B1 (en) * | 1999-05-18 | 2004-05-27 | 엘지.필립스 엘시디 주식회사 | Apparatus and Method For Transmitting Data And Apparatus And Method for Driving Liquid Crystal Display Using The Same |
| KR100595394B1 (en) * | 1999-08-05 | 2006-07-03 | 삼성전자주식회사 | System for driving of an LCD |
| KR100691677B1 (en) * | 1999-10-12 | 2007-03-09 | 샤프 가부시키가이샤 | Liquid crystal display apparatus and method for controlling the same |
| KR100372847B1 (en) * | 2000-02-29 | 2003-02-19 | 샤프 가부시키가이샤 | Semiconductor device and display module |
| KR100428930B1 (en) * | 2000-06-01 | 2004-04-28 | 샤프 가부시키가이샤 | Signal transfer system, signal transfer apparatus, display panel drive apparatus, and display apparatus |
| KR100666320B1 (en) * | 2000-07-18 | 2007-01-09 | 삼성전자주식회사 | Shift-resister and drive circuit of an LCD using the same |
| KR100752602B1 (en) * | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | Shift resister and liquid crystal display using the same |
| KR100830903B1 (en) * | 2001-12-27 | 2008-05-22 | 삼성전자주식회사 | Shift resister and liquid crystal display device having the same |
| KR100716684B1 (en) * | 2004-08-06 | 2007-05-09 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Gate line driving circuit |
| KR101288802B1 (en) * | 2012-01-19 | 2013-07-23 | 한국과학기술원 | Emi cancelation circuit, semiconductor device and method of canceling emi |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100393669B1 (en) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376350B1 (en) | Drive circuit of display unit | |
| KR100393669B1 (en) | Dual clock source driver ic of lcd panel | |
| US6603466B1 (en) | Semiconductor device and display device module | |
| JP3585749B2 (en) | System configuration of semiconductor device and liquid crystal display module using the system configuration of semiconductor device | |
| JP3361925B2 (en) | Integrated circuit | |
| ATE532168T1 (en) | LIQUID CRYSTAL DISPLAY | |
| US4799040A (en) | Data conversion circuit | |
| KR100821016B1 (en) | Liquid crystal display having data driver and gate driver | |
| US5856818A (en) | Timing control device for liquid crystal display | |
| US7659878B2 (en) | Display control device | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| JP2003084721A (en) | Drive circuit device for display device and display device using the drive circuit device | |
| US5281874A (en) | Compensated digital delay semiconductor device with selectable output taps and method therefor | |
| JP2002221951A (en) | Thin film transistor type liquid crystal display driver | |
| US20230018128A1 (en) | Power management integrated circuit and its driving method | |
| CN100449604C (en) | Shift register circuit and display device with the same circuit | |
| JP2788401B2 (en) | Display device | |
| JPH02210323A (en) | Driving circuit for matrix circuit and clock forming device for controlling its driving circuit | |
| JP3579947B2 (en) | Liquid crystal display | |
| EP0124942A1 (en) | Integrated memory circuit of a series-parallel-series type | |
| JP2904821B2 (en) | Integrated circuits for driving display elements | |
| JPH0740096B2 (en) | Drive | |
| KR100333564B1 (en) | Interface circuit | |
| KR100712538B1 (en) | Pulse generator based on latch and control signal generator having the same | |
| JPH0744124A (en) | Matrix type display driving device and matrix type display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |