KR19980014569A - Interface device for liquid crystal display device for large screen - Google Patents
Interface device for liquid crystal display device for large screen Download PDFInfo
- Publication number
- KR19980014569A KR19980014569A KR1019960033598A KR19960033598A KR19980014569A KR 19980014569 A KR19980014569 A KR 19980014569A KR 1019960033598 A KR1019960033598 A KR 1019960033598A KR 19960033598 A KR19960033598 A KR 19960033598A KR 19980014569 A KR19980014569 A KR 19980014569A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- liquid crystal
- color
- odd
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Abstract
이 발명은 대형 화면용 박막 트랜지스터형 액정 표시 장치(TFT LCD : Thin Film Transistor Liquid Crystal Display)를 위한 인터페이스 장치에 관한 것으로서,The present invention relates to an interface device for a TFT (Thin Film Transistor Liquid Crystal Display) for a large screen,
소정 비트의 색신호를 분주하여 각 색신호의 홀수 번째 데이타로 구성되는 홀수 색신호와 각 색신호의 짝수 번째 데이타로 구성되는 짝수 색신호를 생성하는 데이타 분주부; 외부 선택신호에 따라, 상기 데이타 분주부에서 분주되기 전의 색신호와 상기 데이타 분주부에서 출력되는 홀수 및 짝수 색신호를 선택하는 스위칭 수단; 및 클럭신호, 수직 동기신호 및 수평 동기신호로부터 게이트 구동회로와 소스 구동회로를 제어하기 위한 신호를 생성하는 제어신호 처리부를 포함하며,A data distributor for dividing a predetermined number of color signals to generate an odd color signal composed of odd-numbered data of each color signal and an even-number signal composed of even-numbered data of each color signal; Switching means for selecting color signals before being divided by the data dividing unit and odd and even color signals output from the data dividing unit according to an external selection signal; And a control signal processing section for generating a signal for controlling the gate drive circuit and the source drive circuit from the clock signal, the vertical synchronization signal, and the horizontal synchronization signal,
1화소/1트랜지스터 또는 1화소/2트랜지스터 구조의 액정 패널을 모두 구동할 수 있고, 특히 1화소/2트랜지스터 구조의 액정 패널을 포함하는 대형 화면용 액정 표시 장치에 효과적으로 적용될 수 있다.It is possible to drive both the liquid crystal panel of one pixel / one transistor or one pixel / two transistor structure, and it can be effectively applied to a liquid crystal display for a large screen including a liquid crystal panel of a one pixel / two transistor structure.
Description
이 발명은 대형 화면용 박막 트랜지스터형 액정 표시 장치(TFT LCD : Thin Film Transistor Liquid Crystal Display)를 위한 인터페이스 장치에 관한 것으로서, 더욱 상세하게 말하자면 1화소/1트랜지스터 또는 1화소/2트랜지스터 구조의 액정 패널을 가지는 액정 표시 장치를 겸용으로 구동할 수 있는 인터페이스 장치에 관한 것이다.The present invention relates to an interface device for a TFT (Thin Film Transistor Liquid Crystal Display) for a large screen, and more particularly to an interface device for a TFT (Thin Film Transistor Liquid Crystal Display) And an interface device capable of driving the liquid crystal display device.
보다 큰 표시 화면에 대한 수요가 증대하면서, 액정 표시 장치의 패널도 대형화하고 있다. 이러한 액정 패널의 대형화를 달성하기 위하여, 박막 트랜지스터의 크기를 증가시키는 기술과 하나의 화소 전극을 두 개의 트랜지스터로 구동하는 기술이 개발되었다. 즉, 화소 전극의 용량을 증대시킴으로써 보다 큰 화소 전극이 사용될 수 있다.As the demand for a larger display screen increases, the panel of a liquid crystal display device also becomes larger. In order to achieve such a large-sized liquid crystal panel, a technique of increasing the size of the thin film transistor and a technique of driving one pixel electrode with two transistors have been developed. That is, a larger pixel electrode can be used by increasing the capacitance of the pixel electrode.
그러나, 종래의 대형 화면용 액정 표시 장치를 위한 인터페이스 장치는 하나의 화소에 대하여 하나의 데이타만 인가되도록 작동하므로, 1화소/1트랜지스터 구조의 액정 패널에만 적합하다. 즉, 크기가 큰 박막 트랜지스터를 가지거나 1화소/2트랜지스터 구조의 액정 패널에서는 전압이 충분히 화소 전극에 인가되지 않거나 액정 커패시턴스(capacitance)의 보상 부족으로 인해 크로스 토크(cross talk) 또는 플리커(flicker) 현상이 야기되는 문제점이 있다.However, the conventional interface device for a large-screen liquid crystal display device operates so as to apply only one data to one pixel, and is suitable only for a liquid crystal panel of one pixel / one transistor structure. That is, in a liquid crystal panel having a large-sized thin film transistor or a one-pixel / two-transistor structure, a voltage is not sufficiently applied to a pixel electrode, or a cross talk or a flicker is caused due to insufficient compensation of a liquid crystal capacitance. There is a problem that a phenomenon occurs.
이 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 1화소/1트랜지스터 또는 1화소/2트랜지스터 구조의 액정 패널을 모두 구동할 수 있으며, 크로스 토크 또는 플리커 현상을 제거할 수 있는 액정 표시 장치를 위한 인터페이스 장치를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a liquid crystal display device capable of driving all the liquid crystal panels of one pixel / one transistor or one pixel / two transistor structure and eliminating crosstalk or flicker The present invention is directed to an interface device for a mobile communication terminal.
도1은 이 발명의 실시예에 따른 인터페이스 장치가 적용되는 액정 표시 장치의 전체 구성도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is an overall configuration diagram of a liquid crystal display device to which an interface device according to an embodiment of the present invention is applied; Fig.
도2는 상기 도1에 도시된 인터페이스부를 보다 상세하게 도시한 구성도 이다.2 is a block diagram showing the interface unit shown in FIG. 1 in more detail.
상기한 목적을 달성하기 위한 이 발명의 액정 표시 장치를 위한 인터페이스 장치는,According to an aspect of the present invention, there is provided an interface device for a liquid crystal display device,
소정 비트의 색신호를 분주하여 각 색신호의 홀수 번째 데이타로 구성되는 홀수 색신호와 각 색신호의 짝수 번째 데이타로 구성되는 짝수 색신호를 생성하는 데이타 분주부;A data distributor for dividing a predetermined number of color signals to generate an odd color signal composed of odd-numbered data of each color signal and an even-number signal composed of even-numbered data of each color signal;
외부 선택신호에 따라, 상기 데이타 분주부에서 분주되기 전의 색신호와 상기 데이타 분주부에서 출력되는 홀수 및 짝수 색신호를 선택하는 스위칭 수단; 및Switching means for selecting color signals before being divided by the data dividing unit and odd and even color signals output from the data dividing unit according to an external selection signal; And
클럭신호, 수직 동기신호 및 수평 동기신호로부터 게이트 구동회로와 소스 구동회로를 제어하기 위한 신호를 생성하는 제어신호 처리부를 포함하며,And a control signal processing section for generating a signal for controlling the gate drive circuit and the source drive circuit from the clock signal, the vertical synchronization signal, and the horizontal synchronization signal,
상기 외부 선택신호의 어느 한 상태에서는 상기 분주되기 전의 색신호가 상부 소스 구동회로와 하부 소스 구동회로에 공통으로 제공되며, 상기 외부 선택신호의 다른 상태에서는 상기 스위칭 수단에서 선택된 홀수 색신호가 상부 소스 구동회로에 제공되며 이와 동시에 짝수 색신호가 하부 소스 구동회로에 제공된다.The odd-numbered color signal selected by the switching means is supplied to the upper source drive circuit and the lower source drive circuit in a different state of the external selection signal, While an even-numbered color signal is supplied to the lower source driving circuit at the same time.
따라서, 액정 표시 장치의 설계자는 상기 외부 선택신호를 액정 패널의 구조에 따라 미리 결정하면, 1화소/1트랜지스터 구조의 액정 패널에서는 상기 스위칭 수단의 홀수 색신호와 짝수 색신호가 구동회로에 제공되며, 1화소/2트랜지스터 구조의 액정 패널에서는 상기 분주되기 전의 색신호가 상부 및 하부 소스 구동회로에 동시에 제공된다.Therefore, when the designer of the liquid crystal display device determines the external selection signal in advance according to the structure of the liquid crystal panel, the odd-numbered color signal and the even-numbered color signal of the switching means are provided to the driving circuit in the liquid crystal panel of one pixel / In the liquid crystal panel of the pixel / 2 transistor structure, the color signals before being divided are provided to the upper and lower source driving circuits at the same time.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도1은 이 발명의 실시예에 따른 인터페이스 장치가 적용되는 액정 표시 장치의 전체 구성도 이고,1 is an overall configuration diagram of a liquid crystal display device to which an interface device according to an embodiment of the present invention is applied,
도2는 상기 도1에 도시된 인터페이스부를 보다 상세하게 도시한 구성도 이다. 설명한다.2 is a block diagram showing the interface unit shown in FIG. 1 in more detail. Explain.
도1에 도시되어 있듯이, 이 발명의 실시예에 따른 액정 표시 장치는, 인터페이스부(1), 게이트 구동회로(2), 상부 및 하부 소스 구동회로(3, 4), 액정 패널(5)로 구성된다.1, a liquid crystal display device according to an embodiment of the present invention includes an interface section 1, a gate drive circuit 2, upper and lower source drive circuits 3 and 4, and a liquid crystal panel 5 .
보다 상세하게, 인터페이스부(1)에는 6비트의 색신호 R(5:0), G(5:0), B(6:0)가 입력되며, 인터페이스부(1)는 상기 색신호를 소스 구동회로(3, 4)에서 필요로 하는 형태로 변환하는 한편, 클럭신호, 수직 및 수평 동기신호를 이용하여 게이트 구동회로(2)와 소스 구동회로(3, 4)의 동작에 필요한 제어신호를 생성한다. 인터페이스부(1)에서 생성되는 색신호 RA(5:0), GA(5:0), BA(5:0)는 상부 소스 구동회로(3)에 입력되며, 색신호 RB(5:0), GB(5:0), BB(5:0)는 하부 소스 구동회로(4)에 입력된다. 또한, 인터페이스부(1)에서 생성되는 제어신호는 게이트 구동회로(2), 상부 및 하부 소스 구동회로(3, 4)에 입력된다. 도1에서는 도면의 복잡함을 피하기 위하여 소스 구동회로(3, 4)에 상기 제어신호가 입력되는 것이 도시되지 않았다.More specifically, the interface unit 1 receives the 6-bit color signals R (5: 0), G (5: 0), and B (6: 0) (3, 4), and generates control signals necessary for the operation of the gate drive circuit 2 and the source drive circuits 3, 4 by using the clock signal, the vertical and horizontal sync signals . The color signals RA (5: 0), GA (5: 0) and BA (5: 0) generated in the interface section 1 are input to the upper source driving circuit 3, (5: 0) and BB (5: 0) are input to the lower source driving circuit 4. The control signal generated in the interface section 1 is input to the gate drive circuit 2 and the upper and lower source drive circuits 3 and 4. In FIG. 1, it is not shown that the control signals are inputted to the source driver circuits 3 and 4 in order to avoid complication of the drawing.
게이트 구동회로(2)는 상기 인터페이스부(1)의 제어신호에 따라 액정 패널(5)의 게이트 라인을 순차적으로 턴온시킨다. 이것은 소정의 턴온 전압과 턴오프 전압을 액정 패널(5)의 게이트 라인에 순차적으로 인가함으로써 달성된다.The gate drive circuit 2 sequentially turns on the gate line of the liquid crystal panel 5 according to the control signal of the interface unit 1. [ This is achieved by sequentially applying a predetermined turn-on voltage and a turn-off voltage to the gate line of the liquid crystal panel 5.
소스 구동회로(3, 4)는 색신호를 입력하여 그에 해당하는 계조 전압을 선택하고, 선택된 전압을 액정 패널(5) 상의 데이타 라인에 인가한다.The source driver circuits 3 and 4 receive a color signal, select a gray scale voltage corresponding thereto, and apply the selected voltage to a data line on the liquid crystal panel 5. [
도1에 도시된 액정 패널(5)은 1화소/2트랜지스터 구조이다. 즉, 하나의 화소 전극에 두 개의 트랜지스터가 연결되어 있으며, 각 트랜지스터의 소스는 상부 소스 구동회로(3)와 하부 소스 구동회로(4)에 각각 연결되어 있다.The liquid crystal panel 5 shown in Fig. 1 has a one pixel / two transistor structure. That is, two transistors are connected to one pixel electrode, and the sources of the respective transistors are connected to the upper source driving circuit 3 and the lower source driving circuit 4, respectively.
만약, 게이트 구동회로(2)에 의해 어느 한 게이트 라인에 턴온 전압이 인가되면, 해당 게이트 라인에 연결된 트랜지스터는 모두 턴온된다. 턴온된 게이트 라인에 연결된 임의의 한 화소에서는 두 트랜지스터가 모두 턴온됨으로써 상부 소스 구동회로(3)와 하부 소스 구동회로(4)로부터의 데이타 전압이 화소 전극에 동시에 인가된다.If a turn-on voltage is applied to a gate line by the gate drive circuit 2, all the transistors connected to the gate line are turned on. The data voltages from the upper source driving circuit 3 and the lower source driving circuit 4 are simultaneously applied to the pixel electrodes by turning on both transistors in any one pixel connected to the turned on gate line.
특히, 이 발명에서는 인터페이스부(1)의 작용에 의해 상부 소스 구동회로(3)와 하부 소스 구동회로(4)로부터 화소 전극에 인가되는 데이타 전압이 동일하며, 이로 인해 하나의 화소 전극에 데이타 전압이 두 번 인가됨으로써 화소 전극에서의 크로스 토크나 플리커 현상이 감소된다.Particularly, in the present invention, the data voltages applied to the pixel electrodes from the upper source driving circuit 3 and the lower source driving circuit 4 are the same by the action of the interface part 1, Is applied twice, the crosstalk and the flicker phenomenon in the pixel electrode are reduced.
다음으로, 도2를 참조하여 상기 도1의 인터페이스부(1)를 보다 상세히 설명한다.Next, the interface unit 1 of FIG. 1 will be described in more detail with reference to FIG.
도2에 도시되어 있듯이, 인터페이스부(1)는 데이타 분주부(11), 6개의 멀티플렉서(12∼17), 제어신호 처리부(18)로 구성된다.2, the interface unit 1 includes a data distributor 11, six multiplexers 12 to 17, and a control signal processor 18.
보다 상세하게, 데이타 분주부(11)에는 6비트의 색신호 R(5:0), G(5:0), B(5:0)가 입력되며, 상기 각 색신호의 데이타는 데이타 분주부(11)의 분주 동작에 의해 홀수 번째 데이타와 짝수 번째 데이타로 분리되어 홀수 색신호 RO(5:0), GO(5:0), BO(5:0)와 짝수 색신호 RE(5:0), GE(5:0),BE(5:0)가 생성된다. 상기 6가지의 홀수 색신호와 짝수 색신호는 6개의 멀티플렉서(12∼17)에 각각 제1입력신호로서 입력된다. 한편, 색신호 R(5:0), G(5:0), B(5:0) 각각은 대응하는 홀수 색신호와 짝수 색신호가 입력되는 두 개의 멀티플렉서에 공통으로 제2입력신호로서 입력된다. 예를 들어, 색신호 R(5:0)은 홀수 색신호 RO(5:0)가 입력되는 멀티플렉서(12)와 짝수 색신호 RE(5:0)가 입력되는 멀티플렉서(15)에 공통으로 입력된다.More specifically, 6-bit color signals R (5: 0), G (5: 0), and B (5: 0) are input to the data distributor 11, (5: 0), GO (5: 0), and BO (5: 0) and even color signals RE (5: 0) and GE (5: 0) are divided into odd data signals and odd data signals by odd- 5: 0), and BE (5: 0) are generated. The six odd-numbered color signals and the even-numbered color signals are input to the six multiplexers 12 to 17 as the first input signals, respectively. On the other hand, each of the color signals R (5: 0), G (5: 0), and B (5: 0) is input as a second input signal commonly to two multiplexers into which odd color signals and even color signals are input. For example, the color signal R (5: 0) is commonly input to the multiplexer 12 to which the odd color signal RO (5: 0) is input and the multiplexer 15 to which the even color signal RE (5: 0) is input.
상기 각 멀티플렉서(12∼17)의 선택단자에는 외부 선택신호(SEL)가 공통으로 입력된다. 제어신호 처리부(18)에는 클럭신호(CLK), 수평 및 수직 동기신호(HSYNC, VSYNC)가 입력된다. 제어신호 처리부(18)는 상기 입력신호를 이용하여 소정의 신호 처리를 수행하며, 도1에 도시된 게이트 구동회로(2)와 소스 구동회로(3, 4)를 제어하기 위한 신호(CNT1, CNT2)를 생성한다.An external selection signal SEL is commonly input to a selection terminal of each of the multiplexers 12-17. A clock signal (CLK) and horizontal and vertical sync signals (HSYNC and VSYNC) are input to the control signal processing section (18). The control signal processing unit 18 performs predetermined signal processing using the input signal and generates signals CNT1 and CNT2 for controlling the gate drive circuit 2 and the source drive circuits 3 and 4 shown in FIG. ).
각 멀티플렉서(12∼17)는 제1입력신호와 제2입력신호를 가지고 있으며, 제1입력신호는 홀수 또는 짝수 색신호 중 하나이며, 제2입력신호는 데이타 분주부(11)에 입력되는 색신호중 하나이다. 선택신호(SEL)가 로우 레벨이면, 각 멀티플렉서(12∼17)는 제1입력신호를 선택하며, 선택신호(SEL)가 하이 레벨이면, 각 멀티플렉서(12∼17)는 제2입력신호를 선택한다. 또한, 3개의 멀티플렉서(12∼14)에서 선택된 색신호 RA(5:0), GA(5:0), BA(5:0)는 상부 소스 구동회로(3)에 제공되고, 3개의 멀티플렉서(15∼17)에서 선택된 색신호 RB(5:0), GB(5:0), BB(5:0)는 하부 소스 구동회로(4)에 제공된다.Each of the multiplexers 12-17 has a first input signal and a second input signal, the first input signal is one of odd or even color signals, and the second input signal is a color signal input to the data distributor 11 It is one. When the selection signal SEL is at the low level, each of the multiplexers 12 to 17 selects the first input signal. When the selection signal SEL is at the high level, each of the multiplexers 12 to 17 selects the second input signal do. The color signals RA (5: 0), GA (5: 0) and BA (5: 0) selected from the three multiplexers 12 to 14 are provided to the upper source driving circuit 3, and three multiplexers 15 The color signal RB (5: 0), GB (5: 0), and BB (5: 0) selected in the sub-source driving circuit 4 are provided to the lower source driving circuit 4.
여기서, 도1에 도시된 액정 패널(5)과 같이, 1화소/2트랜지스터 구조인 경우에는 외부에서 선택신호(SEL)가 하이 레벨로 설정된다. 이로 인해, 데이타 분주부(11)에 입력되는 색신호 R(5:0), G(5:0), B(5:0)가 멀티플렉서(12∼17)에 의해 선택되며, 상기 각 색신호는 3개의 멀티플렉서(12∼14) 중 하나와 3개의 멀티플렉서(15∼17) 중 하나에 동시에 입력되므로, 상부 소스 구동회로(3)로 제공되는 색신호 RA(5:0), GA(5:0), BA(5:0)와 하부 소스 구동회로(4)에 제공되는 색신호 RB(5:0), GB(5:0), BB(5:0)는 동일하다. 따라서, 도1을 참조한 설명과 같이, 상기 멀티플렉서(12∼17)에서 출력되는 색신호에 의해 1화소/2트랜지스터 구조의 액정 패널이 동작할 수 있다.Here, as in the case of the liquid crystal panel 5 shown in FIG. 1, in the case of a one-pixel / two-transistor structure, the selection signal SEL is externally set to a high level. The color signals R (5: 0), G (5: 0), and B (5: 0) input to the data distributor 11 are selected by the multiplexers 12 to 17, (5: 0), GA (5: 0), and GA (5: 0) provided to the upper source driving circuit 3 are input simultaneously to one of the multiplexers 12 to 14 and one of the three multiplexers 15 to 17, The color signals RB (5: 0), GB (5: 0), and BB (5: 0) provided to the BA (5: 0) and the lower source driving circuit 4 are the same. Accordingly, as described with reference to FIG. 1, the liquid crystal panel of the one pixel / two transistor structure can operate by the color signals output from the multiplexers 12-17.
한편, 선택신호(SEL)가 로우 레벨로 설정되면, 각 멀티플렉서(12∼17)는 제1입력신호를 선택하며, 이로 인해 데이타 분주부(11)에서 출력되는 홀수 색신호와 짝수 색신호가 외부에 제공된다. 이 경우, 액정 패널은 도1에 도시된 바와 같은 1화소/2트랜지스터 구조가 아니며, 1화소/1트랜지스터 구조이다.On the other hand, when the selection signal SEL is set to the low level, each of the multiplexers 12 to 17 selects the first input signal, and thereby the odd color signal and the even color signal output from the data distributor 11 are supplied to the outside do. In this case, the liquid crystal panel is not a one pixel / two transistor structure as shown in FIG. 1, but a one pixel / one transistor structure.
1화소/1트랜지스터 구조의 액정 패널에서는 홀수 번째 데이타 라인이 상부 소스 구동회로에 연결되고, 짝수 번째 데이타 라인이 하부 소스 구동회로에 연결되므로, 상기 홀수 색신호와 짝수 색신호에 의해 소스 구동회로의 표시동작이 이루어질 수 있다.In the liquid crystal panel of one pixel / one transistor structure, since odd-numbered data lines are connected to the upper source driving circuit and even-numbered data lines are connected to the lower source driving circuit, the display operation of the source driving circuit by the odd- Can be achieved.
이 발명에 따른 액정 표시 장치의 인터페이스 장치는 외부 선택신호에 따라 색신호의 포맷을 변환할 수 있으며, 1화소/1트랜지스터 또는 1화소/2트랜지스터 구조의 액정 패널을 모두 구동할 수 있다. 따라서, 이 발명은 1화소/2트랜지스터 구조의 액정 패널을 포함하는 대형 화면용 액정 표시 장치에 효과적으로 적용될 수 있다.The interface device of the liquid crystal display according to the present invention can convert the color signal format according to the external selection signal, and can drive both the liquid crystal panel of one pixel / one transistor or one pixel / two transistor structure. Therefore, the present invention can be effectively applied to a liquid crystal display for a large screen including a liquid crystal panel of a one pixel / two transistor structure.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033598A KR100393670B1 (en) | 1996-08-13 | 1996-08-13 | Interface device for large-sized lcd panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033598A KR100393670B1 (en) | 1996-08-13 | 1996-08-13 | Interface device for large-sized lcd panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014569A true KR19980014569A (en) | 1998-05-25 |
| KR100393670B1 KR100393670B1 (en) | 2003-10-17 |
Family
ID=37422023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033598A KR100393670B1 (en) | 1996-08-13 | 1996-08-13 | Interface device for large-sized lcd panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100393670B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712542B1 (en) * | 2005-12-20 | 2007-04-30 | 삼성전자주식회사 | Driving ic for display device and driving method thereof |
| KR100806281B1 (en) * | 2005-07-05 | 2008-02-22 | 콴타 컴퓨터 인코포레이티드 | Interface unit and interface transmission method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2702941B2 (en) * | 1987-10-28 | 1998-01-26 | 株式会社日立製作所 | Liquid crystal display |
| JP2989376B2 (en) * | 1992-05-19 | 1999-12-13 | 三洋電機株式会社 | Image processing device |
| KR950010755B1 (en) * | 1992-11-26 | 1995-09-22 | 엘지전자주식회사 | The control circuit of tft lcd |
| JPH0887002A (en) * | 1994-09-16 | 1996-04-02 | Hitachi Ltd | Liquid crystal display device |
-
1996
- 1996-08-13 KR KR1019960033598A patent/KR100393670B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806281B1 (en) * | 2005-07-05 | 2008-02-22 | 콴타 컴퓨터 인코포레이티드 | Interface unit and interface transmission method thereof |
| KR100712542B1 (en) * | 2005-12-20 | 2007-04-30 | 삼성전자주식회사 | Driving ic for display device and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100393670B1 (en) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508479B2 (en) | Liquid crystal display | |
| KR100242443B1 (en) | Liquid crystal panel for dot inversion driving and liquid crystal display device using the same | |
| US6181317B1 (en) | Display and method of and drive circuit for driving the display | |
| US9135878B2 (en) | Shift register and liquid crystal display device using the same | |
| KR101197057B1 (en) | Display device | |
| EP2993663B1 (en) | Liquid crystal display device | |
| US6552705B1 (en) | Method of driving flat-panel display device | |
| CN107993629B (en) | Driving method of liquid crystal display device | |
| KR20190037860A (en) | Gate driver and Flat Panel Display Device including the same | |
| US20020033809A1 (en) | Display apparatus and method of driving same, and portable terminal apparatus | |
| US11631378B2 (en) | Driving method with compensation section of display panel, display panel, and display device | |
| KR20160071422A (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
| JP2006084933A (en) | Liquid crystal display device | |
| US6304242B1 (en) | Method and apparatus for displaying image | |
| JP2009216997A (en) | Liquid crystal display device | |
| KR20000023433A (en) | A plane display device, an array substrate, and a method for driving the plane display device | |
| US11043178B2 (en) | Electro-optical device, driving method for electro-optical device, and electronic apparatus | |
| KR20010036308A (en) | Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof | |
| KR100393670B1 (en) | Interface device for large-sized lcd panel | |
| KR100864975B1 (en) | Apparatus and method of driving liquid crystal display device | |
| KR100983712B1 (en) | Unit of driving liquid crystal display | |
| KR20190064082A (en) | Gate driver | |
| JPH06186925A (en) | Driving circuit for display device | |
| JP2006195387A (en) | Electro-optical device and electronic equipment | |
| KR100927021B1 (en) | Method and apparatus for driving liquid crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 13 |
|
| EXPY | Expiration of term |