KR100927021B1 - Method and apparatus for driving liquid crystal display panel - Google Patents

Method and apparatus for driving liquid crystal display panel Download PDF

Info

Publication number
KR100927021B1
KR100927021B1 KR1020030012828A KR20030012828A KR100927021B1 KR 100927021 B1 KR100927021 B1 KR 100927021B1 KR 1020030012828 A KR1020030012828 A KR 1020030012828A KR 20030012828 A KR20030012828 A KR 20030012828A KR 100927021 B1 KR100927021 B1 KR 100927021B1
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
supplying
crystal display
gate
Prior art date
Application number
KR1020030012828A
Other languages
Korean (ko)
Other versions
KR20040077314A (en
Inventor
성낙진
박재용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030012828A priority Critical patent/KR100927021B1/en
Publication of KR20040077314A publication Critical patent/KR20040077314A/en
Application granted granted Critical
Publication of KR100927021B1 publication Critical patent/KR100927021B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시패널의 구동방법에 관한 것으로, m(m은 양의 정수) 개의 데이터라인들과 n(n은 양의 정수) 개의 게이트라인들이 교차되며 m×n 개의 액정셀들을 구동하기 위한 TFT들이 형성된 액정표시패널의 구동방법에 있어서, 첫 번째 1/3 수평기간 동안 제1 게이트라인에 제1 스캔펄스를 공급하고 상기 제1 스캔펄스에 동기되는 적색 데이터를 3i(i는 양의 정수)+1 번째 데이터라인들에 공급하는 단계; 두 번째 1/3 수평기간 동안 제2 게이트라인에 제2 스캔펄스를 공급하고 상기 제2 스캔펄스에 동기되는 녹색 데이터를 3i+2 번째 데이터라인들에 공급하는 단계; 및 세 번째 1/3 수평기간 동안 제3 게이트라인에 제3 스캔펄스를 공급하고 상기 제3 스캔펄스에 동기되는 청색 데이터를 3i+3 번째 데이터라인들에 공급하는 단계를 포함한다. 상기 데이터들은 상기 데이터라인들의 개수보다 작은 출력단자들을 가지는 데이터 구동회로 내에서 시분할된다. The present invention relates to a method of driving a liquid crystal display panel, wherein m (m is a positive integer) data lines and n (n is a positive integer) gate lines intersect with each other to drive m x n liquid crystal cells. A method of driving a liquid crystal display panel having TFTs, the first scan pulse being supplied to the first gate line during the first 1/3 horizontal period and red data synchronized with the first scan pulse is 3i (i is a positive integer). Supplying the +1 th data lines; Supplying a second scan pulse to a second gate line and supplying green data synchronized with the second scan pulse to 3i + 2 th data lines for a second 1/3 horizontal period; And supplying a third scan pulse to a third gate line and supplying blue data synchronized with the third scan pulse to 3i + 3 th data lines during a third 1/3 horizontal period. The data are time-divided in a data driving circuit having output terminals smaller than the number of data lines.

Description

액정표시패널의 구동방법 및 장치{Method and Apparatus for Liquid Crystal Display Panel} Method and apparatus for driving liquid crystal display panel {Method and Apparatus for Liquid Crystal Display Panel}             

도 1은 종래의 액정표시패널과 그 구동장치를 개략적으로 나타내는 블록도이다.1 is a block diagram schematically illustrating a conventional liquid crystal display panel and a driving device thereof.

도 2는 도 1에 도시된 액정표시패널에 공급되는 구동파형을 나타내는 파형도이다. FIG. 2 is a waveform diagram illustrating driving waveforms supplied to the liquid crystal display panel illustrated in FIG. 1.

도 3은 본 발명의 실시예에 따른 액정표시패널과 그 구동장치를 개략적으로 나타내는 블록도이다.3 is a block diagram schematically illustrating a liquid crystal display panel and a driving device thereof according to an exemplary embodiment of the present invention.

도 4는 도 3에 도시된 액정표시패널에 공급되는 구동파형을 나타내는 파형도이다.
4 is a waveform diagram illustrating driving waveforms supplied to the liquid crystal display panel illustrated in FIG. 3.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

11,31 : 타이밍 콘트롤러 12,32 : 액정표시패널11,31: timing controller 12,32: liquid crystal display panel

13,33 : 데이터 구동부 34 : 게이트 구동부
13,33: data driver 34: gate driver

본 발명은 액정표시장치에 관한 것으로, 특히 데이터 구동회로의 출력 채널 수를 감소시키고 액정표시패널 상의 라인 마진(Line margin)을 확보하도록 한 액정표시패널의 구동방법 및 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a method and apparatus for driving a liquid crystal display panel to reduce the number of output channels of a data driving circuit and to secure a line margin on the liquid crystal display panel.

통상적으로, 액정표시장치(Liquid Crystal Display)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. In general, a liquid crystal display (LCD) displays an image by adjusting light transmittance of liquid crystal cells according to a video signal.

이러한 액정표시장치는 사무용기기부터 노트북컴퓨터, 모니터, 이동통신단말기에 이르기까지 각종 표시장치에 적용되고 있다. 나아가, 구동기술의 발달과 액정 모드의 발전에 힘입어 액정표시장치는 텔레비젼으로 구현될 수 있게 되었다. Such liquid crystal display devices are applied to various display devices ranging from office equipment to notebook computers, monitors, and mobile communication terminals. Furthermore, with the development of driving technology and the development of liquid crystal mode, the liquid crystal display device can be implemented as a television.

액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀을 스위칭소자로 구동하며 동영상을 표시하는 표시장치에서 주종을 이루고 있다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다. The active matrix type liquid crystal display device is mainly used as a display device for driving a liquid crystal cell as a switching element and displaying a moving image. As the switching device, a thin film transistor (hereinafter referred to as "TFT") is mainly used.

도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀을 구동하기 위한 TFT가 형성된 액정표시패널(12)과, 액정표시패널(12)의 데이터라인(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동부(13)와, 액정표시패널(12)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동부(14)와, 각 구동부(13,14)를 제어하기 위한 타이밍 콘트롤러(11)를 구비한다. Referring to FIG. 1, an active matrix type liquid crystal display device includes a liquid crystal display panel 12 in which data lines D1 to Dm and gate lines G1 to Gn cross each other and a TFT for driving the liquid crystal cell is formed at an intersection thereof. ), A data driver 13 for supplying data to the data lines D1 to Dm of the liquid crystal display panel 12, and supplying scan pulses to the gate lines G1 to Gn of the liquid crystal display panel 12. A gate driver 14 and a timing controller 11 for controlling each driver 13 and 14.                         

액정표시패널(12)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터를 액정셀에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀의 화소전극에 접속된다.In the liquid crystal display panel 12, liquid crystal is injected between two glass substrates, and the data lines D1 to Dm and the gate lines G1 to Gn are orthogonal to each other on the lower glass substrate. The TFTs formed at the intersections of the data lines D1 to Dm and the gate lines G1 to Gn liquid crystal the data on the data lines D1 to Dm in response to a scan pulse from the gate lines G1 to Gn. To the cell. For this purpose, the gate electrodes of the TFTs are connected to the gate lines G1 to Gn, and the source electrodes are connected to the data lines D1 to Dm. The drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell.

데이터 구동부(13)는 타이밍 콘트롤러(11)로부터의 데이터 제어신호(DDC)에 응답하여 1 수평기간마다 1 라인분의 데이터(RGB)를 액정표시패널(12)의 데이터라인들(D1 내지 Dm)에 공급하게 된다. The data driver 13 receives one line of data RGB every one horizontal period in response to the data control signal DDC from the timing controller 11 and the data lines D1 to Dm of the liquid crystal display panel 12. Will be supplied to

게이트 구동부(14)는 타이밍 콘트롤러(11)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 게이트라인들(G1 내지 Gn)에 순차적으로 공급함으로써 데이터가 공급되는 수평 라인을 선택한다. The gate driver 14 selects a horizontal line to which data is supplied by sequentially supplying scan pulses to the gate lines G1 to Gn in response to the gate control signal GDC from the timing controller 11.

타이밍 콘트롤러(11)는 도시하지 않은 인터페이스회로로부터의 디지털 비디오 데이터(RGB)를 재정렬하여 데이터 구동부(13)에 공급하고 수직/수평 동기신호(Hsync,Vsync)와 클럭신호를 이용하여 게이트 구동부(14)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(13)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 여기서, 게이트 제어신호(GDC)는 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력신호(GOE) 등을 포함한다. 그리고 데이터 제어신호(DDC)는 소스스타트펄스(SSP), 소스쉬프트클럭(SSC), 소스출력신호(SOE), 극성제어신호(POL) 등을 포함한다.The timing controller 11 rearranges the digital video data RGB from an interface circuit (not shown) to supply the data driver 13 to the data driver 13, and uses the vertical / horizontal synchronization signals Hsync and Vsync and a clock signal to drive the gate driver 14. ) Generates a gate control signal GDC for controlling the control circuit and a data control signal DDC for controlling the data driver 13. The gate control signal GDC includes a gate start pulse GSP, a gate shift clock GSC, a gate output signal GOE, and the like. The data control signal DDC includes a source start pulse SSP, a source shift clock SSC, a source output signal SOE, a polarity control signal POL, and the like.

이러한 액정표시장치는 데이터 구동부의 각 출력단자에 하나의 데이터라인이 접속된다. 그리고 도 2에서 알 수 있는 바 액정표시장치는 1 수평기간(Hsync)마다 발샐되는 게이트펄스(또는 스캔펄스)가 각 게이트라인들(G1 내지 Gn)에 순차적으로 발생되며, 그 각각의 게이트펄스에 동기되는 데이터가 m 개의 데이터라인들(D1 내지 Dm)에 공급된다. 액정셀은 게이트펄스가 발생되는 1 수평기간(Hsync) 동안 데이터전압을 충전하고 나머지 프레임기간 동안 충전된 전압을 유지하여 계조를 표시한다. In such a liquid crystal display, one data line is connected to each output terminal of the data driver. As shown in FIG. 2, in the liquid crystal display, gate pulses (or scan pulses) that are emitted every one horizontal period (Hsync) are sequentially generated in the respective gate lines G1 to Gn, respectively. Synchronized data is supplied to the m data lines D1 to Dm. The liquid crystal cell charges the data voltage during one horizontal period (Hsync) during which the gate pulse is generated and maintains the charged voltage for the remaining frame period to display gray scale.

그런데 종래의 액정표시장치는 데이터 구동부의 채널수가 액정표시패널(12)의 데이터라인(D1 내지 Dm)의 수와 동일하게 설정되기 때문에 데이터 구동회로의 단가가 높을 수 밖에 없을뿐 아니라 고해상도에서 데이터라인(D1 내지 Dm)의 수가 증가하면 그 만큼 채널 수가 더 증가된다. 또한, 데이터 구동회로와 액정표시패널(13) 사이에 라인수가 많으므로 패널 라인 마진이 확보되기가 어려운 문제점이 있다. 이 때문에 데이터 구동회로가 실장된 테이프 캐리어 패키지(Tape Carrier Package)를 액정표시패널(13)의 데이터 패드에 접속시킬 때 단락(short)이 발생되기도 한다.
However, in the conventional LCD, since the number of channels of the data driver is set to be the same as the number of data lines D1 to Dm of the liquid crystal display panel 12, the cost of the data driving circuit is high and the data lines are high. As the number of D1 to Dm increases, the number of channels further increases. In addition, since there are many lines between the data driving circuit and the liquid crystal display panel 13, there is a problem that it is difficult to secure a panel line margin. For this reason, a short may occur when the tape carrier package in which the data driving circuit is mounted is connected to the data pad of the liquid crystal display panel 13.

따라서, 본 발명의 목적은 데이터 구동회로의 출력 채널 수를 감소시키고 액정표시패널 상의 라인 마진을 확보하도록 한 액정표시패널의 구동방법 및 장치를 제공함에 있다.
Accordingly, an object of the present invention is to provide a method and apparatus for driving a liquid crystal display panel to reduce the number of output channels of the data driving circuit and to secure a line margin on the liquid crystal display panel.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 m(m은 양의 정수) 개의 데이터라인들과 n(n은 양의 정수) 개의 게이트라인들이 교차되며 m×n 개의 액정셀들을 구동하기 위한 TFT들이 형성된 액정표시패널의 구동방법에 있어서, 첫 번째 1/3 수평기간 동안 제1 게이트라인에 제1 스캔펄스를 공급하고 상기 제1 스캔펄스에 동기되는 적색 데이터를 3i(i는 양의 정수)+1 번째 데이터라인들에 공급하는 단계; 두 번째 1/3 수평기간 동안 제2 게이트라인에 제2 스캔펄스를 공급하고 상기 제2 스캔펄스에 동기되는 녹색 데이터를 3i+2 번째 데이터라인들에 공급하는 단계; 및 세 번째 1/3 수평기간 동안 제3 게이트라인에 제3 스캔펄스를 공급하고 상기 제3 스캔펄스에 동기되는 청색 데이터를 3i+3 번째 데이터라인들에 공급하는 단계를 포함한다. 상기 데이터들은 상기 데이터라인들의 개수보다 작은 출력단자들을 가지는 데이터 구동회로 내에서 시분할된다.
본 발명의 실시예에 따른 액정표시장치의 구동장치는 각각 1/3 수평기간 동안 발생되는 스캔펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 첫 번째 1/3 수평기간 동안 제1 게이트라인에 인가되는 제1 스캔펄스에 동기되는 적색 데이터를 3i(i는 양의 정수)+1 번째 데이터라인들에 공급한 후에, 두 번째 1/3 수평기간 동안 제2 게이트라인에 인가되는 제2 스캔펄스에 동기되는 녹색 데이터를 3i+2 번째 데이터라인들에 공급한 다음, 세 번째 1/3 수평기간 동안 제3 게이트라인에 인가되는 제3 스캔펄스에 동기되는 청색 데이터를 3i+3 번째 데이터라인들에 공급하는 데이터 구동회로를 구비하고, 상기 데이터 구동회로는 상기 데이터라인들의 개수보다 작은 출력단자들을 가지며 상기 데이터들을 시분할한다. In order to achieve the above object, a method of driving a liquid crystal display according to an exemplary embodiment of the present invention includes m (m is a positive integer) data lines and n (n is a positive integer) gate lines, wherein m × A driving method of a liquid crystal display panel having TFTs for driving n liquid crystal cells, the method comprising: supplying a first scan pulse to a first gate line during a first 1/3 horizontal period and red data synchronized with the first scan pulse; Supplying 3i (i is a positive integer) + 1st data lines; Supplying a second scan pulse to a second gate line and supplying green data synchronized with the second scan pulse to 3i + 2 th data lines for a second 1/3 horizontal period; And supplying a third scan pulse to a third gate line and supplying blue data synchronized with the third scan pulse to 3i + 3 th data lines during a third 1/3 horizontal period. The data are time-divided in a data driving circuit having output terminals smaller than the number of data lines.
According to an exemplary embodiment of the present invention, a driving device of a liquid crystal display device includes: a gate driving circuit sequentially supplying scan pulses to the gate lines, each of which is generated during a 1/3 horizontal period; After supplying red data synchronized with the first scan pulse applied to the first gate line during the first 1/3 horizontal period to 3i (i is a positive integer) + first data lines, the second 1/3 horizontal A third scan pulse applied to the third gate line during the third third horizontal period after supplying green data synchronized with the second scan pulse applied to the second gate line during the period to the 3i + 2 th data lines And a data driving circuit for supplying blue data synchronized with the 3i + 3 th data lines, the data driving circuit having output terminals smaller than the number of the data lines and time-dividing the data.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 3 및 도 4를 참조하여 본 발명의 바람직한 실시예에대하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 and 4.

도 3을 참조하면, 본 발명의 실시예에 따른 액정표시패널과 그 구동장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀을 구동하기 위한 TFT가 형성된 액정표시패널(32)과, 액정표시패널(32)의 데이터라인 수보다 작은 수의 출력채널을 통하여 액정표시패널(32)의 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동부(33)와, 액정표시패널(32)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동부(34)와, 각 구동부(33,34)를 제어하기 위한 타이밍 콘트롤러(31)를 구비한다. Referring to FIG. 3, a liquid crystal display panel according to an exemplary embodiment of the present invention and a driving device thereof include a TFT for driving a liquid crystal cell at an intersection of data lines D1 to Dm and gate lines G1 to Gn. For supplying data to the data lines D1 to Dm of the liquid crystal display panel 32 through the formed liquid crystal display panel 32 and the number of output channels smaller than the number of data lines of the liquid crystal display panel 32. The driver 33, the gate driver 34 for supplying scan pulses to the gate lines G1 to Gn of the liquid crystal display panel 32, and the timing controller 31 for controlling each driver 33 and 34. It is provided.

액정표시패널(32)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터를 액정셀에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀의 화소전극에 접속된다. In the liquid crystal display panel 32, liquid crystal is injected between two glass substrates, and the data lines D1 to Dm and the gate lines G1 to Gn are orthogonal to each other on the lower glass substrate. The TFTs formed at the intersections of the data lines D1 to Dm and the gate lines G1 to Gn liquid crystal the data on the data lines D1 to Dm in response to a scan pulse from the gate lines G1 to Gn. To the cell. For this purpose, the gate electrodes of the TFTs are connected to the gate lines G1 to Gn, and the source electrodes are connected to the data lines D1 to Dm. The drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell.

액정표시패널(32)의 데이터라인들(D1 내지 Dm)은 k(단, k는 m 보다 작은 임 의의 양의 정수) 개씩 공통으로 데이터 구동부(33)의 출력채널들에 접속된다. k가 3이라고 가정할 때 제1 내지 제3 데이터라인들(D1 내지 D3)은 데이터 구동부(33)의 제1 출력단자에 공통으로 접속되고 제m-2 내지 제m 데이터라인들(Dm-2 내지 Dm)은 데이터 구동부(33)의 제m/3 출력단자에 공통으로 접속된다. Data lines D1 to Dm of the liquid crystal display panel 32 are connected to output channels of the data driver 33 in common by k (where k is a positive integer smaller than m). Assuming k is 3, the first to third data lines D1 to D3 are commonly connected to the first output terminal of the data driver 33 and the m-2 to mth data lines Dm-2. To Dm) are commonly connected to the m / 3th output terminal of the data driver 33.

이 액정표시패널(33) 상에는 도시하지 않은 스토리지 캐패시터(Storage Capacitor)가 형성될 수 있다. 스토리지 캐패시터는 미리 충전된 전압을 이용하여 액정셀(Clc)의 전압을 일정하게 유지시키는 역할을 한다. A storage capacitor (not shown) may be formed on the liquid crystal display panel 33. The storage capacitor plays a role of maintaining a constant voltage of the liquid crystal cell Clc by using a precharged voltage.

이러한 액정표시패널(33)은 후면광원(Back light)가 필요한 투과형 액정표시패널이나 별도의 광원없이 외부광으로 화상을 표시하는 반사형 액정표시패널로 구현될 수 있다. The liquid crystal display panel 33 may be implemented as a transmissive liquid crystal display panel requiring a back light or a reflective liquid crystal display panel displaying an image with external light without a separate light source.

데이터 구동부(33)는 타이밍 콘트롤러(31)로부터의 데이터 제어신호(DDC)에 응답하여 1/k 수평기간(Hsync)마다 1/k 라인분의 데이터(RGB)를 발생한다. 여기서, k는 3이라 가정하여 설명하기로 한다. 이 데이터 구동부(33)는 액정표시패널(32)의 데이터라인수가 m 개라 할 때 m/3 개의 출력단자를 통하여 데이터를 시분할 출력하게 된다. 예컨대, 데이터 구동부(33)는 첫 번째 1/3 수평기간 동안 적색 데이터(R)를 출력하고, 두 번째 1/3 수평기간 동안 녹색 데이터(G)를 출력한 다음, 세 번째 1/3 수평기간 동안 청색 데이터(B)를 출력한다. 이렇게 데이터 구동부(33)의 출력단자 수가 작아지게 되므로 데이터 구동회로가 실장된 테이프 캐리어 패키지(TCP)의 출력라인 수가 그 만큼 작아지게 되고 해상도 증가시에도 패널 라인 마진이 충분히 확보될 수 있다. The data driver 33 generates 1 / k lines of data RGB every 1 / k horizontal period Hsync in response to the data control signal DDC from the timing controller 31. Here, it will be assumed that k is 3. The data driver 33 time-divisionally outputs data through m / 3 output terminals when the number of data lines of the liquid crystal display panel 32 is m. For example, the data driver 33 outputs red data R during the first 1/3 horizontal period, outputs the green data G during the second 1/3 horizontal period, and then outputs the third 1/3 horizontal period. Outputs blue data (B). Since the number of output terminals of the data driver 33 is reduced in this way, the number of output lines of the tape carrier package TCP in which the data driver circuit is mounted is reduced by that much, and the panel line margin can be sufficiently secured even when the resolution is increased.                     

게이트 구동부(34)는 타이밍 콘트롤러(31)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 1/k 수평기간(Hsync)마다 발생하고 그 스캔펄스들을 게이트라인들(G1 내지 Gn)에 순차적으로 공급함으로써 데이터가 공급되는 수평 라인을 선택한다. The gate driver 34 generates scan pulses every 1 / k horizontal period Hsync in response to the gate control signal GDC from the timing controller 31, and sequentially scans the scan pulses to the gate lines G1 to Gn. Selects the horizontal line through which data is supplied.

타이밍 콘트롤러(31)는 도시하지 않은 인터페이스회로로부터의 디지털 비디오 데이터(RGB)를 재정렬하여 데이터 구동부(33)에 공급하고 수직/수평 동기신호(Hsync,Vsync)와 클럭신호를 이용하여 게이트 구동부(34)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(33)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 여기서, 게이트 제어신호(GDC)는 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC), 게이트출력신호(GOE) 등을 포함한다. 그리고 데이터 제어신호(DDC)는 소스스타트펄스(SSP), 소스쉬프트클럭(SSC), 소스출력신호(SOE), 극성제어신호(POL) 등을 포함한다. 이러한 게이트 제어신호(GDC)와 데이터 제어신호(DDC)는 그 주파수와 펄스폭 등이 1/k 수평기간(Hsync) 마다 데이터가 액정표시패널(32)에 공급될 수 있도록 적절히 조절되어야 한다. The timing controller 31 rearranges the digital video data RGB from an interface circuit (not shown) to supply the data driver 33 to the data driver 33, and uses the vertical / horizontal synchronization signals Hsync and Vsync and a clock signal to drive the gate driver 34. ) Generates a gate control signal GDC for controlling () and a data control signal (DDC) for controlling the data driver 33. The gate control signal GDC includes a gate start pulse GSP, a gate shift clock GSC, a gate output signal GOE, and the like. The data control signal DDC includes a source start pulse SSP, a source shift clock SSC, a source output signal SOE, a polarity control signal POL, and the like. The gate control signal GDC and the data control signal DDC should be appropriately adjusted so that the frequency and pulse width thereof can be supplied to the liquid crystal display panel 32 every 1 / k horizontal period Hsync.

도 4는 본 발명의 실시예에 따른 액정표시패널의 구동방법을 나타내는 파형도이다. 4 is a waveform diagram illustrating a method of driving a liquid crystal display panel according to an exemplary embodiment of the present invention.

도 4를 참조하면, 본 발명에 따른 액정표시패널의 구동방법은 1/3 수평기간(Hsync)마다 게이트펄스(또는 스캔펄스)를 발생하며 그 게이트펄스에 동기하여 데이터(RGB)를 m/3 개의 데이터라인들에 공급한다. Referring to FIG. 4, the driving method of the liquid crystal display panel according to the present invention generates a gate pulse (or scan pulse) every 1/3 horizontal period (Hsync) and m / 3 of data RGB in synchronization with the gate pulse. Supplies to four data lines.

첫 번째 1/3 수평동기기간(Hsync) 동안, 제1 게이트라인(G1)에 게이트펄스가 공급됨과 동시에 적색 데이터(R)가 3i+1(단, i는 0 이상의 양의 정수) 번째 데이터라인들(D1, D4, D7,...,Dm-2)에 동시에 공급된다. 두 번째 1/3 수평동기기간(Hsync) 동안, 제2 게이트라인(G2)에 게이트펄스가 공급됨과 동시에 녹색 데이터(G)가 3i+2 번째 데이터라인들(D2, D5, D8,...,Dm-1)에 동시에 공급된다. 그리고 세 번째 1/3 수평동기기간(Hsync) 동안, 제3 게이트라인(G3)에 게이트펄스가 공급됨과 동시에 청색 데이터(B)가 3i+3 번째 데이터라인들(D3, D6, D9,...,Dm)에 동시에 공급된다. 이렇게 1 수직동기기간(Vsync) 즉, 1 프레임기간 동안 전화면에 데이터(RGB)를 색신호별로 시분할하여 액정표시패널(32)에 공급하게 된다. During the first 1/3 horizontal synchronizing period (Hsync), the red data R is 3i + 1 (where i is a positive integer of 0 or more) while the gate pulse is supplied to the first gate line G1. To D1, D4, D7, ..., Dm-2. During the second 1/3 horizontal synchronization period (Hsync), while the gate pulse is supplied to the second gate line (G2), the green data (G) is applied to the 3i + 2th data lines (D2, D5, D8, ...). And Dm-1) at the same time. During the third third horizontal synchronization period (Hsync), the gate pulse is supplied to the third gate line (G3) and the blue data (B) is applied to the 3i + 3rd data lines (D3, D6, D9, ..). Is supplied at the same time. In this way, the data RGB is time-divided for each color signal on the full screen during one vertical synchronization period Vsync, that is, one frame period, and is supplied to the liquid crystal display panel 32.

결과적으로, 본 발명에 따른 액정표시패널의 구동방법 및 장치는 1/k 수평기간 동안 게이트펄스(스캔펄스)를 발생하고 그 게이트펄스에 동기하여 1 수평기간 동안 데이터(RGB)를 시분할하여 액정표시패널(32)에 공급하게 된다.
As a result, the method and apparatus for driving a liquid crystal display panel according to the present invention generate a gate pulse (scan pulse) for 1 / k horizontal period and time-division data RGB for one horizontal period in synchronization with the gate pulse to display the liquid crystal display. It is supplied to the panel 32.

상술한 바와 같이, 본 발명에 따른 액정표시패널의 구동방법 및 장치는 데이터 구동회로의 출력 채널 수를 감소시키고 액정표시패널 상의 라인 마진을 확보할 수 있다. 나아가, 본 발명에 따른 액정표시패널의 구동방법 및 장치는 구동회로가 실장되는 테이프 캐리어 패키지의 출력채널을 줄일 수 있으므로 테이프 캐리어 패키지와 액정표시패널의 입/출력 패드 간격을 증가시켜 패드들 사이의 단락을 최소화할 수 있다. As described above, the method and apparatus for driving the liquid crystal display panel according to the present invention can reduce the number of output channels of the data driving circuit and ensure line margin on the liquid crystal display panel. Furthermore, the method and apparatus for driving a liquid crystal display panel according to the present invention can reduce the output channel of the tape carrier package in which the driving circuit is mounted, thereby increasing the input / output pad spacing between the tape carrier package and the liquid crystal display panel. Short circuits can be minimized.                     

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (7)

m(m은 양의 정수) 개의 데이터라인들과 n(n은 양의 정수) 개의 게이트라인들이 교차되며 m×n 개의 액정셀들을 구동하기 위한 TFT들이 형성된 액정표시패널의 구동방법에 있어서,In a driving method of a liquid crystal display panel in which m (m is a positive integer) data lines and n (n is a positive integer) gate lines are crossed and TFTs for driving m x n liquid crystal cells are formed. 첫 번째 1/3 수평기간 동안 제1 게이트라인에 제1 스캔펄스를 공급하고 상기 제1 스캔펄스에 동기되는 적색 데이터를 3i(i는 양의 정수)+1 번째 데이터라인들에 공급하는 단계; Supplying a first scan pulse to a first gate line during a first 1/3 horizontal period and supplying red data synchronized with the first scan pulse to 3i (i is a positive integer) + first data lines; 두 번째 1/3 수평기간 동안 제2 게이트라인에 제2 스캔펄스를 공급하고 상기 제2 스캔펄스에 동기되는 녹색 데이터를 3i+2 번째 데이터라인들에 공급하는 단계; 및 Supplying a second scan pulse to a second gate line and supplying green data synchronized with the second scan pulse to 3i + 2 th data lines for a second 1/3 horizontal period; And 세 번째 1/3 수평기간 동안 제3 게이트라인에 제3 스캔펄스를 공급하고 상기 제3 스캔펄스에 동기되는 청색 데이터를 3i+3 번째 데이터라인들에 공급하는 단계를 포함하고, Supplying a third scan pulse to a third gate line during a third third horizontal period and supplying blue data synchronized with the third scan pulse to 3i + 3 th data lines, 상기 데이터들은 상기 데이터라인들의 개수보다 작은 출력단자들을 가지는 데이터 구동회로 내에서 시분할되는 것을 특징으로 하는 액정표시패널의 구동방법. And the data are time-divided in a data driving circuit having output terminals smaller than the number of data lines. 삭제delete 삭제delete m(m은 양의 정수) 개의 데이터라인들과 n(n은 양의 정수) 개의 게이트라인들이 교차되며 m×n 개의 액정셀들을 구동하기 위한 TFT들이 형성된 액정표시패널의 구동장치에 있어서, In the driving apparatus of a liquid crystal display panel in which m (m is a positive integer) data lines and n (n is a positive integer) gate lines are crossed and TFTs for driving m x n liquid crystal cells are formed. 각각 1/3 수평기간 동안 발생되는 스캔펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; A gate driving circuit which sequentially supplies scan pulses generated during each of the 1/3 horizontal periods to the gate lines; 첫 번째 1/3 수평기간 동안 제1 게이트라인에 인가되는 제1 스캔펄스에 동기되는 적색 데이터를 3i(i는 양의 정수)+1 번째 데이터라인들에 공급한 후에, 두 번째 1/3 수평기간 동안 제2 게이트라인에 인가되는 제2 스캔펄스에 동기되는 녹색 데이터를 3i+2 번째 데이터라인들에 공급한 다음, 세 번째 1/3 수평기간 동안 제3 게이트라인에 인가되는 제3 스캔펄스에 동기되는 청색 데이터를 3i+3 번째 데이터라인들에 공급하는 데이터 구동회로를 구비하고, After supplying red data synchronized with the first scan pulse applied to the first gate line during the first 1/3 horizontal period to 3i (i is a positive integer) + first data lines, the second 1/3 horizontal A third scan pulse applied to the third gate line during the third third horizontal period after supplying green data synchronized with the second scan pulse applied to the second gate line during the period to the 3i + 2 th data lines A data driving circuit for supplying blue data synchronized with the 3i + 3 th data lines; 상기 데이터 구동회로는 상기 데이터라인들의 개수보다 작은 출력단자들을 가지며 상기 데이터들을 시분할하는 것을 특징으로 하는 액정표시패널의 구동장치. And the data driving circuit has output terminals smaller than the number of data lines and time-divisions the data. 삭제delete 삭제delete 삭제delete
KR1020030012828A 2003-02-28 2003-02-28 Method and apparatus for driving liquid crystal display panel KR100927021B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030012828A KR100927021B1 (en) 2003-02-28 2003-02-28 Method and apparatus for driving liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030012828A KR100927021B1 (en) 2003-02-28 2003-02-28 Method and apparatus for driving liquid crystal display panel

Publications (2)

Publication Number Publication Date
KR20040077314A KR20040077314A (en) 2004-09-04
KR100927021B1 true KR100927021B1 (en) 2009-11-16

Family

ID=37363233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030012828A KR100927021B1 (en) 2003-02-28 2003-02-28 Method and apparatus for driving liquid crystal display panel

Country Status (1)

Country Link
KR (1) KR100927021B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010014131A (en) * 1998-03-25 2001-02-26 이데이 노부유끼 Liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010014131A (en) * 1998-03-25 2001-02-26 이데이 노부유끼 Liquid crystal display

Also Published As

Publication number Publication date
KR20040077314A (en) 2004-09-04

Similar Documents

Publication Publication Date Title
KR101310379B1 (en) Liquid Crystal Display and Driving Method thereof
CN101266742B (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
KR102325816B1 (en) Display Device Being Capable Of Driving In Low-Speed And Driving Method Of The Same
KR101279123B1 (en) Liquid Crystal Display
KR100585105B1 (en) Timing controller for reducing memory update operation current, LCD driver having the same and method for outputting display data
KR101992855B1 (en) Liquid crystal display and driving method thereof
KR101585687B1 (en) Liquid crystal display
KR20140147300A (en) Display device and driving method thereof
KR20160081424A (en) Display Device and Driving Method for the Same
KR20130071206A (en) Liquid crystal display and driving method thereof
KR101653006B1 (en) Liquid crystal display and method of reducing power consumption thereof
US20040196242A1 (en) Active matrix-type display device and method of driving the same
US20070176878A1 (en) Liquid crystal display device and driving method thereof
CN100377195C (en) Method of driving liquid crystal display
KR20010036308A (en) Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof
KR102259344B1 (en) Display Panel for Display Device
KR100927021B1 (en) Method and apparatus for driving liquid crystal display panel
KR101872481B1 (en) Liquid crystal display device and method of driving the same
KR100864975B1 (en) Apparatus and method of driving liquid crystal display device
EP4394750A1 (en) Display apparatus and driving method thereof
KR101585691B1 (en) Liquid crystal display
KR100604272B1 (en) Liquid crystal display apparatus and method for driving the same
KR100947779B1 (en) Liquid Crystal Display Device
KR100815896B1 (en) METHOD AND APPARATuS FOR DRIVING LIQuID CRYSTAL DISPLAY
KR100994229B1 (en) Liquid crystal display apparatus and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee