KR19980013699A - 바이폴라 트랜지스터 제조방법(Method of Fabricating Bipolar Transistor) - Google Patents

Abstract

바이폴라 트랜지스터의 베이스-컬렉터간 접합용량을 감소시켜 소자의 동작 속도를 향상시킬 수 있는 바이폴라 트랜지스터 제조방법이 개시되어 있다.

본 발명은, 반도체 기판에 복수의 전도층과 절연층을 형성하여 이미터층, 베이스층 및 컬렉터층을 형성하는 바이폴라 트랜지스터 제조방법에 있어서, 상기 베이스층은 베이스전극과의 콘택이 이루어지는 고농도 베이스층이 형성될 영역에 소정의 깊이로 트렌치를 형성하는 단계, 상기 트렌치가 형성된 반도체 기판에 소정의 두께로 실리콘산화막을 형성하는 단계, 상기 결과물의 전면에 고농도 폴리실리콘막을 침적하여 상기 트렌치 내부를 채운 다음 상기 반도체 기판의 표면이 노출될 때까지 상기 폴리실리콘막과 상기 실리콘산화막을 이방성 식각하는 단계, 상기 트렌치 영역으로 둘러싸인 저농도 베이스 영역에 불순물을 포함시켜 저농도 베이스층을 형성하는 단계, 상기 저농도 베이스층의 소정의 영역에 폴리실리콘 이미터층을 형성하는 단계, 상기 이미터층의 측벽에 절연막 스페이서를 형성하는 단계 및 상기 고농도 베이스층과 상기 저농도 베이스층을 연결하는, 상기 이미터층과 절연된 고농도 폴리실리콘막을 형성하는 단계를 구비하여 형성됨을 특징으로 한다.

따라서, 본 발명은 바이폴라 트랜지스터의 동작 속도를 향상시키는 효과가 있다.

Description

바이폴라 트랜지스터 제조방법

본 발명은 바이폴라 트랜지스터 제조방법에 관한 것으로서, 특히 베이스-컬렉터 간의 접합 면적이 감소하도록 베이스를 형성하는 바이폴라 트랜지스터 제조방법에 관한 것이다.

바이폴라 트랜지스터의 동작 속도는 이미터층, 베이스층 및 컬렉터층에 형성되는 전극의 콘택 저항, 이미터-베이스 간의 접합용량, 베이스-컬렉터 간의 접합용량, 베이스층의 불순물 농도, 컬렉터층의 불순물 농도 등 여러 가지 요소에 의해 결정되는데, 베이스 전극의 콘택 저항을 감소시키기 위해 콘택이 이루어지는 베이스 영역을 고농도 불순물 영역으로 하는 경우 전체적인 베이스 영역의 불순물 농도 증가 뿐만 아니라 베이스 접합면적도 따라서 증가하게 되어 베이스간 접합용량이 증가하여 소자의 동작 속도를 저하시키게 된다.

종래의 베이스층 형성방법은 베이스 전극의 콘택이 이루어질 P+ 베이스 영역에 불순물 이온을 주입하고 확산시켜 P+ 베이스층을 형성하게 되는데, 이렇게 형성되는 P+ 베이스층은 접합 깊이가 증가하여 베이스 접합 면적을 증가시키게 되고 이에 따라 베이스간 접합용량을 증가시켜 소자의 동작 속도를 저하시키는 문제점이 있었다.

본 발명의 목적은 베이스-컬렉터 간의 접합용량을 감소시키기 위하여 베이스전극과의 콘택이 이루어지는 고농도 베이스층의 접합 면적을 감소시킬 수 있는 바이폴라 트랜지스터 제조방법을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 바이폴라 트랜지스터 제조방법은, 반도체 기판에 복수의 전도층과 절연층을 형성하여 이미터층, 베이스층 및 컬렉터층을 형성하는 바이폴라 트랜지스터 제조방법에 있어서, 상기 베이스층은 베이스전극과의 콘택이 이루어지는 고농도 베이스층이 형성될 영역에 소정의 깊이로 트렌치를 형성하는 단계, 상기 트렌치가 형성된 반도체 기판에 소정의 두께로 실리콘산화막을 형성하는 단계, 상기 결과물의 전면에 고농도 폴리실리콘막을 침적하여 상기 트렌치 내부를 채운 다음 상기 반도체 기판의 표면이 노출될 때까지 상기 폴리실리콘막과 상기 실리콘산화막을 이방성 식각하는 단계, 상기 트렌치 영역으로 둘러싸인 저농도 베이스 영역에 불순물을 포함시켜 저농도 베이스층을 형성하는 단계, 상기 저농도 베이스층의 소정의 영역에 폴리실리콘 이미터층을 형성하는 단계, 상기 이미터층의 측벽에 절연막 스페이서를 형성하는 단계 및 상기 고농도 베이스층과 상기 저농도 베이스층을 연결하는, 상기 이미터층과 절연된 고농도 폴리실리콘막을 형성하는 단계를 구비하여 형성됨을 특징으로 한다.

도 1 은 본 발명에 따라 제조된 바이폴라 트랜지스터의 단면도.

도 2 내지 도 5 는 본 발명을 설명하기 위한 단면도.

도면의 주요 부분에 대한 부호 설명

10,30 : 반도체 기판12,32 : N+ 매몰층

14,34 : N- 에피층16,36 : 필드산화막

18,38 : N+ 컬렉터층20 : N+ 이미터층

22 : P+ 베이스층24 : P- 베이스층

26 : 층간절연막 28 : 금속전극

40 : 트렌치42 : 실리콘산화막

44 : P+ 베이스폴리층46 : P- 베이스층

48 : N+ 이미터폴리층50 : N+ 이미터확산층

52 : 산화막스페이서54 : 폴리실리콘스페이서

56 : P+ 베이스확산층

이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 더욱 상세히 설명한다.

도 2 를 참조하면, 먼저 P형의 반도체 기판(30)에 N+ 매몰층(32)을 형성하고 그 위에 N- 에피층(34)을 형성한 후 통상의 로커스(LOCOS) 공정으로 필드산화막(36)을 성장시켜 액티브 영역을 한정한 후 컬렉터 전극 콘택이 형성될 영역에 N+ 컬렉터층(38)을 형성한 다음 사진 및 식각 공정을 실시하여 베이스 전극과의 콘택이 형성될 P+ 베이스 영역에 소정의 깊이로 트렌치(40)를 형성한다.

상기 트렌치가 형성된 반도체 기판에 열산화 공정으로 약 500-1500Å 정도의 두께의 실리콘산화막(42)을 성장시킨 후 P+ 폴리실리콘막을 침적하여 상기 트렌치(40)의 내부를 채우고 트렌치 영역 밖의 반도체 기판이 노출될 때까지 상기 폴리실리콘막과 상기 실리콘산화막을 이방성 식각하여 도 3 과 같이 P+ 베이스폴리층을 형성한다.

도 4 를 참조하면, 상기 N+ 컬렉터층(38) 영역을 마스킹하고 P형의 불순물을 이온주입하여 P- 베이스층(46)을 형성한 다음, 반도체 기판의 전면에 소정의 두께로 폴리실리콘막을 침적하고 상기 폴리실리콘막에만 이온주입이 되도록 이온주입 에너지를 조절하여 N형을 불순물을 이온주입한 후 이미터 사진 및 식각 공정으로 N+ 이미터폴리층(48)을 형성한 다음, 전면에 저온 실리콘산화막을 침적하고 열처리한 후 이방성 식각하여 상기 이미터폴리층(48)의 측벽에 산화막 스페이서(52)를 형성한다. 이때 상기 이미터폴리층(48)의 내부에 함유되어 있던 불순물의 일부가 상기 P- 베이스층(46)으로 확산되어 이미터확산층(50)이 형성된다.

도 5 를 참조하면, 상기의 구조가 형성된 반도체 기판의 전면에 폴리실리콘막을 침적하고 상기 폴리실리콘막에만 이온주입이 되도록 이온주입 에너지를 조절하여 p형을 불순물을 이온주입한 후 상기 폴리실리콘막을 상기 이미터폴리층(48)이 노출될 때까지 이방성 식각하여 상기 산화막 스페이서(52)의 측벽에 상기 이미터폴리층(48)과 절연되고 상기 P+ 베이스폴리층(44)과 상기 P- 베이스층(46)을 연결하는 폴리실리콘 스페이서(54)를 형성한 다음, 열처리 공정으로 상기 P- 베이스층(46) 영역에 상기 폴리실리콘 스페이서(54)에 포함된 불순물을 확산시켜 P+ 베이스확산층(56)을 형성한다.

이후 통상의 배선공정으로 금속전극을 형성하여 도 1 과 같은 바이폴라 트랜지스터를 완성한다.

상기한 바와 같이 형성되는 바이폴라 트랜지스터는 N- 에피층(34)과 접합되는 P+ 베이스확산층(56)의 접합 면적이 크게 감소하여 베이스-컬렉터 간의 접합용량을 감소시키게 된다.

따라서, 본 발명은 바이폴라 트랜지스터의 동작 속도를 향상시키는 효과가 있다.

Claims (1)

1. 반도체 기판에 복수의 전도층과 절연층을 형성하여 이미터층, 베이스층 및 컬렉터층을 형성하는 바이폴라 트랜지스터 제조방법에 있어서, 상기 베이스층은 베이스전극과의 콘택이 이루어지는 고농도 베이스층이 형성될 영역에 소정의 깊이로 트렌치를 형성하는 단계, 상기 트렌치가 형성된 반도체 기판에 소정의 두께로 실리콘산화막을 형성하는 단계, 상기 결과물의 전면에 고농도 폴리실리콘막을 침적하여 상기 트렌치 내부를 채운 다음 상기 반도체 기판의 표면이 노출될 때까지 상기 폴리실리콘막과 상기 실리콘산화막을 이방성 식각하는 단계, 상기 트렌치 영역으로 둘러싸인 저농도 베이스 영역에 불순물을 포함시켜 저농도 베이스층을 형성하는 단계, 상기 저농도 베이스층의 소정의 영역에 폴리실리콘 이미터층을 형성하는 단계, 상기 이미터층의 측벽에 절연막 스페이서를 형성하는 단계 및 상기 고농도 베이스층과 상기 저농도 베이스층을 연결하는, 상기 이미터층과 절연된 고농도 폴리실리콘막을 형성하는 단계를 구비하여 형성됨을 특징으로 하는 바이폴라 트랜지스터 제조방법.