KR102665387B1 - 디바이스 아키텍처 - Google Patents

디바이스 아키텍처 Download PDF

Info

Publication number
KR102665387B1
KR102665387B1 KR1020187013103A KR20187013103A KR102665387B1 KR 102665387 B1 KR102665387 B1 KR 102665387B1 KR 1020187013103 A KR1020187013103 A KR 1020187013103A KR 20187013103 A KR20187013103 A KR 20187013103A KR 102665387 B1 KR102665387 B1 KR 102665387B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
electrode material
metal
optoelectronic device
Prior art date
Application number
KR1020187013103A
Other languages
English (en)
Other versions
KR20180067597A (ko
Inventor
헨리 제임스 스네이스
토마스 레이첸스
잭 알렉산더-웨버
막시밀리안 토비아스 호렌트너
Original Assignee
옥스포드 유니버시티 이노베이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옥스포드 유니버시티 이노베이션 리미티드 filed Critical 옥스포드 유니버시티 이노베이션 리미티드
Publication of KR20180067597A publication Critical patent/KR20180067597A/ko
Application granted granted Critical
Publication of KR102665387B1 publication Critical patent/KR102665387B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/20—Light-sensitive devices
    • H01G9/2059—Light-sensitive devices comprising an organic dye as the active light absorbing material, e.g. adsorbed on an electrode or dissolved in solution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H10K30/151—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2 the wide bandgap semiconductor comprising titanium oxide, e.g. TiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/10—Organic photovoltaic [PV] modules; Arrays of single organic PV cells
    • H10K39/12—Electrical configurations of PV cells, e.g. series connections or parallel connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/50—Organic perovskites; Hybrid organic-inorganic perovskites [HOIP], e.g. CH3NH3PbI3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0363—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0363—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H01L2224/03632—Ablation by means of a laser or focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/624—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing six or more rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H10K85/633—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine comprising polycyclic condensed aromatic hydrocarbons as substituents on the nitrogen atom
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0716—Passivating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/542—Dye sensitized solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photovoltaic Devices (AREA)
  • Control Of Throttle Valves Provided In The Intake System Or In The Exhaust System (AREA)
  • Valve Device For Special Equipments (AREA)
  • Transplanting Machines (AREA)

Abstract

본 발명은(a) 적어도 하나의 제1 전극으로서, 제1 전극 물질을 포함하는 적어도 하나의 제1 전극, 및 적어도 하나의 제2 전극으로서, 제2 전극을 포함하는 적어도 하나의 제2 전극을 포함하는 기판; 및(b) 상기 기판 상에 배치되는 광활성 물질로서, 상기 적어도 하나의 제1 전극 및 상기 적어도 하나의 제2 전극과 접촉하는 광활성 물질를 포함하는 광전자 디바이스에 관한 것이고, 상기 기판은: 상기 제1 전극 물질의 층; 상기 제1 전극 물질의 층 상에 배치된 절연 물질의 층으로서, 상기 제1 전극 물질의 층을 부분적으로 덮는 절연 물질의 층; 및 상기 절연 물질의 층상에 배치되고, 상기 제2 전극 물질;을 포함하며, 상기 광활성 물질은 결정질 화합물을 포함하고, 상기 결정질 화합물은 금속 또는 준금속 양이온으로부터 선택된 하나 이상의 제1 양이온; Cs+, Rb+, K+, NH4+ 및 유기 양이온 중에서 선택된 하나 이상의 제2 양이온; 및 하나 이상의 할라이드 또는 칼 코겐화물 음이온을 포함한다. 제1 및 제2 전극을 포함하는 기판 및 방법이 또한 기재되어 있다.

Description

디바이스 아키텍처
본 발명은 광전자 디바이스에 관한 것이다. 또한, 제1 및 제2 전극을 포함하는 기판이 기재되어 있다. 본 발명에 따른 방법도 기재되어있다.
본 발명으로 이끈 연구는 ERC-Stg 2011 HYPER 부여 하의 유럽 연구 위원회(European Research Council)로부터 자금을 지원받았다.
유기-무기 페로브스카이트 태양 전지는 광전지 에너지 솔루션에 대한 연구의 최선두로 부상하였다. 전극 이외의 태양 전지 물질은 용액 처리 및 저비용이 가능하므로 대-면적 애플리케이션에 맞게 쉽게 확장 가능해진다.
표준 디바이스 구성에서, 페로브스카이트(가장 일반적으로는 CH3NH3PbI3) 반도체의 슬래브는 2개의 캐리어 선택 접촉 사이에 "샌드위치(sandwich)"된다. 이는 도 1에 개략적으로 묘사되어 있는데, 여기서 이산화 티타늄(TiO2)이 정공 차단 전자 추출 층으로서 사용되고 작은 유기 분자 Spiro-OMeTAD가 전자 차단 정공 추출 층으로서 사용된다. 그리고 나서, 이러한 층들은 각각 하부 및 상부에 투명 도전성 산화물(불소 도핑된 산화 주석(fluorine doped tin oxide; FTO)과 같은 TCO) 및 깊은 일-함수(work function) 금속(예컨대, 은 또는 금)에 의해 접촉된다. 이러한 구성에서, 광은 TCO 및 정공 차단 층을 통과하여 페로브스카이트 활성 층에 도달한다. 그러나 이들 층을 통한 광의 반사, 산란, 흡수로 인한 무시할 수 없는 손실은 태양 스펙트럼의 가시 영역에서 모든 광의 15%에 가깝게 된다(Ball, JM; Lee, M. M; Hey, A.; Snaith, H.J. Energy Environ. Sci., 2013, 6, 1739). 이는 태양 전지의 성능이 단지 광 수확의 실질적인 한정에 의해 이론적인 최대치의 90% 미만으로 한정됨을 의미한다. 더욱이, 이러한 스택-형 수법은 태양 전지 처리가 단단한 상부 접촉에서 상대적으로 다량의 금 또는은을 사용하여 다수의 증착 단계로 여러 에너지 집약적인 단계를 포함함을 의미한다.
그러나 문제의 물질의 확산 길이가 비교적 길면, 이들 사이의 큰 공간과의 길고 얇은 접촉을 만들어 이러한 문제를 완화하는 것이 가능하다. 여기서, 이러한 접촉을 통한 광 투과는 단지 비-접촉 반도체의 유효 면적에 비례한다. 금속의 도전율이 높기 때문에 1㎛ 정도의 매우 좁은 금속 접촉을 만들 수 있게 된다. 확산 길이가 수십 ㎛이면 수십 ㎛의 간격을 사용할 수 있고, 그럼으로써 전극이 차지하는 유효 면적은 무시할 수 있게 되며 분명한 점으로는 15% 미만이 표준 TCO 하부 접촉 배열에서 손실된다. 이는 상업적으로 이용 가능한 실리콘 태양 전지에서 일반적으로 사용되는 디자인이다: 많은 얇은 은 또는 알루미늄 전극이 높은 투명도를 갖는 도전성 상부 전극을 만들기 위해 mm 간격으로 태양 전지의 p-형 층의 상부에 증착된다(Korte, L.; Conrad, E.; Angermann, H.; Stangl, R.; Schmidt, M. Sol. Energy Mater. Sol. Cells 2009, 93, 905). 페로브스카이트의 전자 및 정공 확산 길이는 1 ㎛ 이상일 수 있다(Stranks, et al., Science(80)) 2013, 342, 341)
다른 한편으로는, 동일한 하부 기판 상에 선택 접촉 양자 모두를 배치하는 것이 가능하였다면, 반도체의 상부 표면은 입사하는 조사로부터 완전히 차폐되지 않을 것이다. 실제로, 상부 표면은 심지어 적절한 굴절률을 갖는 반사 방지 코팅으로 코팅될 수 있다. 더욱이 여기서 전자 및 정공 선택 접촉 양자 모두를 포함하는 후방 기판은 여전히 투명성에 가깝기 때문에 이러한 아키텍처는 태양 전지 패널이 윈도우처럼 이중으로 되어 있는 집적된 태양 전지를 구축하는 데 이상적이다. 이것이 수행될 수 있는 한가지 방법은, 예를 들어 US 4,478,879 및 Fu, D., Li Zhang, X., Barber, R.L. & Bach, U. Dye-sensitized back-contact solar cells, Adv. Mater. 22, 4270-4274 (2010)]에 기재된 바와 같이 하부 기판 상에 서로 맞물린 정공- 및 전자-선택 접촉을 사용하는 것이다. 이러한 서로 맞물린 후방 접촉 구조는 또한 WO 2015/084961에서 페로브스카이트와 관련하여 이론적으로 기재되었지만, 그러한 디바이스가 어떻게 구성될 수 있었는 지에 대한 암시가 없다.
더군다나, 서로 맞물린 후방 전극 구조는 2개의 선택 접촉이 하부 기판 상에 단락 경로를 형성하게 될 때 터치 가능하지 않으므로 사용하기 어렵다는 것이 판명되었다. 이는 금속 할라이드 페로브스카이트 태양 전지와 같은 용액-처리 광전지에 이러한 타입의 전극 구조가 쉽게 적용되지 못하게 한다. 더군다나, 금속 할라이드 페로브스카이트 태양 전지는 실리콘과 비교하여 상대적으로 짧은 전자-정공 쌍 확산 길이를 가지며, 이는 서로 맞물린 후방 전극에 덜 적합함을 의미한다.
그러므로 페로브스카이트 태양 전지에 사용하기에 적합한 신규한 후방 전극 구조를 개발하는 것이 바람직하다. 또한, 이러한 구조를 제조하기 위한 새로운 방법을 개발하는 것이 바람직하다.
본 발명자들은 놀랍게도 금속 할라이드 페로브스카이트 광활성 물질을 포함하는 광전자 디바이스에서 후방 전극 구조가 사용될 수 있게 하는 새로운 광전자 디바이스 구조를 개발하였다. 본 발명자들은 또한 10㎛ 이하의 페로브스카이트 태양 전지에서 측정된 확산 길이가 이러한 타입의 구조가 이러한 새로운 종류의 태양 전지에 대해 실행 가능해야 함을 시사한다는 것을 알게 되었다. 본 발명은 또한 놀랍게도 간단하고 확장 가능한 1-단계 리소그래피 패터닝 단계를 통해 완전히 후방-접촉된 페로브스카이트 태양 전지의 제조를 가능하게 한다. 이러한 아키텍처는 광의 수확을 개선하여 궁극적으로는 완전히 최적화된 효율을 궁극적으로 한정하는 것을 허용하면서, 집적된 광전지를 구축함에 있어서 간단한 처리 및 사용에 직접적인 이점을 제공한다. 본 발명의 핵심적인 장점은 금속 할라이드 페로브스카이트의 층 아래의 후방 접촉 기판의 모든 영역에서 기판 상에 존재하는 p-형 또는 n-형 수집 물질 중 하나가 존재한다는 것이다. 이는 p-형 또는 n-형 전하 수집 층 위의 영역에서 금속 할라이드 페로브스카이트 측 방향으로 이동할 필요가 있는 한 타입의 전하 캐리어(전자 또는 정공)만을 우세하게 남기는 유익한 영향을 미친다.
본 발명은 광전자 디바이스를 제공하며,
광전자 디바이스는,
(a) 적어도 하나의 제1 전극으로서, 제1 전극 물질을 포함하는 적어도 하나의 제1 전극, 및 적어도 하나의 제2 전극으로서, 제2 전극 물질을 포함하는 적어도 하나의 제2 전극을 포함하는 기판; 및
(b) 기판 상에 배치된 광활성 물질로서, 적어도 하나의 제1 전극 및 적어도 하나의 제2 전극과 접촉하는 광활성 물질;
을 포함하며,
상기 기판은,
- 제1 전극 물질의 층; 및
- 제1 전극 물질의 층 상에 배치된 절연 물질의 층으로서, 제1 전극 물질의 층을 부분적으로 덮는 절연 물질의 층; 및
- 절연 물질의 층 상에 배치된 상기 제2 전극 물질;
을 포함하고,
상기 광활성 물질은 결정질 화합물을 포함하며, 상기 결정질 화합물은,
- 금속 또는 준금속 양이온으로부터 선택된 하나 이상의 제1 양이온;
- Cs+, Rb+, K+, NH4+ 및 유기 양이온 중에서 선택된 하나 이상의 제2 양이온; 및
- 하나 이상의 할라이드 또는 칼코겐화물 음이온;
을 포함한다.
또한, 본 발명은 적어도 하나의 제1 전극으로서, 제1 전극 물질을 포함하는 적어도 하나의 제1 전극, 및 적어도 하나의 제2 전극으로서, 제2 전극 물질을 포함하는 적어도 하나의 제2 전극을 포함하는 기판을 제공하며;
상기 기판은,
- 제1 전극 물질의 층; 및
- 제1 전극 물질의 층 상에 배치된 절연 물질의 층으로서, 상기 제1 전극 물질의 층을 부분적으로 덮는 절연 물질의 층; 및
- 절연 물질의 층 상에 배치된 제2 전극 물질;
을 포함하고,
제1 전극 물질은 티타늄, 주석, 아연, 니오븀, 탄탈, 인듐, 갈륨, 네오디뮴, 팔라듐 또는 카드뮴의 산화물 및/또는 투명 도전성 산화물을 포함하며, 제2 전극 물질은 금속을 포함한다.
또한, 본 발명은 제1 전극 및 제2 전극을 포함하는 기판을 제조하는 방법으로서,
상기 방법은,
(i) 베이스 물질의 층 상에 배치된 제1 전극 물질의 층을 제공하는 단계;
(ii) 제1 전극 물질의 층 상에 레지스트 층을 배치하는 단계;
(iii) 제1 전극 물질의 층 상에 제2 전극 패턴을 정의하기 위한 리소그래피 단계를 수행하는 단계;
(iv) 레지스트 층 상에 절연 물질의 층을 배치하는 단계;
(v) 절연 물질의 층 상에 제2 전극 물질의 층을 배치하는 단계; 및
(ⅵ) 레지스트 및 레지스트 상에 배치된 물질를 제거하는 단계;
를 포함한다.
또한, 본 발명에 따른 제1 전극 및 제2 전극을 포함하는 기판을 제조하는 방법에 의해 획득 가능한 기판이 제공된다.
본 발명의 방법에 의해 기판을 제조하는 단계를 포함하는, 제1 전극 및 제2 전극을 포함하는 기판을 포함하는 광전자 디바이스를 제조하는 방법이 또한 제공된다.
더욱이, 본 발명은 본 발명에 따른 광전자 디바이스를 제조하는 방법에 의해 획득 가능한 광전자 디바이스를 제공한다.
더욱이, 본 발명은 본 발명에 따른 2개 이상의 기판을 포함하는 모듈을 제공한다.
도 1은 표준 페로브스카이트(perovskite) 태양 전지 아키텍처의 개략도이다.
도 2는 기판 전극을 제조하기 위한 본 발명의 방법의 개략도이다.
도 3은 하나의 큰 전극을 형성하도록 모두 연결된 다수의 개별적인 얇은 전극의 거시적인 전극의 현미경 이미지를 보여주는 도면 - 두꺼운 십자형(cross-like) 특징은 얇은 전극을 따른 작은 파손의 경우 손실을 회피하기 위해 HCE 전극의 두꺼운 스트립임 - 이다.
도 4는 최종 일반화된 디바이스 구조의 개략도이다.
도 5는 예비 연구에서 준비된 디바이스들 중 하나의 단면을 주사 전자 현미경 이미지로 보여준 도면이다.
도 6은(1, 5, 10, 15㎛의) 상이한 정공 도전성 전극 스페이싱을 갖는 상기 디바이스들의 전류 밀도- 전압(JV) 특성을 보여주는 도면이다.
도 7은 약 1 mA cm-2의 단락 회로에서 가장 높은 광전류를 갖는 1 ㎛ 정공 도전성 전극 스페이싱을 갖는 디바이스의 JV 특성을 보여주는 도면이다.
도 8은 본 발명에 유용한 전극 기판의 개략적인 사시도 - A는 상기 제2 전극 물질 층, B는 절연 물질의 층, C는 상기 제1 전극 물질의 층, D는 베이스 물질의 층임 - 이다.
도 9는 백색 영역이 제1 전극 물질의 노출된 영역이고 흑색 영역이 제2 전극 물질의 층에 대응하는 가능한 전극 패턴 및 커버리지의 개략적인 평면도이다.
도 10은 광전자 디바이스의 실시 예의 개략적인 측면도이다.
도 11은 2개의 인접한 셀 사이의 상호연결을 포함하는 본 발명에 따른 모듈의 개략적인 측면도 - A는 베이스 물질이고, B 및 C는 함께 제1 전극 물질(n-형 반도체로서의 C)를 형성하며, D는 절연 물질이고, E는 제2 전극 물질이고, F는 결정 화합물임 - 이다.
도 12는 본 발명에 따른 모듈의 개략적인 평면도이다.
도 13은 현상 후 패터닝된 포토레지스트의 경사진 SEM 이미지를 보여주며, 피치 거리 및 핑거 폭이 1 ㎛인 리프트-오프(lift-off)에 유익한 언더컷 프로파일을 보여주는 도면이다.
도 14는 리프트-오프 후 피치 및 핑거 폭이 1 ㎛ 인 패터닝된 전극을 보여주는 광학 현미경 이미지를 보여주는 도면이다.
도 15는 PMMA의 얇은 층으로 피복된 페로브스카이트에 의해 둘러싸인 절연 Al2O3 상부의 Ni + NiO 전극을 보여주는 단면 SEM 이미지를 보여주는 도면이다.
도 16은 니켈 전극이 어닐링(an) 되거나 O2 플라즈마 에칭되어 NiO 쉘(shell)을 생성하는 디바이스들의 광(LC) 및 암흑(DC)에서의 전류 밀도-전압(JV) 특성을 보여주는 도면이다.
도 17은 리프트 오프 전에 정공 도전성 층이 금 전극 상으로 증발되는 후방 접촉 디바이스의 개략도 - 금 전극의 노출된 측면을 생성하는 분로(shunt)는 1-도디칸니디올(dodecanethiol)의 절연 층을 자체-조립 절연 층에 의해 처리되어 금에 대한 전자 주입을 방지함 - 이다.
도 18은 정공 도전성 전극으로서 금을 사용하고, 정공 전송 층으로서 NiO를 침착(deposition)시키고, 분로 차단 층으로서 1- 도디칸니디올을 사용하는 디바이스의 광(LC) 하에서 그리고 암흑(DC)에서 전류 밀도-전압(JV)을 보여주는 도면이다.
도 19는 이온성 액체(이온)로 처리되거나 비-처리되거나 페로브스카이트가 트리옥틸포스핀 산화물(TOPO)로 피복된 디바이스의 광 하에서 전류 밀도-전압(JV) 특성을 보여주는 도면 - 개방 회로 전압은 TOPO 처리시 개선되는 것으로 나타난다.
도 20은 이온성 액체 및 TOPO 처리된 디바이스의 안정화된 전력 변환 효율(50초 동안 최대 전력점의 전압에서 유지됨)을 보여주는 도면이다.
도 21은 역전된 디바이스의 광 하에서의 역방향 및 순방향 전류 밀도-전압(JV) 특성을 보여주는 도면이다.
도 22는 핑거 폭이 1㎛이고 피치 거리가 5㎛인 리프트-오프 후의 패터닝된 전극의 광학 현미경 이미지를 보여주는 도면이다.
도 23은 핑거 폭이 1㎛이고 피치 간격이 10㎛인 리프트-오프 후의 패터닝된 전극의 광학 현미경 이미지를 보여주는 도면이다.
도 24는 핑거 폭이 1㎛이고 피치 거리가 20㎛인 리프트-오프 후 패턴닝된 전극의 광학 현미경 이미지를 보여주는 도면이다.
도 25는 핑거 피치 거리가 1㎛, 5㎛, 10㎛ 및 20㎛인 디바이스의 광 하에서 측정된 단락 회로 전류를 보여주는 도면 - 사용된 전자 전달 층은 스핀-코팅된 TiO2임 - 이다.
도 26은 스핀-코팅된 TiO2, 스핀 코팅된 SnO2 및 핑거 피치 거리가 1㎛(단지 스핀-코팅 TiO2 만), 5㎛, 10㎛ 및 5㎛(5㎛에서 JSC로 정규화됨)인 스프레이 코팅된 TiO2에서 전자 전달 층이 있는 디바이스의 광 하에서 측정된 단락 회로 전류를 보여주는 도면 - 사용된 전자 전달 층은 스핀-코팅된 TiO2임 - 이다.
도 27은 하부에 전자 전달 층 및 절연체로 분리된 정공 전달 전극을 갖는 원형 형상의 후면 전극의 개략도이다.
도 28은 마이크로스피어(microsphere) 리소그래피를 통한 패터닝된 PAA 층의 SEM 평면 이미지를 보여주는 도면 - 정공 직경은 이러한 패턴을 만들기 위해 6각형 근접 패턴으로 조립된 비드(bead)의 직경인 1㎛보다 약간 작음 - 이다.
도 29는 마이크로스피어 리소그래피를 통해 금으로 코팅된 패터닝된 PAA 층의 SEM 평면 이미지를 보여주는 도면이다.
정의
본원 명세서에 사용되는 용어 "광활성 물질"은(i) 광을 흡수하고, 이어서 자유 전하 캐리어를 생성할 수 있거나; 또는(ⅱ) 전하, 전자 및 정공 양자를 받아들이는데, 이는 차후에 재결합하여 광을 방출할 수 있는 물질을 언급한다. 광 흡수성 물질은 광을 흡수하는 물질이며, 이는 그 다음에 자유 전하 캐리어(예컨대, 전자 및 정공)를 생성할 수 있다. 광활성 물질은 반도체 물질의 예이다. "광 방출 물질"은 밴드 갭보다 높은 에너지의 광을 흡수하고 밴드 갭에서의 에너지에서 광을 재방출하는 물질이다.
본원 명세서에서 사용되는 용어 "결정질 화합물"은 2가지 타입 이상의 이온을 포함하는 3차원 결정 구조를 갖는 화합물을 언급한다.
본원 명세서에서 사용되는 용어 "모노 양이온(monocation)"은 단일의 양(+) 전하를 갖는 임의의 양이온, 즉 A가 임의의 잔기(moiety), 예를 들어 금속 원자 또는 유기 잔기인 화학식 A +의 양이온을 언급한다. 본원 명세서에서 사용된 용어 "다이(di) 양이온"은 2중 양(+)전하를 갖는 임의의 양이온, 즉 A가 임의의 잔기, 예를 들어 금속 원자 또는 유기 잔기인 화학식 A2+의 양이온을 언급한다. 본원 명세서에서 사용된 용어 "트리(tri) 양이온"은 3중 양전하를 갖는 임의의 양이온, 즉 A가 임의의 잔기, 예를 들어 금속 원자인 화학식 A3+의 양이온을 언급한다.
본원 명세서에서 사용되는 "반도체" 또는 "반도체 물질"이라는 용어는 도체 및 유전체 사이의 크기가 중간인 전기 전도도를 갖는 물질을 언급한다. 반도체는 네거티브(n)-형 반도체, 포지티브(p)-형 반도체 또는 진성(i) 반도체일 수 있다. 반도체는 0.5 내지 3.5eV, 예를 들어 0.5 내지 2.5eV 또는 1.0 내지 2.0eV(300K에서 측정될 때)의 밴드 갭을 가질 수 있다.
본원 명세서에서 사용되는 용어 "알킬"은 선형 또는 분기형 사슬 포화 탄화수소 라디칼을 언급한다. 알킬기는 C1-20 알킬기, C1-14 알킬기, C1-10 알킬기, C1-6 알킬기 또는 C1-4 알킬기 일 수 있다. C1-6 알킬기의 예에는 메틸, 에틸, 프로필, 부틸, 펜틸 또는 헥실이 있다. C1-4 알킬기의 예에는 메틸, 에틸, i-프로필, n-프로필, t-부틸, s-부틸 또는 n-부틸이 있다. 용어 "알킬"이 본원 명세서 어디에서나 탄소의 개수를 지정하는 접두사 없이 사용되는 경우, 이는 1 내지 6개의 탄소를 지닌다(그리고 이는 또한 본원 명세서에서 언급된 다른 유기기에도 적용된다).
본원 명세서에서 사용되는 용어 "아릴"은 고리 부분에 6 내지 14개의 탄소 원자, 전형적으로는 6 내지 10개의 탄소 원자를 함유하는 모노사이클릭, 바이사이클릭 또는 폴리사이클릭 방향족 고리를 언급한다. 예로는 페닐, 나프틸, 인데닐, 인다닐, 안트레세닐 및 피레닐 기가 포함된다. 본원 명세서에서 사용되는 용어 "아릴기"는 헤테로아릴기를 포함한다. 본원 명세서에서 사용되는 용어 "헤테로아릴"은 전형적으로 하나 이상의 헤테로원자를 포함하는 고리 부분에 6 내지 10개의 원자를 함유하는 모노사이클릭 또는 바이사이클릭 헤테로방향족 고리를 언급한다. 헤테로아릴기는 일반적으로 O, S, N, P, Se 및 Si로부터 선택된 적어도 하나의 헤테로원자를 함유하는 5-원 또는 6-원 고리이다. 예를 들면, 이는 1개, 2개 또는 3개의 헤테로원자를 함유할 수 있다. 헤테로아릴기의 예로는 피리딜, 피라지닐, 피리 미디닐기, 피리다지닐, 푸라닐, 티에닐, 피라졸리디닐, 피롤릴, 옥사졸릴, 옥사디아졸릴, 이속사졸릴, 티아디아졸릴, 티아졸릴, 이소티아졸릴, 이미다졸릴, 피라졸릴, 퀴놀릴 및 이소퀴놀릴이 포함된다.
치환된 유기기의 문맥에서 본원 명세서에서 사용되는 용어 "치환된"은 C1-10 알킬, 아릴(본원 명세서에서 정의된 바와 같음), 시아노, 아미노, 니트로, C1-10 알킬아미노, 디(C1-10)알킬아미노, 아릴아미노, 디아릴아미노, 아릴(C1-10)알킬아미노, 아미도, 아실아미도, 하이드록시, 옥소, 할로, 카복시, 에스테르, 아실, 아실옥시, C1-10알콕시, 아릴옥시, 할로(C1-10)알킬, 술폰산, 티올, C1-10알킬티오, 아릴티오, 술 포닐, 인산, 인산 에스테르, 포스폰산 및 포스포네이트 에스테르로부터 선택된 하나 이상의 치환기를 갖는 유기기를 언급한다. 치환된 알킬기의 예에는 할로알킬, 퍼할로알킬, 하이드록시알킬, 아미노알킬, 알콕시알킬 및 알카릴 기가 포함된다. 기가 치환되는 경우, 이는 1, 2 또는 3개의 치환기를 가질 수 있다. 예를 들면, 치환된 기는 1개 또는 2개의 치환기를 가질 수 있다.
본원 명세서에서 사용되는 용어 "다공성"은 공극이 배열되어 있는 물질을 언급한다. 따라서, 예를 들어, 다공성 지지체 물질에서, 공극은 지지체 물질이 없는 내에없는 지지체 내의 체적이다. 개별 공극은 동일한 크기 또는 다른 크기일 수 있다. 공극의 크기는 "공극 크기"로 정의된다. 다공성 고체가 관여하는 대부분의 현상에 있어서, 공극의 한정된 크기는 더 이상의 정밀도가 없는 경우에 공극의 폭(즉, 슬릿형 공극의 폭, 원통형 또는 구형 공극의 직경 등등)으로서 언급되는 것이다. 원통형과 슬릿형 공극을 비교할 때 오도된 스케일의 변화를 회피하기 위해, 원통형 공극의 직경을 그의 "공극-폭"으로서 사용해야 한다(J. Rouquerol et al., “Recommendations for the Characterization of Porous Solids”, Pure & Appl. Chem., Vol. 66, No. 8, pp.1739-1758, 1994). 다음의 구분과 정의는 이전의 IUPAC 문서에서 채택되었다(K.S.W. Sing, et al, Pure and Appl. Chem., vo1.57, n04, pp 603-919, 1985; 및 IUPAC "Manual on Catalyst Characterization", J. Haber, Pure and Appl. Chem., vo1.63, pp. 1227-1246, 1991): 미세 공극은 2nm보다 작은 폭(즉, 공극 크기)을 가지며; 중형 공극은 2nm 내지 50nm의 폭(즉, 공극 크기)을 가지고; 거대 공극은 50nm보다 큰 폭(즉, 공극 크기)을 가진다. 또한, 나노 공극은 1nm 미만의 폭(즉, 공극 크기)을 갖는 것으로 간주될 수 있다.
물질의 공극은 "폐쇄" 공극과 아울러 개방 공극을 포함할 수 있다. 폐쇄 공극은 연결되지 않은 공동(cavity)인 물질의 공극, 즉 물질 내에서 격리되고 다른 어떤 공극에도 연결되지 않고 결과적으로는 물질이 노출되는 유체(예컨대, 용액과 같은 액체)에 의해 접근될 수 없는 공극이다. 다른 한편으로는, "개방 공극"은 그러한 유체에 의해 접근가능하게 된다. 개방 다공성 및 폐쇄 다공성의 개념은 J. Rouquerol et al., “Recommendations for the Characterization of Porous Solids”, Pure & Appl. Chem., Vol. 66, No. 8, pp.1739-1758, 1994에서 구체적으로 검토되어 있다.
그러므로 개방 다공성은 유체 유동이 효과적으로 발생할 수 있는 다공성 물질의 전체 부피의 분율을 언급한다. 그러므로 여기에서는 폐쇄 공극이 제외된다. 용어 "개방 다공성"은 "연결된 다공성" 및 "효과적인 다공성"이라는 용어와 상호교환가능하며, 당해 분야에서 통상적으로 단순히 "다공성"으로 축소된다.
그러므로 본원 명세서에서 사용되는 용어 "개방 다공성이 없는"은 효과적인 개방 다공성을 갖지 않는 물질을 언급한다. 따라서, 개방 다공성이 없는 물질에는 전형적으로 거대 공극도 없고 중형 공극도 없다. 그러나 개방 다공성이 없는 물질은 미세 공극 및 나노 공극을 포함할 수 있다. 이러한 미세 공극 및 나노 공극은 일반적으로 너무 작아서 낮은 다공성이 바람직한 물질에 부정적인 영향을 미치지 않게 된다.
본원 명세서에서 사용되는 용어 "소형(compact) 층"은 중형 다공성 또는 거대 다공성을 갖지 않는 층을 언급한다. 소형 층은 때로는 미세 다공성 또는 나노 다공성을 가질 수 있다.
본원 명세서에서 사용되는 용어 "광전자 디바이스"는 광을 출사, 제어, 검출 또는 방출하는 디바이스를 언급한다. 광은 전자기 방사선을 포함하는 것으로 이해된다. 광전자 디바이스의 예에는 광전지 디바이스, 광 다이오드(태양 전지를 포함함), 광 트랜지스터, 광전자 증배관, 광 검출기, 포토레지스터, 발광 디바이스, 발광 다이오드 및 전하 주입 레이저가 포함된다.
"본질적으로 이루어지는"이란 용어는 다른 성분이 조성물의 필수 특성에 실질적으로 영향을 미치지 않는다면 필수적으로 이루고 있는 성분과 아울러 다른 성분을 포함하는 조성물을 언급한다. 전형적으로, 특정 성분으로 필수적으로 구성된 조성물은 이들 성분의 95 중량 % 이상 또는 99 중량 % 이상을 포함하게 된다.
본원 명세서에서 사용되는 "층"이라는 용어는 (예를 들어, 실질적으로 2개의 수직 방향으로 연장되지만, 제3의 수직 방향의 연장에서 한정되는) 실질적으로 층상(層狀)인 임의의 구조를 언급한다. 층은 다양한 두께를 가질 수 있다. 평면(예컨대, 제3의 수직 방향)으로 보았을 때의 층의 형상은 소정의 영역, 예를 들면 직사각형 영역에 걸쳐 연속적이고 완전할 수 있거나 또는 층을 형성하는 물질을 함유하는 영역 및 층을 형성하는 물질을 함유하지 않는 영역을 가질 수 있다. 후자의 경우, 층은 예를 들어 층을 구성하는 물질의 다수의 좁은 직사각형 영역(즉, 스트립)을 포함할 수 있으며, 이는 예를 들어 수직으로 연장되는 다른 스트립에 의해 연결되어 빗살형 물질 층을 형성하게 될 수 있다. 어떤 경우, 물질 층은 이들 영역이 모두 층형 영역 내에 포함된다면, 복수의 연결되지 않은 물질 영역을 포함할 수 있다. "층"은 단일 물질의 단일 층에만 국한되지 않고 다중 층 시스템이 함께 하나의 층을 구성한다면 더 많은 물질 중 하나의 다중 층 시스템을 포함한다.
광전자 디바이스
본 발명은 광전자 디바이스를 제공하며,
상기 광전자 디바이스는,
(a) 적어도 하나의 제1 전극으로서, 제1 전극 물질을 포함하는 적어도 하나의 제1 전극, 및 적어도 하나의 제2 전극으로서, 제2 전극 물질을 포함하는 적어도 하나의 제2 전극을 포함하는 기판; 및
(b) 상기 기판 상에 배치된 광활성 물질로서, 상기 적어도 하나의 제1 전극 및 상기 적어도 하나의 제2 전극과 접촉하는 광활성 물질;
을 포함하고,
상기 기판은,
- 제1 전극 물질의 층; 및
- 상기 제1 전극 물질의 층 상에 배치된 절연 물질의 층으로서, 상기 제1 전극 물질의 층을 부분적으로 덮는 절연 물질의 층; 및
- 상기 절연 물질의 층 상에 배치되는, 상기 제2 전극 물질;
을 포함하며,
상기 광활성 물질은 결정질 화합물을 포함하며, 상기 결정질 화합물은,
- 금속 또는 준금속 양이온으로부터 선택된 하나 이상의 제1 양이온;
- Cs+, Rb+, K+, NH4+ 및 유기 양이온 중에서 선택된 하나 이상의 제2 양이온; 및
- 하나 이상의 할라이드 또는 칼코겐화물 음이온;
을 포함한다.
절연 물질의 층은 제1 전극 물질의 층을 부분적으로 덮는다. 따라서, 평면으로 보았을 때, 절연 물질의 층의 영역은 제1 전극 물질의 층을 부분적으로 덮는다. 제1 전극 물질의 층은 전형적으로는 실질적으로 모든 기판(또는 제1 및 제2 전극을 포함하는 기판의 적어도 일부)에 걸쳐 연장되는 연속적이고 완전한 층이다. 예를 들어, 제1 전극 물질의 층은 제1 전극 물질의 완전하고 실질적으로 직사각형인 층의 형태일 수 있다. 절연 물질의 층은 전형적으로 기판의 일부에만 걸쳐 연장되는 불완전한 층이다. 예를 들어, 절연 물질의 층은 제1 전극 물질의 층상에 배치된 빗 살형 구조의 형태를 이루고 있을 수 있다. 대안으로, 절연 물질의 층은 실질적으로 직사각형, 실질적으로 원형 또는 임의의 다른 형상일 수 있는 다수의 정공을 갖는 절연 물질의 층일 수 있다. 절연 물질 층이 채택할 수 있는 형상의 예가 도 9에 도시되어 있다.
절연 물질의 층은 전형적으로 평면으로 보았을 때 제1 전극 물질의 층의 면적의 80% 이하를 덮는다. 따라서, 제1 전극 물질의 직사각형 층이 (제1 전극 물질 모두가 절연 물질의 층으로 인해 보이지 않게 되지만) 평면으로 보았을 때 10.0 cm2의 면적을 가지면 그리고 절연 물질의 층이 평면으로 보았을 때 7.0 cm2의 면적을 가지면, 절연 물질은 평면으로 보았을 때 제1 전극 물질의 층의 면적의 70%를 덮는다. 절연 물질의 층은 평면으로 보았을 때 제1 전극 물질의 층의 면적의 70% 이하, 또는 60% 이하를 덮는 경우가 종종 있다. 절연 물질의 층은 평면으로 보았을 때 제1 전극 물질의 층의 면적의 20% 이상, 또는 30% 이상을 덮는 경우가 종종 있다. 예를 들어, 절연 물질의 층은 제1 전극 물질의 층의 면적의 30% 내지 70%, 예를 들어 40% 내지 60%를 덮을 수 있다.
제2 전극 물질의 층은 절연 물질의 층 상에 배치된다. 제2 전극 물질의 층은 전형적으로 제1 전극 물질의 층 상에 배치되지 않는다. 따라서, 평면으로 보았을 때, 제2 전극 물질의 층은 또한 제1 전극 물질의 층을 부분적으로 덮지만 실질적으로 제1 전극 물질의 층과는 접촉하지 않는다. 따라서, 평면으로 보았을 때, 제2 전극 물질의 층은 결과적으로는 절연 물질의 층에 의해 덮인 영역보다 작거나 같은 영역을 덮는 것이 전형적이다. 제2 전극 물질의 층은 어떤 경우에는 절연 물질의 층에 의해 덮여진 영역보다 큰 영역을 덮을 수 있지만, 제2 전극 물질의 층은 제1 전극 물질의 층과 접촉하지 않는다.
제2 전극 물질의 층은 종종 절연 물질의 층에 중첩된다. 따라서, 제2 전극 물질의 층 및 절연 물질의 층은 전형적으로 실질적으로 동일한 윤곽을 가지며 서로 중첩된다. 이는 전형적으로 동일한 리소그래피 단계에서 절연 물질의 층 및 제2 전극 물질의 층을 증착함으로써 달성된다. 그 후, 레지스트의 제거는 절연 물질 및 제2 전극 물질 양자 모두의 동일한 패턴을 남긴다.
필요에 따라, 제1 전극 물질의 층과 절연 물질의 층 사이 또는 절연 물질의 층과 제2 전극의 층 사이에 하나 이상의 추가 층이 존재할 수 있다. 전형적으로, 절연 물질의 층은 제1 전극 물질의 층상에 직접 배치되어 제1 전극 물질의 층과 접촉하게 된다. 전형적으로, 제2 전극 물질의 층은 절연 물질의 층상에 직접 배치되어 절연 물질의 층과 접촉하게 된다. 어떤 경우에는, 접착 물질(예를 들어, 크롬)의 층이 제1 전극 물질의 층과 절연 물질의 층 사이 또는 절연 물질의 층과 제2 전극 층 사이에 배치될 수 있다.
광활성 물질은 전형적으로 80㎛ 이하의 전자-정공 확산 길이를 갖는다. 종종, 광활성 물질은 전형적으로 100nm 이상의 전자-정공 확산 길이를 갖는다. 예를 들어, 전자-정공 확산 길이는 50㎛ 이하 또는 10㎛ 이하일 수 있다. 어떤 경우에는, 광활성 물질은 전형적으로 100nm 내지 5㎛, 예를 들어 500nm 내지 1.5㎛의 전자-정공 확산 길이를 갖는다. 전자-정공 쌍의 전자는 100nm 내지 5㎛의 전자 확산 길이를 가질 수 있다. 전자-정공 쌍의 정공은 100nm 내지 5㎛의 전자 확산 길이를 가질 수 있다. 전자 및 정공 확산 길이는 공지된 기법, 예를 들어 Shaw et al, Adv. Mater. 20, 3516-3520(2008) or in Stranks et al, Science 342, 341(2013)에 기재된 기법들을 사용하여 측정될 수 있다. 확산 길이는 전형적으로 담금질 층의 유무에 따른 확산 방정식에 광활성 물질의 광 발광 붕괴를 모델링하여 측정된 길이이다. 측정은 전형적으로 20℃에서 수행된다.
결정질 화합물에서, 하나 이상의 제1 양이온은 전형적으로 Pd4 +, W4+, Re4 +, Os4+, Ir4 +, Pt4 +, Sn4 +, Pb4 +, Ge4 +, Te4 +, Bi3 +, Sb3 +, Sn2 +, Ca2 +, Sr2 + Cu2 +, Ni2 +, Mn2 +, Fe2+, Co2 +, Pd2 +, Ge2 +, Sn2 +, Pb2 +, Eu2 +, Au+, Ag+ 및 Cu+ 중에서 선택된 금속 또는 준금속 양이온이다. 하나 이상의 제1 양이온은 바람직하게는 Sn2 +, Pb2 +, Cu2 + 및 Ge2 +로부터 선택된 금속 또는 준금속 다이 양이온이다.
결정질 화합물에서, 하나 이상의 제2 양이온은 전형적으로 Cs+, Rb+, K+ 및 유기 모노 양이온으로부터 선택된 하나 이상의 모노 양이온이다. 예를 들어, 하나 이상의 제2 양이온은 하나 이상의 유기 모노 양이온일 수 있다. 전형적으로 하나 이상의 제2 양이온은 (NR1R2R3R4)+, (R1R2N=CR3R4)+, (R1R2N-C(R5)=NR3R4)+ 및 (R1R2N-C(NR5R6)=NR3R4)+ 로부터 선택되며, R1, R2, R3, R4, R5 및 R6 각각은 독립적으로 H, 치환 또는 비-치환된 C1-20의 알킬기 또는 치환 또는 비-치환된 아릴기인 것이 전형적이다. 바람직하게는, R1, R2, R3, R4, R5 및 R6은 독립적으로 H 또는 비-치환된 C1-6 알킬기이다. 예를 들어, R1, R2, R3, R4, R5 및 R6은 독립적으로 H, 메틸, 에틸 또는 프로필일 수 있다.
바람직하게는, 하나 이상의 제2 양이온은 (R1NH3)+, (NR2 4)+, 및 (H2N-C(R1)=NH2)+ 중에서 선택되고 R1은 H, 치환되거나 비-치환된 C1-20 알킬기 또는 치환 또는 비-치환된 아릴기이며, 각각의 R2는 독립적으로 H, 또는 치환 또는 비-치환된 C1-10 알킬기이다. 종종, R1은 H 또는 비-치환된 C1-6 알킬기이고, 각각의 R2는 비-치환된 C1-6 알킬기이다. 예를 들어, R1은 H, 메틸, 에틸 또는 프로필일 수 있고, 각각의 R2는 메틸, 에틸 및 프로필일 수 있다. 모든 R2는 동일할 수 있고 메틸, 에틸 및 프로필일 수 있다. 예를 들어, 하나 이상의 제2 양이온은 Cs+, (CH3NH3)+, (CH3CH2NH3)+, (CH3CH2CH2NH3)+, (N(CH3)4)+, (N(CH2CH3)4)+, (N(CH2CH2CH3)4)+, (H2N-C(H)=NH2)+ 및 (H2N-C(CH3)=NH2)+ 로부터 선택될 수 있다. 종종, 하나 이상의 제2 양이온은 (CH3NH3)+, (CH3CH2NH3)+ 또는 (CH3CH2CH2NH3)+ 인 단일 양이온이다. 예를 들어, 제2 양이온은 (CH3NH3)+ 일 수 있다.
결정질 화합물에서, 하나 이상의 음이온은 전형적으로 F-, Cl-, Br-, I-, S2-, Se2-, 및 Te2 - 중에서 선택된다. 전형적으로, 하나 이상의 음이온은 F-, Cl-, Br- 및 I-, 예컨대 Cl-, Br- 및 I- 로부터 선택된다.
따라서, 결정질 화합물은 이하의 화학식
[A]a[M]b[X]c
을 갖는 화합물일 수 있으며, 상기 식 중에서 [A]는 하나 이상의 제2 양이온이고, [M]은 하나 이상의 제1 양이온이며, [X]는 하나 이상의 할라이드 또는 칼코겐화물 음이온이고, a는 1 내지 6의 정수이며, b는 1 내지 6의 정수이고, c는 1 내지 18의 정수이다. a는 종종 1 내지 3의 정수이고, b는 종종 1 내지 3의 정수이며, c는 종종 1 내지 8의 정수이다.
[A]가 하나의 양이온(A)이고, [M]이 양이온(M1 및 M2)이며, [X]가 하나의 음이온(X)인 경우, 결정질 물질은 화학식 Aa(M1,M2)bXc의 화합물을 포함할 수 있다. [A]는 하나, 둘 또는 그 이상의 A 이온을 나타낼 수 있다. [A], [M] 또는 [X]가 하나 이상의 이온일 경우, 이들 이온은 어떤 비율로 존재할 수 있다. 예를 들어, Aa(M1,M2)bXc는 화학식 AaM1 byM2 b(1-y)Xc의 모든 화합물을 포함하며 여기서 y는 0 내지 1, 예를 들어 0.05 내지 0.95이다, 이러한 물질은 혼합 이온 물질로 언급될 수 있다.
전형적으로, 결정질 화합물은 페로브스카이트 또는 헥사할로메탈레이트이다. 바람직하게는 결정질 화합물은 페로브스카이트이다. 결정질 화합물은 종종 금속 할라이드 페로브스카이트이다. 결정질 화합물은 종종 유기 금속 할라이드 페로브스카이트이다.
전형적으로, 결정질 화합물은 이하의 화학식 (I)
[A][M][X]3 (I)
의 페로브스카이트이며, 여기서, [A]는 하나 이상의 제2 양이온이고, [M]은 하나 이상의 제1 양이온이며, [X]는 하나 이상의 할라이드 또는 칼코겐화물 음이온이다.
[A]는 제2 양이온에 대해 본원 명세서에 기재된 바와 같은 적어도 하나의 양이온일 수 있다. 예를 들어, [A]는 Cs+, (NR1R2R3R4)+, (R1R2N=CR3R4)+, (R1R2N-C(R5)=NR3R4)+ 및 (R1R2N-C(NR5R6)=NR3R4)+ 중에서 선택된 하나 이상의 음이온이며, 여기서 R1, R2, R3, R4, R5 및 R6 각각은 독립적으로 H, 치환 또는 비-치환된 C1-20 알킬기 또는 치환 또는 비-치환된 아릴기이다. R1, R2, R3, R4, R5 및 R6은 독립적으로 H 또는 비-치환된 C1-6 알킬기일 수 있다. [A]는 (CH3NH3)+, (CH3CH2NH3)+, (CH3CH2CH2NH3)+, (N(CH3)4)+, (H2N-C(H)=NH2)+ 및 (H2N-C(CH3)=NH2)+ 중에서 선택된 하나 이상의 유기 양이온일 수 있다. A는 종종 (CH3NH3)+, (CH3CH2NH3)+ 또는 (CH3CH2CH2NH3)+ 이다.
[M]은 제1 양이온에 대해 본원 명세서에 기재된 바와 같은 적어도 하나의 양이온일 수 있다. 예를 들어, [M]은 Ca2 +, Sr2 +, Cd2 +, Cu2 +, Ni2 +, Mn2 +, Fe2 +, Co2 +, Pd2+, Ge2+, Sn2+, Pb2+, Yb2+ 및 Eu2+ 중에서 선택된 하나 이상의 양이온일 수 있다.
일 실시 예에서, 페로브스카이트는 하기 화학식 (IA)
AM[X]3 (IA)
의 페로브스카이트 화합물이며, 여기서, A는 유기 양이온인 하나의 제2 양이온이고; M은 금속 양이온인 하나의 제1 양이온이며; [X]는 2개 이상의 상이한 할라이드 음이온이다. 바람직하게는, [X]는 2개 또는 3개의 상이한 할라이드 음이온이다. 더 바람직하게는, [X]는 2개의 상이한 할라이드 음이온이다. 유기 양이온 및 금속 양이온은 각각 제2 양이온 및 제1 양이온에 대해 상기 정의된 바와 같을 수 있다.
광활성 물질은 예를 들어 하기 화학식 (IB)
AMX3 - xX’x (IB)
의 페로브스카이트 화합물을 포함할 수 있고, 여기서, A는 제2 양이온이며; M은 제1 양이온이고; X는 제1 할라이드 음이온이며; X'는 제1 할라이드 음이온과 상이한 제2 할라이드 음이온이고; x는 0 내지 3이다. 보통, x는 0.05 내지 0.95이다. 예를 들어, x는 0.5 내지 2.5, 또는 0.75 내지 2.25일 수 있다. 전형적으로, x는 1 내지 2이다.
광활성 물질은 APbI3, APbBr3, APbCl3, APbF3, APbBrxI3 -x, APbBrxCl3 -x, APbIxBr3-x, APbIxCl3 -x, APbClxBr3 -x, APbI3 - xClx, ASnI3, ASnBr3, ASnCl3, ASnF3, ASnBrI2, ASnBrxI3 -x, ASnBrxCl3 -x, ASnF3 - xBrx, ASnIxBr3 -x, ASnIxCl3 -x, ASnF3 - xIx, ASnClxBr3-x, ASnI3 - xClx 및 ASnF3 - xClx, ACuI3, ACuBr3, ACuCl3, ACuF3, ACuBrI2, ACuBrxI3-x, ACuBrxCl3 -x, ACuF3 - xBrx, ACuIxBr3 -x, ACuIxCl3 -x, ACuF3 - xIx, ACuClxBr3 -x, ACuI3-xClx, 및 ACuF3 - xClx 중에서 선택된 페로브스카이트 화합물을 포함할 수도 있고 그러한 페로브스카이트 화합물로 주로 이루어질 수도 있으며, 여기서 x는 0 내지 3이고, A는 본원 명세서에 기재된 바와 같은 유기 양이온 또는 암모늄 양이온이다. x는 0.05 내지 2.96일 수 있다. 예를 들어, x는 0.1 내지 2.9, 또는 0.5 내지 2.5일 수 있다. 어떤 경우에는, x는 0.75 내지 2.25 또는 1 내지 2이다.
광활성 물질은 CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3PbF3, CH3NH3PbBrxI3-x, CH3NH3PbBrxCl3 -x, CH3NH3PbIxBr3 -x, CH3NH3PbIxCl3 -x, CH3NH3PbClxBr3 -x, CH3NH3PbI3-xClx, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3SnF3, CH3NH3SnBrI2, CH3NH3SnBrxI3 -x, CH3NH3SnBrxCl3-x, CH3NH3SnF3 - xBrx, CH3NH3SnIxBr3 -x, CH3NH3SnIxCl3 -x, CH3NH3SnF3 - xIx, CH3NH3SnClxBr3-x, CH3NH3SnI3 - xClx 및 CH3NH3SnF3 - xClx, CH3NH3CuI3, CH3NH3CuBr3, CH3NH3CuCl3, CH3NH3CuF3, CH3NH3CuBrI2, CH3NH3CuBrxI3 -x, CH3NH3CuBrxCl3 -x, CH3NH3CuF3 -xBrx, CH3NH3CuIxBr3 -x, CH3NH3CuIxCl3 -x, CH3NH3CuF3 - xIx, CH3NH3CuClxBr3 -x, CH3NH3CuI3 - xClx, 및 CH3NH3CuF3 - xClx 중에서 선택된 페로브스카이트 화합물을 포함할 수도 있고 그러한 페로브스카이트 화합물로 주로 이루어질 수도 있으며, 여기서 x는 0 내지 3이다. x는 0.05 내지 2.95일 수 있다. 예를 들어, x는 0.1 내지 2.9, 또는 0.5 내지 2.5일 수 있다. 어떤 경우에는, x는 0.75 내지 2.25 또는 1 내지 2이다. 예를 들어, 제1 양이온이 Pb2 +이고, 제2 양이온이 CH3NH3 +이며, 제2 음이온이 I-인 경우, 결정질 물질은 CH3NH3PbI3를 포함할 수도 있고 CH3NH3PbI3로 주로 이루어질 수도 있다.
광활성 물질은 CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3PbF3, CH3NH3PbBrI2, CH3NH3PbBrCl2, CH3NH3PbIBr2, CH3NH3PbICl2, CH3NH3PbClBr2, CH3NH3PbI2Cl, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3SnF3, CH3NH3SnBrI2, CH3NH3SnBrCl2, CH3NH3SnF2Br, CH3NH3SnIBr2, CH3NH3SnICl2, CH3NH3SnF2I, CH3NH3SnClBr2, CH3NH3SnI2Cl 및 CH3NH3SnF2Cl 중에서 선택된 페로브스카이트 화합물을 포함할 수도 있고 그러한 페로브스카이트 화합물로 주로 이루어질 수도 있다.
광활성 물질은 CH3NH3PbBrxI3 -x, CH3NH3PbBrxCl3 -x, CH3NH3PbIxBr3 -x, CH3NH3PbIxCl3 -x, CH3NH3PbClxBr3 -x, CH3NH3PbI3 - xClx, CH3NH3SnBrxI3 -x, CH3NH3SnBrxCl3 -x, CH3NH3SnF3 - xBrx, CH3NH3SnIxBr3-x, CH3NH3SnIxCl3 -x, CH3NH3SnF3 - xIx, CH3NH3SnClxBr3 -x, CH3NH3SnI3 - xClx 및 CH3NH3SnF3-xClx 중에서 선택된 페로브스카이트 화합물을 포함할 수도 있고 그러한 페로브스카이트 화합물로 주로 이루어질 수도 있으며, 여기서 x는 0.05 내지 2.95이다. 예를 들어, x는 0.5 내지 2.5, 0.75 내지 2.25, 또는 1 내지 2일 수 있다.
바람직하게는, 광활성 물질은 CH3NH3PbI3, CH3NH3SnI3, NH4CuCl2Br, CH3NH3CuCl3, 및 CH3NH3CuCl2Br 중에서 선택된 페로브스카이트 화합물을 포함할 수도 있고 그러한 페로브스카이트 화합물로 주로 이루어질 수도 있다.
일 실시 예에서, 결정질 화합물은 하기 화학식 (II)
[A]2[M][X]4 (II)
의 화합물(층상 페로브스카이트)이며, 여기서 [A]는 하나 이상의 제2 양이온이고, [M]은 하나 이상의 금속 또는 준금속 다이 양이온인 하나 이상의 제1 양이온이며, [X]가는하나 이상의 할라이드 또는 칼코겐화물 음이온이다.
광활성 물질은 하기 화학식(III)
[A]2[M][X]6 (III)
의 헥사할로메탈레이트인 결정질 화합물을 포함할 수 있으며, 여기서 [A]는 하나 이상의 제2 양이온이고; [M]은 1개 이상의 금속 또는 준금속 테트라 양이온인 하나 이상의 제1 양이온이며; 그리고 [X]는 하나 이상의 할라이드 음이온을 포함한다.
헥사할로메탈레이트 화합물은 예를 들어 A2SnF6 - yCly, A2SnF6 - yBry, A2SnF6 - yIy, A2SnCl6-yBry, A2SnCl6 - yIy, A2SnBr6 - yIy, A2TeF6 - yCly, A2TeF6 - yBry, A2TeF6 - yIy, A2TeCl6 - yBry, A2TeCl6-yIy, A2TeBr6 - yIy, A2GeF6 - yCly, A2GeF6 - yBry, A2GeF6 - yIy, A2GeCl6 - yBry, A2GeCl6 - yIy, A2GeBr6-yIy, A2ReF6 - yCly, A2ReF6 - yBry, A2ReF6 - yIy, A2ReCl6 - yBry, A2ReCl6 - yIy 또는 A2ReBr6 -yIy일 수 있으며, 여기서 A는 K+, Rb+, Cs+,(R1NH3)+,(NR2 4)+, 또는 (H2N-C(R1)=NH2)+이고, R1은 H, 치환 또는 비-치환된 C1-20 알킬기 또는 치환 또는 비-치환된 아릴기이며, R2는 치환 또는 비-치환된 C1- 10 알킬기이고, y는 0 내지 6이다. 옵션으로, y는 0.01 내지 5.99이다. 헥사할로메탈레이트 화합물이 혼합-할라이드 화합물일 경우, y는 전형적으로 1.00 내지 5.00이다. A는 상기 정의된 바와 같을 수 있다. 예를 들어, A는 Cs+, NH4 +,(CH3NH3)+, (CH3CH2NH3)+, (N(CH3)4)+, (N(CH2CH3)4)+, (H2N-C(H)=NH2)+ 또는 (H2N-C(CH3)=NH2)+, 예를 들어 Cs+, NH4 +, 또는 (CH3NH3)+일 수 있다.
일부 실시 예에서, 헥사할로메탈레이트의 모든 이온은 단일의 음이온이다. 따라서, 광활성 물질은 이하의 화학식 (IIIC)
A2MX6 (IIIC)
의 헥사할로메탈레이트 화합물을 포함할 수도 있고 그러한 헥사할로메탈레이트 화합물로 주로 이루어질 수도 있으며, 여기서 A는 제2 모노 양이온들 중 하나이고; M은 금속 또는 준금속 테트라 양이온이며; 그리고 X는 할라이드 음이온이다. A, M 및 X는 본원 명세서에서 정의된 바와 같을 수 있다.
헥사할로메탈레이트 화합물은 A2SnF6, A2SnCl6, A2SnBr6, A2SnI6, A2TeF6, A2TeCl6, A2TeBr6, A2TeI6, A2GeF6, A2GeCl6, A2GeBr6, A2GeI6, A2ReF6, A2ReCl6, A2ReBr6 또는 A2ReI6일 수 있으며, 여기서, A는 K+, Rb+, Cs+, (R1NH3)+, (NR2 4)+, 또는 (H2N-C(R1)=NH2)+이고, R1은 H, 치환 또는 비-치환된 C1-20 알킬기 또는 치환 또는 비-치환된 아릴기이며, R2는 치환 또는 비-치환된 C1-10 알킬기이다.
종종, 광활성 물질은 CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3PbF3, CH3NH3PbBrxI3-x, CH3NH3PbBrxCl3 -x, CH3NH3PbIxBr3 -x, CH3NH3PbIxCl3 -x, CH3NH3PbClxBr3 -x, CH3NH3PbI3-xClx, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3SnF3, CH3NH3SnBrI2, CH3NH3SnBrxI3-x, CH3NH3SnBrxCl3 -x, CH3NH3SnF3 - xBrx, CH3NH3SnIxBr3 -x, CH3NH3SnIxCl3 -x, CH3NH3SnF3-xIx, CH3NH3SnClxBr3 -x, CH3NH3SnI3 - xClx 및 CH3NH3SnF3 - xClx, CH3NH3CuI3, CH3NH3CuBr3, CH3NH3CuCl3, CH3NH3CuF3, CH3NH3CuBrI2, CH3NH3CuBrxI3 -x, CH3NH3CuBrxCl3 -x, CH3NH3CuF3-xBrx, CH3NH3CuIxBr3 -x, CH3NH3CuIxCl3 -x, CH3NH3CuF3 - xIx, CH3NH3CuClxBr3 -x, CH3NH3CuI3-xClx, 또는 CH3NH3CuF3 - xClx인 결정질 화합물을 포함하며, 여기서 x는 0 내지 3이다. 광활성 물질은 예를 들어 이들 페로브스카이트 중 하나 이상의 95 중량%보다 클 수 있다.
제1 전극 물질은 전형적으로 투명 도전성 산화물 또는 금속을 포함한다. 제1 전극의 벌크는 금속 또는 투명 도전성 산화물(transparent conducting oxide; TCO) 인 제1 전극 물질로 형성될 수 있다. 제1 전극 물질은 60 중량% 이상의 투명 도전성 산화물 또는 금속을 포함할 수 있다.
제1 전극 물질은 전형적으로 인듐 주석 산화물(ITO); 알루미늄, 구리, 은, 갈륨, 마그네슘, 카드뮴, 인듐, 주석, 스칸듐, 이트륨, 코발트, 망간, 크롬 및 붕소로부터 선택되는 금속으로 도핑된 주석 산화물; 플루오르 도핑된 산화 주석(FTO); 또는 알루미늄, 구리, 은, 갈륨, 마그네슘, 카드뮴, 인듐, 주석, 스칸듐, 이트륨, 코발트, 망간, 크롬 및 붕소로부터 선택된 금속으로 도핑된 산화 아연; 또는 티타늄, 알루미늄, 구리, 은, 금, 니켈 또는 백금으로부터 선택된 금속을 포함한다. 바람직하게는, 제1 전극 물질은 ITO, FTO 및 알루미늄 도핑된 산화 아연(AZO)으로부터 선택된 투명 도전성 산화물을 포함한다. 제1 전극 물질은 투명 도전성 전극, 예를 들어 100 nm 내지 1000 nm의 두께를 갖는 투명 도전성 전극의 층을 포함할 수 있다.
제1 전극은 전형적으로 전자 선택 전극이다(그러나 대안으로 이하에서 검토되는 바와 같은 정공 선택 전극일 수 있다). 그러므로 제1 전극 물질은 종종 n- 형 반도체를 더 포함할 수 있다. 예를 들어, 제1 전극 물질은 도전성 부분으로서의 금속 또는 투명 도전성 산화물의 대부분 및 전자 선택 부분으로서의 n-형 반도체의 소부분을 포함할 수 있다. 예를 들어, 제1 전극 물질은 금속 또는 투명 도전성 산화물의 층 및 그 위에 배치된 n-형 반도체의 층을 포함할 수 있다.
제1 전극 물질은 전형적으로 티타늄, 주석, 아연, 스트론튬, 지르코늄, 니오븀, 탄탈, 인듐, 갈륨, 네오디뮴, 팔라듐 및 카드뮴의 산화물로부터 선택된 n-형 반도체를 더 포함하며, 옵션으로 n-형 반도체는 이산화 티타늄; 카드뮴, 주석, 아연, 납 및 비스무스의 칼코겐화물, 산화물 및 옥시설파이드이고, 옵션으로 n-형 반도체는 CdS, CdSe, ZnS, ZnSe, SnS, SnSe, PbS, PbSe, Bi2S3, Bi2Se3, ZnO1 - xSx 및 SnO1-xSx로부터 선택되며; 옵션으로 n-형 유기 반도체는 C60, C70 및 이의 유도체, 폴리 방향족 탄화수소 및 이의 유도체, 중합체성 유기 n-형 반도체, 폴리플루오렌, 폴리아릴렌, 페릴렌-티오펜 공중합체 및 폴리플루오렌-아릴아민 공중합체로부터 선택된다.
n-형 반도체의 예로는 금속 산화물, 금속 황화물, 금속 셀레나이드, 금속 텔루라이드, 페로브스카이트, 비정질 Si, n-형 IV족 반도체, n-형 III-V족 반도체, n-형 II-VI족 반도체, n-형 I-Ⅶ족 반도체, n-형 IV-VI 반도체, n-형 V-VI 반도체가 있으며, 이들 중 어느 하나는 도핑되거나 도핑되지 않을 수 있고, 또한 n-형 반도체의 예로는 티타늄, 주석, 아연, 니오븀, 탄탈, 텅스텐, 인듐, 갈륨, 네오디뮴, 팔라듐 또는 카드뮴의 산화물, 또는 상기 금속들 중 둘 이상의 혼합물의 산화물; TiO2, SnO2, ZnO, Nb2O5, Ta2O5, WO3, W2O5, In2O3, Ga2O3, Nd2O3, PbO, CdO, FeS2, CdS, ZnS, SnS, BiS, SbS, 또는 Cu2ZnSnS4; CdS, CdSe, ZnS, ZnSe, SnS, SnSe, PbS, PbSe, Bi2S3, Bi2Se3, ZnO1 - xSx, SnO1 - xSx; 카드뮴, 아연, 인듐 또는 갈륨의 셀레나이드 또는 상기 금속들 중 둘 이상의 혼합물의 셀레나이드; 또는 카드뮴, 아연, 카드뮴 또는 주석의 텔루라이드(telluride) 또는 상기 금속들의 둘 이상의 혼합물의 텔룰라이드; Cu(In,Ga)Se2, CdTe; 풀러린 또는 플러린 유도체(예를 들어 C60 또는 페닐-C61-부티르산 메틸 에스테르(PCBM)), 페릴렌 또는 이의 유도체를 포함하는 유기 전자 전달 물질, 또는 폴리{[N,N0-비스(2-옥틸도데실)-나프탈렌-1,4,5,8-비스(디카르복시미드)-2,6-디일]-알트-5,50-(2,20-비티오펜)} P(NDI2OD-T2))가 있다.
C60, C70의 유도체의 예에는 PC61BM(페닐-C61-부티르산 메틸 에스테르), PC71BM(페닐-C71-부티르산 메틸 에스테르) 및 ICBA (인덴-C60 비스어덕트)가 있다.
바람직하게는, 제1 전극 물질은 TiO2, SnO2, ZnO, Nb2O5, Ta2O5, In2O3, Ga2O3, Nd2O3, PbO, CdO, FeS2, CdS, ZnS, SnS, BiS, SbS, 또는 Cu2ZnSnS4인 n-형 반도체를 포함한다. 예를 들어, 제1 전극 물질은 TiO2, SnO2, ZnO, Nb2O5, 또는 Ta2O5일 수 있다. 바람직하게는, n-형 반도체는 TiO2이다.
제1 전극 물질은 전자 수집 전극 물질을 더 포함할 수 있다.
제1 전극 물질은 전형적으로 n-형 반도체의 층을 포함한다. 종종, 제1 전극은 n-형 반도체의 소형 층을 포함한다. 예를 들어, 제1 전극은 금속 산화물인 n-형 반도체의 소형 층을 포함할 수 있다. (소형) 층은 전형적으로 20nm 내지 300nm, 예를 들어 50nm 내지 200nm의 두께를 갖는다. 바람직하게는, 제1 전극은 TiO2의 소형 층을 포함한다. 제1 전극 물질은 대안으로 또는 추가로 n-형 반도체의 나노입자를 포함할 수 있다. 나노입자의 평균 입자 크기는 5nm 내지 250nm, 바람직하게는 5nm 내지 50nm일 수 있다. 상기 나노입자는 TiO2, SnO2, ZnO, Nb2O5, Ta2O5, CdS, CdSe, ZnS, ZnSe, SnS, SnSe, PbS, PbSe, Bi2S3, Bi2Se3, ZnO1 - xSx, 또는 SnO1 - xSx와 같은 금속 산화물, 금속 황화물, 금속 셀레나이드 또는 금속 옥시설파이드를 포함할 수 있다. 예를 들어, 제1 전극 물질은 TiO2의 나노입자를 포함할 수 있다. 제1 전극 물질은 SnO2의 나노입자를 포함할 수 있다.
바람직하게는, 상기 제1 전극 물질은 투명 도전성 산화물 또는 금속; 및 투명 도전성 산화물 또는 금속상에 배치된 n-형 반도체의 층을 포함한다. 예를 들어, 하나 이상의 제1 전극은 투명 도전성 산화물 또는 금속의 하나 이상의 층; 및 투명 도전성 산화물 또는 금속의 하나 이상의 층 상에 배치된 n-형 반도체의 층을 포함할 수 있다.
제1 전극 물질은 티타늄의 층 및 TiO2인 n-형 반도체의 층을 포함할 수 있다. 제1 전극 물질은 알루미늄의 층 및 TiO2인 n-형 반도체의 층을 포함할 수 있다.
제2 전극 물질은 전형적으로 투명한 도전성 산화물 또는 금속을 포함한다.
제2 전극 물질은 전형적으로 인듐 주석 산화물(ITO); 알루미늄, 구리, 은, 갈륨, 마그네슘, 카드뮴, 인듐, 주석, 스칸듐, 이트륨, 코발트, 망간, 크롬 및 붕소로부터 선택되는 금속으로 도핑된 주석 산화물; 플루오르 도핑된 산화 주석(FTO); 또는 알루미늄, 구리, 은, 갈륨, 마그네슘, 카드뮴, 인듐, 주석, 스칸듐, 이트륨, 코발트, 망간, 크롬 및 붕소로부터 선택된 금속 또는 알루미늄, 구리, 은, 금, 니켈 또는 백금으로부터 선택된 금속으로 도핑된 산화 아연;으로부터 선택된 투명 도전성 산화물을 포함한다. 제2 전극 물질은 50nm 내지 300nm, 예를 들어 80nm 내지 200nm의 두께를 갖는 금속층을 포함할 수 있다.
바람직하게는, 제2 전극 물질은 전형적으로 알루미늄, 구리, 은, 금, 니켈 또는 백금으로부터 선택된 금속을 포함한다. 더 바람직하게는, 제2 전극 물질은 전형적으로 은, 금 또는 백금으로부터 선택된 금속을 포함한다. 제2 전극은 니켈을 포함할 수 있다.
제2 전극은 전형적으로 정공 선택 전극이다(그러나 대안으로 이하에서 검토되는 바와 같은 전자 선택 전극일 수 있다). 그러므로 제2 전극 물질은 종종 p-형 반도체를 더 포함한다. 예를 들어, 제2 전극 물질은 도전성 부분으로서의 금속 또는 투명 도전성 산화물의 대부분 및 정공 선택 부분으로서의 p-형 반도체의 소 부분을 포함할 수 있다. 예를 들어, 제2 전극 물질은 금속 또는 투명 도전성 산화물의 층 및 그 위에 배치된 p-형 반도체의 층을 포함할 수 있다.
예를 들어, 제2 전극 물질은 니켈, 텅스텐, 몰리브덴 또는 구리의 칼코게나이드, 옥사이드 및 옥시설파이드로부터 선택되는 p-형 반도체; p-형 유기 반도체를 부가적으로 포함할 수 있으며, 옵션으로 p-형 유기 반도체는 아릴아민 유도체, 티오펜 유도체, 에틸렌 디옥시티오펜, 스피로-비플루오렌 화합물, 스피로-OMeTAD, 스피로-TAD, 폴리- 트리아릴아민, 폴리-트리페닐 디아민 및 이들의 유도체, TFB 및 PFB로부터 선택되며, 옵션으로 유기 반도체는 산화제; 및 금속 할라이드 및 금속 슈도할라이드로 도핑되고; 옵션으로 금속 할라이드 및 금속 슈도할라이드는 구리 티오시아네이트 및 요오드화 구리로부터 선택된다. 어떤 경우에는, 제2 전극 물질은 니켈 산화물(NiO)인 p-형 반도체를 더 포함할 수 있다.
p-형 반도체의 예로는 무기 물질이 도핑될 수도 있고 도핑되지 않을 수도 있는, 스피로-OMeTAD(2,2 ', 7,7'- 테트라키스-(N,N-디-p-메 톡시페닐아민)9,9'-스피로비플루오렌)); P3HT(폴리(3-헥실티오펜)); PCPDTBT(폴리[2,1,3-벤조티아디아졸-4,7-디일[4,4-비스(2-에틸헥실)-4H-시클로펜타[2,1-b:3,4-b']디티오펜-2,6-디일]]); PVK(폴리(N-비닐카바졸)); HTM-TFSI(1-헥실-3-메틸이미다졸륨 비스(트리플루오로메틸설포닐)이미드); Li-TFSI(리튬 비스(트리플루오로메탄설포닐)이미드); tBP(테르트-부틸피리딘); 탄소 나노튜브; 티오페닐, 페 네레닐, 디티아졸릴, 벤조티아졸릴, 디케토피롤로피롤릴, 에톡시디티오페닐, 아미노, 트리페닐 아미노, 카르보졸릴, 에틸렌 디옥시티오페닐, 디옥시티오페닐 또는 플루오레닐; m-MTDATA(4,4',4"-트리스(메틸페닐페닐아미노)트리페닐아민); MeOTPD(N,N,N',N'-테트라키스(4-메톡시페닐)-벤지딘); BP2T(5,5'-디(비페닐-4-일)-2,2'-비티오펜); 디-NPB(N,N'-디-[(1-나프틸)-N,N'-디페닐]-1,1'-비페닐)-4,4'-디아민), α-NPB(N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘), TNATA(4,4',4"-트리스-(N-(나프틸렌-2-일)-N-페닐아민)트리페닐아민), BPAPF(9,9-비스[4-(N,N-비스-비페닐-4-일-아미노)페닐]-9H-플루오렌), 스피로-NPB(N2,N7-디-1-나프탈레닐-N2,N7-디페닐-9,9'-스피로비[9H-플루오렌]-2,7-디아민), 4P-TPD(4,4-비스-(N,N-디페닐아미노)-테트라페닐), PEDOT: PSS; 니켈, 바나듐, 구리 또는 몰리브덴의 산화물과 같은 무기 정공 전달체; Cul, CuBr, CuSCN, Cu2O, CuO 또는 CIS; 페로브스카이트; 비정질 Si; p-형 IV족 반도체, p-형 III-V족 반도체, p-형 II-VI족 반도체, p-형 I-VII족 반도체, p-형 IV-VI족 반도체, p-형 V-VI족 반도체 및 p-형 II-V족 반도체가 있다. p-형 반도체는 PEDOT(폴리(3,4-에틸렌디옥시티오펜))을 포함할 수 있다.
p-형 반도체는, 예를 들어 NOBF4(니트로소늄 테트라플루오로보레이트) 또는 테르트부틸 피리딘 및 LiTFSI로 도핑되어, 예를 들어 정공 밀도를 증가시키게 될 수 있다.
전형적으로, 제2 전극 물질은 투명 도전성 산화물 또는 금속; 투명 도전성 산화물 또는 금속 위에 배치된 p-형 반도체의 층을 포함한다. 이러한 배열에서, TCO 또는 금속은 광활성 물질로부터 전류를 운반하기 위한 도체로서 작용하는 반면, p-형 반도체의 층은 정공을 수집하고 그리고/또는 전자를 차단하도록 작용한다.
따라서, 제2 전극 물질은 금속 층을 포함할 수 있고, 금속 층 상에 배치된, p-형 반도체의 층(또는 코팅)을 포함할 수 있다. 제2 전극 물질은 금층과 금층 상에 코팅된 스피로-OMeTAD와 같은 유기 p-형 반도체의 코팅을 포함할 수 있다.
어떤 경우에는, 제2 전극은 금속(예를 들어, 주성분)의 층 및 금속의 산화물(예를 들어, 부성분)의 층을 포함할 수 있다. 그 경우에, 금속의 층은 제2 전극의 주요 전기 도전성 부분으로서 기능할 수 있고 금속 산화물은 전극의 선택 부분, 예를 들어 전자 도전 층 또는 정공 도전 층으로서 기능할 수 있다. 예를 들어, 제2 전극은 니켈 층 및 니켈 산화물 층을 포함할 수 있다. 대안으로, 전형적으로 역전된 디바이스에서, 제2 전극은 티타늄 층과 이산화 티타늄 층을 포함할 수 있다.
제2 전극 물질이 금속 층 및 n-형 또는 p-형 반도체 층을 포함하는 경우, n-형 또는 p-형 반도체 층은 전형적으로 광활성 물질과 접촉한다. n-형 또는 p-형 반도체의 층은 제2 전극의 외부 층 전체를 형성할 수 있다. 즉, 금속의 층은 n-형 또는 p-형 반도체의 층으로 완전히 코팅될 수 있다. 대안으로, n-형 또는 p-형 반도체의 층은 금속 층의 단일 표면상에 배치될 수 있다.
예를 들어, 금속 층의 섹션이 금속의 한(하부) 표면이 절연 물질의 층과 접촉하는 실질적으로 직사각형의 단면을 갖는다면, n-형 또는 p-형 반도체의 층은 (i) 금속의 3개의 다른 표면상에 배치되어 금속 층의 전체 표면을 코팅할 수 있고(n-형 또는 p-형 반도체의 층이 이하에 기재되어 있는 바와 같이 금속 층을 산화시킴으로써 제조되는 경우에 이루어질 수 있기 때문임) 또는 (ii) 절연 물질의 층과 접촉하는 표면 반대편의 금속의 한(상부) 표면상에만 배치되어 금속 층의 나머지 2개의 표면을 n-형 또는 p-형 반도체의 층으로 코팅되지 않은 채로 남긴다 (n-형 또는 p-형 반도체의 층이 이하에서 설명되겠지만 레지스트 층의 제거 전에 그리고 상기 금속 층의 증착에 이어지는 단계에서 증착되는 경우에 이루어질 수 있기 때문임).
n-형 또는 p-형 반도체의 층이 금속의 층을 부분적으로만 덮는 경우, 금속 층의 나머지 노출된 영역은 차단 층, 예를 들어, 이하에서 설명되겠지만 자기-조립 모노 층을 형성하기에 적합한 화합물로 부가적으로 코팅될 수 있다.
제1 및/또는 제2 전극에서, n-형 또는 p-형 반도체 층은 전형적으로 3 내지 100nm, 예를 들어 5 내지 30nm이다.
전형적으로, 제1 전극 물질은 전자 수집 전극이고, 제2 전극 물질은 전술한 바와 같이 정공 수집 전극이다. 그러나 일부 실시 예에서, 제1 전극 물질은 정공 수집 전극이고 제2 전극 물질은 전자 수집 전극이다. 그 경우에, 제1 전극 물질은 제2 전극 물질에 대해 전술한 바와 같을 수 있고, 제2 전극 물질은 제1 전극 물질에 대해 전술한 바와 같을 수 있다. 따라서, 제1 전극 물질은 금 또는 백금과 같은 금속 및 p-형 반도체를 포함할 수 있고, 제2 전극 물질은 금속 또는 TCO 및 이산화 티타늄과 같은 n-형 반도체를 포함할 수 있다.
절연 물질은 제1 및 제2 전극 물질의 층들 사이에 배치된다. 그러므로 절연 물질은 제1 전극이 제2 전극과 접촉하는 것을 방지하고 그렇지 않으면 단락 회로를 을 형성하게 한다.
절연 물질은 전형적으로 중합체 또는 유전체 무기 물질을 포함한다. 절연 물질은 전형적으로 104 Ωm 이상의 저항율을 가지고 있다. 유전체 무기 물질은 전형적으로 3.5 eV 이상 또는 4.0 eV 이상의 밴드 갭을 갖는다. 절연 물질은 알루미늄, 지르코늄, 실리콘, 이트륨 및 이테르븀 중 하나 이상의 산화물 또는 폴리알켄(예를 들어, 폴리스티렌 또는 폴리에테르) 및 폴리아크릴레이트(예를 들어, 폴리메틸메타크릴레이트) 중에서 선택된 중합체로부터 선택된 유전체 무기 물질일 수 있다.
바람직하게는, 절연 물질은 알루미늄, 지르코늄, 실리콘, 이트륨 및 이테르븀 중 하나 이상의 산화물을 포함한다. 더 바람직하게는, 절연 물질은 알루미늄 및 실리콘 중 하나 이상의 산화물, 예를 들어 Al2O3를 포함한다.
절연 물질의 층은 전형적으로 20nm 내지 1000nm, 예를 들어 50nm 내지 500nm 또는 100nm 내지 300nm의 두께를 갖는다.
후방 전극 아키텍처의 이점은 광활성 물질의 일 측면이 입사광에 완전히 노출된다는 것이다. 광의 반사를 줄이고 흡수를 개선하기 위해 코팅이 이러한 측면에 적용될 수 있다. 따라서, 광전자 디바이스는 광활성 물질상에 배치된 반사 방지 코팅을 더 포함할 수 있다. 반사 방지 코팅은 거칠거나 질감이 있는 표면을 포함할 수 있다. 반사 방지 코팅은 결정질 물질과는 상이한 굴절률을 갖는 물질을 포함할 수 있다.
광전자 디바이스는 광활성 물질의 층 상에 배치된 패시베이션 층을 더 포함할 수 있다. 패시베이션 층은 전형적으로 유기 화합물인 부동화제(passivating agent)를 포함한다. 부동화제는 전형적으로 트리알킬포스핀 옥사이드, 예를 들어 트리옥틸포스핀 옥사이드이다. 부동화제는 WO 2015/092397에 기재된 바와 같은 유기 화합물, 예를 들어 아이오도펜타플루오로벤젠 또는 티오펜일 수 있으며, WO 2015/092397의 전체는 인용에 의해 본원 명세서에 보완된다. 전형적으로, 존재한다면, 패시베이션 층의 두께는 0.5nm 내지 10nm이다.
광전자 디바이스는 광활성 물질의 층 상에 배치된 소수성 층을 더 포함할 수 있다. 소수성 층은 전형적으로 소수성 화합물 또는 소수성 중합체를 포함한다. 소수성 화합물 또는 소수성 중합체는 전형적으로 비-극성 화합물 또는 비-극성 중합체이다. 소수성 화합물의 예에는 탄화수소 화합물, 유기 화합물 및 실리카가 있다. 소수성 중합체의 예에는 폴리알켄, 폴리아크릴레이트, 폴리에스테르 및 폴리카르 보네이트가 있다.
광전자 디바이스는 전형적으로 베이스 물질의 층을 더 포함하고, 제1 전극 물질의 층은 베이스 물질의 층 상에 배치된다. 이러한 베이스 물질의 층은 광전자 디바이스에 기계적 강도를 제공할 수 있다. 베이스 물질은 전형적으로 유리, 플라스틱, 금속 및/또는 실리콘을 포함한다. 종종, 베이스 물질의 층은 유리 층 또는 플라스틱 층이다. 베이스 물질의 층은 가요성 물질, 예를 들어 플라스틱 또는 스틸, 구리, 텅스텐 및 몰리브덴으로부터 선택된 금속의 가요성 층일 수 있다. 베이스 물질의 층은 전형적으로 1.0㎛ 내지 2.0cm의 두께를 갖는다. 기판은 예를 들어 강성 금속 시트일 수 있다.
광전자 디바이스는 전형적으로 후방 접촉 디바이스이다. 그러므로 광전자 디바이스는 전형적으로 제1 측면 및 제2 측면을 갖는 광활성 물질의 층을 포함하고, 광활성 물질의 층의 제1 측면은 기판과 접촉한다. 따라서, 광전자 디바이스는 전형적으로 후방 접촉 광전자 디바이스이고 광은 광활성 물질의 층의 제2 측면을 통해 흡수 또는 방출된다. 전형적으로 제2 측면은 디바이스의 제1 측면과는 반대 측면 상에 있다.
기판 및 전극의 구조는 제1 및 제2 전극이 기판의 동일 측면 상에 있게 한다. 따라서, 기판은 전형적으로 하나 이상의 제1 및 제2 전극이 배치되는 제1 측면을 가지며, 광활성 물질는 기판의 제1 측면 상에 배치된다.
제1 전극 물질의 층은 전형적으로 10nm 내지 1000nm의 두께를 갖는다. 예를 들어, 제1 전극 물질은 10nm 내지 300nm의 두께를 가질 수 있다. 종종, 제1 전극 물질은 50nm 내지 200nm의 두께를 갖는다.
광전자 디바이스는 전형적으로 제1 전극 물질의 층 상에 배치된 제2층을 포함하며, 제2층은 절연 물질의 층 및 광활성 물질의 층을 포함한다. 광전자 디바이스는 전형적으로 제2층 상에 배치된 제3층을 포함하고, 제3층은 제2 전극 물질 및 광활성 물질을 포함한다. 광전자 디바이스는 전형적으로 제3층 상에 배치된 제4층을 포함하고, 제4층은 광활성 물질을 포함한다. 따라서, 측면에서 볼 때, 광전자 디바이스는 4개의 층, 즉 제1 전극 물질을 포함하는 층; 절연 물질의 영역들, 및 상기 영역들 사이에 배치되고 상기 제1 전극 물질과 접촉하는 광활성 물질의 영역들을 포함하는 제2층; 제2 전극 물질의 영역들, 및 제2 전극 물질의 영역들 사이에 배치된 광활성 물질의 영역들을 포함하는 제3층; 및 광활성 물질(즉, 광전자 디바이스의 벌크 흡수체/이미터 영역)만을 포함하는 제4층을 포함한다. 이는 각각 I, II, III 및 IV로 표시된 층들을 갖는 본 발명의 실시 예에 대해 도 10에 개략적으로 도시되어 있다. 제4층에는 종종 다공성이 없다.
제2층은 전형적으로 50nm 내지 2000nm, 예를 들어 100nm 내지 400nm의 두께를 갖는다. 제3층은 전형적으로 50nm 내지 1000nm, 예를 들어 100nm 내지 500nm의 두께를 갖는다. 제4층은 전형적으로 5nm 내지 5000nm, 예를 들어 500nm 내지 4000nm 또는 1000nm 내지 3000nm의 두께를 갖는다.
절연 물질의 층은 전형적으로 패터닝된 절연 물질의 층이다. 따라서, 제1 전극 물질의 층 상에는 패터닝된 절연 물질의 층, 예를 들어 복수의 절연 물질의 스트립을 포함하는 패터닝된 층이 배치될 수 있다. 이러한 문맥에서의 "패터닝된"은 미리 결정된 형태로 배치된 것임을 의미할 수 있다. 패터닝된 절연 물질의 층은 하나 이상의 빗살형 절연 물질의 영역을 형성할 수 있다. 제2 전극 물질은 전형적으로 패터닝된 절연 물질의 층 상에 배치되고 제2 전극이 패터닝된 적어도 하나의 제2 전극의 적어도 일부를 형성한다. 따라서, 제2 전극은 패터닝된 전극일 수 있는 반면에, 제1 전극은 전형적으로 패터닝되지 않은 제1 전극 물질의 층이다.
절연 물질의 층은 전형적으로 2개 이상의 선형의 절연 물질의 영역을 포함한다. 선형의 물질 층의 영역은 가늘고 긴 물질 영역이며, 예를 들어 실질적으로 직사각형 영역, 스트립 또는 와이어의 형태를 취할 수 있다. 따라서, 절연 물질의 층은 전형적으로 2개 이상의 절연 물질의 스트립을 포함한다(또는 2개 이상의 절연 물질의 스트립으로부터 부분적으로 형성된다).
기판은 전형적으로 제1 전극 물질의 층 상에 배치된 2개 이상의 선형의 절연 물질의 영역, 및 각각의 선형의 절연 물질의 영역 상에 배치된 선형의 제2 전극 물질의 영역을 포함한다. 따라서, 기판은 각각의 절연 물질의 스트립 상에 배치된 부가적인 제2 전극 물질의 스트립을 갖는 2개 이상의 절연 물질의 스트립을 포함할 수 있다. 도 8의 개략도는 모두가 제1 전극 물질의 층 상에 배치된 2개의 선형의 절연 물질의 영역(예컨대, 스트립)(B) 상에 배치된 2개의 선형의 제2 전극 물질의 영역(A)(예컨대, 스트립)을 기판이 포함하는 실시 예를 보여준다.
전형적으로, 선형의 절연 물질의 영역들 및/또는 선형의 제2 전극 물질의 영역들 중 하나 이상은 100nm 내지 50㎛의 폭과 10㎛ 내지 1.0㎛의 길이를 갖는다. 따라서, 선형의 절연 물질(제2 전극 물질)의 영역들은 100nm 내지 50㎛의 폭 및 10㎛ 내지 1.0㎛(즉, 1000mm)의 길이를 갖는 절연 물질(제2 전극 물질)의 스트립들일 수 있다. 선형 영역들의 폭은 바람직하게는 300㎚ 내지 5㎛, 예를 들어 1.0㎛ 내지 5㎛이다. 도 9의 실시 예에서 선형 영역들의 폭은 w1로 나타나 있다. 하나 이상의 선형 영역의 길이는 바람직하게 1.0mm 내지 500mm이다.
기판은 2개 이상의 노출된 선형의 제1 전극 물질의 영역을 포함한다. "노출된 제1 전극 물질의 영역"은 절연 물질의 층에 의해 (실질적으로) 덮이지 않은 제1 전극 물질의 영역이다. 그러므로 노출된 제1 전극 물질의 영역은 전형적으로 광활성 물질과 접촉하는 제1 전극 물질의 영역이다. 노출된 선형 영역은 노출된 제1 전극 물질의 스트립일 수 있다. 노출된 제1 전극 물질의 영역들 중 하나 이상은 전형적으로 10nm 내지 50㎛의 폭 및 10㎛ 내지 1.0㎛의 길이를 갖는다. 노출된 선형 영역의 폭은 바람직하게는 100nm 내지 4.0㎛, 예를 들어 0.2㎛ 내지 5.0㎛이다. 도 9의 실시 예에서 노출된 선형 영역의 폭은 w2로 나타나 있다. 하나 이상의 노출된 선형 영역의 길이는 바람직하게는 1.0mm 내지 500mm이다.
일부 실시 예에서, 기판은 실질적으로 평행한 3개 이상의 선형의 제2 전극 물질의 영역을 포함하고, 2개의 인접한 선형의 제2 전극 물질의 영역 사이의 간격은 100nm 내지 50㎛, 바람직하게는 2개의 인접한 선형의 제2 전극 물질의 영역 사이의 간격은 200nm 내지 2.0㎛이다. 실질적으로 평행한 선형 영역은 예를 들어 서로에 대해 +5.0 °내지 -5.0 °의 각을 갖는 에지를 가질 수 있다.
일부 실시 예에서, 기판은 실질적으로 평행한 3개 이상의 선형의 제2 전극 물질의 영역을 포함하고, 2개의 인접한 선형의 제2 전극 물질의 영역 사이의 간격은 50㎛ 내지 1.0㎜이다.
기판은 예를 들어 적어도 하나의 제2 전극의 적어도 일부를 형성하도록 부가적인 제2 전극 물질의 영역에 연결된 복수의 선형의 제2 전극 물질의 영역을 포함할 수 있다. 이러한 구조는 빗살형 구조로서 언급될 수 있다. 예를 들어, 적어도 하나의 제2 전극은 빗살형 절연 물질의 구조상에 배치된 빗살형 제2 전극 물질의 구조를 포함할 수 있다.
대안으로, 패터닝된 절연 물질의 층은 절연 물질을 포함하지 않는 복수의 영역을 포함할 수 있다. 복수의 영역은 복수의 실질적으로 원형인 영역일 수 있다. 이는 도 9 및 도 27에 개략적으로 도시되어 있다. 실질적으로 원형인 복수의 영역은 육각형 형상, 예를 들어 벌집 패턴으로 배열될 수 있다. 예를 들어, 패터닝된 절연 물질의 층은 다수의 정공을 포함할 수 있다. 제2 전극 물질은 전형적으로 패터닝된 절연 물질의 층 상에 배치되고 적어도 하나의 제2 전극의 적어도 일부를 형성하며, 제2 전극은 패터닝되어 있다. 따라서, 제2 전극은 제1 전극이 광활성 물질에 노출되는 복수의 정공을 포함할 수 있다. 제2 전극 물질의 층 및 절연 물질의 층은 (i) 제1 전극 물질의 층 상에 복수의 실질적으로 구형인 입자를 배치하는 단계 및 (ii) 제1 전극 물질의 층 상에 제2 전극 패턴을 정의하는 리소그래피 단계 를 수행하는 단계를 포함하는 방법으로부터 획득 가능하다. 이러한 방법은 이하에 부연 설명되어 있다.
절연 물질은 제1 및 제2 전극을 분리한다. 광활성 물질은 전형적으로 절연 물질과 접촉한다. 제1 전극은 통상 제2 전극과 접촉하지 않는다. 따라서, 제1 전극은 통상 제2 전극과 전기적으로 접촉하지 않는다.
광전자 디바이스는 광전지 디바이스, 광 다이오드, 태양 전지, 광 트랜지스터, 광전자 증배관, 광 검출기, 포토레지스터, 발광 디바이스, 발광 다이오드, 레이저 또는 전하 주입 레이저일 수 있다. 광전자 디바이스는 전형적으로 발광 디바이스 또는 광전지 디바이스다. 바람직하게는, 광전자 디바이스는 광전지 디바이스이다.
광전자 디바이스는 탠덤 광전자 디바이스일 수 있고, 광활성 물질상에 배치된 탠덤 영역을 더 포함하며, 탠덤 영역은 제1 탠덤 전극, 제2 탠덤 전극 및 탠덤 광활성 물질의 층을 포함한다.
기판
본 발명은 또한 적어도 하나의 제1 전극으로서, 제1 전극 물질을 포함하는 적어도 하나의 제1 전극, 및 적어도 하나의 제2 전극으로서, 제2 전극 물질을 포함하는 적어도 하나의 제1 전극을 포함하는 기판을 제공하며;
상기 기판은,
- 제1 전극 물질의 층; 및
- 상기 제1 전극 물질의 층 상에 배치된 절연 물질의 층으로서, 상기 제1 전극 물질의 층을 부분적으로 덮는 절연 물질의 층; 및
- 상기 절연 물질의 층 상에 배치된 제2 전극 물질;
을 포함하고,
상기 제1 전극 물질은 티타늄, 주석, 아연, 니오븀, 탄탈, 인듐, 갈륨, 네오디뮴, 팔라듐 또는 카드뮴의 산화물 및/또는 투명 도전성 산화물을 포함하며, 상기 제2 전극 물질은 금속을 포함한다.
본 발명의 기판은 본 발명의 광전자 디바이스에 대해 상기 정의된 바와 같을 수 있다.
방법
또한, 본 발명은 제1 전극 및 제2 전극을 포함하는 기판을 제조하는 방법을 제공하며, 상기 방법은,
(i) 베이스 물질의 층상에 배치된 제1 전극 물질의 층을 제공하는 단계;
(ii) 제1 전극 물질의 층 상에 레지스트 층을 배치하는 단계;
(iii) 상기 제1 전극 물질의 층 상에 제2 전극 패턴을 정의하기 위한 리소그래피 단계를 수행하는 단계;
(iv) 레지스트 층 상에 절연 물질의 층을 배치하는 단계;
(v) 절연 물질의 층상에 제2 전극 물질의 층을 배치하는 단계; 및
(ⅵ) 상기 레지스트 및 상기 레지스트 상에 배치된 물질을 제거하는 단계;
를 포함한다.
베이스 물질의 층상에 배치된 제1 전극 물질의 층을 제조하는 단계는 전형적으로 베이스 물질의 층에 그 위에 배치되는 금속 또는 투명 도전성 산화물의 층을 제공하는 단계; 및 상기 금속 또는 상기 투명 도전성 산화물의 층 상에 n-형 또는 p-형 반도체 층을 배치하는 단계;를 포함한다. n-형 또는 p-형 반도체의 층을 금속 또는 투명 도전성 산화물의 층 상에 배치하는 것은 전형적으로 금속 또는 투명 도전성 산화물의 층 상에 n-형 또는 p-형 반도체 또는 n-형 또는 p-형 반도체의 전구체 화합물을 포함하는 조성물을 배치하는 단계를 포함한다. 상기 조성물은 전형적으로 용매를 더 포함한다. 예를 들면, 티타늄 이소프로폭사이드 및 에탄올을 포함하는 조성물은 금속 또는 투명 도전성 산화물의 층 상에 스핀-코팅되고 그 후에 가열되어 이산화 티타늄 층을 형성하게 될 수 있다. 대안으로, 티타늄 디이소프로폭 사이드 비스(아세틸아세토네이트) 및 에탄올을 포함하는 조성물을 금속 또는 투명 도전성 산화물의 층 상에 스프레이-코팅한 다음에, 가열하여 이산화 티타늄 층을 형성할 수 있다. n-형 반도체 이산화 주석 층은 금속 또는 투명 도전성 산화물의 층 상에 용매와, 이산화 주석을 포함하는 복수의 나노입자를 포함하는 조성물을 배치하고 그 후에 용매를 제거함으로써 제조될 수 있다.
리소그래피 단계에는 전형적으로 전자-빔 리소그래피 단계, 광학 리소그래피 단계 또는 나노컨택 프린팅 단계가 있다. 리소그래피 단계는 레지스트의 층을 전자-빔 또는 광에 노출시켜 레지스트에 제2 전극 패턴을 정의하는 단계를 포함할 수 있다. 레지스트에 정의된 패턴은 전형적으로 리소그래피 단계에 의해 레지스트를 제거함으로써 정의되는 패턴이다. 리소그래피 단계에는 간섭 레이저 리소그래피 또는 콜로이드 리소그래피가 있다.
레지스트는 전형적으로 중합체, 예를 들어 폴리메틸메타크릴레이트(PMMA)를 포함한다. 레지스트는 2-층 레지스트일 수 있다. 예를 들어, 레지스트 층은 제1 PMMA의 층 및 제2 PMMA의 층을 포함하는 2-층의 레지스트일 수 있다. 대안으로, 레지스트는 복수의 실질적으로 구형인 입자를 포함할 수 있다. 예를 들어, 레지스트는 폴리스티렌, 폴리에틸렌 또는 PMMA와 같은 중합체를 포함하는 복수의 실질적으로 구형인 입자를 포함할 수 있다. 복수의 실질적으로 구형인 입자는 100nm 내지 3000nm, 예를 들어 500 내지 1500nm의 평균 입자 크기(예를 들어, Dv50)를 가질 수 있다.
레지스트는 전형적으로 레지스트를 용매에 노출시킴으로써 제거된다. 용매는 임의의 적합한 용매일 수 있다. 예를 들어, 용매는 케톤 및/또는 알콜을 포함할 수 있다. 바람직하게는, 용매는 이소프로판올(IPA) 및 메틸-이소부틸 케톤(MIBK)의 혼합물을 포함한다. 레지스트의 제거는 전형적으로 레지스트 상에 배치된 임의의 부가적인 층을 제거하여 노출된 제1 전극 물질의 영역을 남기게 한다.
상기 방법은 단계 (ⅳ) 및 (ⅴ) 사이에, 절연 물질의 층 상에 접착 물질의 층을 배치하는 단계를 더 포함할 수 있다. 접착 물질은 예를 들어 크롬을 포함할 수 있다. 접착 물질은 절연 물질의 층과 제2 전극 물질의 층 사이의 접착을 도울 수 있다.
기판, 베이스 물질의 층, 제1 전극 물질의 층, 절연 물질의 층 및/또는 제2 전극 물질은 본 발명의 광전자 디바이스에 대해 부가적으로 한정될 수 있다. 따라서, 제1 전극 물질의 층은 투명 도전성 산화물 및 n-형 반도체의 층을 포함할 수 있다.
본 발명에 따른 방법은 (i) 베이스 물질에 그 상부에 배치되는 투명 도전성 전극(TCO)의 층을 제공하는 단계; (ii) TCO의 층 상에 소형의 n-형 반도체(예를 들어, 이산화 티타늄)의 층을 배치하고 그럼으로써 베이스 물질의 층 상에 배치된 제1 전극 물질의 층을 형성하는 단계; (iii) 제1 전극 물질의 층 상에 레지스트 층을 배치하는 단계; (iv) 제1 전극 물질의 층 상에 제2 전극 패턴을 정의하기 위한 리소그래피 단계를 수행하는 단계; (v) 레지스트 층 상에 절연 물질(예를 들어, Al2O3)의 층을 배치하는 단계; (vi) 절연 물질의 층 상에 제2 전극 물질(예를 들어, 금)의 층을 배치하는 단계; 및 (vii) 기판에 용매를 적용하여 레지스트를 제거하는 단계;를 포함할 수 있다.
단계(v)는 (v-a) 절연 물질의 층 상에 금속, 예를 들어 니켈의 층을 배치하는 단계; 또는 (ⅴ-b) 절연 물질의 층 상에 금속, 예를 들어 금의 층을 배치하고, 금속의 층 상에 p-형 반도체, 예를 들어 산화 니켈의 층을 배치하는 단계;를 포함할 수 있다.
상기 방법이 단계 (v-a)를 포함하는 경우, 상기 방법은 전형적으로 금속의 층 상에 금속 산화물의 층을 형성하기 위해 기판이 어닐 처리되는 단계 (vii-a)를 더 포함한다. 단계 (vii-a)는 전형적으로 단계 (vi) 후에 레지스트의 제거를 이루게 한다. 기판을 어닐 처리하는 단계는 200℃ 내지 500℃의 온도에서 10분 내지 100분 동안 기판을 가열하는 단계를 포함할 수 있다. 예를 들어, 본 발명의 방법은 (v) 절연 물질의 층 상에 니켈 또는 티타늄의 층을 배치하는 단계; (vi) 패터닝된 니켈 또는 티타늄의 층을 남기도록 레지스트 및 레지스트 상에 배치된 물질을 제거하는 단계; 및 (vii) 기판을 어닐 처리하여 니켈층 상에 산화 니켈의 층을 형성하거나 티타늄 층 상에 이산화 티타늄 층을 형성하는 단계를 포함할 수 있다.
상기 방법이 단계 (v-b)를 포함하는 경우, 상기 방법은 전형적으로 기판이 금속 층의 노출된 표면상에 자기-조립된 모노 층을 형성하기에 적합한 화합물로 처리되는 단계 (vii-b)를 더 포함한다. 단계 (vii-b)는 전형적으로 단계 (vi) 후에 레지스트의 제거를 이루게 한다. 자기-조립된 모노 층을 형성하기에 적합한 화합물은 전형적으로 티올기 또는 티오펜기를 포함한다. 예를 들어, 자기-조립된 모노 층을 형성하기에 적합한 화합물은 알칸-1-티올, 예를 들어 도데칸-1-티올과 같은 C6-14-알칸-1-티올일 수 있다. 자기-조립된 모노 층을 형성하기에 적합한 화합물은 차단 층으로서 작용할 수 있다.
본 발명은 또한 정의된 바와 같은 제1 전극 및 제2 전극을 포함하는 기판을 제조하는 방법에 의해 획득 가능한 기판을 제공한다.
본 발명은 또한 제1 전극 및 제2 전극을 포함하는 기판을 포함하는 광전자 디바이스를 제조하는 방법을 제공하며, 상기 방법은 본원 명세서에서 정의된 방법에 의해 기판을 제조하는 단계를 포함한다. 상기 방법은 전형적으로 기판상에 광활성 물질의 층을 배치하는 단계를 더 포함한다.
기판상에 광활성 물질의 층을 배치하기 전에, 기판을 이온성 액체로 처리할 수 있다. 예를 들어, 기판은 1-부틸-3-메틸이미다졸륨 테트라플루오로보레이트로 처리될 수 있다. 기판을 이온성 액체로 처리하는 단계는 기판상에 용매 및 이온성 액체를 포함하는 조성물을 배치하고 기판을 건조하는 단계를 포함할 수 있다. 조성물은 예를 들어 0.001 내지 1.0 중량% 농도의 알코올(예를 들어, 메탄올 또는 에탄올) 및 이온성 액체를 포함할 수 있다.
기판 상에 광활성 물질의 층을 배치한 후에, 광활성 물질의 층에 패시베이션 층을 배치할 수 있다. 패시베이션 층은 전형적으로 유기 화합물인 부동화제를 포함한다. 부동화제는 전형적으로 트리알킬포스핀 옥사이드, 예를 들어 트리옥틸포스핀 옥사이드이다. 부동화제는 WO 2015/092397에 기재된 바와 같은 유기 화합물, 예를 들어 아이오도펜타플루오로벤젠 또는 티오펜일 수 있으며, WO 2015/092397의 전체는 인용에 의해 본원 명세서에 보완된다. 광활성 물질의 층 상에 부동화제를 배치하는 것은 전형적으로 용매(예를 들어 클로로벤젠) 및 부동화제(예를 들어 트리옥틸포스핀 옥사이드)를 포함하는 조성물을 배치하는 것을 포함한다.
본 발명은 또한 본원 명세서에서 정의된 광전자 디바이스를 제조하는 방법에 의해 획득 가능한 광전자 디바이스를 제공한다.
모듈
본 발명은 또한 본 발명에 따른 2개 이상의 광전자 디바이스를 포함하는 모듈을 제공한다. 모듈은 대안으로 본 발명에 따른 2개 이상의 기판을 포함할 수 있다.
본 발명에 따른 모듈에서, 각각의 디바이스 또는 기판은 상호연결될 수 있다. 전형적으로, 디바이스 또는 기판은 하나의 디바이스 또는 기판의 제1 전극이 인접한 디바이스 또는 기판의 제2 전극과 전기적으로 연결되도록 상호연결된다. 본 발명에 따른 모듈의 개략적인 측면도가 도 11에 도시되어 있다. 본 발명에 따른 모듈은 본 발명에 따른 2 내지 1000개의 디바이스 또는 기판, 예를 들어 본 발명에 따른 4개 내지 100개의 디바이스 또는 기판을 포함할 수 있다. 본 발명의 모듈에서, 평면으로 보았을 때, 각각의 디바이스 또는 모듈의 제2 전극의 영역에 의해 정의되는 각각의 디바이스 또는 기판의 영역은 0.1cm2 내지 100cm2, 예를 들어 0.5cm2 내지 10cm2일 수 있다. 본 발명에 따른 2개의 인접한 디바이스 또는 기판 사이의 거리는 1.0 mm 이하, 예를 들어 100㎛ 이하일 수 있다.
실시 예
실시 예 1 - 후방 접촉 광전지의 제조
메틸 암모늄 납 트리아이오다이드를 함유하는 후방 접촉 광전지는 하기 방법에 의해 제조되었다.
기판 준비:
요컨대, 불소 도핑된 산화 주석(FTO) 코팅 유리 기판을 헬매넥스(Hellmanex), 아세톤, 이소프로판올 및 산소 플라즈마에서 순차적으로 세정했다. 에탄올 내 티타늄 이소프로폭 사이드 용액(용액 5ml당 2M HCL 35ml 함유)을 스핀 코팅(2000rpm, 2000rpm s-1 램프)하여 소형의 TiO2의 층을 증착하고 500℃에서 30 분 동안 소결 처리한다. FTO 및 TiO2는 함께 제1 전극 물질을 형성한다. 유리는 베이스 물질에 해당한다.
패터닝 :
전자-빔 리소그래피는 2-층 PMMA 레지스트를 사용하여 수행되었다. A8 PMMA 495K의 초기 층을 유리-FTO-TiO2 기판상에 1000 rpm으로 60초 동안 스핀 코팅하고 180℃에서 90초 동안 핫 플레이트 상에서 베이킹하였다. A8 PMMA 950K의 제2층을 4000 rpm에서 60초 동안 회전시키고, 180℃에서 90초 동안 베이킹하였다. 상부 전극 패턴은 JEOL 5500FS 전자-빔 리소그래피 시스템에서 노출되었다. 그 후 노출된 패턴을 MIBK:IPA(메틸이소부틸케톤:이소프로판올)(1:3)에서 90초 동안 현상하여 리프트-오프(lift-off)를 돕기 위해 2-층 레지스트에서 언더컷 프로파일을 획득하였다. 이러한 단계는 또한 적절한 스탬프를 사용하여 더 간단한 나노컨택 임프린팅 방법에 의해 수행될 수 있다. 현상 후에, 200nm 두께의 Al2O3 층을 전자-빔 증착으로 증착하고 나서, Cr의 얇은(수 nm) 접착층 및 100nm의 Au를 증착하였다. 샘플을 아세톤(Acetone)에 남겨 두어 남아있는 레지스트를 리프트-오프(lift-off)하여 상부 전극 패턴을 남겨 두었다.
페로브스카이트 증착
CH3NH3PbI3 페로브스카이트는 40 중량%의 납 함량에서 납 아세테이트 및 메틸암모늄 요오드 전구체의 단일 단계 스핀 코팅(2000 rpm)을 통해 1:3 몰 비율로 증착되었다. 필름을 질소 글로브박스에서 100℃에서 10분간 어닐 처리하고, 실온으로 냉각시킨 후, 폴리-메틸메타크릴레이트의 40 mg/ml 용액을 톨루엔(200 rpm)에 스핀 코팅하여 캡슐화하였다.
디바이스 특성화
디바이스 성능 파라미터를 측정하기 위해, NREL-보정 KG5 필터링 실리콘 참조 셀을 사용하여 100 mW cm-2 가 되도록 보정된 ABET 솔라 시뮬레이터로 솔라-시뮬레이션 AM 1.5 일광을 생성하고, JV 곡선을 소스미터(키슬리 2400, 미국)로 레코드하였다.
결과 및 검토
신규한 디바이스 아키텍처를 제조하기 위한 본 발명의 방법이 도 2에 개략적으로 도시되어 있다. 가능한 전극 구조의 개략도는 도 4 및 도 8에 도시되어있다. 본 실시 예에서, 기판은 투명 도전성 산화물(TCO)로 코팅된 유리 조각이다. 이는 그 후 전자 선택 물질(즉, n-형 반도체 TiO2)로 균일하게 코팅되어 전자 수집 전극(electron collecting electrode; ECE)을 형성하게 된다. 그런 다음 패터닝된 레지스트를 나노-리소그래피(nano-lithography) 또는 나노컨택 임프린팅(nano-contact imprinting)을 통해 이러한 전자 선택 접촉에 코팅한다(도 2(a)). 그 다음에는 Al2O3와 같은 절연체를 먼저 증착 하고나서, 금과 같은 금속 또는 HCE(hole collecting electrode; 정공 수집 전극)를 증착한다(도 2(b)). 레지스트가 제거되어 패터닝된 전극 설계만이 남게 된다(도 2(c)). 여러 개별적인 얇은 전극 모두가 하나의 큰 전극을 형성하도록 연결된 결과적으로 획득된 전극은 도 3의 현미경 이미지에 큰 눈금으로 나타나 있다. 두꺼운 교차형 특징은 HCE 전극의 더 두꺼운 스트립이어서 얇은 전극을 따른 작은 파단(破斷; break)의 경우에 손실을 회피하게 한다. 이러한 방식으로, ECE 및 정공 수집 HCE 양자 모두가 동일한 기판상에 배치되더라도 ECE 및 정공 수집 HCE 사이의 접촉을 방지하는 것이 가능하다.
도 4의 개략도에서 ECE 및 HCE는 Al2O3 장벽에 의해 서로 전기적으로 절연되어 있다. 이는 단일 리소그래피 단계만을 통해 모두 가능하다. ECE 및 HCE는 또한 ECE 및 HCE를 각각 더 전자 및 정공 선택적이게 하기 위해 자체-조립 모노 층(각각 e-SAM 및 h-SAM)으로 코팅될 있다. 반사-방지층은 또한 최종 태양 전지의 광 수확을 향상시키기 위해 반도체 상에 증착될 수 있다. 다수의 평행한 HCE는 전극 단부에 연결되어 있고, 그럼으로써 도 3의 현미경 이미지에서 보인 바와 같이 다수의 평행한 HCE가 하나의 전극으로 기능하게 된다. 이에 대한 예는 전체 전극 아키텍처가 도시되어 있는 도 4에 나타나 있다. 처음 2개의 층은 또한, 예를 들어 전자 선택 TiO2 소형 층으로 코팅된 도전성 티타늄 호일을 얻기 위해 산소 분위기에서 티타늄 호일을 소결 처리함으로써 쉽고 값싸게 제조될 수 있다. 그러나 이러한 후자의 옵션은 윈도우 애플리케이션에서와같이 태양 전지가 반투명해야 하는 태양 전지 애플리케이션에 적합하지 않다.
여기에 설명된 원리 증명 디바이스에서, 유리는 기판으로 사용되었으며, FTO는 50nm 두께의 소형 TiO2 층과 함께 ECE로서 사용되었고, Al2O3는 절연 물질로서 사용되었고, 금은 HCE로서 사용되었고, CH3NH3PbI3(메틸암모늄 아이오다이드 및 납 아세테이트 전구체로부터 제조됨)는 반도체로서 사용되었다. 비활성 중합체 폴리메틸메타크릴레이트(polymethylmethacrilate; PMMA)는 공기와의 접촉으로부터 페로브스카이트 층을 보호하기 위해 사용되었다. 도 5의 주사 전자 현미경 이미지는 본 실시 예에서 제조된 디바이스 중 하나의 단면을 보여준다.
제조된 태양 전지에 대한 전류-밀도 - 전압(JV) 곡선은 도 6에 나타나 있다. 여기에서 금 스트라이프 전극 사이의 간격은 1, 5, 10 또는 20 ㎛이었다.
이러한 예비 연구에서, 디바이스의 성능은 그다지 높지 않으며 전극 간격이 감소함에 따라 증가한다는 것이 명백하다. 이는 2가지 이유 때문이라고 가정한다. 첫째, 이전의 측정에 의해 입증된 바와 같이, 물질 내 전하의 확산 길이는 약 2㎛가 되어야 한다. 그러나 전자가 ECE 층에 의해 신속하게 수집되어야 하고 오직 정공만이 페로브스카이트에 남아 있으므로, 정공 수명은 또한 유효 정공 확산 길이를 증가시키도록 극적으로 증가해야 한다. 이러한 초기 테스트에서 사용된 간단한 전극은 단순히 선택적이지 않다는 가능성이 더 크다. 결과적으로, 금 전극에서의 낮은 전자 추출 및 높은 재조합률은 이들 장치를 한정 지운다. 전자 및 정공 선택 접축 각각에서 C60 및 피리딘 또는 티올과 같은 선택 SAM을 사용하면 측면 간격이 긴 아키텍처의 경우에도 성능이 크게 향상될 가능성이 있다. 물론 측면 간격이 길어질수록 금속이 적게 필요하며 하단 전극이 투명할수록 디바이스를 제조하는 비용이 더 저렴해진다.
그럼에도, 디바이스가 광전지 디바이스로서 기능한다는 것은 명백하다. 어두운 J-V 곡선은 정류 동작을 나타내지만, 최대 1mA cm-2의 광전류 및 약 0.3V의 개방 회로 전압이 획득된다. 이는 이러한 아키텍처가 태양 전지로서 기능할 수 있다는 증거이다. 컨택의 선택도가 개선되면 종래의 수직 디바이스 구조의 성능보다 향상될 수 있다.
실시 예 2 - 후방 접촉 광전지의 제조
메틸암모늄 납 클로라이드 아이오다이드를 포함하는 후방 접촉 광전지는 이하에 기재되어 있는 방법에 의해 제조되었다. 상이한 전극 물질을 사용하고 상이한 표면 처리를 사용하여 기판을 제조하였다.
기판 세정:
15 Ohm/sq 시트 저항을 갖는 FTO 코팅 유리 기판을 아연 분말 및 2M HCl로 에칭하여 비-도전성 에지 스트라이프를 만들었다. 에칭된 기판을 탈이온수에서 헹구고, 탈이온수 스트림에서 다시 헹구기 전에 칫솔로 헬매네스(Hellmanex) 용액을 브러싱하여 엄격하게 세정하였다. 질소를 사용하여 기판을 건조한 다음, 아세톤 및 2-프로판올로 헹구고 산소 플라즈마에서 10분 동안 에칭하였다.
하부 n-형 층 증착:
스핀 코팅된 TiO 2 :
n-형 TiO2 소형 층은 0.71g의 티타늄 이소프로폭사이드 및 0.07g의 2M HCl의 용액을 8mL의 에탄올에서 2000 rpm으로 45초 동안 기판상에 스핀-코팅하고 500℃에서 45분 동안 어닐 처리함으로써 형성되었다.
스핀 코팅된 SnO 2 :
SnO2 나노입자는 열수(熱水) 방법을 통해 합성되었다. 467mg의 SnCl4·5H2O(98% 시그마-알드리치)를 20ml의 탈이온수에 용해하였다. 실온에서 10분 동안 교반한 후, 완전히 용해된 투명한 용액을 획득하였다. 그 후, 이러한 용액을 테프론-라이닝된 스테인리스 강 오토클레이브로 옮기고 200℃에서 2시간 동안 가열하였다. 가열 처리 후, 냉수를 사용하여 오토클레이브를 실온으로 급냉시켰다. 침전물을 9000 rpm에서 15분간 원심분리하였다. 나노입자는 초음파 처리 욕조에서 에탄올에 재분산되었다. 이러한 세척 처리를 3회 반복하였다. 최종 세척 처리 후, 나노입자를 5mg/ml의 농도로 에탄올에 재분산시켰다. 나노입자 용액을 샘플에 100㎕ 부피로 펼친 다음 2000 rpm에서 45초 동안 스핀-코팅하였다. 스핀-코팅 직후에 기판을 150℃ 가열된 핫 플레이트 상에 놓아 용매를 10분 동안 건조시켰다.
스프레이 코팅된 TiO 2 :
기판을 핫 플레이트상에서 250℃로 가열하였다. 티타늄 디이소프로폭사이드 비스(아세틸아세토네이트)를 1:10(v:v)의 농도로 무수 에탄올에서 희석시켰다. 이러한 용액 15ml를 11.4cm x 22.4cm의 총 면적을 갖는 고온의 기판상에 핸드 펌프로 균일하게 분무하였다. 스프레이는 10초 동안 분무한 다음 20초 동안 대기함으로써 이행되었다. 기판을 250℃에서 또 다른 10분 동안 유지한 다음, 냉각하기 전에 45분 동안 500℃까지 가열하였다.
하부 p-형 층 증착:
반전된 디바이스는 p-형 반도체의 층을 포함하는 제1 전극 물질을 디바이스의 하부 전극층으로서 증착시킴으로써 제조되었다.
질산 니켈 헥사하이드레이트 1mmol을 에틸렌 글리콜 1mL에 완전히 용해하고 에틸렌디아민 1mmol을 용액에 첨가하였다. 캐핑하기 전에 스모크를 압축 공기로 날려 버렸다. 용액을 격렬하게 진탕(shaking) 시킨 후 흡입기에 넣고 응집을 회피하기 위해 0.2㎛ 필터를 통해 FTO 기판으로 직접 여과하였다. 기판을 5000 rpm으로 50초 동안 스핀-코팅한 다음 100℃에서 10분 동안 핫 플레이트에서 건조시켰다. 그 후, 필름을 300℃에서 1시간 동안 어닐 처리하였다.
후방 접촉 제조:
이미지 반전 포토레지스트 AZ 5214 E를 5000 rpm에서 45초 동안 스핀-코팅하고 110℃에서 50초 동안 베이킹하였다. 크롬 패턴의 유리 포토마스크를 통한 자외선 노출 및 후속 이미지 반전은 후방 컨택의 핑거에 대해 설계된 영역의 용해도를 유도한다. 이들을 현상 조에서 용해시켜 패터닝된 포토레지스트 층을 얻었다.
도 13에는 1㎛의 핑거 폭 및 피치 거리를 갖는 유리한 언더컷 프로파일을 보여주는 현상 후의 패터닝된 포토레지스트의 경사 SEM 이미지가 도시되어 있다. 도 14는 리프트-오프 후 1㎛의 피치 및 핑거 폭을 갖는 패터닝된 전극을 나타내는 광학 현미경 이미지를 보여준다.
도 22 내지 도 24는 핑거 폭이 1㎛이고 피치 거리가 5 내지 20㎛(5, 10 또는 20㎛)인 리프트-오프 후의 패터닝된 전극의 광학 현미경 이미지를 보여준다.
Ni + NiO 쉘 정공 도전성 전극:
패터닝된 포토레지스트 층을 전자-빔 증착을 통해 100nm의 절연 Al2O3 및 100 nm의 니켈로 코팅하였다. 나머지 포토레지스트 영역의 리프트-오프(lift-off)는 디메틸설폭사이드의 가열된 욕조에서 수행되었다. Ni 기반 디바이스는 이어서 p-형 전자 차단 층으로서 산화된 Ni의 쉘을 만들기 위해 400℃에서 30분 동안 어닐 처리된다.
Au + NiO + 정공 도전성 전극용 티올 차단 층:
패터닝된 포토레지스트 층을 전자-빔 증착을 통해 100nm의 절연 Al2O3 및 100 nm의 Au + 10nm의 NiO로 코팅하였다. 나머지 포토레지스트 영역의 리프트-오프(lift-off)는 디메틸설폭사이드의 가열된 욕조에서 수행되었다.
알칸티올 차단 층은 1mM의 도데칸-1-티올을 에탄올에 용해하고 준비된 기판을 패터닝된 전극에 24시간 동안 담그고 자기 조립함으로써 노출된 금 영역 상에 조립되었다.
리프트-오프 전에 정공 도전성 층이 금 전극 상에 증착되는 후방 접촉 디바이스의 개략도가 도 17에 도시되어 있다. 금 전극의 노출된 측면을 생성하는 션트(shunt)는 도데칸-1-티올의 자기-조립 절연 층에 의해 처리되어 금 내로의 전자 주입을 방지하게 된다.
반전된 디바이스용 Al + Ti + TiO 2 쉘 전자 도전성 전극:
이하는 니켈 및 산화 니켈의 하부 제1 전극 층을 포함하는 반전된 디바이스에서 기판 구조를 완성하기 위해 수행되었다.
패터닝된 포토레지스트 층을 전자-빔 증착을 통해 100nm의 절연 Al2O3 및 50nm의 Al 및 50nm의 티타늄으로 코팅하였다. 나머지 포토레지스트 영역의 리프트-오프(lift-off)는 디메틸설폭사이드의 가열된 욕조에서 수행되었다. 이어서, 알루미늄 및 티타늄 기반 디바이스는 400℃에서 30분 동안 어닐 처리되어 Al 주위에 차단 층으로서 산화된 Al의 쉘을 만들게 되고 n-형 정공 차단 층으로서 TiO2의 쉘을 만들게 된다.
이온성 액체 증착:
1-부틸-3-메틸이미다졸륨 테트라플루오로보레이트(이온성 액체, IL) 0.01 중량%를 메탄올에 용해시키고, 용액을 리프트-오프 및 어닐 처리 공정 후에 패터닝된 전극 상에 펼친 다음, 4000 rpm에서 20초 동안 스핀-코팅하고, 그 후 페로브스카이트 증착 전에 핫 플레이트상에서 80℃에서 10분간 건조시켰다.
페로브스카이트 증착:
3:0.98:0.02M 메틸암모늄 아이오다이드(MAI):PbCl2:PbI2의 용액을 디메틸포름아미드에 38.5 중량%의 농도로 용해시키고 건조 공기 분위기에서 2000 rpm으로 45초 동안 전자 패터닝된 기판 상에 스핀-코팅하였다. 증착된 용액의 건조는 약한 기류 하에서 수행되었고, 이어서 기판을 실온에서 15분 동안 그리고 핫 플레이트상에서 70℃에서 추가로 15분 동안 방치시켰다. 그 후 필름은 100℃에서 90분간 그리고 120℃에서 15분간 오븐에서 어닐 처리되었다. 필름을 실온에서 냉각시킨 후, 최종적으로 1 mL의 클로로벤젠에 용해된 15 mg의 PMMA 용액을 스핀-코팅함으로써 PMMA 층을 증착시켰다.
도 15는 PMMA의 얇은 층으로 덮인 페로브스카이트에 의해 둘러싸인 절연 Al2O3 상부의 Ni + NiO 전극을 보여주는 단면 SEM 이미지를 보여준다.
표면 패시베이션 층:
순도 99 %의 트리옥틸포스핀 옥사이드를 무수 클로로벤젠에 0.025 M의 농도로 용해시켰다. 이 용액 100㎕를 페로브스카이트 층의 표면에 펼친 다음에 2000 rpm으로 60초간 스핀-코팅하였다.
원형의 후방 전극
빗살형의 제2 전극에 대한 대안으로서, 기판은 이하에 기술되어 있는 바와 같이 원형의 후방 전극으로 제조되었다. 도 27에는 하부에 전자 전달 층 및 절연체에 의해 분리된 정공 전달 전극을 갖는 원형의 후방 전극의 개략도가 도시되어 있다.
밀접하게 패킹된 폴리스티렌 마이크로스피어의 모노 층의 증착:
채용된 마이크로스피어의 직경은 1 ㎛(Fischer-Scientific, 10 wt%)이었다. 입자 용액을 메탄올 중 트리톤(Triton) X-100의 1:400(v/v) 용액으로 10:1(v/v) 묽게 하여 혼합하였다. 결과적으로 획득된 용액을 초음파 처리 욕조에서 10분 동안 분산시킨 다음에 2.7㎛ 필터로 여과하였다. 다단계 스핀-코팅은 10초 동안 300 rpm의 제 1 단계, 600 rpm에서 2 분간의 제2 단계, 및 2000 rpm에서 10초의 추가 단계를 포함하였다. 자기-조립된 폴리스티렌 모노 층을 공기 중에서 실온에서 약 3시간 동안 건조시켰다.
마이크로스피어 리소그래피
폴리아크릴산(Polyacrylic acid; PAA)를 4 mg/mL의 농도로 무수 에탄올에 용해시킨 후 밀접하게 패킹된 모노 층을 가진 이미 스핀 처리한 기판 상에 2000 rpm으로 60초 동안 스핀-코팅하였다. 그 후, 기판을 핫 플레이트상에서 60℃에서 건조시켜 남아있는 용매를 제거하였다. 50nm의 Au를 열 증발기에서 증착시켜 마이크로스피어뿐만 아니라 절연 PAA 영역을 덮었다. 기판을 톨루엔 욕조에 담그고 10분간 초음파 처리하여 폴리스티렌스피어를 리프트-오프(lift-off)하고 절연 PAA 및 도전성 Au의 다공성 층을 남겨 두었다.
마이크로스피어 리소그래피를 통한 패터닝된 PAA 층의 SEM 평면도 이미지가도 28에 도시되어 있다. 정공 직경은 이러한 패턴을 생성하기 위해 육각형에 밀접한 패턴으로 조립된 비드(bead)의 직경인 1㎛보다 약간 작다.
마이크로스피어 리소그래피를 통해 금으로 코팅된 패터닝턴 PAA 층의 SEM 평면도 이미지가도 29에 도시되어있다.
디바이스 테스팅:
AMR15 시뮬레이트된 일광(ABET Technologies Sun 2000, NREL 인증 KG5 필터 Si 참조 다이오드로 교정됨)으로 PMMA 측에서 디바이스를 조사한 다음, 순방향 및 역방향 바이어스 전압 스캔 방향에서 키슬리(Keithley) 2400으로 측정하였다. 디바이스는 마스크 처리되지 않았지만 활성 영역은 디바이스 당 0.09 cm2의 영역을 덮는 핑거의 기하학적 구조로 잘 정의되어 있다.
도 16은 니켈 전극이 어닐 처리(an)되거나 O2 플라즈마 에칭되어 NiO 쉘을 생성하게 되는 디바이스의 광(LC) 및 암흑(DC) 하에서의 전류 밀도 - 전압(JV) 특성을 보여준다.
도 18은 정공 도전성 전극으로서 금을 사용하고, 정공 전달 층으로서 NiO를 증착시키고, 션트 차단 층으로서 1-도데칸티올을 사용하는 디바이스의 광(LC) 및 암흑(DC) 하에서의 전류 밀도 - 전압(JV) 특성을 보여준다.
도 19는 이온성 액체(이온)로 처리되거나 비-처리되고 그리고/또는 트리옥틸 포스핀 옥사이드(TOPO)로 코팅된 디바이스의 광 하에서의 전류 밀도 - 전압(JV) 특성을 보여준다. 개방 회로 전압은 TOPO 처리시 개선되는 것으로 나타나 있다.
도 20은 이온성 액체 및 TOPO 처리된 디바이스의 안정화된 전력 변환 효율(50초 동안 최대 전력 포인트의 전압에서 유지됨)을 보여준다.
도 21은 반전된 디바이스의 광 하에서의 역방향 및 순방향에서의 전류 밀도 - 전압(JV) 특성을 보여준다. 하부 전자 전달 TiO2 층은 정공 전달 NiO 층으로 대체되었고, 니켈의 핑거 전극은 티타늄으로 대체되었고, 티타늄은 어닐링되어 전자 전달 TiO2 쉘을 생성하게 되였다.
도 25는 핑거 피치 거리가 1㎛, 5㎛, 10㎛ 및 20㎛인 디바이스에 대한 광 하에서 측정된 단락 회로 전류를 보여준다. 사용된 전자 전달 층은 스핀-코팅된 TiO2이다.
도 26은 스핀-코팅된 TiO2, 스핀-코팅된 SnO2 및 핑거 피치 거리가 1㎛(스핀 코팅된 TiO2만), 5㎛, 10㎛ 및 20㎛(5㎛에서 JSC로 정규화됨)인 스프레이 코팅된 TiO2로부터 전자 전달 층이 있는 디바이스에 대한 광 하에서 측정된 단락 회로 전류를 보여준다. 사용된 전자 전달 층은 스핀-코팅된 TiO2이다.

Claims (58)

  1. 광전자 디바이스에 있어서,
    상기 광전자 디바이스는,
    (a) 적어도 하나의 제1 전극으로서, 제1 전극 물질을 포함하는 적어도 하나의 제1 전극, 및 적어도 하나의 제2 전극으로서, 제2 전극 물질을 포함하는 적어도 하나의 제2 전극을 포함하는 기판; 및
    (b) 상기 기판 상에 배치된 광활성 물질로서, 상기 적어도 하나의 제1 전극 및 상기 적어도 하나의 제2 전극과 접촉하는 광활성 물질;
    을 포함하며,
    상기 기판은,
    - 제1 전극 물질의 층; 및
    - 상기 제1 전극 물질의 층 상에 배치된 절연 물질의 층으로서, 상기 제1 전극 물질의 층을 부분적으로 덮는 절연 물질의 층; 및
    - 상기 절연 물질의 층 상에 배치된 상기 제2 전극 물질;
    을 포함하고,
    상기 광활성 물질은 결정질 화합물을 포함하며, 상기 결정질 화합물은,
    - 금속 또는 준금속 양이온으로부터 선택된 하나 이상의 제1 양이온;
    - Cs+, Rb+, K+, NH4 + 및 유기 양이온 중에서 선택된 하나 이상의 제2 양이온; 및
    - 하나 이상의 할라이드 또는 칼코겐화물 음이온;
    을 포함하는, 광전자 디바이스.
  2. 제1항에 있어서,
    상기 광활성 물질은 100nm보다 크지만 80㎛보다 작거나 같은 전자 및 정공 확산 길이를 갖는, 광전자 디바이스.
  3. 제1항에 있어서,
    상기 하나 이상의 제1 양이온은 Pd4+, W4+, Re4+, Os4+, Ir4+, Pt4+, Sn4+, Pb4+, Ge4+, Te4+, Bi3+, Sb3+, Sn2+, Pb2+, Cu2+, Ge2+, Ni2+, Au+, Ag+ 및 Cu+로부터 선택된 금속 또는 준금속 양이온이고,
    상기 하나 이상의 제2 양이온은 Cs+, Rb+, K+ 및 유기 모노 양이온으로부터 선택된 하나 이상의 모노(mono) 양이온이며,
    하나 이상의 할라이드 또는 칼코겐화물 음이온은 F-, Cl-, Br-, I-, S2-, Se2- 및 Te2-로부터 선택되는, 광전자 디바이스.
  4. 제1항에 있어서,
    상기 광활성 물질은 화학식(II)
    [A][B][X]3 (II)
    의 페로브스카이트(perovskite)인 결정질 화합물을 포함하며,
    상기 화학식(II) 중, [A]는 상기 하나 이상의 제2 양이온이고; [B]는 금속 또는 준금속 다이(di) 양이온으로부터 선택되는 하나 이상의 제1 양이온이며; [X]는 하나 이상의 할로겐화물 음이온인, 광전자 디바이스.
  5. 제1항에 있어서,
    상기 제1 전극 물질은 투명 도전성 산화물 또는 금속을 포함하는, 광전자 디바이스.
  6. 제5항에 있어서,
    상기 제1 전극 물질은,
    인듐 주석 산화물(indium tin oxide; ITO); 알루미늄, 구리, 은, 갈륨, 마그네슘, 카드뮴, 인듐, 주석, 스칸듐, 이트륨, 코발트, 망간, 크롬 및 붕소로부터 선택되는 금속으로 도핑된 주석 산화물; 플루오린 도핑된 산화 주석(fluorine doped tin oxide; FTO); 또는 알루미늄, 구리, 은, 갈륨, 마그네슘, 카드뮴, 인듐, 주석, 스칸듐, 이트륨, 코발트, 망간, 크롬 및 붕소로부터 선택된 금속으로 도핑된 산화 아연으로부터 선택된 투명 도전성 산화물 또는
    티타늄, 알루미늄, 구리, 은, 금, 니켈 또는 백금으로부터 선택된 금속
    을 포함하는, 광전자 디바이스.
  7. 제5항에 있어서,
    상기 제1 전극 물질은 n-형 반도체를 더 포함하거나, 또는
    상기 제1 전극 물질은 다음과 같은 n-형 반도체,
    티타늄, 주석, 아연, 스트론튬, 지르코늄, 니오븀, 탄탈, 인듐, 갈륨, 네오디뮴, 팔라듐 및 카드뮴의 산화물 - 옵션으로는 n-형 반도체가 이산화 티타늄임 -;
    카드뮴, 주석, 아연, 납 및 비스무트의 칼코겐화물, 산화물 및 옥시설파이드 - 옵션으로는 n-형 반도체가 CdS, CdSe, ZnS, ZnSe, SnS, SnSe, PbS, PbSe, Bi2S3, Bi2Se3, ZnO1-xSx 및 SnO1-xSx로부터 선택됨 -;
    n-형 유기 반도체 - 옵션으로는 n-형 유기 반도체는 C60, C70 및 이의 유도체, 폴리 방향족 탄화수소 및 이의 유도체, 중합체 유기 n-형 반도체, 폴리 플루 오렌, 폴리아릴렌, 페릴렌-티오펜 공중합체 및 폴리플루오렌-아릴아민 공중합체;
    로부터 선택된 n-형 반도체를 더 포함하거나, 또는
    상기 제1 전극 물질은 전자 수집 전극 물질을 더 포함하거나, 또는
    상기 제1 전극 물질은 n-형 반도체의 나노입자를 포함하거나, 또는
    상기 제1 전극 물질은,
    투명 도전성 산화물 또는 금속; 및
    투명 도전성 산화물 또는 금속 상에 배치된 n-형 반도체의 층;
    을 포함하는, 광전자 디바이스.
  8. 제1항에 있어서,
    상기 제2 전극 물질은 투명 도전성 산화물 또는 금속을 포함하는, 광전자 디바이스.
  9. 제8항에 있어서,
    상기 제2 전극 물질은,
    인듐 주석 산화물(ITO); 알루미늄, 구리, 은, 갈륨, 마그네슘, 카드뮴, 인듐, 주석, 스칸듐, 이트륨, 코발트, 망간, 크롬 및 붕소로부터 선택된 금속으로 도핑된 주석 산화물; 플루오린 도핑된 산화 주석(FTO); 또는 알루미늄, 구리, 은, 갈륨, 마그네슘, 카드뮴, 인듐, 주석, 스칸듐, 이트륨, 코발트, 망간, 크롬 및 붕소로부터 선택된 금속으로 도핑된 산화 아연으로부터 선택된 투명 도전성 산화물 또는
    알루미늄, 구리, 은, 금, 니켈 또는 백금으로부터 선택된 금속
    을 포함하는, 광전자 디바이스.
  10. 제9항에 있어서,
    상기 제2 전극 물질은 p-형 반도체를 더 포함하거나, 또는
    상기 제2 전극 물질은 다음과 같은 p-형 반도체,
    니켈, 텅스텐, 몰리브덴 또는 구리의 칼코겐화물, 산화물 및 옥시황화물;
    p-형 유기 반도체 - 옵션으로는 p-형 유기 반도체는 아릴아민 유도체, 티오펜 유도체, 에틸렌 디옥시티오펜, 스피로-비플루오렌 화합물, 스피로-OMeTAD, 스피로-TAD, 폴리-트리아릴아민, 폴리-트리페닐디아민 및 이들의 유도체로부터 선택됨 -;
    TFB 및 PFB - 옵션으로는 유기 반도체가 산화제로 도핑됨 -; 및
    금속 할라이드 및 금속 슈도 할라이드 - 옵션으로는 금속 할라이드 및 금속 슈도 할라이드가 구리 티오시아네이트 및 요오드화 구리로부터 선택됨 -;
    로부터 선택된 p-형 반도체를 더 포함하거나, 또는
    상기 제2 전극 물질은,
    투명 도전성 산화물 또는 금속; 및
    투명 도전성 산화물 또는 금속 상에 배치된 p-형 반도체의 층;
    을 포함하거나, 또는
    상기 제2 전극은,
    니켈 층 및 니켈 산화물 층; 또는
    티타늄 층과 이산화 티타늄 층;
    을 포함하는, 광전자 디바이스.
  11. 제1항에 있어서,
    상기 절연 물질은 폴리머 또는 유전체 무기 물질을 포함하는, 광전자 디바이스.
  12. 제11항에 있어서,
    상기 절연 물질은 알루미늄, 지르코늄, 실리콘, 이트륨 및 이테르븀 중 하나 이상의 산화물을 포함하는, 광전자 디바이스.
  13. 제1항에 있어서,
    상기 광전자 디바이스는 상기 광활성 물질 상에 배치된 반사 방지 코팅을 더 포함하는, 광전자 디바이스.
  14. 제1항에 있어서,
    상기 광전자 디바이스는 상기 광활성 물질의 층 상에 배치된 패시베이션(passivation) 층을 더 포함하는, 광전자 디바이스.
  15. 제1항에 있어서,
    상기 광전자 디바이스는 상기 광활성 물질의 층 상에 배치된 소수성(疏水性) 층을 더 포함하는, 광전자 디바이스.
  16. 제1항에 있어서,
    상기 광전자 디바이스는 베이스 물질 층을 더 포함하고, 상기 제1 전극 물질의 층은 상기 베이스 물질 층상에 배치되는, 광전자 디바이스.
  17. 제16항에 있어서,
    상기 베이스 물질 층은 유리, 플라스틱, 금속 및/또는 실리콘을 포함하는, 광전자 디바이스.
  18. 제1항에 있어서,
    상기 광전자 디바이스는 제1면 및 제2면을 갖는 광활성 물질의 층을 포함하고, 상기 광활성 물질의 층의 제1면은 상기 기판과 접촉하거나, 또는,
    상기 광전자 디바이스는 후면 접촉 광전자 디바이스이고 광은 상기 광활성 물질의 층의 제2면을 통해 흡수 또는 방출되거나, 또는
    상기 기판은 상기 하나 이상의 제1 및 제2 전극이 배치되는 제1면을 가지며, 상기 광활성 물질은 상기 기판의 제1면 상에 배치되는, 광전자 디바이스.
  19. 제1항에 있어서,
    상기 제1 전극 물질의 층은 10 nm 내지 300 nm의 두께를 갖는, 광전자 디바이스.
  20. 제1항에 있어서,
    상기 광전자 디바이스는 상기 제1 전극 물질의 층 상에 배치된 제2 층을 포함하며, 상기 제2 층은 상기 절연 물질의 층 및 상기 광활성 물질을 포함하며,
    상기 광전자 디바이스는 상기 제2 층 상에 배치된 제3 층을 포함하고, 상기 제3 층은 상기 제2 전극 물질 및 상기 광활성 물질을 포함하고,
    상기 광전자 디바이스는 상기 제3 층 상에 배치된 제4 층을 포함하며, 상기 제4 층은 광활성 물질을 포함하며,
    상기 제2 층은 50nm 내지 2000nm의 두께를 가지고,
    상기 제3 층은 50nm 내지 1000nm의 두께를 가지며,
    상기 제4 층은 5nm 내지 5000nm의 두께를 가지는, 광전자 디바이스.
  21. 제20항에 있어서,
    상기 절연 물질의 층은 상기 절연 물질의 패터닝된 층이고, 상기 제2 전극 물질은 상기 절연 물질의 패터닝된 층 상에 배치되고 상기 적어도 하나의 제2 전극의 적어도 일부를 형성하고, 상기 제2 전극은 패터닝되는, 광전자 디바이스.
  22. 제1항에 있어서,
    상기 절연 물질의 층은 상기 절연 물질의 2개 이상의 선형 영역을 포함하거나, 또는
    상기 기판은 상기 제1 전극 물질의 층 상에 배치된 상기 절연 물질의 2개 이상의 선형 영역, 및 상기 절연 물질의 각각의 선형 영역 상에 배치된 제2 전극 물질의 선형 영역을 포함하거나, 또는
    상기 절연 물질의 선형 영역들 중 하나 이상 및/또는 상기 제2 전극 물질의 선형 영역들은 100nm 내지 50㎛의 폭과 10㎛ 내지 1m의 길이를 갖거나, 또는
    상기 기판은 상기 제1 전극 물질의 2개 이상의 노출된 선형 영역을 포함하며, 옵션으로는 상기 제1 전극 물질의 노출된 선형 영역 중 하나 이상은 10㎚ 내지 50㎛의 폭 및 10㎛ 내지 10000㎛의 길이를 갖거나, 또는
    상기 기판은 평행한 제2 전극 물질의 3개 이상의 선형 영역을 포함하고, 상기 제2 전극 물질의 2개의 인접한 선형 영역 사이의 간격은 100nm 내지 50㎛인, 광전자 디바이스.
  23. 제22항에 있어서,
    상기 제2 전극 물질의 2개의 인접한 선형 영역 사이의 간격은 500nm 내지 2.0㎛이거나, 또는
    상기 기판은 상기 적어도 하나의 제2 전극 중 적어도 일부분을 형성하도록 상기 제2 전극 물질의 다른 영역에 연결된 상기 제2 전극 물질의 다수의 선형 영역을 포함하거나, 또는
    상기 적어도 하나의 제2 전극은 상기 절연 물질의 빗살형(comb-like) 구조상에 배치된 상기 제2 전극 물질의 빗살형 구조를 포함하는, 광전자 디바이스.
  24. 제1항에 있어서,
    상기 광활성 물질은 상기 절연 물질과 접촉하는, 광전자 디바이스.
  25. 제1항에 있어서,
    상기 광전자 디바이스는 발광 디바이스 또는 광전지 디바이스, 또는 탠덤(tandem) 광전자 디바이스인, 광전자 디바이스.
  26. 기판을 포함하는 광전자 디바이스에 있어서, 상기 기판은 적어도 하나의 제1 전극으로서, 제1 전극 물질을 포함하는 적어도 하나의 제1 전극, 및 적어도 하나의 제2 전극으로서, 제2 전극 물질을 포함하는 적어도 하나의 제2 전극을 포함하며,
    상기 기판은,
    - 제1 전극 물질의 층; 및
    - 상기 제1 전극 물질의 층 상에 배치된 절연 물질의 층으로서, 상기 제1 전극 물질의 층을 부분적으로 덮는 절연 물질의 층;
    - 상기 절연 물질의 층 상에 배치된, 상기 제2 전극 물질; 및
    - 상기 기판 상에 배치된 광활성 물질로서, 상기 적어도 하나의 제1 전극 및 상기 적어도 하나의 제2 전극과 접촉하는 광활성 물질;
    을 포함하며,
    상기 제1 전극 물질은 티타늄, 주석, 아연, 니오븀, 탄탈, 인듐, 갈륨, 네오디뮴, 팔라듐 또는 카드뮴의 산화물 및/또는 투명 도전성 산화물을 포함하며 상기 제2 전극 물질은 금속을 포함하는, 광전자 디바이스.
  27. 제26항에 있어서,
    상기 제1 전극 물질은 n-형 반도체를 더 포함하거나, 또는
    상기 제1 전극 물질은 다음과 같은 n-형 반도체,
    티타늄, 주석, 아연, 스트론튬, 지르코늄, 니오븀, 탄탈, 인듐, 갈륨, 네오디뮴, 팔라듐 및 카드뮴의 산화물 - 옵션으로는 n-형 반도체가 이산화 티타늄임 -;
    카드뮴, 주석, 아연, 납 및 비스무트의 칼코겐화물, 산화물 및 옥시설파이드 - 옵션으로는 n-형 반도체가 CdS, CdSe, ZnS, ZnSe, SnS, SnSe, PbS, PbSe, Bi2S3, Bi2Se3, ZnO1-xSx 및 SnO1-xSx로부터 선택됨 -;
    n-형 유기 반도체 - 옵션으로는 n-형 유기 반도체는 C60, C70 및 이의 유도체, 폴리 방향족 탄화수소 및 이의 유도체, 중합체 유기 n-형 반도체, 폴리 플루 오렌, 폴리아릴렌, 페릴렌-티오펜 공중합체 및 폴리플루오렌-아릴아민 공중합체;
    로부터 선택된 n-형 반도체를 더 포함하거나, 또는
    상기 제1 전극 물질은 전자 수집 전극 물질을 더 포함하거나, 또는
    상기 제1 전극 물질은 n-형 반도체의 나노입자를 포함하거나, 또는
    상기 제1 전극 물질은,
    투명 도전성 산화물 또는 금속; 및
    투명 도전성 산화물 또는 금속 상에 배치된 n-형 반도체의 층;
    을 포함하는, 광전자 디바이스.
  28. 제26항에 있어서,
    상기 제2 전극 물질은 알루미늄, 구리, 은, 금, 니켈 또는 백금으로부터 선택된 금속을 포함하는, 광전자 디바이스.
  29. 제26항에 있어서,
    상기 제2 전극 물질은 p-형 반도체를 더 포함하거나, 또는
    상기 제2 전극 물질은 다음과 같은 p-형 반도체,
    니켈, 텅스텐, 몰리브덴 또는 구리의 칼코겐화물, 산화물 및 옥시황화물;
    p-형 유기 반도체 - 옵션으로는 p-형 유기 반도체는 아릴아민 유도체, 티오펜 유도체, 에틸렌 디옥시티오펜, 스피로-비플루오렌 화합물, 스피로-OMeTAD, 스피로-TAD, 폴리-트리아릴아민, 폴리-트리페닐디아민 및 이들의 유도체로부터 선택됨 -;
    TFB 및 PFB - 옵션으로는 유기 반도체가 산화제로 도핑됨 -; 및
    금속 할라이드 및 금속 슈도 할라이드 - 옵션으로는 금속 할라이드 및 금속 슈도 할라이드가 구리 티오시아네이트 및 요오드화 구리로부터 선택됨 -;
    로부터 선택된 p-형 반도체를 더 포함하거나, 또는
    상기 제2 전극 물질은,
    투명 도전성 산화물 또는 금속; 및
    투명 도전성 산화물 또는 금속 상에 배치된 p-형 반도체의 층;
    을 포함하거나, 또는
    상기 제2 전극은,
    니켈 층 및 니켈 산화물 층; 또는
    티타늄 층과 이산화 티타늄 층;
    을 포함하는, 광전자 디바이스.
  30. 제26항에 있어서,
    상기 절연 물질은 폴리머 또는 유전체 무기 물질을 포함하는, 광전자 디바이스.
  31. 제26항에 있어서,
    상기 절연 물질은 알루미늄, 지르코늄, 실리콘, 이트륨 및 이테르븀 중 하나 이상의 산화물을 포함하는, 광전자 디바이스.
  32. 제26항에 있어서,
    상기 제1 전극 물질의 층은 10 nm 내지 300 nm의 두께를 갖는, 광전자 디바이스.
  33. 제26항에 있어서,
    상기 절연 물질의 층은 상기 절연 물질의 패터닝된 층이고, 상기 제2 전극 물질은 상기 절연 물질의 패터닝된 층 상에 배치되고 상기 적어도 하나의 제2 전극의 적어도 일부를 형성하고, 상기 제2 전극은 패터닝되는, 광전자 디바이스.
  34. 제26항에 있어서,
    상기 절연 물질의 층은 상기 절연 물질의 2개 이상의 선형 영역을 포함하거나, 또는
    상기 기판은 상기 제1 전극 물질의 층 상에 배치된 상기 절연 물질의 2개 이상의 선형 영역, 및 상기 절연 물질의 각각의 선형 영역 상에 배치된 제2 전극 물질의 선형 영역을 포함하거나, 또는
    상기 절연 물질의 선형 영역들 중 하나 이상 및/또는 상기 제2 전극 물질의 선형 영역들은 100nm 내지 50㎛의 폭과 10㎛ 내지 1m의 길이를 갖거나, 또는
    상기 기판은 상기 제1 전극 물질의 2개 이상의 노출된 선형 영역을 포함하며, 옵션으로는 상기 제1 전극 물질의 노출된 선형 영역 중 하나 이상은 10㎚ 내지 50㎛의 폭 및 10㎛ 내지 10000㎛의 길이를 갖거나, 또는
    상기 기판은 평행한 제2 전극 물질의 3개 이상의 선형 영역을 포함하고, 상기 제2 전극 물질의 2개의 인접한 선형 영역 사이의 간격은 100nm 내지 50㎛인, 광전자 디바이스.
  35. 제1 전극 및 제2 전극을 포함하는 기판을 제조하는 방법으로서,
    상기 방법은,
    (i) 베이스 물질의 층 상에 배치된 제1 전극 물질의 층을 제공하는 단계;
    (ii) 상기 제1 전극 물질의 층 상에 레지스트의 층을 배치하는 단계;
    (iii) 상기 제1 전극 물질의 층상에 제2 전극 패턴을 정의하기 위한 리소그래피 단계를 수행하는 단계;
    (iv) 상기 레지스트의 층 상에 절연 물질의 층을 배치하는 단계;
    (v) 상기 절연 물질의 층 상에 제2 전극 물질의 층을 배치하는 단계; 및
    (ⅵ) 상기 레지스트 및 상기 레지스트 상에 배치된 물질을 제거하는 단계;
    를 포함하는, 방법.
  36. 제35항에 있어서,
    상기 리소그래피 단계는 e-빔 리소그래피 단계, 광학 리소그래피 단계 또는 나노 접촉(nano contact) 프린팅 단계를 포함하는, 방법.
  37. 제35항에 있어서,
    상기 레지스트는 용매에 노출시킴으로써 제거되는, 방법.
  38. 제35항에 있어서,
    단계(iv) 및 단계(v) 사이에 접착 물질의 층을 상기 절연 물질의 층 상에 배치하는 단계를 더 포함하며, 옵션으로 상기 접착 물질은 크롬을 포함하는, 방법.
  39. 제35항에 있어서,
    단계(v)는 (v-a) 상기 절연 물질의 층 상에 금속 층을 배치하는 단계를 포함하고, 상기 방법은 (vii-a) 상기 기판을 어닐링하여 상기 금속 층상에 금속 산화물의 층을 형성하는 단계를 추가로 포함하거나, 또는
    단계(v)는 (v-b) 상기 절연 물질의 층 상에 금속 층을 배치하는 단계, 및 상기 금속 층 상에 p-형 반도체의 층을 배치하는 단계를 포함하고, 상기 방법은 (vii-b) 상기 금속 층의 노출된 표면상에 자기-조립 모노 층을 형성하기에 적합한 화합물로 상기 기판을 처리하는 단계를 더 포함하는, 방법.
  40. 제35항에 기재된, 제1 전극 및 제2 전극을 포함하는 기판의 제조 방법에 의해 얻을 수 있는 기판.
  41. 제1 전극 및 제2 전극을 포함하는 기판을 포함하는 광전자 디바이스를 제조하는 방법으로서, 제35항에 기재된 방법에 의한 기판 제조 단계를 포함하는, 광전자 디바이스의 제조 방법.
  42. 제41항에 있어서,
    상기 기판상에 광활성 물질의 층을 배치하는 단계를 더 포함하는, 광전자 디바이스의 제조 방법.
  43. 제41항에 기재된 광전자 디바이스의 제조 방법에 의해 얻을 수 있는 광전자 디바이스.
  44. 2개 이상의 광전자 디바이스를 포함하는 모듈로서, 상기 광전자 디바이스는 제1항 또는 제26항에 기재된 것인, 모듈.
  45. 제44항에 있어서,
    상기 광전자 디바이스 중 하나 이상의 제1 전극은 인접한 디바이스의 제2 전극과 전기적으로 연결되는, 모듈.
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
KR1020187013103A 2015-10-06 2016-10-05 디바이스 아키텍처 KR102665387B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1517629.0A GB201517629D0 (en) 2015-10-06 2015-10-06 Device architecture
GB1517629.0 2015-10-06
PCT/GB2016/053100 WO2017060700A1 (en) 2015-10-06 2016-10-05 Device architecture

Publications (2)

Publication Number Publication Date
KR20180067597A KR20180067597A (ko) 2018-06-20
KR102665387B1 true KR102665387B1 (ko) 2024-05-13

Family

ID=54606149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187013103A KR102665387B1 (ko) 2015-10-06 2016-10-05 디바이스 아키텍처

Country Status (9)

Country Link
US (1) US11387050B2 (ko)
EP (1) EP3360173B1 (ko)
KR (1) KR102665387B1 (ko)
CN (2) CN108140736A (ko)
AU (2) AU2016333740A1 (ko)
ES (1) ES2967341T3 (ko)
GB (1) GB201517629D0 (ko)
PL (1) PL3360173T3 (ko)
WO (1) WO2017060700A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6714412B2 (ja) * 2015-11-17 2020-06-24 国立大学法人九州大学 ２次元ペロブスカイト形成用材料、積層体、素子およびトランジスタ
EP3389096A1 (en) 2017-04-13 2018-10-17 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Photo-voltaic element and method of manufacturing the same
GB201706285D0 (en) 2017-04-20 2017-06-07 Univ Oxford Innovation Ltd Semiconductor device comprising halometallate
US11349091B2 (en) 2017-05-19 2022-05-31 The Florida State University Research Foundation, Inc. Halide perovskite thin films and methods for production thereof
CN107316940B (zh) * 2017-06-01 2019-12-13 苏州大学 具有光调控结构的钙钛矿薄膜及光学器件的制备方法
CA3079471C (en) * 2017-10-19 2020-12-08 The Governing Council Of The University Of Toronto Quasi two-dimensional layered perovskite material, related devices and methods for manufacturing the same
GB201820427D0 (en) 2018-12-14 2019-01-30 Univ Oxford Innovation Ltd Device interlayer
CN111180587B (zh) * 2019-12-30 2023-04-07 电子科技大学 一种特殊掺杂的钙钛矿太阳能电池及其制备方法
JP2021132108A (ja) * 2020-02-19 2021-09-09 シャープ株式会社 光電変換素子、及び光電変換素子の製造方法
CN111312901A (zh) * 2020-02-25 2020-06-19 南开大学 叠拼叉指全背接触钙钛矿太阳电池及其制备方法
CN111293222B (zh) * 2020-02-25 2024-03-22 南开大学 正交叉指全背接触钙钛矿太阳电池及其制备方法
CN111312900A (zh) * 2020-02-25 2020-06-19 南开大学 平行叉指全背接触钙钛矿太阳电池及其制备方法
CN111525032A (zh) * 2020-04-06 2020-08-11 杭州纤纳光电科技有限公司 一种二维网状背接触式钙钛矿太阳能电池及其制备方法
CN111525031A (zh) * 2020-04-06 2020-08-11 杭州纤纳光电科技有限公司 一种钙钛矿的三结叠层太阳能电池及其制备方法
CN111599921B (zh) * 2020-04-09 2023-07-21 南开大学 嵌套全背接触钙钛矿太阳电池及其制备方法
CN113745366B (zh) * 2020-05-14 2024-03-12 杭州纤纳光电科技有限公司 一种钙钛矿与晶硅的三结叠层太阳能电池及其制备方法
CN111769162B (zh) * 2020-06-28 2024-05-07 贵州民族大学 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法
US11742440B2 (en) * 2020-10-09 2023-08-29 Alliance For Sustainable Energy, Llc All-back-contact perovskite solar cells
CN113380950A (zh) * 2021-05-12 2021-09-10 郑州轻工业大学 一种背接触钙钛矿太阳能电池及其制备方法
CN113659080B (zh) * 2021-08-13 2023-07-25 江苏盛开高新材料有限公司 一种钙钛矿叠层电池及其制备方法
KR102644645B1 (ko) * 2022-01-28 2024-03-06 국민대학교산학협력단 자기조립 단분자막을 이용한 태양 전지 모듈 제조 방법 및 이의 이용하여 제조한 태양 전지 모듈
CN115172516A (zh) * 2022-07-06 2022-10-11 信利半导体有限公司 一种太阳能电池的制备方法
CN115884607B (zh) * 2022-08-02 2023-11-17 中国科学技术大学 一种具有局部半开放钝化接触结构的钙钛矿太阳能电池及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
WO2015084961A1 (en) * 2013-12-03 2015-06-11 University Of Washington Photovoltaic architectures incorporating organic-inorganic hybrid perovskite absorber

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3549368A (en) * 1968-07-02 1970-12-22 Ibm Process for improving photoresist adhesion
US4202914A (en) * 1978-12-29 1980-05-13 International Business Machines Corporation Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
US4478879A (en) 1983-02-10 1984-10-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Screen printed interdigitated back contact solar cell
US4650984A (en) 1984-01-12 1987-03-17 Canon Kabushiki Kaisha Photosensor array for treating image information
US4732858A (en) * 1986-09-17 1988-03-22 Brewer Science, Inc. Adhesion promoting product and process for treating an integrated circuit substrate
US4927770A (en) 1988-11-14 1990-05-22 Electric Power Research Inst. Corp. Of District Of Columbia Method of fabricating back surface point contact solar cells
WO2004064018A1 (ja) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
EP1510861A1 (en) 2003-08-26 2005-03-02 Sony International (Europe) GmbH Method for patterning organic materials or combinations of organic and inorganic materials
US7345307B2 (en) * 2004-10-12 2008-03-18 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
JP2009152222A (ja) 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
GB2444491A (en) 2006-12-06 2008-06-11 Univ Muenster Wilhelms Selective growth of organic molecules
CN101017858A (zh) * 2007-01-10 2007-08-15 北京市太阳能研究所有限公司 一种背接触式太阳能电池及其制作方法
KR101053790B1 (ko) * 2007-07-10 2011-08-03 주성엔지니어링(주) 태양 전지 및 그 제조 방법
US7816727B2 (en) * 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US8382059B2 (en) 2008-09-09 2013-02-26 Zero Chroma, LLC Holder for electronic device with support
DE102008051521A1 (de) 2008-10-13 2010-04-22 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung einer waferbasierten, rückseitenkontaktierten Hetero-Solarzelle und mit dem Verfahren hergestellte Hetero-Solarzelle
US20110303271A1 (en) * 2008-11-27 2011-12-15 Monash University Photovoltaic devices
US9673243B2 (en) * 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR101412896B1 (ko) * 2012-05-09 2014-06-26 주식회사 엘지화학 유기 전기화학 장치 및 이의 제조방법
CN102969399B (zh) * 2012-11-20 2015-11-11 上饶光电高科技有限公司 Mwt太阳能电池及其制作方法
CN103904138A (zh) * 2012-12-27 2014-07-02 北京汉能创昱科技有限公司 一种全背面接触晶硅电池及其制备方法
CN103337553B (zh) * 2013-06-04 2016-03-23 南京日托光伏科技有限公司 一种薄膜覆盖正面电极的硅太阳能电池及其制造工艺
CN203434185U (zh) * 2013-08-16 2014-02-12 惠州比亚迪实业有限公司 一种led芯片
US20150287843A1 (en) * 2014-04-03 2015-10-08 Tsmc Solar Ltd. Solar cell with dielectric layer
CN104091889B (zh) * 2014-07-24 2015-08-05 华中科技大学 半导体钙钛矿太阳能电池及其制备方法
WO2016038825A1 (en) * 2014-09-10 2016-03-17 Sharp Kabushiki Kaisha Back contact perovskite solar cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
WO2015084961A1 (en) * 2013-12-03 2015-06-11 University Of Washington Photovoltaic architectures incorporating organic-inorganic hybrid perovskite absorber

Also Published As

Publication number Publication date
AU2022201316B2 (en) 2023-08-17
AU2022201316A1 (en) 2022-03-24
CN108140736A (zh) 2018-06-08
CN116193870A (zh) 2023-05-30
ES2967341T3 (es) 2024-04-29
US11387050B2 (en) 2022-07-12
EP3360173B1 (en) 2023-12-06
EP3360173A1 (en) 2018-08-15
PL3360173T3 (pl) 2024-04-22
WO2017060700A1 (en) 2017-04-13
AU2016333740A1 (en) 2018-04-26
US20180286596A1 (en) 2018-10-04
KR20180067597A (ko) 2018-06-20
GB201517629D0 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
KR102665387B1 (ko) 디바이스 아키텍처
US11469338B2 (en) Optoelectronic device
KR102536664B1 (ko) 다접합형 광기전 디바이스
KR101462866B1 (ko) 태양전지 및 이의 제조방법
KR20170141272A (ko) 혼합 음이온을 갖는 유기금속 페로브스카이트를 갖는 광전자 장치
Hou Rational Interfaces Design of Efficient Organic–inorganic Hybrid Perovskite Solar Cells
KR101462868B1 (ko) 태양전지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant