KR102658477B1 - Apparatus for testing semiconductor package - Google Patents

Apparatus for testing semiconductor package Download PDF

Info

Publication number
KR102658477B1
KR102658477B1 KR1020160055183A KR20160055183A KR102658477B1 KR 102658477 B1 KR102658477 B1 KR 102658477B1 KR 1020160055183 A KR1020160055183 A KR 1020160055183A KR 20160055183 A KR20160055183 A KR 20160055183A KR 102658477 B1 KR102658477 B1 KR 102658477B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
socket
insert
opening
test
Prior art date
Application number
KR1020160055183A
Other languages
Korean (ko)
Other versions
KR20170125489A (en
Inventor
이준석
전병균
김성봉
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020160055183A priority Critical patent/KR102658477B1/en
Publication of KR20170125489A publication Critical patent/KR20170125489A/en
Application granted granted Critical
Publication of KR102658477B1 publication Critical patent/KR102658477B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 패키지 테스트 장치가 개시된다. 상기 장치는, 반도체 패키지의 테스트를 위한 테스트 보드와 연결되는 소켓 보드와, 소켓 보드 상에 수직 방향으로 이동 가능하도록 탄성적으로 지지되며 상기 반도체 패키지가 삽입되는 개구를 갖는 인서트 소켓과, 상기 소켓 보드 상에 배치되어 상기 개구 내부로 연장하며 상기 개구 내에 삽입된 상기 반도체 패키지와 상기 테스트 보드를 전기적으로 연결하기 위한 접속부와, 상기 인서트 소켓을 가압하여 하방으로 이동시키고 상기 개구 내에 삽입된 반도체 패키지를 상기 접속부에 밀착시키는 푸싱 플레이트를 포함한다.A semiconductor package testing device is disclosed. The device includes a socket board connected to a test board for testing a semiconductor package, an insert socket elastically supported so as to be movable in a vertical direction on the socket board and having an opening into which the semiconductor package is inserted, and the socket board. A connection part disposed on the top, extending inside the opening and electrically connecting the semiconductor package inserted into the opening and the test board, pressurizes the insert socket to move downward, and presses the insert socket to move the semiconductor package inserted into the opening to the It includes a pushing plate that adheres to the connection part.

Description

반도체 패키지 테스트 장치{Apparatus for testing semiconductor package}Semiconductor package testing device {Apparatus for testing semiconductor package}

본 발명의 실시예들은 반도체 패키지 테스트 장치에 관한 것이다. 보다 상세하게는, 반도체 패키지와 전기적으로 접속하여 상기 반도체 패키지의 전기적인 특성을 검사하기 위한 장치에 관한 것이다.Embodiments of the present invention relate to a semiconductor package testing device. More specifically, it relates to a device for electrically connecting to a semiconductor package and inspecting the electrical characteristics of the semiconductor package.

일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 반도체 패키지들로 제조될 수 있다.In general, semiconductor devices can be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes, and the semiconductor devices formed as above are packaged into semiconductor packages through a dicing process, bonding process, and packaging process. can be manufactured.

상기와 같이 제조된 반도체 패키지들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 상기 전기적 특성 검사에는 상기 반도체 패키지들을 핸들링하는 테스트 핸들러와 상기 반도체 패키지들을 검사하기 위한 테스터가 사용될 수 있다.Semiconductor packages manufactured as described above may be determined to be good or defective through electrical characteristic testing. A test handler that handles the semiconductor packages and a tester that inspects the semiconductor packages may be used to inspect the electrical characteristics.

상기 전기적 특성 검사의 경우 테스트 트레이에 장착되는 인서트 조립체에 상기 반도체 패키지를 수납한 후 상기 인서트 조립체에 수납된 반도체 패키지의 외부 접속용 단자들과 상기 테스터를 전기적으로 연결한 후 테스트 공정이 수행될 수 있다.In the case of the electrical characteristics test, the test process can be performed after storing the semiconductor package in an insert assembly mounted on a test tray and electrically connecting the external connection terminals of the semiconductor package stored in the insert assembly with the tester. there is.

상기 인서트 조립체는 상기 반도체 패키지가 수납되는 포켓을 가질 수 있으며 상기 테스터는 상기 반도체 패키지의 외부 접속용 단자들 예를 들면 솔더볼들과의 연결을 위한 포고핀 또는 프로브핀 등과 같은 접속 단자들이 구비된 테스트 소켓을 포함할 수 있다. 또한, 상기 인서트 조립체는 상기 포켓에 수납된 반도체 패키지의 이탈을 방지하기 위한 래치들을 포함할 수 있다.The insert assembly may have a pocket in which the semiconductor package is stored, and the tester may be equipped with connection terminals such as pogo pins or probe pins for connection to external connection terminals of the semiconductor package, for example, solder balls. Can contain sockets. Additionally, the insert assembly may include latches to prevent the semiconductor package stored in the pocket from being separated.

일 예로서, 대한민국 등록특허공보 제10-1535245호에는 반도체 패키지가 삽입되는 개구를 갖는 인서트 본체와, 상기 인서트 본체의 하부에 부착되며 상기 반도체 패키지를 지지하는 필름 형태의 지지부재를 포함하는 인서트 조립체가 개시되어 있다.As an example, Republic of Korea Patent Publication No. 10-1535245 discloses an insert assembly including an insert body having an opening into which a semiconductor package is inserted, and a support member in the form of a film attached to a lower part of the insert body and supporting the semiconductor package. is disclosed.

상기와 같은 테스트 핸들러의 경우 테스트 대상이 되는 반도체 패키지의 종류가 변경되는 경우, 상기 인서트 조립체와 테스트 트레이, 상기 인서트 조립체와 결합되는 테스트 소켓, 상기 테스트 소켓과 결합되는 하이픽스 보드, 상기 반도체 패키지를 상기 테스트 소켓에 밀착시키기 위한 푸셔를 구비하는 매치 플레이트 등 상당한 수의 부품들을 교체할 필요가 있다. 결과적으로, 상기 테스트 공정을 준비하는데 소요되는 시간이 증가될 수 있으며 이에 따라 상기 반도체 패키지의 제조 비용이 증가되는 문제점이 있다.In the case of the test handler as described above, when the type of semiconductor package to be tested is changed, the insert assembly and test tray, the test socket coupled with the insert assembly, the high-fix board coupled with the test socket, and the semiconductor package It is necessary to replace a significant number of parts, such as a match plate with a pusher for tight contact with the test socket. As a result, the time required to prepare the test process may increase, thereby increasing the manufacturing cost of the semiconductor package.

본 발명의 실시예들은 교체가 필요한 부품 수를 감소시킴으로써 반도체 패키지의 제조 비용을 절감할 수 있는 반도체 패키지 테스트 장치를 제공하는데 그 목적이 있다.The purpose of embodiments of the present invention is to provide a semiconductor package test device that can reduce the manufacturing cost of the semiconductor package by reducing the number of parts that need to be replaced.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 패키지 테스트 장치는, 반도체 패키지의 테스트를 위한 테스트 보드와 연결되는 소켓 보드와, 소켓 보드 상에 수직 방향으로 이동 가능하도록 탄성적으로 지지되며 상기 반도체 패키지가 삽입되는 개구를 갖는 인서트 소켓과, 상기 소켓 보드 상에 배치되어 상기 개구 내부로 연장하며 상기 개구 내에 삽입된 상기 반도체 패키지와 상기 테스트 보드를 전기적으로 연결하기 위한 접속부와, 상기 인서트 소켓을 가압하여 하방으로 이동시키고 상기 개구 내에 삽입된 반도체 패키지를 상기 접속부에 밀착시키는 푸싱 플레이트를 포함할 수 있다.A semiconductor package test device according to an aspect of the present invention for achieving the above object includes a socket board connected to a test board for testing a semiconductor package, and elastically supported so as to be movable in the vertical direction on the socket board. An insert socket having an opening into which a semiconductor package is inserted, a connection part disposed on the socket board, extending inside the opening and electrically connecting the semiconductor package inserted into the opening and the test board, and the insert socket. It may include a pushing plate that pressurizes and moves downward and brings the semiconductor package inserted into the opening into close contact with the connection portion.

본 발명의 실시예들에 따르면, 상기 접속부는, 상기 소켓 보드 상에 배치되며 상기 개구 내부로 연장하며 서포트 부재와, 상기 서포트 부재 상에 배치되며 상기 반도체 패키지와의 연결을 위한 테스트 소켓을 포함할 수 있다.According to embodiments of the present invention, the connection portion is disposed on the socket board, extends inside the opening, and includes a support member, and a test socket disposed on the support member for connection to the semiconductor package. You can.

본 발명의 실시예들에 따르면, 상기 테스트 소켓은 상기 반도체 패키지와의 연결을 위한 복수의 접속 단자들을 가질 수 있다.According to embodiments of the present invention, the test socket may have a plurality of connection terminals for connection to the semiconductor package.

본 발명의 실시예들에 따르면, 상기 접속부 상에는 상기 반도체 패키지를 정렬하기 위한 정렬 부재가 배치될 수 있다.According to embodiments of the present invention, an alignment member for aligning the semiconductor package may be disposed on the connection part.

본 발명의 실시예들에 따르면, 상기 정렬 부재는 필름 형태를 가지며 상기 반도체 패키지의 외부 접속 단자들이 삽입되는 정렬홀들 또는 개구를 가질 수 있다.According to embodiments of the present invention, the alignment member has a film shape and may have alignment holes or openings into which external connection terminals of the semiconductor package are inserted.

본 발명의 실시예들에 따르면, 상기 소켓 보드 상에는 상기 인서트 소켓의 수직 방향 이동을 안내하기 위한 가이드 핀이 구비될 수 있으며, 상기 인서트 소켓에는 상기 가이드 핀이 삽입되는 가이드 홀이 구비될 수 있다.According to embodiments of the present invention, a guide pin may be provided on the socket board to guide vertical movement of the insert socket, and the insert socket may be provided with a guide hole into which the guide pin is inserted.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 패키지 테스트 장치는, 반도체 패키지의 테스트를 위한 테스트 보드와 연결되는 소켓 보드와, 소켓 보드 상에 수직 방향으로 이동 가능하도록 탄성적으로 지지되며 상기 반도체 패키지가 삽입되는 개구를 갖는 인서트 소켓과, 상기 소켓 보드 상에 배치되어 상기 개구 내부로 연장하며 상기 개구 내에 삽입된 상기 반도체 패키지와 상기 테스트 보드를 전기적으로 연결하기 위한 접속 단자들을 갖는 접속부와, 상기 접속부 상에 배치되며 상기 반도체 패키지의 외부 접속 단자들과 상기 접속부의 접속 단자들을 서로 정렬하기 위한 정렬 부재와, 상기 인서트 소켓을 가압하여 하방으로 이동시키고 상기 인서트 소켓의 하방 이동에 의해 상기 인서트 소켓 상부로 노출되는 상기 반도체 패키지를 하방으로 가압하여 상기 반도체 패키지의 외부 접속 단자들이 상기 접속부의 접속 단자들에 밀착되도록 하는 푸싱 플레이트를 포함할 수 있다.A semiconductor package testing device according to another aspect of the present invention for achieving the above object includes a socket board connected to a test board for testing a semiconductor package, and elastically supported so as to be movable in the vertical direction on the socket board. an insert socket having an opening into which a semiconductor package is inserted, a connection portion disposed on the socket board, extending inside the opening, and having connection terminals for electrically connecting the semiconductor package inserted into the opening and the test board; an alignment member disposed on the connection unit and for aligning the external connection terminals of the semiconductor package and the connection terminals of the connection unit with each other, pressing the insert socket to move it downward, and moving the insert socket downward to cause the insert socket to It may include a pushing plate that presses the upper exposed semiconductor package downward so that the external connection terminals of the semiconductor package come into close contact with the connection terminals of the connection unit.

본 발명의 실시예들에 따르면, 상기 접속부는, 상기 소켓 보드 상에 배치되며 상기 개구 내부로 연장하며 서포트 부재와, 상기 서포트 부재 상에 배치되며 상기 반도체 패키지와의 연결을 위한 테스트 소켓을 포함할 수 있다. 이때, 상기 서포트 부재의 가장자리 부위들에는 상기 정렬 부재를 지지하기 위한 제2 서포트 부재들이 배치될 수 있으며, 상기 인서트 소켓은 상기 제2 서포트 부재들이 삽입되는 제2 개구들을 구비할 수 있다.According to embodiments of the present invention, the connection portion is disposed on the socket board, extends inside the opening, and includes a support member, and a test socket disposed on the support member for connection to the semiconductor package. You can. At this time, second support members for supporting the alignment member may be disposed on edge portions of the support member, and the insert socket may be provided with second openings into which the second support members are inserted.

본 발명의 실시예들에 따르면, 상기 접속부의 양측에는 상기 개구를 개폐하기 위한 래치들이 각각 배치될 수 있으며, 상기 인서트 소켓은 상기 래치들이 삽입되는 제3 개구들을 구비할 수 있다.According to embodiments of the present invention, latches for opening and closing the opening may be disposed on both sides of the connection portion, and the insert socket may be provided with third openings into which the latches are inserted.

본 발명의 실시예들에 따르면, 상기 푸싱 플레이트는 상기 인서트 소켓의 하방 이동에 의해 상기 인서트 소켓의 상부로 돌출되는 상기 래치들을 수용하기 위한 제4 개구들을 구비할 수 있다.According to embodiments of the present invention, the pushing plate may be provided with fourth openings for receiving the latches that protrude toward the top of the insert socket as the insert socket moves downward.

상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 패키지 테스트 장치는, 반도체 패키지의 테스트를 위한 테스트 보드와 연결되는 소켓 보드와, 소켓 보드 상에 수직 방향으로 이동 가능하도록 탄성적으로 지지되며 상기 반도체 패키지가 삽입되는 개구를 갖는 인서트 소켓과, 상기 소켓 보드 상에 배치되어 상기 개구 내부로 연장하며 상기 개구 내에 삽입된 상기 반도체 패키지와 상기 테스트 보드를 전기적으로 연결하기 위한 접속부와, 상기 인서트 소켓을 가압하여 하방으로 이동시키고 상기 개구 내에 삽입된 반도체 패키지를 상기 접속부에 밀착시키는 푸싱 플레이트를 포함할 수 있다.According to the embodiments of the present invention as described above, the semiconductor package test device includes a socket board connected to a test board for testing the semiconductor package, and elastically supported so as to be movable in the vertical direction on the socket board. An insert socket having an opening into which a semiconductor package is inserted, a connection part disposed on the socket board, extending inside the opening and electrically connecting the semiconductor package inserted into the opening and the test board, and the insert socket. It may include a pushing plate that pressurizes and moves downward and brings the semiconductor package inserted into the opening into close contact with the connection portion.

따라서, 종래 기술과는 다르게 인서트 조립체를 구비하는 테스트 트레이가 요구되지 않으며, 또한 푸셔를 구비하는 매치 플레이트를 대신하여 평탄한 하부면을 갖는 푸싱 플레이트가 다양한 반도체 패키지들에 대하여 공용으로 사용될 수 있으므로 상기 매치 플레이트의 교체가 요구되지 않는다. 결과적으로, 반도체 패키지들의 종류에 테스트 트레이들과 매치 플레이트들을 마련해야 하는 번거로움과 이에 따른 비용이 크게 절감될 수 있다.Therefore, unlike the prior art, a test tray with an insert assembly is not required, and a pushing plate with a flat lower surface can be commonly used for various semiconductor packages instead of a match plate with a pusher, so the match plate No plate replacement is required. As a result, the hassle and cost of providing test trays and match plates for different types of semiconductor packages can be greatly reduced.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트 장치를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 접속부를 설명하기 위한 개략적인 확대 정면도이다.
도 3은 도 2에 도시된 정렬 부재를 설명하기 위한 개략적인 확대 평면도이다.
도 4는 도 2에 도시된 서포트 부재 및 가이드 부재들을 설명하기 위한 개략적인 확대 평면도이다.
도 5 내지 도 7은 도 3에 도시된 정렬 부재의 다른 예를 설명하기 위한 개략적인 평명도들이다.
도 8은 도 1에 도시된 인서트 소켓을 설명하기 위한 개략적인 평면도이다.
도 9는 도 1에 도시된 소켓 보드를 설명하기 위한 개략적인 평면도이다.
도 10은 도 1에 도시된 개구 내에 반도체 패키지를 수납하기 위한 반도체 패키지 이송 장치를 설명하기 위한 개략적인 구성도이다.
도 11은 도 1에 도시된 푸싱 플레이트를 설명하기 위한 개략적인 저면도이다.
도 12 및 도 13은 도 1에 도시된 반도체 패키지 테스트 장치를 이용하여 반도체 패키지를 전기적으로 테스트하는 방법을 설명하기 위한 개략도들이다.
1 is a schematic configuration diagram illustrating a semiconductor package testing device according to an embodiment of the present invention.
FIG. 2 is a schematic enlarged front view for explaining the connection part shown in FIG. 1.
FIG. 3 is a schematic enlarged plan view for explaining the alignment member shown in FIG. 2.
FIG. 4 is a schematic enlarged plan view for explaining the support member and guide member shown in FIG. 2.
5 to 7 are schematic plan views for explaining another example of the alignment member shown in FIG. 3.
Figure 8 is a schematic plan view for explaining the insert socket shown in Figure 1.
FIG. 9 is a schematic plan view for explaining the socket board shown in FIG. 1.
FIG. 10 is a schematic diagram illustrating a semiconductor package transfer device for storing a semiconductor package in the opening shown in FIG. 1 .
FIG. 11 is a schematic bottom view for explaining the pushing plate shown in FIG. 1.
12 and 13 are schematic diagrams for explaining a method of electrically testing a semiconductor package using the semiconductor package test device shown in FIG. 1.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention does not have to be configured as limited to the embodiments described below and may be embodied in various other forms. The following examples are not provided to fully complete the present invention, but rather are provided to fully convey the scope of the present invention to those skilled in the art.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In embodiments of the present invention, when one element is described as being disposed or connected to another element, the element may be directly disposed or connected to the other element, and other elements may be interposed between them. It could be. Alternatively, if one element is described as being placed directly on or connected to another element, there cannot be another element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or parts, but the items are not limited by these terms. won't

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.Technical terms used in the embodiments of the present invention are merely used for the purpose of describing specific embodiments and are not intended to limit the present invention. Additionally, unless otherwise limited, all terms, including technical and scientific terms, have the same meaning that can be understood by a person skilled in the art. The above terms, as defined in common dictionaries, will be construed to have meanings consistent with their meanings in the context of the relevant art and description of the invention, and unless explicitly defined, ideally or excessively by superficial intuition. It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the invention are described with reference to schematic illustrations of ideal embodiments of the invention. Accordingly, changes from the shapes of the illustrations, for example changes in manufacturing methods and/or tolerances, are fully to be expected. Accordingly, the embodiments of the present invention are not intended to be described as limited to the specific shapes of the regions illustrated but are intended to include deviations in the shapes, and the elements depicted in the drawings are entirely schematic and represent their shapes. is not intended to describe the exact shape of the elements nor is it intended to limit the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트 장치를 설명하기 위한 개략적인 구성도이다.1 is a schematic configuration diagram illustrating a semiconductor package testing device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 테스트 장치(100)는 반도체 패키지(10)에 전기적인 신호를 인가하고 상기 반도체 패키지(10)로부터의 출력 신호를 분석하여 상기 반도체 패키지(10)의 전기적인 특성을 검사하기 위해 사용될 수 있다.Referring to FIG. 1, the semiconductor package test apparatus 100 according to an embodiment of the present invention applies an electrical signal to the semiconductor package 10 and analyzes the output signal from the semiconductor package 10 to test the semiconductor package. It can be used to check the electrical characteristics of (10).

본 발명의 일 실시예에 따르면, 상기 반도체 패키지 테스트 장치(100)는, 반도체 패키지(10)의 테스트를 위한 테스트 보드(미도시)와 연결되는 소켓 보드(110)와, 소켓 보드(110) 상에 수직 방향으로 이동 가능하도록 탄성적으로 지지되며 상기 반도체 패키지(10)가 삽입되는 개구(122)를 갖는 인서트 소켓(120)과, 상기 소켓 보드(110) 상에 배치되어 상기 개구(122) 내부로 연장하며 상기 반도체 패키지(10)와의 연결을 위한 접속부(130)와, 상기 인서트 소켓(120)을 가압하여 하방으로 이동시키고 상기 개구(122) 내에 삽입된 반도체 패키지(10)를 상기 접속부(130)에 밀착시키는 푸싱 플레이트(160)를 포함할 수 있다.According to one embodiment of the present invention, the semiconductor package test device 100 includes a socket board 110 connected to a test board (not shown) for testing the semiconductor package 10, and a socket board 110 on the socket board 110. An insert socket 120 is elastically supported so as to be movable in a vertical direction and has an opening 122 into which the semiconductor package 10 is inserted, and is disposed on the socket board 110 and inside the opening 122. It extends to the connection part 130 for connection with the semiconductor package 10, and the insert socket 120 is pressed and moved downward, and the semiconductor package 10 inserted into the opening 122 is connected to the connection part 130. ) may include a pushing plate 160 that is in close contact with the.

도시되지는 않았으나, 상기 소켓 보드(110)는 인터페이스 보드(미도시) 상에 장착될 수 있으며, 상기 인터페이스 보드는 케이블, 커넥터 등을 통해 상기 테스트 보드와 연결될 수 있다. 또한, 도 1에는 하나의 소켓 보드(110)가 도시되었으나, 상기 인터페이스 보드 상에는 복수의 소켓 보드들(110)이 배치될 수 있으며, 이를 통해 복수의 반도체 패키지들(10)에 대한 동시 테스트가 이루어질 수 있다.Although not shown, the socket board 110 may be mounted on an interface board (not shown), and the interface board may be connected to the test board through a cable, connector, etc. In addition, although one socket board 110 is shown in FIG. 1, a plurality of socket boards 110 may be disposed on the interface board, through which simultaneous testing of a plurality of semiconductor packages 10 can be performed. You can.

상기 소켓 보드(110)와 상기 인서트 소켓(120) 사이에는 코일 스프링과 같은 탄성 부재(112)가 배치될 수 있다. 상기 탄성 부재(112)는 상기 인서트 소켓(120)을 수직 방향으로 이동 가능하도록 탄성적으로 지지할 수 있다. 또한, 상기 반도체 패키지 테스트 장치(100)는 상기 인서트 소켓(120)의 수직 방향 이동을 안내하기 위한 가이드 부재를 구비할 수 있다. 예를 들면, 상기 소켓 보드(110) 상에는 수직 방향으로 연장하는 가이드 핀들(114)이 구비될 수 있으며, 상기 인서트 소켓(120)에는 상기 가이드 핀들(114)이 삽입되는 가이드 홀들(124)이 구비될 수 있다.An elastic member 112 such as a coil spring may be disposed between the socket board 110 and the insert socket 120. The elastic member 112 may elastically support the insert socket 120 so that it can move in the vertical direction. Additionally, the semiconductor package test device 100 may be provided with a guide member for guiding the vertical movement of the insert socket 120. For example, guide pins 114 extending in a vertical direction may be provided on the socket board 110, and the insert socket 120 may be provided with guide holes 124 into which the guide pins 114 are inserted. It can be.

상기 인서트 소켓(120)의 개구(122)는 수직 방향으로 형성될 수 있으며, 반도체 패키지 이송 장치(200; 도 10 참조)에 의해 이송된 반도체 패키지(10)가 상기 개구(122) 내에 삽입될 수 있다. 이때, 상기 개구(122) 내에는 상기 반도체 패키지(10)와의 연결을 위한 접속부(130)가 배치될 수 있다. 상기 접속부(130)는 상기 소켓 보드(110) 상에 배치되어 상기 개구(122) 내부로 연장하는 기둥 형태의 서포트 부재(132)와 상기 서포트 부재(132) 상에 배치되며 상기 반도체 패키지(10)와의 연결을 위한 테스트 소켓(134)을 포함할 수 있다.The opening 122 of the insert socket 120 may be formed in a vertical direction, and the semiconductor package 10 transferred by the semiconductor package transfer device 200 (see FIG. 10) may be inserted into the opening 122. there is. At this time, a connection portion 130 for connection to the semiconductor package 10 may be disposed within the opening 122. The connection portion 130 is disposed on the socket board 110 and on a pillar-shaped support member 132 extending into the opening 122 and on the support member 132 and the semiconductor package 10. It may include a test socket 134 for connection with.

상기 테스트 소켓(134)은 상기 반도체 패키지(10)와의 연결을 위한 복수의 접속 단자들(136; 도 2 참조)을 가질 수 있다. 예를 들면, 상기 접속 단자들(136)은 상기 반도체 패키지(10)의 외부 접속 단자들(12; 도 2 참조), 예를 들면, 솔더볼들과 대응하도록 배치될 수 있다. 도시되지는 않았으나, 상기 접속 단자들(136)은 상기 테스트 보드와 상기 인터페이스 보드 및 상기 반도체 패키지(10) 사이에서 신호 전달을 위해 사용될 수 있으며, 일 예로서 상기 테스트 소켓(134)은 상기 접속 단자들(136)로서 사용되는 복수의 포고 핀들 또는 프로브 핀들을 구비할 수 있다. 또한, 도시되지는 않았으나, 상기 서포트 부재(132) 내에는 상기 접속 단자들(136)과 연결되는 복수의 신호 라인들 구비될 수 있다.The test socket 134 may have a plurality of connection terminals 136 (see FIG. 2) for connection to the semiconductor package 10. For example, the connection terminals 136 may be arranged to correspond to external connection terminals 12 (see FIG. 2) of the semiconductor package 10, for example, solder balls. Although not shown, the connection terminals 136 may be used for signal transmission between the test board, the interface board, and the semiconductor package 10. As an example, the test socket 134 is the connection terminal It may have a plurality of pogo pins or probe pins used as pins 136 . In addition, although not shown, a plurality of signal lines connected to the connection terminals 136 may be provided within the support member 132.

다른 예로서, 상기 접속 단자들(136)로는 탄성을 갖는 도전성 고무 재질로 이루어진 접속 패드들이 사용될 수 있다. 이 경우, 상기 테스트 소켓(134) 또한 탄성을 갖는 고무 재질로 이루어질 수 있다.As another example, connection pads made of an elastic conductive rubber material may be used as the connection terminals 136. In this case, the test socket 134 may also be made of an elastic rubber material.

상기 푸싱 플레이트(160)는 상기 인서트 소켓(120)을 가압하여 하방으로 이동시킬 수 있다. 이때, 상기 개구(122) 내에 수납된 반도체 패키지(10)는 상기 인서트 소켓(120)의 하방 이동에 의해 상기 인서트 소켓(120)의 상부로 노출될 수 있으며 상기 인서트 소켓(120)의 상부로 노출된 반도체 패키지(10)는 상기 푸싱 플레이트(160)에 의해 상기 인서트 소켓(120)과 함께 하방으로 가압될 수 있다. 결과적으로, 상기 반도체 패키지(10)의 외부 접속 단자들(12)이 상기 테스트 소켓(132)의 접속 단자들(136)에 밀착될 수 있으며, 이에 의해 상기 접속 단자들(136)을 통한 안정적인 신호 전달이 이루어질 수 있다.The pushing plate 160 can move the insert socket 120 downward by pressing it. At this time, the semiconductor package 10 stored in the opening 122 may be exposed to the upper part of the insert socket 120 by moving the insert socket 120 downward. The semiconductor package 10 may be pressed downward together with the insert socket 120 by the pushing plate 160. As a result, the external connection terminals 12 of the semiconductor package 10 can be in close contact with the connection terminals 136 of the test socket 132, thereby providing a stable signal through the connection terminals 136. Delivery can take place.

도시되지는 않았으나, 상기 푸싱 플레이트(160)는 수직 구동부(미도시)에 의해 수직 방향으로 이동 가능하게 구성될 수 있다. 일 예로서, 상기 수직 구동부는 공압 실린더를 이용하여 상기 푸싱 플레이트(160)를 수직 방향으로 이동시킬 수 있으며, 상기 공압 실린더와 상기 푸싱 플레이트(160) 사이에는 충격 완화를 위한 탄성 부재들이 배치될 수 있다.Although not shown, the pushing plate 160 may be configured to be movable in the vertical direction by a vertical driving unit (not shown). As an example, the vertical driving unit may move the pushing plate 160 in the vertical direction using a pneumatic cylinder, and elastic members for shock relief may be disposed between the pneumatic cylinder and the pushing plate 160. there is.

도 2는 도 1에 도시된 접속부를 설명하기 위한 개략적인 확대 정면도이고, 도 3은 도 2에 도시된 정렬 부재를 설명하기 위한 개략적인 확대 평면도이며, 도 4는 도 2에 도시된 서포트 부재 및 가이드 부재들을 설명하기 위한 개략적인 확대 평면도이다.FIG. 2 is a schematic enlarged front view for explaining the connection part shown in FIG. 1, FIG. 3 is a schematic enlarged plan view for explaining the alignment member shown in FIG. 2, and FIG. 4 is a support member shown in FIG. 2 and This is a schematic enlarged plan view to explain the guide members.

도 2 내지 도 4를 참조하면, 상기 서포트 부재(132)는 대략 사각 기둥 형태를 가질 수 있으며, 상기 서포트 부재(132) 상에 상기 테스트 소켓(134)이 배치될 수 있다.Referring to FIGS. 2 to 4 , the support member 132 may have a substantially square pillar shape, and the test socket 134 may be disposed on the support member 132.

본 발명의 일 실시예에 따르면, 상기 접속부(130) 상에는 상기 반도체 패키지(10)의 위치를 정렬하기 위한 정렬 부재(140)가 배치될 수 있다. 즉, 상기 정렬 부재(140)는 상기 개구(122) 내에 삽입된 반도체 패키지(10)의 외부 접속 단자들(12)이 상기 테스트 소켓(134)의 접속 단자들(136)과 대응하도록 상기 반도체 패키지(10)를 정렬할 수 있다. 예를 들면, 상기 정렬 부재(140)는 상기 반도체 패키지(10)의 외부 접속 단자들(12)에 대응하는 정렬홀들(142)을 가질 수 있다.According to one embodiment of the present invention, an alignment member 140 for aligning the position of the semiconductor package 10 may be disposed on the connection portion 130. That is, the alignment member 140 connects the semiconductor package so that the external connection terminals 12 of the semiconductor package 10 inserted into the opening 122 correspond to the connection terminals 136 of the test socket 134. (10) can be sorted. For example, the alignment member 140 may have alignment holes 142 corresponding to the external connection terminals 12 of the semiconductor package 10.

상기 정렬 부재(140)는 필름 형태를 가질 수 있으며 상기 반도체 패키지(10)의 외부 접속 단자들(12)의 높이와 같거나 그보다 얇은 두께를 갖는 것이 바람직하다. 상기 정렬 부재(140)는 상기 테스트 소켓(134) 상에 또는 상기 테스트 소켓(134)으로부터 상방으로 소정 간격 이격되어 배치될 수 있다.The alignment member 140 may have a film shape and preferably has a thickness equal to or thinner than the height of the external connection terminals 12 of the semiconductor package 10. The alignment member 140 may be disposed on the test socket 134 or spaced a predetermined distance upward from the test socket 134 .

한편, 상기 서포트 부재(132)의 가장자리 부위들에는 상기 정렬 부재(140)를 지지하기 위한 제2 서포트 부재들(138)이 배치될 수 있으며, 상기 정렬 부재(140)는 상기 제2 서포트 부재들(138) 상에 배치될 수 있다. 이때, 상기 제2 서포트 부재들(138)의 상부면은 상기 테스트 소켓(134)의 접속 단자들(136)과 같거나 높게 구성될 수 있다. 특히, 상기 반도체 패키지(10)의 외부 접속 단자들(12)이 상기 정렬홀들(142) 내에 삽입되는 경우 상기 반도체 패키지(10)의 외부 접속 단자들(12)이 상기 테스트 소켓(134)의 접속 단자들(136)과 접촉되도록 상기 제2 서포트 부재들(138)의 높이가 조절될 수 있다. 한편, 상기 정렬 부재(140)는 접착 수지를 이용한 열압착 또는 접착제를 이용하여 상기 제2 서포트 부재들(138) 상에 부착될 수 있다.Meanwhile, second support members 138 for supporting the alignment member 140 may be disposed on edge portions of the support member 132, and the alignment member 140 may be formed on the second support members. (138) It can be placed on top. At this time, the upper surface of the second support members 138 may be configured to be equal to or higher than the connection terminals 136 of the test socket 134. In particular, when the external connection terminals 12 of the semiconductor package 10 are inserted into the alignment holes 142, the external connection terminals 12 of the semiconductor package 10 are connected to the test socket 134. The height of the second support members 138 may be adjusted to contact the connection terminals 136. Meanwhile, the alignment member 140 may be attached to the second support members 138 using adhesive or heat compression using an adhesive resin.

또 한편으로, 상기 제2 서포트 부재들(138)은 상기 인서트 소켓(120)의 수직 방향 이동을 안내하기 위한 가이드 부재들로서 기능할 수도 있다. 도시된 바에 의하면, 상기 서포트 부재(132)의 네 모서리 부위들에 각각 수직 방향으로 연장하는 제2 서포트 부재들(138)이 배치되고 있으나, 상기 제2 서포트 부재들(138)의 위치 및 형상은 다양하게 변경 가능하므로 이들에 의해 본 발명의 범위가 제한되지는 않을 것이다.On the other hand, the second support members 138 may function as guide members for guiding the vertical movement of the insert socket 120. As shown, second support members 138 extending in the vertical direction are disposed at each of the four corners of the support member 132, but the positions and shapes of the second support members 138 are different from each other. Since various changes are possible, the scope of the present invention will not be limited by these.

도 5 내지 도 7은 도 3에 도시된 정렬 부재의 다른 예를 설명하기 위한 개략적인 평명도들이다.5 to 7 are schematic plan views for explaining another example of the alignment member shown in FIG. 3.

도 5에 도시된 바와 같이 상기 반도체 패키지(10)의 외부 접속 단자들(12)이 삽입되는 하나의 개구(144A)를 갖는 정렬 부재(144)가 사용될 수 있다. 또한, 도 6에 도시된 바와 같이 슬릿 형태를 갖는 복수의 개구들(146A)을 갖는 정렬 부재(146)가 사용될 수도 있다. 추가적으로, 도 7에 도시된 바와 같이 상기 반도체 패키지(10)의 네 모서리 부위들을 안내하기 위한 정렬 부재들(148)이 사용될 수도 있다.As shown in FIG. 5 , an alignment member 144 having one opening 144A into which the external connection terminals 12 of the semiconductor package 10 are inserted may be used. Additionally, an alignment member 146 having a plurality of openings 146A having a slit shape as shown in FIG. 6 may be used. Additionally, as shown in FIG. 7, alignment members 148 may be used to guide the four corners of the semiconductor package 10.

도 8은 도 1에 도시된 인서트 소켓을 설명하기 위한 개략적인 평면도이고, 도 9는 도 1에 도시된 소켓 보드를 설명하기 위한 개략적인 평면도이다.FIG. 8 is a schematic plan view for explaining the insert socket shown in FIG. 1, and FIG. 9 is a schematic plan view for explaining the socket board shown in FIG. 1.

도 8을 참조하면, 상기 인서트 소켓(120)은 상기 반도체 패키지(10)가 삽입되는 개구(122)를 가질 수 있다. 상기 개구(122) 내측으로는 상기 접속부(130)가 상방으로 삽입될 수 있으며, 또한 상기 개구(122)의 가장자리 부위들에는 상기 제2 서포트 부재들(138)이 삽입되는 제2 개구들(126)이 구비될 수 있다. 추가적으로, 상기 소켓 보드(110) 상의 가이드 핀들(114)이 삽입되는 가이드 홀들(124)이 구비될 수 있다.Referring to FIG. 8, the insert socket 120 may have an opening 122 into which the semiconductor package 10 is inserted. The connection part 130 can be inserted upward into the opening 122, and second openings 126 into which the second support members 138 are inserted are positioned at edges of the opening 122. ) may be provided. Additionally, guide holes 124 into which guide pins 114 on the socket board 110 are inserted may be provided.

도 1 및 도 9를 참조하면, 상기 반도체 패키지 테스트 장치(100)는 상기 인서트 소켓(120)의 개구(122)를 개폐하기 위해 상기 접속부(130)의 양측에 각각 배치되는 래치들(150)을 포함할 수 있다. 이때, 상기 개구(122) 내에 수납된 반도체 패키지(10)는 상기 래치들(150)에 의해 그 위치가 안정적으로 유지될 수 있다. 예를 들면, 상기 소켓 보드(110) 상에는 상기 접속부(130)의 양측에 각각 위치되도록 기둥 형태의 보스 부재들(152)이 배치될 수 있으며, 상기 래치들(152)은 상기 보스 부재들(152)에 회전 가능하도록 장착될 수 있다. 특히, 상세히 도시되지는 않았으나, 상기 래치들(150)의 회전축들에는 상기 래치들(150)이 상기 개구(122) 내에 수납된 반도체 패키지(10)를 하방으로 가압하기 위한 토션 스프링들(미도시)이 장착될 수 있다.1 and 9, the semiconductor package test device 100 includes latches 150 disposed on both sides of the connection portion 130 to open and close the opening 122 of the insert socket 120. It can be included. At this time, the position of the semiconductor package 10 stored in the opening 122 can be stably maintained by the latches 150. For example, pillar-shaped boss members 152 may be disposed on the socket board 110 to be located on both sides of the connection portion 130, and the latches 152 may be disposed on the boss members 152. ) can be rotatably mounted. In particular, although not shown in detail, the rotation axes of the latches 150 are provided with torsion springs (not shown) for downwardly pressing the semiconductor package 10 stored in the opening 122. ) can be installed.

다시 도 8을 참조하면, 상기 인서트 소켓(120)에는 상기 래치들(150)과 상기 보스 부재들(152)이 삽입되는 제3 개구들(128)을 가질 수 있다. 상기 제3 개구들(128)은 상기 래치들(150)의 동작을 위해 상기 개구(122)와 연결될 수 있다.Referring again to FIG. 8, the insert socket 120 may have third openings 128 into which the latches 150 and the boss members 152 are inserted. The third openings 128 may be connected to the opening 122 for operation of the latches 150 .

도 10은 도 1에 도시된 개구 내에 반도체 패키지를 수납하기 위한 반도체 패키지 이송 장치를 설명하기 위한 개략적인 구성도이다.FIG. 10 is a schematic diagram illustrating a semiconductor package transfer device for storing a semiconductor package in the opening shown in FIG. 1 .

도 10을 참조하면, 상기 반도체 패키지 이송 장치(200)는 상기 반도체 패키지(10)를 진공 흡착하기 위한 피커(210)와 상기 피커(210)가 장착되는 피커 헤드(220) 및 상기 래치들(150)을 개방하기 위한 래치 오픈 핀들(230)을 구비할 수 있다. 특히, 상기 래치 오픈 핀들(230)은 상기 피커 헤드(220)의 하부에서 수직 하방으로 연장할 수 있다. 도시되지는 않았으나, 상기 피커 헤드(220)는 직교 좌표 로봇 형태의 구동부에 의해 수직 및 수평 방향으로 이동될 수 있으며, 상기 구동부의 동작에 의해 상기 반도체 패키지(10)가 상기 인서트 소켓(120)의 개구(122) 내에 수납될 수 있다.Referring to FIG. 10, the semiconductor package transfer device 200 includes a picker 210 for vacuum adsorbing the semiconductor package 10, a picker head 220 on which the picker 210 is mounted, and the latches 150. ) may be provided with latch open pins 230 for opening. In particular, the latch open pins 230 may extend vertically downward from the lower part of the picker head 220. Although not shown, the picker head 220 can be moved in the vertical and horizontal directions by a driving unit in the form of a Cartesian coordinate robot, and the semiconductor package 10 is moved to the insert socket 120 by the operation of the driving unit. It may be received within opening 122.

예를 들면, 상기 반도체 패키지 이송 장치(200)는 상기 구동부에 의해 상기 인서트 소켓(120) 상부에 위치된 후 하강될 수 있으며 이에 의해 상기 반도체 패키지(10)가 상기 인서트 소켓(120)의 개구(122) 내에 수납될 수 있다. 특히, 상기 반도체 패키지(10)가 상기 개구(122) 내에 수납되기 전에 상기 래치들(150)이 상기 래치 오픈 핀들(230)에 의해 개방될 수 있다.For example, the semiconductor package transfer device 200 may be lowered after being positioned on the upper part of the insert socket 120 by the driving unit, thereby allowing the semiconductor package 10 to move through the opening of the insert socket 120 ( 122). In particular, before the semiconductor package 10 is received in the opening 122, the latches 150 may be opened by the latch open pins 230.

구체적으로, 상기 래치 오픈 핀들(230)은 상기 래치들(150)의 후단 부위들을 아래로 누를 수 있으며, 이에 의해 상기 래치들(150)의 전단 부위가 상방으로 회전될 수 있다. 상기 래치들(150)의 회전에 의해 상기 인서트 소켓(120)의 개구(122)가 개방된 후 상기 반도체 패키지(10)가 상기 개구(122) 내에 수납될 수 있다. 이어서, 상기 반도체 패키지 이송 장치(200)가 상승될 수 있으며 이에 의해 상기 래치들(150)이 초기 위치로 복귀함에 따라 상기 개구(122)가 닫힐 수 있다. 이때, 상기 개구(122) 내에 수납된 반도체 패키지(10)는 상기 래치들(150)의 전단 부위에 의해 아래로 눌려질 수 있으며 이에 의해 상기 개구(122) 내에서 상기 반도체 패키지(10)의 위치가 안정적으로 유지될 수 있다.Specifically, the latch open pins 230 may press down the rear ends of the latches 150, thereby allowing the front ends of the latches 150 to rotate upward. After the opening 122 of the insert socket 120 is opened by rotation of the latches 150, the semiconductor package 10 can be accommodated in the opening 122. Subsequently, the semiconductor package transfer device 200 may be raised and the opening 122 may be closed as the latches 150 return to their initial positions. At this time, the semiconductor package 10 stored in the opening 122 may be pressed down by the front end portion of the latches 150, thereby adjusting the position of the semiconductor package 10 within the opening 122. can be maintained stably.

도 11은 도 1에 도시된 푸싱 플레이트를 설명하기 위한 개략적인 저면도이다.FIG. 11 is a schematic bottom view for explaining the pushing plate shown in FIG. 1.

도 11을 참조하면, 상기 푸싱 플레이트(160)는 평탄한 하부면을 가질 수 있으며, 상기 인서트 소켓(120)을 하방으로 가압하는 경우 상기 인서트 소켓(120)의 상부로 돌출되는 상기 래치들(150)을 수용하기 위한 제4 개구들(162)을 가질 수 있다. 이때, 상기 반도체 패키지(10)는 상기 푸싱 플레이트(160)의 평탄한 하부면 중앙 부위(점선으로 표시된 부위)에 의해 하방으로 가압될 수 있다.Referring to FIG. 11, the pushing plate 160 may have a flat lower surface, and the latches 150 protrude toward the top of the insert socket 120 when the insert socket 120 is pressed downward. It may have fourth openings 162 to accommodate. At this time, the semiconductor package 10 may be pressed downward by the central portion of the flat lower surface of the pushing plate 160 (the portion indicated by a dotted line).

또한, 상기 푸싱 플레이트(160)는 도시된 바와 같이 제2 가이드 핀들(164)을 구비할 수 있으며, 상기 인서트 소켓(120)은 상기 제2 가이드 핀들(164)이 삽입되는 제2 가이드 홀들(129; 도 8 참조)을 구비할 수 있다. 그러나, 상기 제2 가이드 핀들(164) 및 제2 가이드 홀들(129)은 선택적인 것으로 생략 가능하다. 이는 상기 푸싱 플레이트(160)가 평탄한 하부면을 갖기 때문에 상기 인서트 소켓(120)과의 별도 정렬이 필요하지 않기 때문이다.In addition, the pushing plate 160 may be provided with second guide pins 164 as shown, and the insert socket 120 has second guide holes 129 into which the second guide pins 164 are inserted. ; see Figure 8) may be provided. However, the second guide pins 164 and second guide holes 129 are optional and can be omitted. This is because the pushing plate 160 has a flat lower surface and therefore does not require separate alignment with the insert socket 120.

도 12 및 도 13은 도 1에 도시된 반도체 패키지 테스트 장치를 이용하여 반도체 패키지를 전기적으로 테스트하는 방법을 설명하기 위한 개략도들이다.12 and 13 are schematic diagrams for explaining a method of electrically testing a semiconductor package using the semiconductor package test device shown in FIG. 1.

도 12를 참조하면, 상기 반도체 패키지 이송 장치(200)에 의해 상기 반도체 패키지(10)가 상기 개구(122) 내에 수납된 후 상기 푸싱 플레이트(160)가 하방으로 이동될 수 있다. 이때, 상기 개구(122) 내의 반도체 패키지(10)는 상기 정렬 부재(140)에 의해 정렬될 수 있으며 이에 의해 상기 반도체 패키지(10)의 외부 접속 단자들(12)은 상기 테스트 소켓(134)의 접속 단자들(136) 상에 위치될 수 있다.Referring to FIG. 12 , after the semiconductor package 10 is received in the opening 122 by the semiconductor package transfer device 200, the pushing plate 160 may be moved downward. At this time, the semiconductor package 10 within the opening 122 can be aligned by the alignment member 140, whereby the external connection terminals 12 of the semiconductor package 10 are connected to the test socket 134. It may be located on the connection terminals 136.

도 13을 참조하면, 상기 푸싱 플레이트(160)가 계속해서 하강함에 따라 상기 인서트 소켓(120)이 상기 푸싱 플레이트(160)와 함께 하강할 수 있으며 이에 따라 상기 반도체 패키지(10)가 상대적으로 상승될 수 있다.Referring to FIG. 13, as the pushing plate 160 continues to descend, the insert socket 120 may descend together with the pushing plate 160, and thus the semiconductor package 10 may be relatively raised. You can.

특히, 상기 푸싱 플레이트(160)와 상기 인서트 소켓(120)의 하강에 의해 상기 반도체 패키지(10)가 상기 인서트 소켓(120)의 상부로 노출될 수 있다. 즉, 상기 반도체 패키지(10)의 상부면이 상기 푸싱 플레이트(160)의 하부면에 밀착될 수 있으며, 이에 의해 상기 반도체 패키지(10)가 상기 인서트 소켓(120)과 함께 상기 푸싱 플레이트(160)에 의해 하방으로 가압될 수 있다.In particular, the semiconductor package 10 may be exposed to the upper part of the insert socket 120 by lowering the pushing plate 160 and the insert socket 120. That is, the upper surface of the semiconductor package 10 may be in close contact with the lower surface of the pushing plate 160, whereby the semiconductor package 10 is connected to the pushing plate 160 together with the insert socket 120. It can be pressurized downward.

결과적으로, 상기 반도체 패키지(10)의 외부 접속 단자들(12)이 상기 테스트 소켓(134)의 접속 단자들(136)에 밀착될 수 있으며, 이에 의해 상기 반도체 패키지(10)가 상기 테스트 보드와 전기적으로 연결될 수 있다. 상기 테스트 보드는 상기 테스트 소켓(134)의 접속 단자들(136)을 통해 테스트 신호들을 상기 반도체 패키지(10)에 인가할 수 있으며, 상기 반도체 패키지(10)로부터의 출력 신호들을 분석하여 상기 반도체 패키지(10)의 전기적인 특성을 검사할 수 있다.As a result, the external connection terminals 12 of the semiconductor package 10 may be in close contact with the connection terminals 136 of the test socket 134, whereby the semiconductor package 10 is connected to the test board and Can be electrically connected. The test board may apply test signals to the semiconductor package 10 through the connection terminals 136 of the test socket 134, and analyze output signals from the semiconductor package 10 to determine the semiconductor package 10. The electrical characteristics of (10) can be inspected.

한편, 상기 인서트 소켓(120)의 하강에 의해 상기 보스 부재들(152)과 상기 래치들(150)이 상기 인서트 소켓(120)의 상부로 돌출될 수 있으며, 상기 돌출된 보스 부재들(152)의 상단 부위들과 상기 래치들(150)은 상기 푸싱 플레이트(160)의 제4 개구들(162) 내에 삽입될 수 있다.Meanwhile, as the insert socket 120 is lowered, the boss members 152 and the latches 150 may protrude toward the upper part of the insert socket 120, and the protruding boss members 152 The upper portions of and the latches 150 may be inserted into the fourth openings 162 of the pushing plate 160.

상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 패키지 테스트 장치(10)는, 반도체 패키지(10)의 테스트를 위한 테스트 보드와 연결되는 소켓 보드(110)와, 소켓 보드(110) 상에 수직 방향으로 이동 가능하도록 탄성적으로 지지되며 상기 반도체 패키지(10)가 삽입되는 개구(122)를 갖는 인서트 소켓(120)과, 상기 소켓 보드(110) 상에 배치되어 상기 개구(122) 내부로 연장하며 상기 개구(122) 내에 삽입된 상기 반도체 패키지(10)와 상기 테스트 보드를 전기적으로 연결하기 위한 접속부(130)와, 상기 인서트 소켓(120)을 가압하여 하방으로 이동시키고 상기 개구(122) 내에 삽입된 반도체 패키지(10)를 상기 접속부(130)에 밀착시키는 푸싱 플레이트(160)를 포함할 수 있다.According to the embodiments of the present invention as described above, the semiconductor package test device 10 includes a socket board 110 connected to a test board for testing the semiconductor package 10, and a socket board 110 on the socket board 110. An insert socket 120 is elastically supported so as to be movable in the vertical direction and has an opening 122 into which the semiconductor package 10 is inserted, and is disposed on the socket board 110 and inserted into the opening 122. A connecting portion 130 extends and electrically connects the semiconductor package 10 inserted into the opening 122 and the test board, and presses the insert socket 120 to move downward and open the opening 122. It may include a pushing plate 160 that brings the semiconductor package 10 inserted therein into close contact with the connection portion 130 .

따라서, 종래 기술과는 다르게 인서트 조립체를 구비하는 테스트 트레이가 요구되지 않으며, 또한 푸셔를 구비하는 매치 플레이트를 대신하여 평탄한 하부면을 갖는 푸싱 플레이트(160)가 다양한 반도체 패키지들(10)에 대하여 공용으로 사용될 수 있으므로 상기 매치 플레이트의 교체가 요구되지 않는다. 결과적으로, 반도체 패키지들(10)의 종류에 테스트 트레이들과 매치 플레이트들을 마련해야 하는 번거로움과 이에 따른 비용이 크게 절감될 수 있다.Therefore, unlike the prior art, a test tray with an insert assembly is not required, and instead of a match plate with a pusher, a pushing plate 160 with a flat lower surface is used for various semiconductor packages 10. Since it can be used as a replacement, replacement of the match plate is not required. As a result, the hassle of providing test trays and match plates for different types of semiconductor packages 10 and the resulting costs can be greatly reduced.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described above with reference to preferred embodiments, those skilled in the art may make various modifications and changes to the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You will be able to understand that it exists.

10 : 반도체 패키지 12 : 외부 접속 단자
100 : 반도체 패키지 테스트 장치 110 : 소켓 보드
112 : 탄성 부재 114 : 가이드 핀
120 : 인서트 소켓 122 : 개구
124 : 가이드 홀 126 : 제2 개구
128 : 제3 개구 130 : 접속부
132 : 서포트 부재 134 : 테스트 소켓
136 : 접속 단자 138 : 제2 서포트 부재
140 : 정렬 부재 142 : 정렬홀
150 : 래치 152 : 보스 부재
160 : 푸싱 플레이트 162 : 제4 개구
200 : 반도체 패키지 이송 장치 210 : 피커
220 : 피커 헤드 230 : 래치 오픈 핀
10: semiconductor package 12: external connection terminal
100: semiconductor package test device 110: socket board
112: elastic member 114: guide pin
120: insert socket 122: opening
124: Guide hole 126: Second opening
128: third opening 130: connection part
132: Support member 134: Test socket
136: Connection terminal 138: Second support member
140: Alignment member 142: Alignment hole
150: Latch 152: Boss member
160: Pushing plate 162: Fourth opening
200: semiconductor package transfer device 210: picker
220: Picker head 230: Latch open pin

Claims (15)

삭제delete 삭제delete 삭제delete 삭제delete 반도체 패키지의 테스트를 위한 테스트 보드와 연결되는 소켓 보드;
상기 소켓 보드 상에 배치되며, 상기 반도체 패키지가 삽입되도록 수직 방향으로 형성된 개구를 갖는 인서트 소켓;
상기 소켓 보드와 상기 인서트 소켓 사이에 배치되며, 상기 인서트 소켓이 수직 방향으로 이동 가능하도록 상기 인서트 소켓을 탄성적으로 지지하는 탄성 부재;
상기 소켓 보드 상에 배치되어 상기 인서트 소켓의 개구 내부로 연장하는 서포트 부재;
상기 서포트 부재 상에 배치되며, 상기 인서트 소켓의 개구 내에 삽입된 상기 반도체 패키지와 상기 테스트 보드를 전기적으로 연결하기 위한 접속 단자들을 갖는 테스트 소켓;
상기 테스트 소켓 상에 배치되며, 상기 반도체 패키지의 외부 접속 단자들과 상기 테스트 소켓의 접속 단자들을 서로 정렬하기 위하여 상기 반도체 패키지의 외부 접속 단자들이 삽입되는 정렬홀들 또는 정렬용 개구를 갖는 필름 형태의 정렬 부재;
상기 반도체 패키지가 상기 정렬 부재 상에 놓여지도록 상기 인서트 소켓의 개구 내에 상기 반도체 패키지를 수납하기 위한 반도체 패키지 이송 유닛; 및
평탄한 하부면을 갖고 상기 인서트 소켓의 상부에 배치되며, 상기 반도체 패키지 이송 유닛에 의해 상기 반도체 패키지가 상기 인서트 소켓의 개구 내에 수납된 후, 상기 평탄한 하부면을 이용하여 상기 인서트 소켓을 가압하여 하방으로 이동시키고, 상기 인서트 소켓의 하방 이동에 의해 상기 정렬 부재 상에 놓여진 상기 반도체 패키지를 상기 인서트 소켓 상부로 노출시키며, 상기 반도체 패키지를 하방으로 가압하여 상기 반도체 패키지의 외부 접속 단자들이 상기 테스트 소켓의 접속 단자들에 밀착되도록 하는 푸싱 플레이트를 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
A socket board connected to a test board for testing semiconductor packages;
an insert socket disposed on the socket board and having an opening formed in a vertical direction for inserting the semiconductor package;
an elastic member disposed between the socket board and the insert socket and elastically supporting the insert socket so that the insert socket can move in a vertical direction;
a support member disposed on the socket board and extending into the opening of the insert socket;
a test socket disposed on the support member and having connection terminals for electrically connecting the semiconductor package inserted into the opening of the insert socket and the test board;
A film-shaped film disposed on the test socket and having alignment holes or alignment openings into which the external connection terminals of the semiconductor package are inserted to align the external connection terminals of the semiconductor package with the connection terminals of the test socket. lack of alignment;
a semiconductor package transfer unit for receiving the semiconductor package within an opening of the insert socket so that the semiconductor package is placed on the alignment member; and
It has a flat lower surface and is disposed on the upper part of the insert socket, and after the semiconductor package is stored in the opening of the insert socket by the semiconductor package transfer unit, the insert socket is pressed downward using the flat lower surface. The semiconductor package placed on the alignment member is exposed to the upper part of the insert socket by moving the insert socket downward, and the semiconductor package is pressed downward so that the external connection terminals of the semiconductor package are connected to the test socket. A semiconductor package test device comprising a pushing plate that is brought into close contact with the terminals.
삭제delete 제5항에 있어서, 상기 서포트 부재의 가장자리 부위들에는 상기 정렬 부재를 지지하기 위한 제2 서포트 부재들이 배치되며,
상기 인서트 소켓은 상기 제2 서포트 부재들이 삽입되도록 수직 방향으로 형성된 제2 개구들을 구비하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
The method of claim 5, wherein second support members for supporting the alignment member are disposed at edge portions of the support member,
The insert socket is a semiconductor package test device characterized in that it has second openings formed in a vertical direction to insert the second support members.
제5항에 있어서, 상기 테스트 소켓의 양측에는 상기 인서트 소켓의 개구를 개폐하기 위한 래치들이 각각 배치되며,
상기 인서트 소켓은 상기 래치들이 삽입되도록 수직 방향으로 형성된 제3 개구들을 구비하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
The method of claim 5, wherein latches for opening and closing the opening of the insert socket are disposed on both sides of the test socket, respectively,
The insert socket is a semiconductor package test device characterized in that it has third openings formed in a vertical direction into which the latches are inserted.
제8항에 있어서, 상기 소켓 보드 상에는 상기 래치들이 회전 가능하게 장착되는 보스 부재들이 상기 제3 개구들 내에 삽입되도록 배치되는 것을 특징으로 하는 반도체 패키지 테스트 장치.The semiconductor package testing device of claim 8, wherein boss members on which the latches are rotatably mounted are disposed on the socket board to be inserted into the third openings. 제9항에 있어서, 상기 래치들의 회전축들에는 상기 래치들에 의해 상기 정렬 부재 상에 놓여진 상기 반도체 패키지가 하방으로 가압되도록 하기 위한 토션 스프링들이 각각 장착되는 것을 특징으로 하는 반도체 패키지 테스트 장치.The semiconductor package testing device of claim 9, wherein torsion springs are mounted on the rotation axes of the latches to press the semiconductor package placed on the alignment member downward by the latches. 삭제delete 제10항에 있어서, 상기 반도체 패키지 이송 유닛은,
상기 반도체 패키지를 진공 흡착하기 위한 피커;
상기 피커가 장착되는 피커 헤드;
상기 피커 헤드를 수직 및 수평 방향으로 이동시키기 위한 구동부; 및
상기 래치들을 개방하기 위한 래치 오픈 핀들을 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
The method of claim 10, wherein the semiconductor package transfer unit,
A picker for vacuum adsorbing the semiconductor package;
A picker head on which the picker is mounted;
a driving unit for moving the picker head in vertical and horizontal directions; and
A semiconductor package test device comprising latch open pins for opening the latches.
제10항에 있어서, 상기 푸싱 플레이트는 상기 인서트 소켓의 하방 이동에 의해 상기 인서트 소켓의 상부로 돌출되는 상기 래치들을 수용하기 위해 수직 방향으로 형성된 제4 개구들을 구비하는 것을 특징으로 하는 반도체 패키지 테스트 장치.The semiconductor package testing device of claim 10, wherein the pushing plate has fourth openings formed in a vertical direction to accommodate the latches that protrude upward from the insert socket as the insert socket moves downward. . 삭제delete 제5항에 있어서, 상기 소켓 보드 상에는 상기 인서트 소켓의 수직 방향 이동을 안내하기 위한 가이드 핀이 구비되며,
상기 인서트 소켓에는 상기 가이드 핀이 삽입되는 가이드 홀이 구비되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
The method of claim 5, wherein a guide pin is provided on the socket board to guide vertical movement of the insert socket,
A semiconductor package test device, characterized in that the insert socket is provided with a guide hole into which the guide pin is inserted.
KR1020160055183A 2016-05-04 2016-05-04 Apparatus for testing semiconductor package KR102658477B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160055183A KR102658477B1 (en) 2016-05-04 2016-05-04 Apparatus for testing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160055183A KR102658477B1 (en) 2016-05-04 2016-05-04 Apparatus for testing semiconductor package

Publications (2)

Publication Number Publication Date
KR20170125489A KR20170125489A (en) 2017-11-15
KR102658477B1 true KR102658477B1 (en) 2024-04-17

Family

ID=60387213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160055183A KR102658477B1 (en) 2016-05-04 2016-05-04 Apparatus for testing semiconductor package

Country Status (1)

Country Link
KR (1) KR102658477B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102321728B1 (en) * 2021-07-23 2021-11-04 주식회사 티에이치이 Test device for semiconductor package equipped with a guide module for preventing pinching

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002181887A (en) * 2000-12-12 2002-06-26 Advantest Corp Testing device for electronic component

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030006195A (en) * 2001-07-12 2003-01-23 인터스타 테크놀러지(주) Test Fixture for Semiconductor component
KR101362546B1 (en) * 2012-06-30 2014-02-17 세메스 주식회사 Insert assembly and apparatus for receiving electronic device including the same
KR20140141881A (en) * 2013-05-31 2014-12-11 신종천 Semiconductor chip test device and method
KR101485779B1 (en) * 2013-06-28 2015-01-26 황동원 Socket device for testing an IC

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002181887A (en) * 2000-12-12 2002-06-26 Advantest Corp Testing device for electronic component

Also Published As

Publication number Publication date
KR20170125489A (en) 2017-11-15

Similar Documents

Publication Publication Date Title
TWI797770B (en) Shielded socket and carrier for high-volume test of semiconductor devices
KR101131611B1 (en) Apparatus for socket for LGA package
KR100392190B1 (en) An insert for apparatus for testing an electronic component and a tray having the insert and an apparatus having the tray
KR102637464B1 (en) Apparatus for opening latches of insert assemblies
KR101245837B1 (en) Socket device for testing a ic package
TW200900710A (en) Apparatus for testing system-in-package (SIP) devices
US5151651A (en) Apparatus for testing IC elements
KR101762835B1 (en) A test device
KR101246105B1 (en) Test socket for semiconductor package
KR102490589B1 (en) Insert assembly for receiving electronic device, test tray including the insert assembly and apparatus for opening latch of the insert assembly
US7568918B2 (en) Socket for semiconductor device
KR20000005901A (en) Carrier board for testing ic device
KR102658477B1 (en) Apparatus for testing semiconductor package
KR101593634B1 (en) Electrical test socket
TW200902993A (en) Apparatus for testing system-in-package (SIP) devices
KR101077940B1 (en) Insert device for semiconductor package
KR20160131965A (en) Adapter for test socket
KR20170142610A (en) Insert assembly of receiving semiconductor device and test tray having the same
KR20140003763A (en) Insert assembly
KR101362546B1 (en) Insert assembly and apparatus for receiving electronic device including the same
KR101718852B1 (en) Test socket with flexible contacts complex
KR100795490B1 (en) Carrier Module for Semiconductor Test Handler
KR100739475B1 (en) Carrier module for semiconductor test handler
KR101362524B1 (en) Apparatus for receiving electronic devices
KR100610778B1 (en) Carrier Module for Semiconductor Test Handler

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right