KR102658177B1 - 반도체 소자의 금속화를 위한 전도성 스트립 기반 마스크 - Google Patents
반도체 소자의 금속화를 위한 전도성 스트립 기반 마스크 Download PDFInfo
- Publication number
- KR102658177B1 KR102658177B1 KR1020187011212A KR20187011212A KR102658177B1 KR 102658177 B1 KR102658177 B1 KR 102658177B1 KR 1020187011212 A KR1020187011212 A KR 1020187011212A KR 20187011212 A KR20187011212 A KR 20187011212A KR 102658177 B1 KR102658177 B1 KR 102658177B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- solar cell
- metal
- delete delete
- metal seed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000001465 metallisation Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 146
- 239000002184 metal Substances 0.000 claims abstract description 146
- 239000011248 coating agent Substances 0.000 claims abstract description 41
- 238000000576 coating method Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims description 38
- 229910052782 aluminium Inorganic materials 0.000 claims description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 40
- 238000005530 etching Methods 0.000 abstract description 33
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000008569 process Effects 0.000 description 17
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000011888 foil Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010959 steel Substances 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
반도체 소자를 제조하는 방법 및 결과적인 반도체 소자가 기술된다. 한 실시예에서, 반도체 소자를 제조하기 위한 방법은 반도체 영역을 형성하는 단계 및 상기 반도체 영역 위에 금속 시드 영역을 형성하는 단계를 포함한다. 상기 방법은 상기 금속 영역의 제1 부분 위에 전도성 스트립을 배치하는 단계를 포함할 수 있고, 상기 전도성 스트립은 상기 반도체 영역 위에 형성된다. 상기 방법은 상기 전도성 스트립의 접촉부를 상기 금속 영역의 상기 제1 부분에 본딩하는 단계를 포함할 수 있다. 상기 방법은 상기 금속 영역의 제2 부분을 식각하는 단계를 포함할 수 있고, 상기 전도성 스트립은 상기 금속 영역의 상기 제1 부분의 식각을 억제한다. 한 실시예에서, 상기 전도성 스트립은 코팅을 가질 수 있다. 한 실시예에서, 상기 반도체 소자는 태양 전지일 수 있다.
Description
반도체 소자, 그 중에서도 예를 들어 광기전 전지(photovoltaic(PV) cell)는 잘 알려져 있는 전자 소자이다. 하나의 예에서, 통상 태양 전지로서 알려진 광기전 전지는 태양 방사선을 전기 에너지로 변환하기 위한 장치이다. 일반적으로, 태양 전지의 기판의 표면 상에 충돌하고 기판 내로 진입하는 태양 방사선은 기판의 대부분에서 전자 및 정공 쌍을 생성한다. 전자 및 정공 쌍은 기판 내의 p-도핑된(doped) 영역 및 n-도핑된 영역으로 이동함으로써, 도핑된 영역들 사이에 전압차를 생성한다. 도핑된 영역들은 태양 전지 상의 전도성 영역들에 연결되어, 전지로부터 외부 회로로 전류를 보낸다. PV 전지들이 PV 모듈과 같은 어레이 내에 조합될 때, 모든 PV 전지들로부터 수집된 전기 에너지는 소정의 전압 및 전류를 갖는 전력을 공급하도록 직렬 및 병렬 배열로 조합될 수 있다.
반도체 소자를 제조함에 있어서의 효율은 그러한 태양 전지의 비용 효율성에 직접 관련된다. 따라서, 반도체 소자의 효율을 증가시키기 위한 기술, 또는 반도체 소자의 제조에 있어서의 효율을 증가시키기 위한 기술이 일반적으로 바람직하다. 본 개시내용의 일부 실시예들은 반도체 소자 구조물을 제조하기 위한 신규한 공정을 제공함으로써 반도체 소자 제조 효율이 증가한다.
도 1은 일부 실시예에 따른, 반도체 소자를 제조하기 위한 예시적인 방법의 흐름도 표현을 도시한다.
도 2 내지 도 5는 일부 실시예들에 따른, 도 1의 방법 동안의 예시적인 반도체 소자의 횡단면도들을 도시한다.
도 6는 일부 실시예들에 따른 예시적인 반도체 소자를 도시한다.
도 7 내지 도 9는 일부 실시예들에 따른, 도 1의 방법 동안의 다른 예시적인 반도체 소자의 횡단면도들을 도시한다.
도 10는 일부 실시예들에 따른 예시적인 다른 반도체 소자를 도시한다.
도 11는 일부 실시예들에 따른 예시적인 또 다른 반도체 소자를 도시한다.
도 2 내지 도 5는 일부 실시예들에 따른, 도 1의 방법 동안의 예시적인 반도체 소자의 횡단면도들을 도시한다.
도 6는 일부 실시예들에 따른 예시적인 반도체 소자를 도시한다.
도 7 내지 도 9는 일부 실시예들에 따른, 도 1의 방법 동안의 다른 예시적인 반도체 소자의 횡단면도들을 도시한다.
도 10는 일부 실시예들에 따른 예시적인 다른 반도체 소자를 도시한다.
도 11는 일부 실시예들에 따른 예시적인 또 다른 반도체 소자를 도시한다.
하기의 상세한 설명은 사실상 단지 예시적인 것이며, 본 출원의 요지의 실시예들 또는 그러한 실시예들의 사용들을 제한하도록 의도되지 않는다. 본원에서 사용되는 바와 같이, 단어 "예시적인"은 "예, 사례, 또는 실례로서 역할하는" 것을 의미한다. 본원에서 예시적인 것으로 기술된 임의의 구현예는 다른 구현예들에 비해 바람직하거나 유리한 것으로 반드시 해석되는 것은 아니다. 또한, 전술한 기술분야, 배경기술, 발명의내용, 또는 하기의 발명을 실시하기 위한 구체적인 내용에서 제시되는 임의의 명시적 또는 묵시적 이론에 의해 구애되도록 의도되지 않는다.
본 명세서는 "하나의 실시예" 또는 "일 실시예"에 대한 언급을 포함한다. 어구 "하나의 실시예에서" 또는 "일 실시예에서"의 출현은 반드시 동일한 실시예를 지칭하는 것은 아니다. 특정 특징, 구조, 또는 특성이 본 개시내용과 일관되는 임의의 적합한 방식으로 조합될 수 있다.
용어. 하기의 단락들은 본 개시내용(첨부된 청구범위를 포함함)에서 발견되는 용어들에 대한 정의 및/또는 맥락을 제공한다:
"포함하는". 이 용어는 개방형(open-ended)이다. 첨부된 청구범위에서 사용되는 바와 같이, 이 용어는 추가적인 구조물 또는 단계를 배제하지 않는다.
"~하도록 구성된". 다양한 유닛들 또는 구성요소들이 작업 또는 작업들을 수행"하도록 구성된" 것으로 기술되거나 청구될 수 있다. 그러한 맥락에서, "~하도록 구성된"은 유닛들/구성요소들이 동작 동안에 이들 작업 또는 작업들을 수행하는 구조물을 포함한다는 것을 나타냄으로써 구조물을 함축하는 데 사용된다. 이와 같이, 유닛/구성요소는 명시된 유닛/구성요소가 현재 동작 중이지 않을 때에도(예를 들어, 온(on)/활성(active) 상태가 아닐 때에도) 작업을 수행하도록 구성된 것으로 언급될 수 있다. 유닛/회로/구성요소가 하나 이상의 작업을 수행"하도록 구성된" 것임을 언급하는 것은, 그 유닛/구성요소에 대해 35 U.S.C §112의 6번째 단락을 적용하지 않고자 명백히 의도하는 것이다.
"제1", "제2" 등. 본원에서 사용되는 바와 같이, 이들 용어는 이들 용어가 선행하는 명사에 대한 라벨로서 사용되며, 임의의 유형의 순서화(예컨대, 공간적, 시간적, 논리적 등)를 암시하지 않는다. 예를 들어, "제1" 전도성 스트립에 대한 언급이 반드시 이 전도성 스트립이 시퀀스의 제1 스트립이라는 것을 의미하지는 않는다; 그 대신에 "제1"이라는 용어는 이러한 전도성 스트립을 다른 전도성 스트립(예를 들면, "제2" 전도성 스트립)과 구별하는 데 사용된다.
"~에 기초하여". 본원에서 사용되는 바와 같이, 이러한 용어는 결정에 영향을 미치는 하나 이상의 인자를 기술하는 데 사용된다. 이 용어는 결정에 영향을 미칠 수 있는 추가의 인자들을 배제하지 않는다. 즉, 결정은 이들 인자에만 기초할 수 있거나, 이들 인자에 적어도 부분적으로 기초할 수 있다. 문구 "B에 기초하여 A를 결정한다"를 고려해 보자. B가 A의 결정에 영향을 미치는 인자일 수 있지만, 그러한 문구는 A의 결정이 또한 C에 기초하는 것을 배제하지 않는다. 다른 경우에서, A는 오직 B에 기초하여 결정될 수 있다.
"결합된" - 하기 설명은 함께 "결합되는" 요소들 또는 노드(node)들 또는 특징부(feature)들을 참조한다. 본원에서 사용되는 바와 같이, 명시적으로 달리 언급되지 않는 한, "결합된"은 하나의 요소/노드/특징부가, 반드시 기계적으로는 아니게, 다른 요소/노드/특징부에 직접적으로 또는 간접적으로 결합됨(또는 그것과 직접적으로 또는 간접적으로 연통됨)을 의미한다.
"억제하다" - 본원에서 사용되는 바와 같이, 억제하다는 효과를 감소 또는 최소화시키는 것을 기술하는 데 사용된다. 구성요소 또는 특징부가 동작, 움직임 또는 조건을 억제하는 것으로 기술될 때, 이는 결과 또는 성과 또는 미래의 상태를 완전하게 방지할 수 있다. 또한, "억제하다"는, 그렇지 않을 경우 발생할 수도 있는 성과, 성능 및/또는 효과의 감소 또는 완화를 또한 지칭할 수 있다. 따라서, 구성요소, 요소 또는 특징부가 결과 또는 상태를 억제하는 것으로 지칭될 때, 이는 결과 또는 상태를 완전하게 방지 또는 제거할 필요는 없다.
또한, 소정 용어가 또한 단지 참조의 목적으로 하기 설명에 사용될 수 있으며, 이에 따라 제한적인 것으로 의도되지 않는다. 예를 들어, "상부", "하부", "위", 및 "아래"와 같은 용어는 참조되는 도면에서의 방향을 지칭한다. "전면", "배면", "후방", "측방", "외측", 및 "내측"과 같은 용어는 논의 중인 구성요소를 기술하는 본문 및 관련 도면을 참조함으로써 명확해지는 일관된, 그러나 임의적인 좌표계 내에서 구성요소의 부분들의 배향 및/또는 위치를 기술한다. 그러한 용어는 위에서 구체적으로 언급된 단어, 이의 파생어, 및 유사한 의미의 단어를 포함할 수 있다.
하기 설명에서, 본 개시내용의 실시예들의 완전한 이해를 제공하기 위해, 특정 작업들과 같은 다수의 특정 상세 사항이 기재된다. 본 개시내용의 실시예들이 이들 특정 상세사항 없이 실시될 수 있다는 것이 당업자에게 명백할 것이다. 다른 사례에서, 잘 알려진 기술들은 본 개시내용의 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않는다.
본 명세서는 반도체 소자를 제조하기 위한 예시적인 방법 다음에 기술된 방법으로부터 형성된 예시적인 반도체 소자의 기술을 포함한다. 예를 들어, 반도체 소자는 거기에 한정되지는 않지만, 아래의 도 2~10에 기술된 태양 전지일 수 있다. 다양한 예들이 전반에 걸쳐 제공된다. 후면 접촉식 태양 전지들의 많은 예가 도시되고 기술되지만, 본원에 기술된 구조물 및 기술은 동일하게 전면 접촉식 태양 전지에 적용될 수 있다.
이제 도 1을 참조하면, 일부 실시예들에 따른 반도체 소자를 제조하기 위한 방법이 도시된다. 다양한 실시예들에서, 도 1의 방법은 예시된 것보다 추가적인(또는 더 적은) 블록들을 포함할 수 있다. 예를 들어, 금속 시드 영역을 형성하기 전의 일부 실시예에서, 반도체 영역은 반도체 소자의 전면 또는 배면 내 또는 상에 형성될 수 있다.
도 2와 도 1의 흐름도의 해당 동작 102를 참조하면, 일부 실시예에 따라, 금속 영역(220)은 반도체 소자(200)의 표면(215) 위에 형성될 수 있다. 일 실시예에서, 반도체 소자(200)는 기판(202)을 포함할 수 있다. 일 실시예에서, 반도체 소자(200)는 정상 동작 동안 태양을 향하는 전면(204) 및 전면(204)의 반대편에 있는 배면(206)을 가질 수 있다. 하나의 예에서, 반도체 소자(200)는 태양 전지이다.
일 실시예에서, 유전체 영역(213)이 도시된 기판(202)의 표면(215) 상에 형성될 수 있다. 일 실시예에서, 유전체 영역(213)은 실리콘 산화물 및/또는 다른 산화물을 포함할 수 있다. 일 실시예에서, 접점 개구(216)는 도시된 유전체 영역(213)에 형성될 수 있고, 그 결과 금속 영역(220)은 접점 개구(216) 내의 기판(202)의 표면(215) 상에 형성될 수 있다. 일 예에서, 접점 개구(216)는 여러 기술 중에서도 레이저 제거 및/또는 마스크 및 식각 공정에 의해 형성될 수 있다.
일 실시예에서, 기판(202)은 실리콘 기판일 수 있다. 일부 실시예에서, 실리콘 기판은 금속 영역(220)의 형성에 앞서, 세정, 폴리싱, 평탄화, 및/또는 박화되거나 달리 처리될 수 있다. 일 실시예에서, 실리콘 기판은 단결정 또는 다결정 실리콘 기판일 수 있다. 일 실시예에서, 실리콘 기판은 N형 또는 P형 실리콘 기판일 수 있다.
일 실시예에서, 금속 영역(220)의 형성에 앞서, 반도체 영역이 기판(202) 내 또는 위에 형성될 수 있다. 일 예에서, 제1 반도체 영역(212)은 N형 도핑된 영역을 포함할 수 있다. 하나의 예에서, 제2 반도체 영역(214)은 P형 도핑된 영역을 포함할 수 있다. 일 실시예에서, 제1 및 제2 반도체 영역(212, 214)은 기판(202) 내에 위치될 수 있다. 일 실시예에서, 제1 및 제2 반도체 영역(212, 214)은 기판(202) 상에 형성될 수 있다. 일 예에서, 제1 및 제2 반도체 영역(212, 214)은 도핑된 폴리실리콘 영역일 수 있다. 일 실시예에서, 제1 도핑된 폴리실리콘 영역은 기판 상에 형성될 수 있다. 하나의 실시예에서, 유전체 영역(예컨대, 터널 산화물)은 도핑된 폴리실리콘 영역들과 기판 사이에 형성될 수 있다. 일 실시예에서, 반도체 영역(212, 214)은, 도 2에 도시된 바와 같이 반도체 소자(200)의 배면(206) 에 형성될 수 있다. 일부 실시예에서, 하나 이상의 반도체 영역이 반도체 소자(200)의 전면(204) 상에 대신 형성될 수 있다. 하나의 예에서, 제1 반도체 영역은 반도체 소자(200)의 배면 상에 형성될 수 있고/있거나 제2 반도체 영역은 반도체 소자(200)의 전면 상에 형성될 수 있다. 일부 실시예에서, 금속 영역은 반도체 소자의 전면 위의 반도체 영역 상에 형성될 수 있다. 하나의 예에서, 제1 금속 영역은 배면 위의 제1 반도체 영역 위에 형성될 수 있고/있거나 제2 금속 영역은 태양 전지의 전면 위의 제2 반도체 영역 상에 형성될 수 있다. 따라서, 일부 예에서, 복수의 반도체 및/또는 금속 영역들(예컨대, 2 이상)이 사용될 수 있다.
일 실시예에서, 금속 영역(220)은, 다른 예들 중에서도, 알루미늄(예컨대, 알루미늄 영역), 알루미늄/Si, 니켈, 구리, 티타늄, 텅스텐, 및/또는 이들의 합금을 포함할 수 있다. 일 실시예에서, 금속 영역(220)은, 다른 예들 중에서도, 블랭킷 증착, 스퍼터링, 인쇄 기술(예컨대, 스크린 인쇄, 잉크젯 인쇄 및/또는 스핀 코팅)에 의해 형성될 수 있다. 일 실시예에서, 금속 영역(220)은 50~1000 나노미터 범위의 두께(221)를 가질 수 있다. 하나의 실시예에서, 금속 영역(220)은 1000 나노미터를 초과하는 두께(221)(예컨대, 2000 나노미터)를 가질 수 있다.
일 실시예에서, 반도체 소자(200)의 전면(204)은 도 2에 도시된 바와 같이 텍스처 표면(203)일 수 있다. 일 실시예에서, 수산화물 기반의 습식 식각액은 텍스쳐 표면(203)의 적어도 일부분을 형성하기 위해 그리고/또는 기판(202)의 노출된 부분들을 텍스처화하기 위해 사용될 수 있다. 텍스쳐화된 표면은 규칙적이거나 불규칙적인 형상의 표면을 갖는 것일 수 있다. 일 예에서, 규칙적인 형상의 표면은 매끈한 및/또는 평탄화된 표면일 수 있다. 하나의 예에서, 불규칙적인 형상의 표면은 거친, 평탄하지 않은 및/또는 비평면 표면일 수 있다. 일 실시예에서, 태양 전지(200)의 전면(204)에서 텍스쳐화된 표면(203)은 입사광을 산란시키도록 구성될 수 있는 데, 여기서 태양 전지(200)의 전면(204)으로부터 산란된 광은 전면(204)에서 반사된 광량을 감소시킬 수 있으므로, 태양 전지(200)의 전면(204)에 모이는 광을 증가시킬 수 있다.
도 3과 도 1의 흐름도의 해당 동작 104를 참조하면, 일부 구현예에 따라, 전도성 스트립(230)은 금속 영역(220)의 제1 부분(222) 상에 배치될 수 있다. 일 실시예에서, 전도성 스트립(230)은 금속 영역(220)의 제1 부분(222) 상에 배치될 수 있는 데, 여기서 전도성 스트립(230)은 도시된 것처럼 반도체 영역(212, 214)과 실질적으로 평행하게 위치될 수 있다. 하나의 예에서, 머신 비전 시스템은 금속 영역(220)의 제1 부분(222) 위에 전도성 스트립(230)을 정렬하기 위해 사용될 수 있고, 여기서 배치는 반도체 영역(212, 214) 중 하나와 실질적으로 평행하다. 일 실시예에서, 전도성 스트립(230)은 전도성 와이어, 리본, 미리 절단된 호일이거나 호일 스트립일 수 있다. 일 예에서, 전도성 스트립(230)은 다른 예시적 재료들 중에서도 구리, 니켈, 알루미늄, 및/또는 이들의 합금을 포함할 수 있다. 하나의 예에서, 전도성 스트립(230)은 구리 와이어 또는 알루미늄 호일일 수 있다. 일 실시예에서, 전도성 스트립(230)은 50~1200 나노미터 범위의 두께(231)를 가질 수 있다. 하나의 실시예에서, 전도성 스트립(230)은 1200 나노미터를 초과하는 두께(231)(예컨대, 2000 나노미터)를 가질 수 있다. 일 실시예에서, 두께(221)에 대한 두께(231)의 비는 두 배, 열 배 또는 백 배 이상일 수 있다. 일 실시예에서, 금속 영역(220)의 제2 부분(224)은 노출될 수 있다. 즉, 그 부분 위에 임의의 전도성 스트립을 갖지 않을 수 있다. 도 3에 도시된 바와 같이, 각각의 전도성 스트립(230)은 반도체 영역(212 및 214) 각각의 위에 정렬된다. 일 실시예에서, 복수의 전도성 스트립은 금속 영역 상에 배치될 수 있다. 일 예에서, 제1 및 제2 전도성 스트립은 금속 영역 상에 배치될 수 있다. 하나의 예에서, 제1 및 제2 전도성 스트립은 실질적으로 동일한 반도체 영역 상에 배치(예컨대, 동일 극성의 반도체 영역 상에 배치)될 수 있다. 일부 예에서, 제2 전도성 스트립은 제1 전도성 스트립과 상이한 제2 반도체 영역 상에 배치(예컨대, 상이한 극성의 반도체 영역 상에 배치)될 수 있다.
일부 실시예에서, 제1 전도성 스트립은 반도체 소자(200)의 전면(204) 및/또는 배면(206) 상에 배치될 수 있다. 일 예에서, 제1 전도성 스트립은 반도체 소자(200)의 배면 상에 위치된 제1 반도체 영역 위에 배치될 수 있고/있거나 제2 전도성 스트립은 반도체 소자(200)의 전면(204) 상에 위치된 제2 반도체 영역 상에 배치될 수 있다. 일부 실시예에서, 제1 및 제2 금속 영역은 제1 및 제2 전도성 스트립 사이 및 제2 및 제2 반도체 영역 사이에 각각 형성될 수 있다.
도 4와 도 1의 흐름도의 해당 동작 106을 참조하면, 전도성 스트립(230)의 접촉부(232)를 금속 영역(220)의 제1 부분(222)에 본딩하는 본딩 공정이 수행될 수 있다. 일 실시예에서, 본딩 공정은 전도성 스트립(230)을 금속 영역(220)에 전기적으로 연결하는 단계를 포함한다. 도시된 바와 같이, 접촉부(232)는 금속 영역(220)의 제1 부분(222)과 접촉, 예를 들어 평평하게 접촉하는 전도성 스트립(230)의 일부일 수 있다. 일 실시예에서, 금속 영역(220)의 제1 부분(222)과 평평하게 접촉함으로써 접촉부(232)는 금속 영역(220)의 제1 부분(222)에서의 식각을 억제할 수 있고(예컨데, 후속 식각 공정 동안), 반면에 전도성 스트립(230)과 금속 영역(220) 사이의 임의의 에어 포켓 또는 갭은 이들 영역에서의 식각을 허용할 수 있다.
일 실시예에서, 동작 106의 본딩 공정은 전도성 스트립(230)의 접촉부에 힘(240)을 인가하여 전도성 스트립(230)을 금속 영역(220)에 전기적으로 연결하는 단계를 포함할 수 있다. 일 예에서, 도 4에 도시된 바와 같이, 애플리케이터(242)는 전도성 스트립(230)의 접촉부에 힘(240)을 인가하기 위해 사용될 수 있다. 일 예에서, 애플리케이터(242)는 롤러 또는 고무 롤러(squeegee)일 수 있다. 그러한 하나의 예에서, 애플리케이터(242)를 사용함으로써 전도성 스트립(230)의 접촉부(232)와 금속 영역(220)의 제1 부분(222)에 힘을 균일하게 인가할 수 있다. 일 예에서, 열압착 공정은 전도성 스트립(230)의 접촉부를 금속 영역(220)에 전기적으로 연결하기 위해 수행될 수 있다.
일 실시예에서, 본딩은 전도성 스트립(230)의 접촉부(232)를 가열하여 전도성 스트립(230)을 금속 영역(220)에 전기적으로 연결하는 단계를 포함할 수 있다. 하나의 예에서, 전도성 스트립(230)의 접촉부에 힘(240)을 인가한 후, 인가하는 동안 또는 인가하기 전에 열이 인가될 수 있다. 일 예에서, 전도성 스트립의 접촉부를 가열하기 위해 레이저가 사용될 수 있다. 하나의 예에서, 전도성 스트립(230)을 금속 영역(220)에 전기적으로 연결하기 위해 레이저가 사용될 수 있다. 일부 예에서, 전도성 스트립(230)의 접촉부(232)를 금속 영역(220)의 제1 부분(222)에 본딩하기 위해 용접 공정(예컨대, 레이저 용접 공정)이 사용될 수 있다. 하나의 실시예에서, 가열은 유도 가열 및/또는 접촉 가열을 포함할 수 있다.
일 실시예에서, 전도성 스트립(230)은 전도성 스트립의 접촉부(232)와 금속 영역(230)의 제1 부분(222) 사이에 배치된 전도성 접착제를 포함할 수 있다. 일 예에서, 전도성 접착제는 솔더 페이스트일 수 있다. 일 실시예에서, 본딩은 전도성 접착제(예컨대, 솔더 페이스트)를 가열하여 전도성 스트립(230)을 금속 영역(220)에 전기적으로 연결하는 단계를 포함할 수 있다. 하나의 실시예에서, 전도성 접착제를 가열하는 단계는 유도 가열 및/또는 접촉 가열을 포함할 수 있다.
도 5와 도 1의 흐름도의 해당 동작 108를 참조하면, 일부 실시예에 따라, 전도성 접점(234, 236)을 형성하기 위해 식각 공정이 수행될 수 있다. 하나의 예에서, 도 4의 금속 영역(220)의 제2 부분(224)은 전도성 접점(234, 236)을 형성하기 위해 식각(225)될 수 있다. 일 예에서, 식각(225)에 의해 제1 반도체 영역(212) 위에 제1 전도성 접점(234)을 제2 반도체 영역(214) 위에 제2 전도성 접점(236)을 형성할 수 있다. 하나의 예에서, 식각(225)에 의해 제1 전도성 접점(234)을 제2 전도성 접점(236)으로부터 분리할 수 있다. 일 예에서, 식각(225)은 도 5에 도시된 바와 같이 전도성 스트립(230)을 적어도 부분적으로 식각하는 단계를 포함할 수 있고, 이 때 전도성 스트립(230)은 블록 108에서 금속 시드 영역(220)의 제1 부분(222)의 식각을 억제할 수 있다. 하나의 예에서, 제1 및 제2 전도성 접점(234, 236)은 반도체 소자(200)의 배면(206) 상에 형성될 수 있다. 일부 실시예에서, 전도성 스트립(230)은 식각되지 않을 수 있다(예컨대, 코팅(335)은 전혀 식각되지 않는다).
일부 실시예에서, 하나 이상의 전도성 접점이 반도체 소자의 전면 상에 대신 형성될 수 있다. 일 예에서, 제1 전도성 접점은 반도체 소자(200)의 배면 상에 위치된 제1 반도체 영역 상에 형성될 수 있고/있거나 제2 전도성 접점은 반도체 소자(200)의 전면 상에 위치된 제2 반도체 영역 상에 형성될 수 있다.
일 예에서, 도 4의 전도성 스트립(230)은 금속 영역(220)의 두께(321)보다 두꺼운 두께(331)를 가질 수 있다. 동일한 예에서, 식각(225)은 제1 전도성 접점(234)을 제2 전도성 접점(236)으로부터 전기적으로 분리하기 위해 두께(331)를 갖는 금속 영역(220)을 통한 식각을 포함할 수 있다. 동일한 예에서, 식각(225)은 두께(331)를 갖는 전도성 스트립(230)을 적어도 부분적으로 식각하는 단계를 포함할 수 있고, 이 때 전도성 스트립(230)은 금속 시드 영역(220)의 제1 부분(222)의 식각을 억제한다.
일 실시예에서, 제1 식각액은 도 4의 금속 영역(220)의 제2 부분(224)을 식각하기 위해 사용될 수 있다. 일 예에서, 제1 식각액은 산화제(예컨대, 과산화수소)를 갖는 산을 포함할 수 있다. 일부 예에서, 제1 식각액은 염기(예컨대, 수산화칼륨, 수산화나트륨)를 포함할 수 있다. 하나의 예에서, 도 4의 전도성 스트립(230)은 금속 시드 영역(220)의 제2 두께보다 두꺼운 제1 두께를 가질 수 있고, 전도성 스트립(230)은 금속 영역(220)과 실질적으로 동일한 금속을 포함할 수 있다. 동일한 실시예에서, 제1 식각액은 금속 영역(220)의 제2 두께를 식각하고 전도성 스트립(230)의 제1 두께를 부분적으로 식각하도록 구성될 수 있다. 하나의 실시예에서, 식각 지속시간은 금속 영역(220)의 제2 부분(224)을 통한 식각을 할 수 있고 전도성 스트립(230)을 부분적으로 식각할 수 있도록 구성될 수 있다. 일 실시예에서, 식각 지속시간은 금속 영역(220)의 제2 부분(224)을 통한 식각을 할 수 있고 전도성 스트립(230)을 부분적으로만 식각하도록 구성될 수 있다. 일부 실시예에서, 다수의 식각액(예컨대, 제1, 제2 등)이 사용될 수 있다. 일 예에서, 제1 식각액은 제1 금속을 포함하는 금속 영역(220)을 식각하기 위해 사용될 수 있고 제2 식각액은 상이한 제2 금속을 포함하는 전도성 스트립(230)을 식각하기 위해 사용될 수 있다. 하나의 실시예에서, 전도성 스트립(230)은 부분적 희생 식각 장벽으로 지칭될 수 있다. 일 실시예에서, 제1 및 제2 식각액은 동일 및/또는 완전히 상이한 식각액(예컨대, 산화제 등을 갖는 산)일 수 있다.
일 실시예에서, 전도성 접점(234, 236)은 전도성 스트립(230) 및 금속 영역(220)을 포함할 수 있다. 하나의 실시예에서, 전도성 접점(234, 236)는 금속 접점 핑거들을 형성할 수 있다. 일 실시예에서, 금속 접점 핑거들은 상호 감합(interdigit)될 수 있다.
도 6은 일부 실시예들에 따른, 도 2 내지 도 5에 기술된 방법으로 형성된 예시적인 반도체 소자를 도시한다. 도시된 바와 같이, 반도체 소자는 정상 동작 동안에 태양을 향하는 전면(204) 및 전면(204)의 반대편에 있는 배면(206)을 가질 수 있는 태양 전지(200)일 수 있다.
일 실시예에서, 태양 전지(200)의 전면(204)은 도 6에 도시된 바와 같이 텍스처화된 표면(203)을 가질 수 있다. 텍스쳐화된 표면은 규칙적이거나 불규칙적인 형상의 표면을 갖는 것일 수 있다. 일 예에서, 규칙적인 형상의 표면은 매끈한 및/또는 평탄화된 표면일 수 있다. 하나의 예에서, 불규칙적인 형상의 표면은 거친, 평탄하지 않은 및/또는 비평면 표면일 수 있다. 일 실시예에서, 태양 전지(200)의 전면(204)에서 텍스쳐화된 표면(203)은 입사광을 산란시키도록 구성될 수 있는 데, 여기서 태양 전지(200)의 전면(204)으로부터 산란된 광은 전면(204)에서 반사된 광량을 감소시킬 수 있으므로, 태양 전지(200)의 전면(204)에 모이는 광을 증가시킬 수 있다. 일 실시예에서, 전면 유전체 영역(223)이 표면(203) 상에 형성될 수 있다. 일부 실시예에서, 전면 유전체 영역(223)은 다른 산화물 중에서도 실리콘 산화물을 포함할 수 있다.
일 실시예에서, 태양 전지(200)는 기판(202)을 포함할 수 있다. 일 실시예에서, 기판(202)은 실리콘 기판일 수 있다. 일부 실시예에서, 실리콘 기판은 단결정 또는 다결정 실리콘 기판일 수 있다. 하나의 실시예에서, 실리콘 기판은 N형 또는 P형 실리콘 기판일 수 있다.
일 실시예에서, 기판(202)은 태양 전지(200)의 배면(206) 상에 반도체 영역(212, 214)을 포함할 수 있다. 일 예에서, 제1 반도체 영역(212)은 N형 도핑된 영역을 포함할 수 있다. 하나의 예에서, 제2 반도체 영역(214)은 P형 도핑된 영역을 포함할 수 있다. 일 실시예에서, 제1 및 제2 반도체 영역(212, 214)은 기판(202) 내에 위치될 수 있다. 일 실시예에서, 제1 및 제2 반도체 영역(212, 214)은 기판(202) 상에 배치될 수 있다. 일 예에서, 제1 및 제2 반도체 영역(212, 214)은 도핑된 폴리실리콘 영역일 수 있다. 일 실시예에서, 도핑된 폴리실리콘 영역들은 태양 전지(200)의 배면(206)에서 기판(202) 상에 배치될 수 있다. 하나의 실시예에서, 유전체 영역(예컨대, 터널 산화물)은 도핑된 폴리실리콘 영역들과 기판 사이에 배치될 수 있다.
일 실시예에서, 전도성 접점(234, 236)은 태양 전지(200)의 배면(206)에서 반도체 영역(212, 214) 상에 배치될 수 있다. 일 예에서, 제1 전도성 접점(234)은 제1 반도체 영역(212) 상에 배치될 수 있다. 하나의 예에서, 제2 전도성 접점(236)은 제2 반도체 영역(214) 상에 배치될 수 있다. 일 예에서, 전도성 접점(234, 236)는 금속 접점 핑거들일 수 있다. 일부 예에서, 금속 접점 핑거들은 상호 감합될 수 있다. 일 실시예에서, 전도성 접점(234, 236)은 제1 및 제2 반도체 영역(212, 214)에서 외부 회로까지 전류를 전도하기 위한 통로를 허용한다. 일부 실시예에서, 전도성 접점(220, 221)은 금속 영역(220)을 포함할 수 있다. 일 실시예에서, 유전체 영역(213)은 도시된 바와 같이 금속 영역(220)과 기판(202) 사이에 배치될 수 있다. 하나의 실시예에서, 유전체 영역(213)은 다른 산화물 중에서도 실리콘 산화물을 포함할 수 있다. 일 실시예에서, 금속 영역(220)은 알루미늄(예컨대, 알루미늄 영역), 알루미늄/Si, 니켈, 구리, 티타늄, 텅스텐, 및/또는 이들의 합금을 포함할 수 있다. 일 실시예에서, 금속 영역(220)은 대략 50~1000 나노미터 범위의 두께를 가질 수 있다.
일 실시예에서, 전도성 접점(234, 236)은 전도성 스트립(230)을 포함할 수 있다. 하나의 실시예에서, 전도성 스트립(230)은 도시된 바와 같이 금속 영역(220) 위에 배치될 수 있다. 일 실시예에서, 전도성 스트립(224)은 구리, 니켈, 알루미늄, 철 및/또는 이들의 합금을 포함할 수 있다. 일 실시예에서, 전도성 스트립(230)은 대략 60~1200 나노미터 범위의 두께를 가질 수 있다.
일부 실시예에서, 금속 영역(220) 및 전도성 스트립(230)은 동일한 금속을 포함할 수 있다. 일 예에서, 금속 영역(220) 및 전도성 스트립(230)은 모두 각각 알루미늄을 포함할 수 있다. 일부 예에서, 금속 시드 영역(220)의 제1 부분(222)에서 금속 및 접촉부(232)의 금속은 실질적으로 동일할 수 있다. 예를 들어, 금속 영역(220)의 제1 부분(222) 및 전도성 스트립(230)의 접촉부(232)는 알루미늄 또는 알루미늄 함유 합금일 수 있다.
하나의 실시예에서, 금속 영역(220) 및 전도성 스트립(230)은 실질적으로 상이할 수 있다. 하나의 예에서, 금속 영역(220)은 알루미늄을 포함할 수 있고 전도성 스트립(230)은 철 또는 강을 포함할 수 있다. 동일한 예에서, 열압착 공정은 철 또는 강을 포함하는 전도성 스트립을 알루미늄을 포함하는 금속 시드 영역에 본딩하기 위해 사용될 수 있다.
일 실시예에서, 다른 반도체 영역이 태양 전지(200)의 전면(204) 상에 위치될 수 있다. 일 예에서, 반도체 영역은 N형 또는 P형 도핑된 영역을 포함할 수 있다. 일 실시예에서, 다른 전도성 접점은 태양 전지(200)의 전면(204) 상의 반도체 영역 위에 배치될 수 있다. 일 실시예에서, 전도성 접점은 금속 영역에 본딩된 전도성 스트립도 포함할 수 있는 데, 여기서 전도성 스트립은 태양 전지(200)의 전면 상의 반도체 영역 위에 위치된다. 동일한 실시예에서, 반도체 소자(200)는 전면 접촉식 태양 전지일 수 있다.
도 7~9를 참조하면, 일부 실시예들에 따른 반도체 소자를 제조하는 방법이 도시되어 있다. 도시된 바와 같이, 도 7~9의 방법들은 도 2~5의 방법들과 실질적으로 유사하다. 도 7~9의 방법은 도 2~5의 요소와 유사한 참조 번호를 가지며, 유사한 참조 번호는 도면 전체에 걸쳐 유사한 요소를 지칭한다. 일 실시예에서, 도 7~9의 반도체 소자(300)의 구조는 아래에 기술된 것을 제외하고 도 2~5에 있는 반도체 소자(200)의 구조와 각각 실질적으로 유사하다. 따라서, 도 7~9에서 구체적으로 지적되지 않으면, 도 2~5에 있는 유사한 구조물들의 기술은 도 7~9의 구조물들에 각각 동일하게 적용된다.
도 7과 도 1의 흐름도의 해당 동작 104를 참조하면, 일부 실시예에 따라, 코팅된 전도성 스트립(330)은 금속 영역(320)의 제1 부분(322) 위에 배치될 수 있다. 일 예에서, 코팅된 전도성 스트립(330)은 제1 및 제2 반도체 영역(312, 314) 위에 배치될 수 있다. 하나의 실시예에서, 코팅된 전도성 스트립(330)은 도시된 바와 같이 반도체 영역(314, 312)과 실질적으로 평행하게 배치될 수 있다. 일 실시예에서, 코팅된 전도성 스트립(330)은 도시된 바와 같이 코팅(335)을 갖는 금속 스트립(333)을 포함할 수 있다. 하나의 실시예에서, 코팅(335)은 대략 1~10 μm 범위의 두께(331)를 가질 수 있다. 일 실시예에서, 코팅(335)의 두께(331)는 금속 영역(320)의 두께(321) 이상일 수 있다. 일 실시예에서, 금속 영역(320)은 대략 50~1000 나노미터 범위의 두께를 가질 수 있다. 일 실시예에서, 코팅(335)은, 다른 예들 중에서도, 알루미늄(예컨대, 알루미늄 영역), 알루미늄/Si, 니켈, 구리, 티타늄, 텅스텐, 및/또는 이들의 합금을 포함할 수 있다. 일 실시예에서, 코팅은 솔더 페이스트를 포함할 수 있다. 일 실시예에서, 금속 스트립은, 다른 예들 중에서도, 니켈, 구리, 철 및 강을 포함할 수 있다. 한 실시예에서, 두께(321)에 대한 두께(331)의 비는 두 배, 열 배 또는 백 배 이상일 수 있다. 일 실시예에서, 코팅된 전도성 스트립(330)은 코팅된 전도성 와이어, 코팅된 리본, 코팅된 미리 절단된 호일이거나 코팅된 호일 스트립일 수 있다. 하나의 예에서, 코팅된 전도성 스트립(330)은 코팅된 구리 와이어 또는 코팅된 알루미늄 호일일 수 있다.
일부 실시예에서, 제1 코팅된 전도성 스트립은 반도체 소자(300)의 전면(304) 및/또는 배면(306) 상에 배치될 수 있다. 일 예에서, 제1 전도성 스트립은 반도체 소자(300)의 배면 상에 위치된 제1 반도체 영역 위에 배치될 수 있고/있거나 제2 전도성 스트립은 반도체 소자(300)의 전면(304) 상에 위치된 제2 반도체 영역 상에 배치될 수 있다. 일부 실시예에서, 제1 및 제2 금속 영역은 제1 및 제2 전도성 스트립 사이 및 제2 및 제2 반도체 영역 사이에 각각 형성될 수 있다. 위에서 논의된 바와 같이, 복수의 전도성 스트립(예컨대, 제1, 제2 전도성 스트립)이 사용될 수 있다.
도 8과 도 1의 흐름도의 해당 동작 106을 참조하면, 코팅된 전도성 스트립(330)의 접촉부(332)를 금속 영역(320)의 제1 부분(322)에 본딩하는 본딩 공정이 수행될 수 있다. 일 실시예에서, 도 8의 본딩 공정은 도 4에 기술된 본딩 공정과 실질적으로 유사하다. 따라서, 도 4의 대응 부분에 대한 설명은 도 8의 설명에 동일하게 적용된다.
도 9와 도 1의 흐름도의 해당 동작 108을 참조하면, 일부 실시예에 따라, 전도성 접점(334, 336)을 형성하기 위해 식각 공정이 수행될 수 있다. 일 실시예에서, 도 9의 식각 공정은 아래에 기술된 것을 제외하고는 도 5에 기술된 식각 공정과 실질적으로 유사하다. 따라서, 도 5의 대응 부분에 대한 설명은 도 9의 설명에 동일하게 적용된다.
하나의 예에서, 도시된 바와 같이, 제1 및 제2 전도성 접점(334, 336)은 반도체 소자(300)의 배면(306) 상에 형성될 수 있다. 일부 실시예에서, 코팅된 전도성 스트립을 포함하는 하나 이상의 전도성 접점이 반도체 소자의 전면에 대신 형성될 수 있다. 일 예에서, 제1 전도성 접점은 반도체 소자(300)의 배면 상에 위치된 제1 반도체 영역 상에 형성될 수 있고/있거나 제2 전도성 접점은 반도체 소자(300)의 전면 상에 위치된 제2 반도체 영역 상에 형성될 수 있다.
일 실시예에서, 코팅된 전도성 스트립(330)은 금속 영역(320)의 제1 부분(322)의 식각을 억제할 수 있다. 일 예에서, 식각(325)은 코팅된 전도성 스트립(330)의 코팅(335)을 식각하는 단계를 포함할 수 있고, 이 때 코팅(335)은 블록 108에서 금속 영역(320)의 제1 부분(322)의 식각을 억제할 수 있다. 일 예에서, 도 8의 코팅된 전도성 스트립(330)의 코팅(335)은 금속 시드 영역(220)의 제2 두께(321)와 동일한 제1 두께(331)를 가질 수 있다. 동일한 예에서, 식각(325)은 제2 두께(321)를 갖는 금속 영역(320)을 통한 식각을 포함할 수 있다. 동일한 예에서, 식각(325)은 제1 두께(331)를 갖는 코팅된 전도성 스트립(330)의 코팅(335)을 식각하는 단계를 포함할 수 있고, 이 때 식각(335)은 금속 스트립(333)을 적어도 부분적으로 노출시킨다. 하나의 예에서, 금속 스트립(333)은 코팅(335)에 의해 적어도 부분적으로 코팅될 수 있다(예컨대, 금속 시드 영역의 제1 부분(322)과 코팅된 전도성 스트립(330)의 접촉부(332) 사이의 계면에서). 일부 예에서, 코팅(337)은 금속 영역(320)과 실질적으로 동일한 금속을 포함할 수 있다. 일부 예에서, 코팅(335)은 식각되지 않을 수 있다(예컨대, 코팅(335)은 전혀 식각되지 않는다).
하나의 예에서, 식각(325)은 전도성 스트립(330)의 코팅(337)을 적어도 부분적으로 식각하는 단계를 포함할 수 있고, 이 때 코팅된 전도성 스트립(330)은 블록 108에서 금속 시드 영역(320)의 제1 부분(322)의 식각을 억제할 수 있다. 일 예에서, 도 8의 코팅된 전도성 스트립(330)의 코팅(337)은 금속 영역(320)의 두께(321)보다 두꺼운 두께(331)를 가질 수 있다. 동일한 예에서, 식각(225)은 제2 두께(321)를 갖는 금속 영역(320)을 통한 식각을 포함할 수 있다. 하나의 예에서, 도시된 바와 같이, 식각(225)에 의해 제1 전도성 접점(234)을 제2 전도성 접점(236)으로부터 전기적으로 분리할 수 있다. 하나의 예에서, 도시된 바와 같이, 제1 및 제2 전도성 접점(334, 336)은 반도체 소자(300)의 배면(306) 상에 형성될 수 있다. 동일한 예에서, 식각(225)은 제1 두께(331)를 갖는 전도성 스트립(330)의 코팅(337)을 식각하는 단계를 포함할 수 있고, 이 때 코팅된 전도성 스트립(330)의 코팅(337)은 금속 시드 영역(320)의 제1 부분(322)의 식각을 억제하고 제1 두께(331)는 제2 두께(321)보다 두껍다.
일 실시예에서, 제1 식각액은 도면의 금속 영역(320)의 제2 부분(324)을 식각하기 위해 사용될 수 있다. 일 예에서, 제1 식각액은 산화제(예컨대, 과산화수소)를 갖는 산을 포함할 수 있다. 일부 예에서, 제1 식각액은 염기(예컨대, 수산화칼륨, 수산화나트륨)를 포함할 수 있다. 하나의 예에서, 도 8의 코팅된 전도성 스트립(330)은 금속 영역(320)의 제2 두께(321)보다 두꺼운 제1 두께(331)를 갖는 코팅을 포함할 수 있다. 일 예에서, 코팅된 전도성 스트립(330)의 코팅(337)은 금속 영역(320)과 실질적으로 동일한 금속을 포함할 수 있다. 하나의 예에서, 도시된 바와 같이, 제1 식각액은 금속 시드 영역(220)의 제2 두께(321)를 식각하고 전도성 스트립(330)의 제1 두께(331)를 갖는 코팅(337)을 부분적으로 식각하도록 구성될 수 있다. 일 예에서, 도시된 바와 같이, 제1 식각액은 금속 영역(320)의 제2 부분(322) 및 코팅된 전도성 스트립(330)의 코팅(337) 모두를 식각하도록 구성될 수 있다. 하나의 실시예에서, 식각 지속시간은 금속 영역(320)의 제2 부분(324)을 통한 식각을 할 수 있고 코팅된 전도성 스트립(330)의 코팅(337)을 부분적으로 식각할 수 있도록 구성될 수 있다. 일부 예에서, 식각 지속시간은 금속 영역(320)의 제2 부분(324) 및 코팅된 전도성 스트립(330)의 코팅(337) 모두를 식각하기에 충분히 길도록 구성될 수 있다. 일부 실시예에서, 다수의 식각액(예컨대, 제1, 제2 등)이 사용될 수 있다. 일 예에서, 제1 식각액은 금속 영역(320)을 식각하기 위해 사용될 수 있고 제2 식각액은 코팅된 전도성 스트립(330)의 코팅(337)을 식각하기 위해 사용될 수 있다. 일부 예에서, 제1 식각액은 제1 금속을 포함하는 금속 영역(320)을 식각하도록 구성될 수 있고 제2 식각액은 상이한 제2 금속을 포함하는 코팅(337)을 식각하기 위해 사용될 수 있다. 하나의 실시예에서, 코팅된 전도성 스트립(330)은 부분적 희생 식각 장벽으로 지칭될 수 있다.
도 10은 일부 실시예들에 따른, 도 7 내지 도 9에 기술된 방법으로 형성된 예시적 반도체 소자를 도시한다. 도시된 바와 같이, 반도체 소자는 태양 전지(300)일 수 있다. 도시된 바와 같이, 태양 전지(300)는 정상 동작 동안에 태양과 대면하는 전면(304) 및 전면(304)의 반대편에 있는 배면(306)을 가질 수 있다. 하나의 실시예에서, 태양 전지(300)는 도 6의 태양 전지(200)와 실질적으로 유사하다. 도시된 바와 같이, 태양 전지(300)는 도 6의 태양 전지의 요소와 유사한 참조 번호를 가지며, 유사한 참조 번호는 도면 전체에 걸쳐 유사한 요소를 지칭한다. 일 실시예에서, 태양 전지(300)의 구조는 아래에 기술된 것을 제외하고 도 6에 있는 태양 전지(200)의 구조와 각각 실질적으로 유사하다. 따라서, 도 6의 대응 부분에 대한 설명은 도 10의 설명에 동일하게 적용된다.
일 실시예에서, 태양 전지(300)는 전도성 접점(334, 336)을 포함할 수 있다. 하나의 실시예에서, 전도성 접점(334, 336)은 금속 영역(320) 위에 배치된, 코팅된 전도성 스트립을 포함할 수 있다. 일 예에서, 전도성 접점들(334, 336)은 금속 접점 핑거들일 수 있다. 일부 예에서, 금속 접점 핑거들은 상호 감합될 수 있다. 일 실시예에서, 코팅된 전도성 스트립은 도시된 바와 같이 코팅(337)을 갖는 금속 스트립(333)을 포함할 수 있다. 일 예에서, 코팅(337)은 금속 스트립(333)을 둘러쌀 수 있다. 일 실시예에서, 금속 영역(320)은 대략 50~1000 나노미터 범위의 두께를 가질 수 있다. 일 실시예에서, 코팅(337)은, 다른 예들 중에서도, 알루미늄(예컨대, 알루미늄 영역), 알루미늄/Si, 니켈, 구리, 티타늄, 텅스텐, 및/또는 이들의 합금을 포함할 수 있다. 일 실시예에서, 금속 스트립(333)은, 다른 예들 중에서도, 니켈, 구리, 철 및 강을 포함할 수 있다. 일 실시예에서, 금속 영역(320)의 두께에 대한 코팅(337)의 두께의 비는 두 배, 열 배 또는 백 배 이상일 수 있다. 하나의 실시예에서, 코팅(337)은 대략 1 내지 10 μm 범위의 두께(331)를 가질 수 있다. 일 실시예에서, 코팅된 전도성 스트립(330)은 코팅된 전도성 와이어, 코팅된 리본, 코팅된 미리 절단된 호일이거나 코팅된 호일 스트립일 수 있다. 하나의 예에서, 코팅된 전도성 스트립(330)은 코팅된 구리 와이어 또는 코팅된 알루미늄 호일일 수 있다.
도 11은 일부 실시예들에 따른, 도 7 내지 도 9에 기술된 방법으로 형성된 예시적 반도체 소자를 도시한다. 도시된 바와 같이, 반도체 소자는 전면 접촉식 태양 전지(400)일 수 있다. 도시된 바와 같이, 태양 전지(400)는 정상 동작 동안에 태양을 향하는 전면(404) 및 전면(404)의 반대편에 있는 배면(406)을 가질 수 있다. 하나의 실시예에서, 태양 전지(400)는 도 6 및 10의 태양 전지(200 및 300)와 실질적으로 유사하다. 도시된 바와 같이, 태양 전지(400)는 도 6 및 도 10의 태양 전지들의 요소들과 유사한 참조 번호를 가지며, 유사한 참조 번호는 도면 전체에 걸쳐 유사한 요소를 나타낸다. 일 실시예에서, 태양 전지(400)의 구조는 아래에 기술된 것을 제외하고 도 6 및 7에 있는 태양 전지(200 및 300)의 구조와 각각 실질적으로 유사하다. 일 예에서, 도 10의 전면 유전체 영역(323)과 유사한 전면 유전체 영역(423)은 표면(403) 상에 형성될 수 있다. 일부 실시예에서, 전면 유전체 영역(423)은 다른 산화물 중에서도 실리콘 산화물을 포함할 수 있다. 따라서, 도 6 및 10의 대응 부분에 대한 설명은 도 11의 설명에 동일하게 적용된다.
일 실시예에서, 다른 반도체 영역(414)이 태양 전지(400)의 전면(404) 상에 위치될 수 있다. 일 예에서, 반도체 영역(414)은 N형 또는 P형 도핑된 영역을 포함할 수 있다. 일 실시예에서, 다른 코팅된 전도성 접점(435)은 태양 전지(400)의 전면(404) 상의 반도체 영역(414) 위에 배치될 수 있다. 일 실시예에서, 코팅된 전도성 접점(435)은 금속 영역(420)에 본딩된 전도성 스트립(433)도 포함할 수 있는 데, 여기서 전도성 접점(435)은 태양 전지(400)의 전면(404) 상의 반도체 영역(414) 위에 위치된다. 일 실시예에서, 코팅된 전도성 스트립(433)은 코팅(437)을 가질 수 있다. 일부 실시예에서, 코팅된 전도성 스트립(433)은 적어도 부분적으로 코팅될 수 있다.
특정 실시예들이 전술되었지만, 특정 특징부에 대해 단일 실시예만이 기술된 경우에도, 이들 실시예는 본 개시내용의 범주를 제한하도록 의도되지 않는다. 본 개시내용에 제공된 특징부들의 예들은, 달리 언급되지 않는다면, 제한적이기보다는 예시적인 것으로 의도된다. 상기 설명은, 본 개시내용의 이익을 갖는 당업자에게 명백하게 되는 바와 같이, 그러한 대안예, 수정예 및 등가물을 포함하고자 의도된다.
본 개시내용의 범주는, 본원에서 다루어지는 문제들 중 임의의 것 또는 전부를 완화시키든 그렇지 않든 간에, 본원에서 (명백히 또는 암시적으로) 개시된 임의의 특징 또는 특징들의 조합, 또는 이들의 임의의 일반화를 포함한다. 따라서, 새로운 청구항이 본 출원(또는 이에 대한 우선권을 주장하는 출원)의 절차 진행 동안 임의의 그러한 특징들의 조합에 대해 만들어질 수 있다. 특히, 첨부된 청구범위와 관련하여, 종속 청구항으로부터의 특징들이 독립 청구항의 특징들과 조합될 수 있고, 각각의 독립 청구항으로부터의 특징들이 단지 첨부된 청구범위에 열거된 특정 조합이 아닌 임의의 적절한 방식으로 조합될 수 있다.
Claims (47)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 태양 전지로서,
기판 내 또는 기판 위에 배치된 제1 반도체 영역;
상기 제1 반도체 영역 위에 배치된 제1 금속 시드 영역; 및
상기 제1 금속 시드 영역 위에 배치되고, 상기 제1 금속 시드 영역에 열적으로 압착된 제1 전도성 와이어 - 상기 제1 전도성 와이어의 일부는 상기 제1 금속 시드 영역과 평탄하게 접촉함 - 를 포함하는 태양 전지. - 제28항에 있어서, 상기 제1 반도체 영역은 상기 태양 전지의 배면 상에 형성되는 태양 전지.
- 제28항에 있어서, 상기 제1 반도체 영역은 상기 태양 전지의 전면 상에 형성되는 태양 전지.
- 제28항에 있어서, 상기 제1 금속 시드 영역은 알루미늄, 니켈, 구리, 티타늄, 및 텅스텐으로 이루어진 그룹으로부터 선택된 금속을 포함하는 태양 전지.
- 제28항에 있어서, 상기 제1 전도성 와이어는 구리, 니켈 및 알루미늄으로 이루어진 그룹으로부터 선택된 금속을 포함하는 태양 전지.
- 제28항에 있어서, 상기 제1 전도성 와이어는 상기 제1 반도체 영역에 평행하게 배치되는 태양 전지.
- 제28항에 있어서,
기판 내 또는 기판 위에 배치된 제2 반도체 영역;
상기 제2 반도체 영역 위에 배치된 제2 금속 시드 영역; 및
상기 제2 금속 시드 영역 위에 배치되고, 상기 제2 금속 시드 영역에 열적으로 압착된 제2 전도성 와이어 - 상기 제2 전도성 와이어의 일부는 상기 제2 금속 시드 영역과 평탄하게 접촉함 - 를 더 포함하는 태양 전지. - 제34항에 있어서, 상기 제1 반도체 영역은 상기 태양 전지의 배면 상에 형성되고, 상기 제2 반도체 영역은 상기 태양 전지의 전면 상에 형성되는 태양 전지.
- 제34항에 있어서, 상기 제1 반도체 영역 및 상기 제2 반도체 영역은 상기 태양 전지의 배면 상에 형성되는 태양 전지.
- 태양 전지로서,
기판 내 또는 기판 위에 배치된 제1 반도체 영역;
상기 제1 반도체 영역 위에 배치된 제1 금속 시드 영역; 및
상기 제1 금속 시드 영역 위에 배치되고, 상기 제1 금속 시드 영역에 열적으로 압착된 제1 코팅된 전도성 와이어 - 상기 제1 코팅된 전도성 와이어의 일부는 상기 제1 금속 시드 영역과 평탄하게 접촉하고, 상기 제1 코팅된 전도성 와이어는 제1 전도성 와이어를 완전히 둘러싸는 코팅을 포함함 - 를 포함하는 태양 전지. - 제37항에 있어서, 상기 제1 코팅된 전도성 와이어는 알루미늄 코팅을 포함하는 태양 전지.
- 제37항에 있어서, 상기 제1 코팅된 전도성 와이어의 상기 코팅 및 상기 제1 금속 시드 영역이 동일한 금속을 포함하는 태양 전지.
- 제37항에 있어서, 상기 제1 반도체 영역은 상기 태양 전지의 배면 또는 전면 상에 형성되는 태양 전지.
- 태양 전지로서,
기판 내 또는 기판 위에 배치된 제1 반도체 영역;
상기 기판 내 또는 상기 기판 위에 배치된 제2 반도체 영역;
상기 제1 반도체 영역 위에 배치된 제1 금속 시드 영역;
상기 제2 반도체 영역 위에 배치된 제2 금속 시드 영역;
상기 제1 금속 시드 영역 위에 배치되고, 상기 제1 금속 시드 영역에 열적으로 압착된 제1 코팅된 전도성 와이어 - 상기 제1 코팅된 전도성 와이어의 일부는 상기 제1 금속 시드 영역과 평탄하게 접촉하고, 상기 제1 코팅된 전도성 와이어는 제1 전도성 와이어를 완전히 둘러싸는 코팅을 포함함 -; 및
상기 제2 금속 시드 영역 위에 배치되고, 상기 제2 금속 시드 영역에 열적으로 압착된 제2 코팅된 전도성 와이어 - 상기 제2 코팅된 전도성 와이어의 일부는 상기 제2 금속 시드 영역과 평탄하게 접촉하고, 상기 제2 코팅된 전도성 와이어는 제2 전도성 와이어를 완전히 둘러싸는 코팅을 포함함 - 를 포함하는 태양 전지. - 제41항에 있어서, 상기 제1 반도체 영역은 상기 태양 전지의 배면 상에 형성되고, 상기 제2 반도체 영역은 상기 태양 전지의 전면 상에 형성되는 태양 전지.
- 제41항에 있어서, 상기 제1 코팅된 전도성 와이어의 상기 코팅, 상기 제2 코팅된 전도성 와이어의 상기 코팅, 상기 제1 금속 시드 영역 및 상기 제2 금속 시드 영역이 동일한 금속을 포함하는 태양 전지.
- 제41항에 있어서, 상기 제1 및 제2 코팅된 전도성 와이어는 알루미늄 코팅을 포함하는 태양 전지.
- 제41항에 있어서, 상기 제1 및 제2 반도체 영역은 상기 태양 전지의 배면 상에 형성되는 태양 전지.
- 제41항에 있어서, 상기 제1 및 제2 금속 시드 영역은 알루미늄, 니켈, 구리, 티타늄, 및 텅스텐으로 이루어진 그룹으로부터 선택된 금속을 포함하는 태양 전지.
- 제41항에 있어서, 상기 제1 및 제2 코팅된 전도성 와이어는 각각 상기 제1 및 제2 반도체 영역에 평행하게 배치되는 태양 전지.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/866,843 | 2015-09-25 | ||
| US14/866,843 US10840394B2 (en) | 2015-09-25 | 2015-09-25 | Conductive strip based mask for metallization of semiconductor devices |
| PCT/US2016/051788 WO2017053152A1 (en) | 2015-09-25 | 2016-09-14 | Conductive strip based mask for metallization of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180049121A KR20180049121A (ko) | 2018-05-10 |
| KR102658177B1 true KR102658177B1 (ko) | 2024-04-18 |
Family
ID=58386816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187011212A KR102658177B1 (ko) | 2015-09-25 | 2016-09-14 | 반도체 소자의 금속화를 위한 전도성 스트립 기반 마스크 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US10840394B2 (ko) |
| KR (1) | KR102658177B1 (ko) |
| CN (2) | CN107851683A (ko) |
| DE (1) | DE112016004360T5 (ko) |
| TW (1) | TWI721017B (ko) |
| WO (1) | WO2017053152A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11227962B2 (en) | 2018-03-29 | 2022-01-18 | Sunpower Corporation | Wire-based metallization and stringing for solar cells |
| JP2021193695A (ja) * | 2018-09-28 | 2021-12-23 | パナソニック株式会社 | 太陽電池モジュールの製造方法および太陽電池モジュール |
| EP4035212A4 (en) | 2019-09-27 | 2023-10-04 | Maxeon Solar Pte. Ltd. | METALLIZATION AND THREAKING BASED ON CABLES FOR SOLAR CELLS |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5185913B2 (ja) * | 2002-08-29 | 2013-04-17 | デイ４ エネルギー インコーポレイテッド | 光起電力電池用電極、光起電力電池および光起電力モジュール |
| KR101384467B1 (ko) * | 2010-04-01 | 2014-04-14 | 조몬트 게엠베하 | 태양 전지 및 그 제조 방법 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380112A (en) | 1980-08-25 | 1983-04-19 | Spire Corporation | Front surface metallization and encapsulation of solar cells |
| JP2992638B2 (ja) * | 1995-06-28 | 1999-12-20 | キヤノン株式会社 | 光起電力素子の電極構造及び製造方法並びに太陽電池 |
| US5641362A (en) | 1995-11-22 | 1997-06-24 | Ebara Solar, Inc. | Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell |
| EP0784348B1 (en) * | 1996-01-10 | 2003-06-25 | Canon Kabushiki Kaisha | Solar cell module having a specific surface side cover excelling in moisture resistance and transparency |
| US6638833B1 (en) | 2001-03-09 | 2003-10-28 | Stmicroelectronics S.R.L. | Process for the fabrication of integrated devices with reduction of damage from plasma |
| TW578279B (en) | 2002-11-18 | 2004-03-01 | Advanced Semiconductor Eng | Semiconductor package and manufacturing method thereof |
| US7339110B1 (en) * | 2003-04-10 | 2008-03-04 | Sunpower Corporation | Solar cell and method of manufacture |
| US6828187B1 (en) | 2004-01-06 | 2004-12-07 | International Business Machines Corporation | Method for uniform reactive ion etching of dual pre-doped polysilicon regions |
| US7838062B2 (en) * | 2007-05-29 | 2010-11-23 | Sunpower Corporation | Array of small contacts for solar cell fabrication |
| TWI405340B (zh) * | 2007-08-31 | 2013-08-11 | Nexpower Technology Corp | 薄膜太陽能電池與其製作方法 |
| JP5252472B2 (ja) | 2007-09-28 | 2013-07-31 | シャープ株式会社 | 太陽電池、太陽電池の製造方法、太陽電池モジュールの製造方法および太陽電池モジュール |
| JP2012501551A (ja) * | 2008-08-27 | 2012-01-19 | アプライド マテリアルズ インコーポレイテッド | バックコンタクト式太陽電池モジュール |
| US8802479B2 (en) | 2010-06-03 | 2014-08-12 | NuvoSun, Inc. | Solar cell interconnection method using a flat metallic mesh |
| CN103022166A (zh) * | 2011-09-28 | 2013-04-03 | 杭州赛昂电力有限公司 | 以覆铜铝线为背极的太阳能电池及其生产工艺 |
| US20130160825A1 (en) | 2011-12-22 | 2013-06-27 | E I Du Pont De Nemours And Company | Back contact photovoltaic module with glass back-sheet |
| CN104011882A (zh) | 2012-01-12 | 2014-08-27 | 应用材料公司 | 制造太阳能电池装置的方法 |
| US8766090B2 (en) | 2012-03-19 | 2014-07-01 | Rec Solar Pte. Ltd. | Method for metallization or metallization and interconnection of back contact solar cells |
| US9263601B2 (en) * | 2012-12-21 | 2016-02-16 | Sunpower Corporation | Enhanced adhesion of seed layer for solar cell conductive contact |
| US9525082B2 (en) | 2013-09-27 | 2016-12-20 | Sunpower Corporation | Solar cell contact structures formed from metal paste |
| WO2015076465A1 (ko) | 2013-11-22 | 2015-05-28 | 실리콘밸리(주) | 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
| US9818903B2 (en) * | 2014-04-30 | 2017-11-14 | Sunpower Corporation | Bonds for solar cell metallization |
| CN104282788B (zh) | 2014-09-28 | 2017-03-22 | 苏州中来光伏新材股份有限公司 | 无主栅、高效率背接触太阳能电池模块、组件及制备工艺 |
| CN105742403A (zh) * | 2014-12-11 | 2016-07-06 | 上海晶玺电子科技有限公司 | 背接触电池和双面电池的金属化方法 |
| CN104576778B (zh) | 2015-01-05 | 2017-08-08 | 苏州中来光伏新材股份有限公司 | 无主栅高效率背接触太阳能电池、组件及其制备工艺 |
-
2015
- 2015-09-25 US US14/866,843 patent/US10840394B2/en active Active
-
2016
- 2016-09-14 WO PCT/US2016/051788 patent/WO2017053152A1/en active Application Filing
- 2016-09-14 CN CN201680043215.9A patent/CN107851683A/zh active Pending
- 2016-09-14 CN CN202310578730.9A patent/CN116632110A/zh active Pending
- 2016-09-14 KR KR1020187011212A patent/KR102658177B1/ko active IP Right Grant
- 2016-09-14 DE DE112016004360.0T patent/DE112016004360T5/de active Pending
- 2016-09-20 TW TW105130377A patent/TWI721017B/zh active
-
2020
- 2020-11-16 US US17/099,536 patent/US11444214B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5185913B2 (ja) * | 2002-08-29 | 2013-04-17 | デイ４ エネルギー インコーポレイテッド | 光起電力電池用電極、光起電力電池および光起電力モジュール |
| KR101384467B1 (ko) * | 2010-04-01 | 2014-04-14 | 조몬트 게엠베하 | 태양 전지 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112016004360T5 (de) | 2018-06-21 |
| KR20180049121A (ko) | 2018-05-10 |
| US10840394B2 (en) | 2020-11-17 |
| CN107851683A (zh) | 2018-03-27 |
| TW201721886A (zh) | 2017-06-16 |
| US20170092790A1 (en) | 2017-03-30 |
| US11444214B2 (en) | 2022-09-13 |
| TWI721017B (zh) | 2021-03-11 |
| CN116632110A (zh) | 2023-08-22 |
| WO2017053152A1 (en) | 2017-03-30 |
| US20210074868A1 (en) | 2021-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5989243B2 (ja) | 太陽電池セルおよびその製造方法、太陽電池モジュール | |
| US11444214B2 (en) | Conductive strip based mask for metallization of semiconductor devices | |
| KR20160139008A (ko) | 태양 전지의 금속화 | |
| US20220352397A1 (en) | Thermocompression bonding approaches for foil-based metallization of non-metal surfaces of solar cells | |
| CN108369973B (zh) | 用于基于箔的太阳能电池金属化的含金属的热扩散阻挡层 | |
| US20220262965A1 (en) | Metallization of solar cells with differentiated p-type and n-type region architectures | |
| US9735308B2 (en) | Foil-based metallization of solar cells using removable protection layer | |
| US9722103B2 (en) | Thermal compression bonding approaches for foil-based metallization of solar cells | |
| KR102707789B1 (ko) | 태양 전지의 다결정 실리콘 피처를 위한 전도성 접촉자 | |
| EP3226308A1 (en) | Voltage breakdown device for solar cells | |
| JP6563908B2 (ja) | 内蔵バイパスダイオード | |
| KR102652855B1 (ko) | 태양 전지의 포일 기반 금속배선을 위한 압입 방식 | |
| CN112349794B (zh) | 太阳能电池的金属结合部和触点的单步形成 | |
| US10672924B2 (en) | Laser foil trim approaches for foil-based metallization for solar cells | |
| US20180286991A1 (en) | Coated foil-based metallization of solar cells | |
| US9831377B2 (en) | Die-cutting approaches for foil-based metallization of solar cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |