KR102634763B1 - 측지 패싯팅에 의한 3차원 전자 기기 분포 - Google Patents

측지 패싯팅에 의한 3차원 전자 기기 분포 Download PDF

Info

Publication number
KR102634763B1
KR102634763B1 KR1020207025312A KR20207025312A KR102634763B1 KR 102634763 B1 KR102634763 B1 KR 102634763B1 KR 1020207025312 A KR1020207025312 A KR 1020207025312A KR 20207025312 A KR20207025312 A KR 20207025312A KR 102634763 B1 KR102634763 B1 KR 102634763B1
Authority
KR
South Korea
Prior art keywords
facet
display
facets
circuit board
sensor
Prior art date
Application number
KR1020207025312A
Other languages
English (en)
Other versions
KR20200118110A (ko
Inventor
마크 에이. 램킨
카일 마틴 링겐베르그
조던 데이비드 램킨
Original Assignee
록히드 마틴 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 록히드 마틴 코포레이션 filed Critical 록히드 마틴 코포레이션
Publication of KR20200118110A publication Critical patent/KR20200118110A/ko
Application granted granted Critical
Publication of KR102634763B1 publication Critical patent/KR102634763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09027—Non-rectangular flat PCB, e.g. circular
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Studio Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

일 실시예에서, 가요성 회로 기판은 복수의 강성 센서 패싯 중 특정 강성 센서 패싯 및 복수의 강성 디스플레이 패싯 중 특정 강성 디스플레이 패싯에 각각 대응하는 복수의 패싯 위치를 포함한다. 가요성 회로 기판은 또한 복수의 패싯 위치를 연속적으로 연결하는 복수의 와이어 트레이스를 포함한다. 패싯 위치는 복수의 패싯 열로 배치된다. 가요성 회로 기판이 평탄할 때, 패싯 위치의 적어도 일부는 복수의 간극에 의해 하나 이상의 인접한 패싯 위치로부터 분리된다. 가요성 회로 기판이 3차원 형상으로 형성될 때, 복수의 간극이 실질적으로 제거됨으로써, 복수의 강성 센서 패싯이 연속적인 감지 표면을 형성하게 하고 복수의 강성 디스플레이 패싯이 연속적인 디스플레이 표면을 형성하게 한다.

Description

측지 패싯팅에 의한 3차원 전자 기기 분포
본 개시내용은 전반적으로 광계 디스플레이 및 카메라에 관한 것이고, 보다 구체적으로 측지 패싯팅(geodesic faceting)에 의한 3차원 전자 기기 분포에 관한 것이다.
전자 디스플레이는 다양한 용례에서 활용된다. 예를 들어, 디스플레이는 스마트폰, 랩톱 컴퓨터, 및 디지털 카메라에 사용된다. 스마트폰 및 디지털 카메라와 같은 일부 디바이스는 전자 디스플레이 외에 이미지 센서를 포함할 수 있다. 일부 카메라 및 전자 디스플레이는 광계(light field)를 별도로 캡처하고 재현하지만, 광계 디스플레이 및 광계 카메라는 일반적으로 서로 통합되지 않는다.
일 실시예에서, 가요성 회로 기판은 복수의 강성 센서 패싯 중 특정 강성 센서 패싯 및 복수의 강성 디스플레이 패싯 중 특정 강성 디스플레이 패싯에 각각 대응하는 복수의 패싯 위치를 포함한다. 가요성 회로 기판은 또한 복수의 패싯 위치를 연속적으로 연결하는 복수의 와이어 트레이스를 포함한다. 패싯 위치는 복수의 패싯 열로 배치된다. 가요성 회로 기판이 평탄할 때, 패싯 위치의 적어도 일부는 복수의 간극에 의해 하나 이상의 인접한 패싯 위치로부터 분리된다. 가요성 회로 기판이 3차원 형상으로 형성될 때, 복수의 간극이 실질적으로 제거됨으로써, 복수의 강성 센서 패싯이 연속적인 감지 표면을 형성하게 하고 복수의 강성 디스플레이 패싯이 연속적인 디스플레이 표면을 형성하게 한다.
본 개시내용은 몇 가지 기술적 이점을 제시한다. 일부 실시예는 사용자에게 가볍고 편안한 착용감을 유지하면서 타겟 광계의 완전하고 정확한 재현을 제공한다. 일부 실시예는 불투명도 및 제어 가능한 단방향 에뮬레이트된 투명도 뿐만 아니라 가상 현실(virtual reality)(VR), 증강 현실(augmented reality)(AR), 및 혼합 현실(mixed reality)(MR)과 같은 디지털 디스플레이 기능을 모두 제공하는 얇은 전자 시스템을 제공한다. 일부 실시예는 이미지 변환의 필요성을 피하기 위해 입력 픽셀의 결과적인 출력 픽셀에 대한 직접 연관성을 활용하는 직접 센서-디스플레이 시스템을 제공한다. 이는 일부 시스템의 복잡성, 비용, 및 전력 요건을 감소시킨다. 일부 실시예는 대용량 데이터(예를 들어, 160k 이상의 이미지 데이터)의 로컬 분산 처리를 제공하는 인레이어 신호 처리 구성(in-layer signal processing configuration)을 제공함으로써, 병목 현상 뿐만 아니라 기존 해결책과 관련된 성능, 전력, 및 전송 라인 문제를 피한다. 일부 실시예는 광량을 정확하게 캡처하고 뷰어에게 디스플레이하기 위해 플렌옵틱 셀(plenoptic cell)의 어레이를 갖는 마이크로렌즈층을 활용한다. 플렌옵틱 셀은 셀들 사이의 광학적 누화를 제거함으로써, 복제된 광계의 정확도를 개선시키는 불투명 셀 벽을 포함한다.
일부 실시예는 측지 패싯팅에 의한 3차원 전자 기기를 제공한다. 그러한 실시예에서, 작은 강성 표면(예를 들어, 디스플레이 및/또는 센서 패싯)의 어레이를 갖는 가요성 회로 기판은 임의의 3D 형상으로 형성될 수 있는데, 이 형상은 헤드 장착형 근안 랩핑 디스플레이(head-mounted near-eye wrapped display)에 필요한 좁은 곡률 반경(예를 들어, 30-60 mm)을 수용하는 데에 특히 유용하다. 일부 실시예는 고밀도 디스플레이를 위한 분산형 멀티 스크린 어레이를 제공한다. 그러한 실시예에서, 맞춤형 크기 및 형상의 소형 고해상도 마이크로 디스플레이(예를 들어, 디스플레이 패싯)의 어레이가 형성되고 그 후에 3D 형상(예를 들어, 반구형 표면)으로 형성될 수 있는 더 큰 가요성 회로 기판 상에 조립된다. 각각의 마이크로 디스플레이는 임의의 다른 디스플레이와 독립적으로 동작됨으로써, 전체 조립체가 본질적으로 단일의 초고해상도 디스플레이를 형성하도록, 각각의 디스플레이에 고유한 콘텐츠가 있는 많은 고해상도 디스플레이의 큰 어레이를 제공할 수 있다. 일부 실시예는 분산형 다중 조리개 카메라 어레이를 제공한다. 그러한 실시예는 맞춤형 크기 및 형상의 작은 이미지 센서(예를 들어, 센서 패싯)의 어레이를 제공하며, 이들 모두는 3D(예를 들어, 반구형) 형상으로 형성되는 더 큰 가요성 회로 기판 상에 조립된다. 각각의 개별 이미지 센서는 임의의 다른 이미지 센서와 독립적으로 동작하여 각각의 이미지 센서에 고유한 콘텐츠를 캡처하는 많은 조리개의 큰 어레이를 제공하므로, 전체 조립체가 본질적으로 이음매없는, 매우 높은 해상도의, 다중 노드 카메라가 될 수 있게 한다.
다른 기술적 이점은 도 1a 내지 도 42, 그 설명, 및 청구범위로부터 본 기술 분야의 숙련자에게 쉽게 명백할 것이다. 더욱이, 특정 이점이 위에서 열거되었지만, 다양한 실시예는 열거된 이점의 전부 또는 일부를 포함하거나 포함하지 않을 수 있다.
본 개시내용 및 그 이점의 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 취한 다음의 설명을 참조한다.
도 1a 내지 도 1c는 특정 실시예에 따른, 다양한 3차원(3D) 객체 및 다양한 뷰잉 위치를 갖는 기준 장면을 예시하고;
도 2a 내지 도 2c는 특정 실시예에 따른, 투명 패널을 통해 도 1a 내지 도 1c의 3D 객체를 보는 것을 예시하며;
도 3a 내지 도 3c는 특정 실시예에 따른, 카메라 이미지 패널을 통해 도 1a 내지 도 1c의 3D 객체를 보는 것을 예시하고;
도 4a 내지 도 4c는 특정 실시예에 따른, 에뮬레이트된 투명 전자 패널을 통해 도 1a 내지 도 1c의 3D 객체를 보는 것을 예시하며;
도 5a 내지 도 5c는 특정 실시예에 따른, 엇각(alternate angle)으로부터 도 3a 내지 도 3c의 카메라 이미지 패널을 통해 도 1a 내지 도 1c의 3D 객체를 보는 것을 예시하고;
도 6a 내지 도 6c는 특정 실시예에 따른, 엇각으로부터 도 4a 내지 도 4c의 에뮬레이트된 투명 전자 패널을 통해 도 1a 내지 도 1c의 3D 객체를 보는 것을 예시하며;
도 7은 특정 실시예에 따른, 에뮬레이트된 투명 조립체의 절결도를 예시하고;
도 8은 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체의 분해도를 예시하며;
도 9는 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체를 제조하는 방법을 예시하고;
도 10은 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체에 의해 사용될 수 있는 직접 센서-디스플레이 시스템을 예시하며;
도 11은 특정 실시예에 따른, 도 10의 직접 센서-디스플레이 시스템을 제조하는 방법을 예시하고;
도 12 및 도 13은 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체에 의해 사용될 수 있는 다양한 인레이어 신호 처리 구성을 예시하며;
도 14는 특정 실시예에 따른, 도 12 및 도 13의 인레이어 신호 처리 시스템을 제조하는 방법을 예시하고;
도 15는 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체에 의해 사용될 수 있는 플렌옵틱 셀 조립체를 예시하며;
도 16은 특정 실시예에 따른, 도 15의 플렌옵틱 셀 조립체의 일부의 단면을 예시하고;
도 17a 내지 도 17c는 특정 실시예에 따른, 다양한 유입 광계를 갖는 도 15의 플렌옵틱 셀 조립체의 일부의 단면을 예시하며;
도 18a 및 도 18b는 특정 실시예에 따른, 도 15의 플렌옵틱 셀 조립체를 제조하는 방법을 예시하고;
도 19a 및 도 19b는 특정 실시예에 따른, 도 15의 플렌옵틱 셀 조립체를 제조하는 다른 방법을 예시하며;
도 20 및 도 21은 특정 실시예에 따른, 도 18a 내지 도 19b의 방법에 의해 제조될 수 있는 플렌옵틱 셀 조립체를 예시하고;
도 22는 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체에 의해 사용될 수 있는 가요성 회로 기판을 예시하며;
도 23은 특정 실시예에 따른, 도 22의 가요성 회로 기판의 추가 세부 사항을 예시하고;
도 24는 특정 실시예에 따른, 도 22의 가요성 회로 기판을 통한 데이터 유동을 예시하며;
도 25는 특정 실시예에 따른, 도 22의 가요성 회로 기판을 사용하여 전자 조립체를 제조하는 방법을 예시하고;
도 26은 특정 실시예에 따른, 곡선형 다중 디스플레이 어레이의 절결도를 예시하며;
도 27은 특정 실시예에 따른, 도 26의 곡선형 다중 디스플레이 어레이의 분해도를 예시하고;
도 28 및 도 29는 특정 실시예에 따른, 도 26의 곡선형 다중 디스플레이 어레이의 로직 패싯 및 디스플레이 패싯을 예시하며;
도 30은 특정 실시예에 따른, 도 22의 가요성 회로 기판의 이면을 예시하고;
도 31은 특정 실시예에 따른, 도 30의 가요성 회로 기판을 통한 데이터 유동을 예시하며;
도 32는 특정 실시예에 따른, 반구형 형상으로 형성된 도 30의 가요성 회로 기판을 예시하고;
도 33은 특정 실시예에 따른, 도 32의 가요성 회로 기판을 통한 데이터 유동을 예시하며;
도 34는 특정 실시예에 따른, 반구형 형상으로 형성된 로직 패싯의 어레이를 예시하고;
도 35는 특정 실시예에 따른, 도 34의 로직 패싯들 사이의 통신을 예시하며;
도 36은 특정 실시예에 따른, 도 26의 곡선형 다중 디스플레이 어레이를 제조하는 방법을 예시하고;
도 37은 특정 실시예에 따른, 곡선형 다중 카메라 어레이의 절결도를 예시하며;
도 38 및 도 39는 특정 실시예에 따른, 도 37의 곡선형 다중 카메라 어레이의 분해도를 예시하고;
도 40은 특정 실시예에 따른, 도 32의 가요성 회로 기판의 배면도를 예시하며;
도 41은 특정 실시예에 따른, 도 40의 가요성 회로 기판을 통한 데이터 유동을 예시하고;
도 42는 특정 실시예에 따른, 도 37의 곡선형 다중 카메라 어레이를 제조하는 방법을 예시한다.
전자 디스플레이는 다양한 용례에서 활용된다. 예를 들어, 디스플레이는 스마트폰, 랩톱 컴퓨터, 및 디지털 카메라에 사용된다. 스마트폰 및 디지털 카메라와 같은 일부 디바이스는 전자 디스플레이 외에 이미지 센서를 포함할 수 있다. 그러나, 디스플레이 및 이미지 센서를 갖는 디바이스는 일반적으로 전체 광자 환경을 정확하게 캡처하고 디스플레이하는 능력이 제한된다.
기존 전자 디스플레이와 관련된 문제 및 한계를 해결하기 위해, 본 개시내용의 실시예는 광계를 캡처하고 디스플레이하기 위한 다양한 전자 조립체를 제공한다. 도 1a 내지 도 9는 전자적으로 에뮬레이트된 투명도를 가진 디스플레이 조립체에 관한 것이고, 도 10 및 도 11은 직접 카메라-디스플레이 시스템에 관한 것이며, 도 12 내지 도 14는 인레이어 신호 처리에 관한 것이고, 도 15 내지 도 21은 플렌옵틱 셀룰러 이미징 시스템에 관한 것이며, 도 22 내지 도 25는 측지 패싯팅에 의한 3차원(3D) 전자 기기 분포에 관한 것이고, 도 26 내지 도 36은 고밀도 디스플레이를 위한 분산형 멀티 스크린 어레이에 관한 것이며, 도 37 내지 도 42는 분산형 다중 조리개 카메라 어레이에 관한 것이다.
본 개시내용의 더 양호한 이해를 용이하게 하기 위해, 특정 실시예의 다음의 예가 제공된다. 다음의 예를 본 개시내용의 범위를 제한하거나 한정하기 위해 읽어서는 안된다. 본 개시내용의 실시예 및 그 이점은, 동일한 번호가 동일한 부분 및 대응하는 부분을 나타내기 위해 사용되는, 도 1a 내지 도 42를 참조함으로써 가장 잘 이해된다.
도 1a 내지 도 9는 특정 실시예에 따른 전자적으로 에뮬레이트된 투명도를 갖는 조립체의 다양한 양태를 예시한다. 일반적으로, 도 7 및 도 8에 상세히 예시된 전자 조립체는 가상 현실(VR), 증강 현실(AR), 및 혼합 현실(MR)과 같은 특징을 제공하기 위해 여러 용례에서 사용될 수 있다. VR 용례의 경우, 표준 컴퓨터 모니터가 그 후방의 장면의 뷰를 차단하는 방식과 유사하게 실제 세계의 뷰를 완전히 대체할 수 있는 디지털 디스플레이가 요구된다. 그러나, AR 용례의 경우, 현대의 조종실에서 조종사의 헤드업 디스플레이와 같이 실제 세계의 뷰 위에 데이터를 중첩할 수 있는 디지털 디스플레이가 요구된다. MR 용례는 양쪽 용례의 조합을 필요로 한다. 이들 특징의 일부 또는 전부를 제공하는 데에 사용되는 통상적인 시스템은 다수의 이유로 바람직하지 않다. 예를 들어, 통상적인 해결책은 타겟 광계의 정확하거나 완전한 재현을 제공하지 않는다. 다른 예로서, 기존 해결책은 통상적으로 체적이 크고 사용자에게 편안하지 않다.
기존 전자 디스플레이에서의 문제점 및 한계를 해결하기 위해, 본 개시내용의 실시예는 불투명도 및 제어 가능한 단방향 에뮬레이트된 투명도 둘 모두 뿐만 아니라 디지털 디스플레이 능력을 제공하는 얇은 전자 시스템을 제공한다. 한쪽에서는 표면이 불투명하게 보이지만, 반대쪽에서는 표면이 완전히 투명하게 보일 수 있거나, 완전히 불투명하게 보일 수 있거나, 디지털 디스플레이로서 작용할 수 있거나, 이들의 임의의 조합으로 나타날 수 있다. 일부 실시예에서, 동시 플렌옵틱 감지 및 디스플레이 기술은 단일 층상 구조 내에 결합되어 단방향의 시각적으로 투명한 표면으로 보이는 것을 형성한다. 시스템은 증강되고 및/또는 디지털 방식으로 제어될 수 있는 투명도를 인위적으로 재현할 목적으로 전자 기기 및 광학계의 다수의 층을 포함할 수 있다. 한쪽의 개별 이미지 센서 픽셀은 조립체의 반대쪽에 있는 디스플레이 픽셀의 위치와 일치하도록 공간적으로 배치될 수 있다. 일부 실시예에서, 모든 전자 구동 회로 뿐만 아니라 일부 디스플레이 로직 회로는 센서층과 디스플레이층 사이에 끼워질 수 있고, 각각의 센서 픽셀의 출력 신호는 회로를 통해 반대쪽의 대응하는 디스플레이 픽셀로 채널링될 수 있다. 일부 실시예에서, 이 중앙 처리된 신호는 반대쪽에 있는 플렌옵틱 이미징 센서 어레이로부터의 유입 신호와 통합되고, 다음의 작동 모드에 따라 처리된다. VR 모드에서, 외부 비디오 피드는 카메라 데이터를 오버라이드하여, 외부 세계의 사용자 뷰를 비디오로부터의 유입 뷰로 완전히 대체한다. AR 모드에서, 외부 비디오 피드는 카메라 데이터에 중첩되어, 외부 세계와 비디오로부터의 뷰 모두의 결합된 뷰를 초래한다(예를 들어, 비디오 데이터가 단순히 장면에 추가됨). MR 모드에서, 외부 비디오 피드는 카메라 데이터와 혼합되어, 가상 객체가 실제 세계의 실제 객체와 상호 작용하는 것으로 보이게 하고, 가상 콘텐츠를 변경하여 객체 폐색, 조명 등을 통해 실제 환경과 통합된 것으로 보이게 한다.
일부 실시예는 적층된 투명 고 동적 범위(high dynamic range)(HDR) 센서 및 디스플레이 픽셀을 단일 구조로 결합하는데, 조립체의 한쪽에 센서 픽셀이 있고 다른 쪽에는 디스플레이 픽셀이 있으며, 카메라와 디스플레이 사이에 픽셀 대 픽셀 정렬이 있다. 센서 및 디스플레이 픽셀 어레이 모두는 마이크로 렌즈 그룹에 의해 포커싱되어 4차원 광계를 캡처하고 디스플레이할 수 있다. 이는, 실제 세계의 완전한 뷰가 조립체의 한쪽에서 캡처되고 다른 쪽에서 전자적으로 재현되어, 유입 이미지의 부분 또는 전체 변경을 허용하는 동시에, 비스듬한 각도에서 볼 때라도, 투명하게 보이는 디스플레이쪽에 대해 이미지 선명도, 휘도 및 충분한 각해상도(angular resolution)를 유지한다는 것을 의미한다.
도 1a 내지 도 6c는 본 개시내용의 실시예에 의해 제공되는 전자적으로 에뮬레이트된 투명도와 통상적인 카메라 이미지(예를 들어, 카메라 뷰파인더를 통한 또는 그 현재의 카메라 이미지를 디스플레이하도록 스마트폰을 사용한) 사이의 차이점을 예시하기 위해 제공된다. 도 1a 내지 도 1c는 특정 실시예에 따른, 다양한 3D 객체(110)(즉, 110A-C) 및 정면 뷰잉 위치를 갖는 기준 장면을 예시한다. 도 1a는 3D 객체(110)의 배열 및 3D 객체(110)의 정면 뷰잉 방향의 평면도이다. 도 1b는 도 1a와 동일한 3D 객체(110)의 배열 및 정면 뷰잉 방향의 사시도이다. 도 1c는 도 1a 및 도 1b에 예시된 위치로부터의 3D 객체(110)의 결과적인 정면도이다. 알 수 있는 바와 같이, 3D 객체(110)의 도 1c의 뷰는 3D 객체(110)의 정상적인 예상 뷰이다(즉, 3D 객체(110)의 뷰는 뷰어와 3D 객체(110) 사이에 아무것도 없기 때문에 전혀 변경되지 않음).
도 2a 내지 도 2c는 특정 실시예에 따른, 투명 패널(210)을 통해 도 1a 내지 도 1c의 3D 객체(110)를 보는 것을 예시한다. 투명 패널(210)은, 예를 들어 투명 유리 피스일 수 있다. 도 2a는 투명 패널(210)을 통한 3D 객체(110)의 정면 뷰잉 방향의 평면도이고, 도 2b는 도 2a와 동일한 3D 객체(110)의 배열 및 정면 뷰잉 방향의 사시도이다. 도 2c는 도 2a 및 도 2b에 예시된 위치로부터 투명 패널(210)을 통한 3D 객체(110)의 결과적인 정면도이다. 알 수 있는 바와 같이, 투명 패널(210)을 통한 3D 객체(110)의 도 2c에서의 뷰는 3D 객체(110)의 정상적인 예상 뷰이다(즉, 뷰어가 투명 패널(210)을 통해 보기 때문에 3D 객체(110)의 뷰가 전혀 변경되지 않음). 즉, 도 2c의 투명 패널(210)을 통한 3D 객체(110)의 뷰는 뷰어와 3D 객체(110) 사이에 객체가 없는 도 1c의 뷰와 동일하다(즉, "인지된" 투명도). 달리 말하면, 투명 패널(210) 상에 투영된 이미지의 에지는 투명 패널(210) 후방의 실제 3D 객체(110)의 뷰와 정렬되어 3D 객체(110A)의 뷰-정렬된 이미지(220A), 3D 객체(110B)의 뷰-정렬된 이미지(220B), 및 3D 객체(110C)의 뷰-정렬된 이미지(220C)를 생성한다.
도 3a 내지 도 3c는 특정 실시예에 따른, 카메라 이미지 패널(310)을 통해 도 1a 내지 도 1c의 3D 객체(110)를 보는 것을 예시한다. 카메라 이미지 패널(310)은, 예를 들어 카메라 뷰파인더 또는 현재 카메라 이미지를 디스플레이하는 스마트폰의 디스플레이일 수 있다. 이들 이미지에서, 카메라 이미지 패널(310)은 그러한 시스템이 어떻게 진정한 에뮬레이트된 투명도를 제공하지 않는 지를 예시하기 위해 뷰어에 대해 일정 각도(예를 들어, 30도)로 있다. 도 3a는 카메라 이미지 패널(310)을 통한 3D 객체(110)의 정면 뷰잉 방향의 평면도이고, 도 3b는 도 3a와 동일한 3D 객체(110)의 배열 및 정면 뷰잉 방향의 사시도이다. 도 3c는 도 3a 및 도 3b에 예시된 위치로부터 카메라 이미지 패널(310)을 통한 3D 객체(110)의 결과적인 정면도이다. 알 수 있는 바와 같이, 카메라 이미지 패널(310)을 통한 3D 객체(110)의 도 3c에서의 뷰는 투명 패널(210)을 통한 3D 객체(110)의 뷰와 상이하다. 여기서, 카메라 이미지 패널(310)은 카메라 이미지 패널(310)에 수직인 시선을 방향 전환시킴으로써, 인지된 투명도를 보여주지 않는다(즉, 카메라 이미지 패널(310)의 이미지는 뷰와 정렬되지 않고 대신에 방향 전환된 시선에 의해 취득된 이미지를 도시함). 달리 말하면, 카메라 이미지 패널(310) 상에 투영된 이미지의 에지는 카메라 이미지 패널(310) 후방의 실제 3D 객체(110)의 뷰와 정렬되지 않는다. 이는 도 3c에서 카메라 이미지 패널(310) 상의 3D 객체(110A)의 정렬되지 않은 이미지(320A) 및 3D 객체(110B)의 정렬되지 않은 이미지(320B)에 의해 예시된다.
도 4a 내지 도 4c는 특정 실시예에 따른, 에뮬레이트된 투명 전자 패널(410)을 통해 도 1a 내지 도 1c의 3D 객체(110)를 보는 것을 예시한다. 이들 이미지에서, 에뮬레이트된 투명 패널(410)은 에뮬레이트된 투명 패널(410)이 카메라 이미지 패널(310)과 달리 어떻게 진정한 에뮬레이트된 투명도를 제공하는 지를 예시하기 위해 뷰어에 대해 일정 각도(예를 들어, 30도)로 있다. 도 4a는 에뮬레이트된 투명 패널(410)을 통한 3D 객체(110)의 정면 뷰잉 방향의 평면도이고, 도 4b는 도 4a와 동일한 3D 객체(110)의 배열 및 정면 뷰잉 방향의 사시도이다. 도 4c는 도 4a 및 도 4b에 예시된 위치로부터 에뮬레이트된 투명 패널(410)을 통한 3D 객체(110)의 결과적인 정면도이다. 알 수 있는 바와 같이, 에뮬레이트된 투명 패널(410)을 통한 3D 객체(110)의 도 4c에서의 뷰는 카메라 이미지 패널(310)을 통한 3D 객체(110)로부터의 뷰와 상이하지만, 투명 패널(210)을 통한 3D 객체(110)의 뷰와 유사하다. 여기서, 에뮬레이트된 투명 패널(410)은 에뮬레이트된 투명 패널(410)을 통한 뷰어로부터의 시선을 방향 전환시키지 않고, 시선이 사실상 변경되지 않은 상태로 유지되게 함으로써, 에뮬레이트된 투명도를 제공한다(즉, 에뮬레이트된 투명 패널(410) 상의 이미지는 투명 패널(210)에서의 뷰와 정렬됨). 투명 패널(210)과 같이, 에뮬레이트된 투명 패널(410) 상의 투영된 이미지의 에지는 에뮬레이트된 투명 패널(410) 후방의 실제 3D 객체(110)의 뷰와 정렬되어 3D 객체(110A)의 뷰-정렬된 이미지(220A), 3D 객체(110B)의 뷰-정렬된 이미지(220B), 및 3D 객체(110C)의 뷰-정렬된 이미지(220C)를 생성한다.
도 5a 내지 도 5c는 도 3a 내지 도 3c의 카메라 이미지 패널(310)을 통해 도 1a 내지 도 1c의 3D 객체(110)를 - 단, 엇각으로 - 보는 것을 예시한다. 이들 이미지에서, 카메라 이미지 패널(310)은 그러한 시스템이 어떻게 진정한 에뮬레이트된 투명도를 제공하지 않는 지를 추가로 예시하기 위해 뷰어에 대해 상이한 30도 각도로 있다. 도 3a 내지 도 3c에서와 같이, 카메라 이미지 패널(310) 상에 투영된 이미지의 에지는 카메라 이미지 패널(310) 후방의 실제 3D 객체(110)의 뷰와 정렬되지 않는다. 이는 도 5c에서 카메라 이미지 패널(310) 상의 3D 객체(110C)의 정렬되지 않은 이미지(320C) 및 3D 객체(110B)의 정렬되지 않은 이미지(320B)에 의해 예시된다.
도 6a 내지 도 6c는 도 4a 내지 도 4c의 에뮬레이트된 투명 전자 패널(410)을 통해 도 1a 내지 도 1c의 3D 객체(110)를 - 단, 엇각으로 - 보는 것을 예시한다. 도 4a 내지 도 4c에서와 같이, 도 6c의 에뮬레이트된 투명 패널(410) 상의 투영된 이미지의 에지는 에뮬레이트된 투명 패널(410) 후방의 실제 3D 객체(110)의 뷰와 정렬되어 3D 객체(110B)의 뷰-정렬된 이미지(220B) 및 3D 객체(110C)의 뷰-정렬된 이미지(220C)를 생성한다.
도 4a 내지 도 4c 및 도 6a 내지 도 6c에서 위에서 예시된 바와 같이, 에뮬레이트된 투명 패널(410)은 에뮬레이트된 투명 패널(410) 후방의 3D 객체(110)의 뷰-정렬된 이미지(220)를 제공함으로써, 전자적으로-에뮬레이트된 투명도를 제공한다. 도 7 및 도 8은 에뮬레이트된 투명 패널(410)의 예시적인 실시예를 예시한다. 도 7은 에뮬레이트된 투명 패널(410)일 수 있는 에뮬레이트된 투명 조립체(710)의 절결도를 예시하고, 도 8은 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체(710)의 분해도를 예시한다.
일부 실시예에서, 에뮬레이트된 투명 조립체(710)는 2개의 마이크로렌즈 어레이(720)(즉, 센서측 마이크로렌즈 어레이(720A) 및 디스플레이측 마이크로렌즈 어레이(720B)), 이미지 센서층(730), 회로 기판(740), 및 전자 디스플레이층(760)을 포함한다. 일반적으로, 유입 광계(701)는, 이미지 센서층(730)에 의해 검출되는 센서측 마이크로렌즈 어레이(720A)로 들어간다. 이어서, 전자적으로-복제된 유출 광계(702)가 전자 디스플레이층(760)에 의해 생성되고 디스플레이측 마이크로렌즈 어레이(720B)를 통해 투영된다. 아래에서 보다 상세하게 설명되는 바와 같이, 에뮬레이트된 투명 조립체(710)의 고유한 배열 및 특징은 전자적으로-복제된 유출 광계(702)를 통한 전자적으로-에뮬레이트된 투명도 뿐만 아니라 아래에서 설명되는 다른 특징을 제공할 수 있게 한다. 에뮬레이트된 투명 조립체(710)의 특정 형상이 도 7 및 도 8에 예시되어 있지만, 에뮬레이트된 투명 조립체(710)는 임의의 다각형 또는 비-다각형 형상을 포함하는 임의의 적절한 형상, 및 평탄한 구성과 비-평탄한 구성 둘 모두를 가질 수 있다.
마이크로렌즈 어레이(720)(즉, 센서측 마이크로렌즈 어레이(720A) 및 디스플레이측 마이크로렌즈 어레이(720B))는 일반적으로 마이크로렌즈의 층이다. 일부 실시예에서, 마이크로렌즈 어레이(720)의 각각의 마이크로렌즈는 도 15를 참조하여 아래에서 보다 상세하게 설명되는 바와 같이 플렌옵틱 셀(1510)이다. 일반적으로, 센서측 마이크로렌즈 어레이(720A)의 각각의 마이크로렌즈는 유입 광계(701)의 일부를 캡처하고 이를 이미지 센서층(730) 내의 픽셀로 지향시키도록 구성된다. 유사하게, 디스플레이측 마이크로렌즈 어레이(720B)의 각각의 마이크로렌즈는 전자 디스플레이층(760)의 픽셀에 의해 생성되는 전자적으로-복제된 유출 광계(702)의 일부를 방출하도록 구성된다. 일부 실시예에서, 센서측 마이크로렌즈 어레이(720A) 및 디스플레이측 마이크로렌즈 어레이(720B)의 각각의 마이크로렌즈는 3D 형상의 한쪽 단부에 시준 렌즈를 갖는 3D 형상이다. 3D 형상은, 예를 들어 삼각형 다면체, 직사각형 입방체, 오각형 다면체, 육각형 다면체, 칠각형 다면체, 또는 팔각형 다면체일 수 있다. 일부 실시예에서, 센서측 마이크로렌즈 어레이(720A) 및 디스플레이측 마이크로렌즈 어레이(720B)의 각각의 마이크로렌즈는 광이 인접한 마이크로렌즈로 번지는 것을 방지하도록 구성된 셀 벽(1514)(도 15를 참조하여 아래에서 설명됨)과 같은 불투명 벽을 포함한다. 일부 실시예에서, 센서측 마이크로렌즈 어레이(720A) 및 디스플레이측 마이크로렌즈 어레이(720B)의 각각의 마이크로렌즈는 추가적으로 또는 대안적으로 광이 인접한 마이크로렌즈로 번지는 것을 방지하기 위해 아래에 설명되는 필터층(1640)과 같은 광 입사각 저지 코팅을 포함한다.
일부 실시예에서, 센서측 마이크로렌즈 어레이(720A)의 마이크로렌즈는 제1 방향을 향해 배향되고, 디스플레이측 마이크로렌즈 어레이(720B)의 마이크로렌즈는 제1 방향으로부터 180도인 제2 방향을 향해 배향된다. 달리 말하면, 에뮬레이트된 투명 조립체(710)의 일부 실시예는 디스플레이측 마이크로렌즈 어레이(720B)와 정확히 반대 방향으로 배향된 센서측 마이크로렌즈 어레이(720A)를 포함한다. 다른 실시예에서, 센서측 마이크로렌즈 어레이(720A) 및 디스플레이측 마이크로렌즈 어레이(720B)의 임의의 다른 배향이 가능하다.
일반적으로, 이미지 센서층(730)은 센서측 마이크로렌즈 어레이(720A)를 통과한 후에 유입 광계(701)를 검출하도록 구성된 복수의 센서 픽셀을 포함한다. 일부 실시예에서, 이미지 센서층(730)은 센서 유닛(735)(예를 들어, 도 8에 예시된 센서 유닛(735A-C))의 어레이를 포함한다. 각각의 센서 유닛(735)은 이미지 센서층(730)의 정해진 부분(예를 들어, 직사각형 그리드의 일부와 같은 특정 영역) 또는 이미지 센서층(730) 내의 특정 개수 또는 패턴의 센서 픽셀일 수 있다. 일부 실시예에서, 각각의 센서 유닛(735)은 아래에 설명되는 바와 같이 로직 유닛층(750)의 특정 로직 유닛(755)에 대응한다. 일부 실시예에서, 이미지 센서층(730)은 센서측 마이크로렌즈 어레이(720A)에 결합되거나 달리 바로 인접한다. 일부 실시예에서, 이미지 센서층(730)은 센서측 마이크로렌즈 어레이(720A)와 회로 기판(740) 사이에 있다. 다른 실시예에서, 이미지 센서층(730)은 센서측 마이크로렌즈 어레이(720A)와 로직 유닛층(750) 사이에 있다. 일부 실시예에서, 다른 적절한 층이 이미지 센서층(730)의 어느 한쪽에서 에뮬레이트된 투명 조립체(710)에 포함될 수 있다. 더욱이, 특정 개수 및 패턴의 센서 유닛(735)이 예시되어 있지만, 임의의 적절한 개수(하나만 포함) 및 패턴의 센서 유닛(735)이 사용될 수 있다.
회로 기판(740)은 임의의 적절한 강성 또는 가요성 회로 기판이다. 일반적으로, 회로 기판(740)은 에뮬레이트된 투명 조립체(710)의 다양한 층 사이에 전기적 연결을 제공하는 다양한 패드 및 트레이스를 포함한다. 일 예로서, 회로 기판(740)을 포함하는 실시예에서, 회로 기판(740)은 이미지 센서층(730)과 로직 유닛층(750) 사이의 전기적 연결을 제공하기 위해 도 7 내지 도 8에 예시된 바와 같이 이미지 센서층(730)과 로직 유닛층(750) 사이에 위치될 수 있다. 다른 실시예에서, 회로 기판(740)은 로직 유닛층(750)과 전자 디스플레이층(760) 사이의 전기적 연결을 제공하기 위해 로직 유닛층(750)과 전자 디스플레이층(760) 사이에 위치될 수 있다. 일부 실시예에서, 회로 기판(740)은 유닛 부착 위치(745)(예를 들어, 도 8에 예시된 바와 같은 유닛 부착 위치(745A-C))의 어레이를 포함한다. 각각의 유닛 부착 위치(745)는 회로 기판(740)의 정해진 부분(예를 들어, 직사각형 그리드의 일부와 같은 특정 영역)일 수 있고 복수의 패드(예를 들어, 볼 그리드 어레이(ball grid array)(BGA) 패드) 및/또는 비아를 포함할 수 있다. 일부 실시예에서, 각각의 유닛 부착 위치(745)는 이미지 센서층(730)의 특정 센서 유닛(735) 및 전자 디스플레이층(760)의 특정 디스플레이 유닛(765)에 대응하고(예를 들어, 유닛 부착 위치(745A)는 센서 유닛(735A) 및 디스플레이 유닛(765A)에 대응하고) 대응하는 특정 센서 유닛(735)과 특정 디스플레이 유닛(765) 사이의 전기적 통신을 허용하도록 구성된다.
로직 유닛층(750)은 에뮬레이트된 투명 조립체(710)를 위한 임의적/추가적 로직 및/또는 처리를 제공한다. 일반적으로, 로직 유닛층(750)은 이미지 센서층(730)의 복수의 센서 픽셀로부터의 신호를 전자 디스플레이층(760)의 복수의 디스플레이 픽셀로 지향시켜 투명도를 에뮬레이트함으로써, 디스플레이측 마이크로렌즈 어레이(720B)로부터 전자적으로-복제된 유출 광계(702)를 센서측 마이크로렌즈 어레이(720A)를 통해 검출된 유입 광계(701)의 각도에 대응하는 각도로 방출한다. 디스플레이측 마이크로렌즈 어레이(720B)로부터 전자적으로-복제된 유출 광계(702)를 센서측 마이크로렌즈 어레이(720A)를 통해 검출된 유입 광계(701)의 각도에 대응하는 각도로 방출함으로써, 에뮬레이트된 투명 조립체(710)가 존재하지 않는 경우에 보이는 것과 일치하는 이미지가 디스플레이된다(즉, 에뮬레이트된 투명도). 일부 실시예에서, 로직 유닛층(750)은 로직 유닛(755)(예를 들어, 도 8에 예시된 로직 유닛(755A-C))의 어레이를 포함한다. 각각의 로직 유닛(755)은 로직 유닛층(750)의 정해진 부분(예를 들어, 직사각형 그리드의 일부와 같은 특정 영역)일 수 있다. 일부 실시예에서, 각각의 로직 유닛(755)은 로직 유닛층(750)을 형성하기 위해 나중에 다른 로직 유닛(755)에 연결되거나 결합되는 별개의 물리적, 강성 유닛이다. 일부 실시예에서, 각각의 로직 유닛(755)은 이미지 센서층(730)의 특정 센서 유닛(735) 및 전자 디스플레이층(760)의 특정 디스플레이 유닛(765)에 대응한다(예를 들어, 로직 유닛(755A)은 센서 유닛(735A) 및 디스플레이 유닛(765A)에 대응함(그리고 전기적으로 결합됨)). 일부 실시예에서, 로직 유닛층(750)은 회로 기판(740)과 전자 디스플레이층(760) 사이에 위치된다. 다른 실시예에서, 로직 유닛층(750)은 이미지 센서층(730)과 회로 기판(740) 사이에 있다. 일부 실시예에서, 다른 적절한 층이 로직 유닛층(750)의 어느 한쪽에서 에뮬레이트된 투명 조립체(710)에 포함될 수 있다. 더욱이, 특정 개수 및 패턴의 로직 유닛(755)이 예시되어 있지만, 임의의 적절한 개수(하나도 포함하지 않거나 하나만 포함) 및 패턴의 로직 유닛(755)이 사용될 수 있다.
일반적으로, 전자 디스플레이층(760)은 디스플레이측 마이크로렌즈 어레이(720B)를 통해 전자적으로-복제된 유출 광계(702)를 생성하고 투영하도록 구성된 복수의 디스플레이 픽셀을 포함한다. 일부 실시예에서, 전자 디스플레이층(760)은 디스플레이 유닛(765)(예를 들어, 도 8에 예시된 디스플레이 유닛(765A-C))의 어레이를 포함한다. 각각의 디스플레이 유닛(765)은 전자 디스플레이층(760)의 정해진 부분(예를 들어, 직사각형 그리드의 일부와 같은 특정 영역) 또는 전자 디스플레이층(760) 내의 특정 개수 또는 패턴의 디스플레이 픽셀일 수 있다. 일부 실시예에서, 각각의 디스플레이 유닛(765)은 로직 유닛층(750)의 특정 로직 유닛(755)에 대응한다. 일부 실시예에서, 전자 디스플레이층(760)은 디스플레이측 마이크로렌즈 어레이(720B)에 결합되거나 달리 바로 인접한다. 일부 실시예에서, 전자 디스플레이층(760)은 디스플레이측 마이크로렌즈 어레이(720B)와 회로 기판(740) 사이에 있다. 다른 실시예에서, 전자 디스플레이층(760)은 디스플레이측 마이크로렌즈 어레이(720B)와 로직 유닛층(750) 사이에 있다. 일부 실시예에서, 다른 적절한 층이 전자 디스플레이층(760)의 어느 한쪽에서 에뮬레이트된 투명 조립체(710)에 포함될 수 있다. 더욱이, 특정 개수 및 패턴의 디스플레이 유닛(765)이 예시되어 있지만, 임의의 적절한 개수(하나만 포함) 및 패턴의 디스플레이 유닛(765)이 사용될 수 있다.
일부 실시예에서, 이미지 센서층(730)의 센서 픽셀은 "이미지 센서를 위한 적층된 투명 픽셀 구조(Stacked Transparent Pixel Structures for Image Sensors)"라는 명칭의 미국 특허 출원 제15/724,027호 - 본 명세서에 그 전체가 참조로 포함됨 - 의 도 18 내지 도 20 및 그 관련 설명에 설명된 센서 픽셀(1800)일 수 있다. 일부 실시예에서, 전자 디스플레이층(760)의 디스플레이 픽셀은 "전자 디스플레이를 위한 적층된 투명 픽셀 구조(Stacked Transparent Pixel Structures for Electronic Displays)"라는 명칭의 미국 특허 출원 제15/724,004호 - 본 명세서에 그 전체가 참조로 포함됨 - 의 도 1 내지 도 4 및 그 관련 설명에 설명된 디스플레이 픽셀(100)이다.
도 7 및 도 8은 센서, 디스플레이, 및 전자 기기의 어레이를 갖는 것으로 에뮬레이트된 투명 조립체(710)를 도시하지만, 다른 실시예는 단일 유닛의 셋업을 가질 수 있다. 더욱이, 에뮬레이트된 투명 조립체(710)의 예시된 실시예는 단방향 에뮬레이트된 투명도(즉, 단일 방향으로부터 유입 광계(701)의 캡처를 허용하고 대응하는 전자적으로-복제된 유출 광계(702)를 반대 방향으로 디스플레이하는)를 도시하지만, 다른 실시예는 양방향 투명도를 허용하는 에뮬레이트된 투명 조립체(710)의 배열 및 조합을 포함할 수 있다.
도 9는 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체(710)를 제조하는 방법(900)을 예시한다. 방법(900)은 복수의 유닛 부착 위치가 회로 기판 상에 형성되는 단계(910)에서 시작할 수 있다. 일부 실시예에서, 회로 기판은 회로 기판(740)이고 유닛 부착 위치는 유닛 부착 위치(145)이다. 일부 실시예에서, 각각의 유닛 부착 위치는 디스플레이 유닛(765)과 같은 복수의 디스플레이 유닛 중 하나 및 센서 유닛(735)과 같은 복수의 센서 유닛 중 하나에 대응한다.
단계(920)에서, 복수의 센서 유닛이 회로 기판의 제1 면에 결합된다. 일부 실시예에서, 센서 유닛은 센서 유닛(735)이다. 일부 실시예에서, 각각의 센서 유닛은 단계(920)에서 단계(910)의 유닛 부착 위치 중 각각의 유닛 부착 위치에 결합된다. 일부 실시예에서, 센서 유닛은 먼저 이미지 센서층(730)과 같은 이미지 센서층으로 형성되고, 이미지 센서층은 이 단계에서 회로 기판의 제1 면에 결합된다.
단계(930)에서, 복수의 디스플레이 유닛이 제1 면의 반대쪽인 회로 기판의 제2 면에 결합된다. 일부 실시예에서, 디스플레이 유닛은 디스플레이 유닛(765)이다. 일부 실시예에서, 각각의 디스플레이 유닛은 유닛 부착 위치 중 각각의 유닛 부착 위치에 결합된다. 일부 실시예에서, 디스플레이 유닛은 먼저 전자 디스플레이층(760)과 같은 디스플레이층으로 형성되고, 디스플레이층은 이 단계에서 회로 기판의 제2 면에 결합된다.
단계(940)에서, 제1 복수의 마이크로렌즈가 단계(920)의 복수의 센서 유닛에 결합된다. 일부 실시예에서, 마이크로렌즈는 플렌옵틱 셀(1510)이다. 일부 실시예에서, 마이크로렌즈는 먼저 센서측 마이크로렌즈 어레이(720A)와 같은 마이크로렌즈 어레이층으로 형성되고, 마이크로렌즈 어레이층은 센서 유닛에 결합된다.
단계(950)에서, 제2 복수의 마이크로렌즈가 단계(930)의 복수의 디스플레이 유닛에 결합된다. 일부 실시예에서, 마이크로렌즈는 플렌옵틱 셀(1510)이다. 일부 실시예에서, 마이크로렌즈는 먼저 디스플레이측 마이크로렌즈 어레이(720B)와 같은 마이크로렌즈 어레이층으로 형성되고, 마이크로렌즈 어레이층은 디스플레이 유닛에 결합된다. 단계(950) 후에, 방법(900)이 종료될 수 있다.
일부 실시예에서, 방법(900)은 단계(910)의 회로 기판과 단계(930)의 복수의 디스플레이 유닛 사이에 복수의 로직 유닛을 결합하는 단계를 추가로 포함할 수 있다. 일부 실시예에서, 로직 유닛은 로직 유닛(755)이다. 일부 실시예에서, 복수의 로직 유닛은 단계(920)의 회로 기판과 복수의 센서 유닛 사이에 결합된다.
특정 실시예는, 적절한 경우, 방법(900)의 하나 이상의 단계를 반복할 수 있다. 본 개시내용은 방법(900)의 특정 단계를 특정 순서로 발생하는 것으로 설명하고 예시하지만, 본 개시내용은 임의의 적절한 순서(예를 들어, 임의의 시간 순서)로 발생하는 방법(900)의 임의의 적절한 단계를 고려한다. 더욱이, 본 개시내용은 방법(900)의 특정 단계를 포함하는 예시적인 에뮬레이트된 투명 조립체 제조 방법을 설명하고 예시하지만, 본 개시내용은, 적절한 경우, 방법(900)의 단계의 전부 또는 일부를 포함하거나 어느 것도 포함하지 않을 수 있는 임의의 적절한 단계를 포함하는 임의의 적절한 에뮬레이트된 투명 조립체 제조 방법을 고려한다. 더욱이, 본 개시내용은 방법(900)의 특정 단계를 수행하는 특정 구성요소, 디바이스, 또는 시스템을 설명하고 예시하지만, 본 개시내용은 방법(900)의 임의의 적절한 단계를 수행하는 임의의 적절한 구성요소, 디바이스, 또는 시스템의 임의의 적절한 조합을 고려한다.
도 10은 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체에 의해 구현될 수 있는 직접 센서-디스플레이 시스템(1000)을 예시한다. 일반적으로, 도 10은 에뮬레이트된 투명 조립체(710)의 실시예가 입력 픽셀의 결과적인 출력 픽셀에 대한 직접 연관성을 어떻게 활용하는 지를 예시한다. 일부 실시예에서, 이는, 이미지 센서층(730)과 전자 디스플레이층(760)이 서로 매우 근접하고, 도 7 및 도 8에 예시된 바와 같이 공유 기판(예를 들어, 회로 기판(740))의 반대쪽에 장착되도록 층상 접근법을 사용함으로써 달성된다. 이미지 센서층(730)으로부터의 신호는 회로 기판(740)(및 일부 실시예에서 로직 유닛층(750))을 통해 전자 디스플레이층(760)으로 직접 전파될 수 있다. 로직 유닛층(750)은 임의의 필요한 제어 또는 증강을 위한 임의적인 입력으로 간단한 처리를 제공한다. 통상적인 전자 센서/디스플레이 쌍(예를 들어, 디지털 카메라)은, 디스플레이가 입력 센서와 직접 결합되지 않으므로 어느 정도의 이미지 변환을 필요로 한다는 점에서 일대일 관계를 나타내지 않는다. 그러나, 본 개시내용의 특정 실시예는 입력 픽셀과 출력 픽셀 사이의 일대일 맵핑(즉, 센서 픽셀과 디스플레이 픽셀 레이아웃이 동일함)을 구현함으로써, 임의의 이미지 변환에 대한 필요성을 피한다. 이는 에뮬레이트된 투명 조립체(710)의 복잡성 및 전력 요건을 감소시킨다.
도 10에 예시된 바와 같이, 각각의 센서 유닛(735)은 대응하는 디스플레이 유닛(765)에 직접 결합된다. 예를 들어, 센서 유닛(735A)은 디스플레이 유닛(765A)에 직접 결합될 수 있고, 센서 유닛(735B)은 디스플레이 유닛(765B)에 직접 결합될 수 있으며, 기타 등등이다. 일부 실시예에서, 센서 유닛(735)과 디스플레이 유닛(765) 사이의 시그널링은 저전압 차동 시그널링(low-voltage differential signaling)(LVDS)과 같은 임의의 적절한 차동 시그널링일 수 있다. 보다 구체적으로, 각각의 센서 유닛(735)은 유입 광계(701)에 대응하는 특정 포맷(예를 들어, LVDS)의 제1 신호를 출력할 수 있다. 일부 실시예에서, 제1 신호는 대응하는 로직 유닛(755)을 통해 전송되고, 로직 유닛은 차례로 제1 신호와 동일한 포맷(예를 들어, LVDS)으로 디스플레이 유닛(765)에 제2 신호를 전송한다. 다른 실시예에서, 제1 신호는 센서 유닛(735)으로부터 디스플레이 유닛(765)으로 직접 전송된다(예를 들어, 센서 유닛(735) 및 디스플레이 유닛(765)은 회로 기판(740)의 반대쪽에 직접 결합됨). 디스플레이 유닛(765)은 로직 유닛(755)으로부터 제2 신호(또는 회로 기판(740)을 통해 센서 유닛(735)로부터 직접 제1 신호)를 수신하고 이들을 사용하여 유출 광계(702)를 생성한다.
센서 유닛(735)과 디스플레이 유닛(765) 사이의 시그널링에서 변환이 필요하지 않기 때문에, 에뮬레이트된 투명 조립체(710)는 통상적인 디스플레이/센서 조합으로부터 많은 이점을 제공할 수 있다. 첫째, 센서 유닛(735)으로부터 디스플레이 유닛(765)으로 신호를 변환하기 위해 신호 프로세서가 요구되지 않는다. 예를 들어, 센서 유닛(735)과 디스플레이 유닛(765) 사이의 이미지 변환을 수행하기 위해 외장 신호 프로세서가 요구되지 않는다. 이는 에뮬레이트된 투명 조립체(710)에 대한 공간, 복잡성, 중량, 및 비용 요건을 감소시킨다. 둘째, 에뮬레이트된 투명 조립체(710)는 디스플레이/센서 조합에 대해 통상적으로 가능한 것보다 더 큰 해상도를 제공할 수 있다. 센서 유닛(735)을 디스플레이 유닛(765)과 직접 결합하고 유닛들 사이에 데이터의 임의의 처리 또는 변환을 요구하지 않음으로써, 센서 유닛(735) 및 디스플레이 유닛(765)의 해상도는 통상적으로 가능한 것보다 훨씬 더 클 수 있다. 더욱이, 에뮬레이트된 투명 조립체(710)는 임의의 특정 시간에 센서 유닛(735) 및 디스플레이 유닛(765)에 걸쳐 이종 해상도를 제공할 수 있다. 즉, 특정 센서 유닛(735) 및 대응하는 디스플레이 유닛(765)은 특정 시점에 다른 센서 유닛(735) 및 디스플레이 유닛(765)과 상이한 특정 해상도를 가질 수 있으며, 각각의 센서 유닛(735) 및 디스플레이 유닛(765)의 해상도는 언제든지 변경될 수 있다.
일부 실시예에서, 센서 유닛(735)의 각각의 특정 센서 픽셀은 대응하는 디스플레이 유닛(765)의 단일 디스플레이 픽셀에 맵핑되고, 디스플레이 픽셀은 맵핑된 센서 픽셀에 의해 캡처된 광에 대응하는 광을 디스플레이한다. 이는 도 17a 및 도 17b에 가장 잘 예시되어 있다. 일 예로서, 센서측 마이크로렌즈 어레이(720A)의 특정 플렌옵틱 셀(1510)(예를 들어, 도 17a에서 센서측 마이크로렌즈 어레이(720A)의 하단 플렌옵틱 셀(1510))의 각각의 중앙 감지 픽셀(1725)은 디스플레이측 마이크로렌즈 어레이(720B)의 대응하는 플렌옵틱 셀(1510)(예를 들어, 도 17a에서 디스플레이측 마이크로렌즈 어레이(720B)의 하단 플렌옵틱 셀(1510))의 중앙 디스플레이 픽셀(1735)에 맵핑된다. 다른 예로서, 센서측 마이크로렌즈 어레이(720A)의 특정 플렌옵틱 셀(1510)(예를 들어, 도 17b에서 센서측 마이크로렌즈 어레이(720A)의 상단 플렌옵틱 셀(1510))의 각각의 상단 감지 픽셀(1725)은 디스플레이측 마이크로렌즈 어레이(720B)의 대응하는 플렌옵틱 셀(1510)(예를 들어, 도 17b에서 디스플레이측 마이크로렌즈 어레이(720B)의 상단 플렌옵틱 셀(1510))의 하단 디스플레이 픽셀(1735)에 맵핑된다.
일부 실시예에서, 도 8에 예시된 바와 같이, 센서 유닛(735)은 회로 기판(740)에 직접 결합되고, 디스플레이 유닛(765)은 로직 유닛(755)(로직 유닛은 차례로 회로 기판(740)에 결합됨)에 결합된다. 다른 실시예에서, 디스플레이 유닛(765)은 회로 기판(740)에 직접 결합되고, 센서 유닛(735)은 로직 유닛(755)(로직 유닛은 차례로 회로 기판(740)에 결합됨)에 결합된다. 다른 실시예에서, 센서 유닛(735) 및 디스플레이 유닛(765)은 모두 회로 기판(740)에 직접 결합된다(즉, 임의의 개재 로직 유닛(755) 없이). 그러한 실시예에서, 센서 유닛(735) 및 디스플레이 유닛(765)은 유닛 부착 위치(745)에서 회로 기판(740)의 반대쪽에 결합된다(예를 들어, 센서 유닛(735A) 및 디스플레이 유닛(765A)은 유닛 부착 위치(745A)에서 회로 기판(740)의 반대쪽에 결합됨).
도 11은 특정 실시예에 따른, 도 10의 직접 센서-디스플레이 시스템(1000)을 제조하는 방법(1100)을 예시한다. 방법(1100)은 복수의 유닛 부착 위치가 회로 기판 상에 형성되는 단계(1110)에서 시작할 수 있다. 일부 실시예에서, 회로 기판은 회로 기판(740)이고 유닛 부착 위치는 유닛 부착 위치(745)이다. 일부 실시예에서, 각각의 유닛 부착 위치는 복수의 디스플레이 유닛 중 하나 및 복수의 센서 유닛 중 하나에 대응한다. 디스플레이 유닛은 디스플레이 유닛(765)이고 센서 유닛은 센서 유닛(735)일 수 있다. 일부 실시예에서, 각각의 특정 유닛 부착 위치는 복수의 센서 유닛 중 하나 및/또는 복수의 로직 유닛 중 하나에 결합하도록 구성된 BGA 패드를 포함한다. 일부 실시예에서, 각각의 특정 유닛 부착 위치는 특정 유닛 부착 위치를 하나 이상의 인접한 유닛 부착 위치에 전기적으로 결합하도록 구성된 복수의 상호 연결 패드를 포함한다. 일부 실시예에서, 유닛 부착 위치는 도 8에 예시된 바와 같이 복수의 열 및 복수의 행으로 배치된다.
단계(1120)에서, 복수의 센서 유닛이 회로 기판의 제1 면에 결합된다. 일부 실시예에서, 각각의 센서 유닛은 단계(1110)의 유닛 부착 위치 중 각각의 유닛 부착 위치에 결합된다. 단계(1130)에서, 복수의 디스플레이 유닛이 제1 면의 반대쪽인 회로 기판의 제2 면에 결합된다. 일부 실시예에서, 각각의 디스플레이 유닛은 단계(1110)의 유닛 부착 위치 중 각각의 유닛 부착 위치에 결합되어, 복수의 센서 픽셀 유닛 중 각각의 특정 센서 픽셀 유닛이 복수의 디스플레이 픽셀 유닛 중 대응하는 디스플레이 픽셀 유닛에 맵핑된다. 각각의 특정 센서 픽셀 유닛을 디스플레이 픽셀 유닛 중 하나에 맵핑함으로써, 복수의 디스플레이 픽셀 유닛 중 각각의 특정 디스플레이 픽셀 유닛의 디스플레이 픽셀은 그 맵핑된 센서 픽셀 유닛의 센서 픽셀에 의해 캡처된 광에 대응하는 광을 디스플레이하도록 구성된다. 단계(1130) 후에, 방법(1100)이 종료될 수 있다.
특정 실시예는, 적절한 경우, 방법(1100)의 하나 이상의 단계를 반복할 수 있다. 본 개시내용은 방법(1100)의 특정 단계를 특정 순서로 발생하는 것으로 설명하고 예시하지만, 본 개시내용은 임의의 적절한 순서(예를 들어, 임의의 시간 순서)로 발생하는 방법(1100)의 임의의 적절한 단계를 고려한다. 더욱이, 본 개시내용은 방법(1100)의 특정 단계를 포함하는 예시적인 직접 센서-디스플레이 시스템 제조 방법을 설명하고 예시하지만, 본 개시내용은, 적절한 경우, 방법(1100)의 단계의 전부 또는 일부를 포함하거나 어느 것도 포함하지 않을 수 있는 임의의 적절한 단계를 포함하는 임의의 적절한 직접 센서-디스플레이 시스템 제조 방법을 고려한다. 더욱이, 본 개시내용은 방법(1100)의 특정 단계를 수행하는 특정 구성요소, 디바이스, 또는 시스템을 설명하고 예시하지만, 본 개시내용은 방법(1100)의 임의의 적절한 단계를 수행하는 임의의 적절한 구성요소, 디바이스, 또는 시스템의 임의의 적절한 조합을 고려한다.
도 12 및 도 13은 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체(710)에 의해 사용될 수 있는 다양한 인레이어 신호 처리 구성을 예시한다. 일반적으로, 도 12 및 도 13의 구성은 카메라와 디스플레이 사이(즉, 이미지 센서층(730)과 전자 디스플레이층(760) 사이)에 끼워진 디지털 로직층(예를 들어, 로직 유닛층(750))을 활용한다. 이들 구성은 대용량 데이터(예를 들어, 160k 이상의 이미지 데이터)에 대한 로컬 분산 처리를 허용함으로써, 병목 현상 뿐만 아니라 통상적인 구성과 관련된 성능, 전력, 및 전송 라인 문제를 피한다. 인간의 시력은 실시간으로 처리되어야 하는 엄청난 양의 데이터를 나타낸다. 통상적인 이미징 시스템은 조작을 위해 데이터를 직렬화하거나 직렬화하지 않을 수 있는 고출력 프로세서(예를 들어, CPU 또는 GPU)로/로부터 단일 데이터 스트림을 전파한다. 인간 20/20 시력에서 이 접근법에 필요한 대역폭은 임의의 공지된 전송 프로토콜의 대역폭을 훨씬 초과한다. 통상적인 시스템은 또한 모든 유입/유출 데이터를 처리하거나 더 작은 처리 노드로의 분배를 관리하는 것을 담당하는 마스터 제어기를 사용한다. 어쨌든, 모든 데이터는 시스템 외부/칩 외부로 전송되고, 조작된 다음, 디스플레이 디바이스(들)로 복귀되어야 한다. 그러나, 그러한 통상적인 접근법은 인간의 시력에 필요한 엄청난 양의 데이터를 취급할 수 없다. 그러나, 본 개시내용의 실시예는 신호 처리를 분산화하고 국소화하기 위해 본 명세서에 설명된 센서/디스플레이 조합의 패싯팅된 특성을 이용한다. 이는 이전에는 도달할 수 없는 실시간 디지털 이미지 처리를 가능하게 한다.
도 12 및 도 13에 예시된 바와 같이, 에뮬레이트된 투명 조립체(710)의 특정 실시예는 이미지 센서층(730)으로부터의 입력 신호를 조작하고 출력 신호를 전자 디스플레이층(760)에 제공하기 위해 필요한 로직을 포함하는 로직 유닛층(750)을 포함한다. 일부 실시예에서, 로직 유닛층(750)은 도 12에 예시된 바와 같이 이미지 센서층(730)과 회로 기판(740) 사이에 위치된다. 다른 실시예에서, 로직 유닛층(750)은 도 13에 예시된 바와 같이 회로 기판(740)과 전자 디스플레이층(760) 사이에 위치된다. 일반적으로, 로직 유닛층(750)은, 이미지 센서층(730)으로부터 직접 입력 신호를 혼합하고 결과적인 신호를 전자 디스플레이층(760)으로 직접 출력하기 전에 입력 신호에 대해 하나 이상의 수학적 연산(예를 들어, 매트릭스 변환)을 수행할 수 있는 특별한 이미지 처리층이다. 로직 유닛층(750)의 각각의 로직 유닛(755)은 그 관련된 패싯(즉, 센서 유닛(735) 또는 디스플레이 유닛(765))만을 담당하기 때문에, 특정 로직 유닛(755)의 데이터는 시스템 레벨 I/O에 뚜렷한 영향 없이 조작될 수 있다. 이는 중앙 집중식 처리를 위해 임의의 유입 센서 데이터를 평행하게 할 필요성을 피한다. 분산 접근법은 에뮬레이트된 투명 조립체(710)가 확대/줌(각각의 패싯이 그 입력에 스케일링 변환을 적용함), 시력 보정(각각의 패싯이 근시, 원시, 난시 등과 같은 일반적인 시력 문제를 보상하는 시뮬레이션된 광학 변환을 적용함), 색맹 보정(각각의 패싯은 일반적인 색맹 문제를 보상하는 색상 변환을 적용함), 편광(각각의 패싯은 눈부심 감소를 허용하는 웨이브 편광을 시뮬레이션하는 변환을 적용함), 및 동적 범위 감소(각각의 패싯은 고강도 영역(예를 들어, 태양)을 어둡게 하고 저강도 영역(예를 들어, 그림자)을 밝게 하는 변환을 적용함)와 같은 다수의 특징을 제공할 수 있게 한다. 더욱이, 임의의 데이터 변환은 각각의 패싯의 로직 유닛층(750)으로 국소화된 상태로 유지되기 때문에, 긴 전송 라인이 필요하지 않을 수 있다. 이는 누화, 신호 무결성 등의 문제를 회피한다. 추가로, 개시된 실시예는 광학 투명도를 필요로 하지 않기 때문에(대신에 에뮬레이트된 투명도를 이용), 센서와 디스플레이 패싯 사이에 불투명한 처리층을 배치하는 데에 기능적 영향이 없다.
일부 실시예에서, 로직 유닛층(750)은 회로 기판(740) 상에 직접 형성되는 개별 로직 유닛(예를 들어, 트랜지스터)을 포함한다. 예를 들어, 표준 사진 리소그래피 기술은 회로 기판(740) 상에 직접 로직 유닛층(750)을 형성하는 데에 사용될 수 있다. 다른 실시예에서, 각각의 로직 유닛(755)은 센서 패싯 또는 디스플레이 패싯 중 어느 하나에 결합되거나 회로 기판(740)에 직접 결합되는 별도의 집적 회로(IC)이다. 본 명세서에서 사용되는 바와 같이, "패싯"은 별도로 제조된 다음 회로 기판(740)에 결합되는 개별 유닛을 지칭한다. 예를 들어, "디스플레이 패싯"은 전자 디스플레이층(760)과 디스플레이측 마이크로렌즈 어레이(720B)의 조합을 포함하는 유닛을 지칭할 수 있고, "센서 패싯"은 이미지 센서층(730)과 센서측 마이크로렌즈 어레이(720A)의 조합을 포함하는 유닛을 지칭할 수 있다. 일부 실시예에서, 디스플레이 패싯은 단일 디스플레이 유닛(765)을 포함할 수 있거나, 다수의 디스플레이 유닛(765)을 포함할 수 있다. 유사하게, 센서 패싯은 단일 센서 유닛(735)을 포함할 수 있거나, 다수의 센서 유닛(735)을 포함할 수 있다. 일부 실시예에서, 로직 유닛(755)은 센서 패싯 또는 디스플레이 패싯 중 어느 하나에 포함될 수 있다. 로직 유닛(755)이 (회로 기판(740) 상에 직접 형성되는 것과 달리) 디스플레이 또는 센서 패싯 중 어느 하나에 직접 결합되는 별도의 IC인 실시예에서, 스루 실리콘 비아(through-silicon via)를 갖는 3D IC 설계와 같은 임의의 적절한 기술이 로직 유닛(755)의 IC를 패싯의 웨이퍼에 결합하는 데에 사용될 수 있다.
일부 실시예에서, 로직 유닛층(750)은, 범용 프로세서가 아닌, 주문형 집적 회로(application-specific integrated circuit)(ASIC) 또는 산술 로직 유닛(arithmetic logic unit)(ALU)이다. 이는 로직 유닛층(750)이 전력 효율적으로 될 수 있게 한다. 더욱이, 이는 로직 유닛층(750)이 냉각 없이 작동하게 하여, 에뮬레이트된 투명 조립체(710)의 비용 및 전력 요건을 추가로 감소시킨다.
일부 실시예에서, 로직 유닛(755)은 센서 유닛(735) 및 디스플레이 유닛(765)과 동일한 프로토콜을 사용하여 통신하도록 구성된다. 예를 들어, 로직 유닛(755)이 개별 IC인 실시예에서, IC는 센서 및 디스플레이 패싯과 동일한 프로토콜(예를 들어, LVDS 또는 내부 집적 회로(Inter-Integrated Circuit)(I2C))로 통신하도록 구성될 수 있다. 이는 센서와 디스플레이 패싯 간에 변환해야 하는 문제를 제거함으로써, 전력 및 비용을 절감한다.
일부 실시예에서, 로직 유닛층(750)은 출력 신호를 전자 디스플레이층(760)으로 전송하기 전에 이미지 센서층(730)으로부터 수신된 신호에 대해 하나 이상의 연산을 수행한다. 예를 들어, 로직 유닛층(750)은 이미지 센서층(730)으로부터 수신된 신호를 변환하여 전자 디스플레이층(760) 상에 디스플레이하기 위한 증강 정보를 포함할 수 있다. 이는, 예를 들어 뷰어에게 AR을 제공하는 데에 사용될 수 있다. 일부 실시예에서, 로직 유닛층(750)은 이미지 센서층(730)으로부터 수신된 신호를 전자 디스플레이층(760) 상에 디스플레이하기 위한 대안적인 정보로 완전히 대체할 수 있다. 이는, 예를 들어 뷰어에게 VR을 제공하는 데에 사용될 수 있다.
도 14는 특정 실시예에 따른, 도 12 및 도 13의 인레이어 신호 처리 시스템을 제조하는 방법(1400)을 예시한다. 방법(1400)은 복수의 센서 유닛이 회로 기판의 제1 면에 결합되는 단계(1410)에서 시작할 수 있다. 일부 실시예에서, 센서 유닛은 센서 유닛(735)이고, 회로 기판은 회로 기판(740)이다. 일부 실시예에서, 각각의 센서 유닛은 유닛 부착 위치(745)와 같은 복수의 유닛 부착 위치 중 하나에 결합된다. 각각의 센서 유닛은 복수의 센서 픽셀을 포함한다.
단계(1420)에서, 복수의 디스플레이 유닛이 형성된다. 일부 실시예에서, 디스플레이 유닛은 디스플레이 유닛(765) 및 로직 유닛(755)의 조합이다. 각각의 디스플레이 유닛은 스루 실리콘 비아를 사용하여 전자 디스플레이와 로직 유닛을 단일의 3D 집적 회로로 결합함으로써 형성될 수 있다. 각각의 디스플레이 유닛은 복수의 디스플레이 픽셀을 포함한다.
단계(1430)에서, 단계(1420)의 복수의 디스플레이 유닛은 제1 면의 반대쪽인 회로 기판의 제2 면에 결합된다. 일부 실시예에서, 각각의 로직 유닛은 유닛 부착 위치 중 각각의 유닛 부착 위치에 결합된다. 단계(1430) 후에, 방법(1400)이 종료될 수 있다.
특정 실시예는, 적절한 경우, 방법(1400)의 하나 이상의 단계를 반복할 수 있다. 본 개시내용은 방법(1400)의 특정 단계를 특정 순서로 발생하는 것으로 설명하고 예시하지만, 본 개시내용은 임의의 적절한 순서(예를 들어, 임의의 시간 순서)로 발생하는 방법(1400)의 임의의 적절한 단계를 고려한다. 더욱이, 본 개시내용은 방법(1400)의 특정 단계를 포함하는 예시적인 인레이어 신호 처리 시스템 제조 방법을 설명하고 예시하지만, 본 개시내용은, 적절한 경우, 방법(1400)의 단계의 전부 또는 일부를 포함하거나 어느 것도 포함하지 않을 수 있는 임의의 적절한 단계를 포함하는 임의의 적절한 인레이어 신호 처리 시스템 제조 방법을 고려한다. 더욱이, 본 개시내용은 방법(1400)의 특정 단계를 수행하는 특정 구성요소, 디바이스, 또는 시스템을 설명하고 예시하지만, 본 개시내용은 방법(1400)의 임의의 적절한 단계를 수행하는 임의의 적절한 구성요소, 디바이스, 또는 시스템의 임의의 적절한 조합을 고려한다.
도 15 내지 도 17c는 에뮬레이트된 투명 조립체(710)의 마이크로렌즈 어레이(720A-B) 내에 사용될 수 있는 플렌옵틱 셀(1510)의 어레이(1500)의 다양한 도면을 예시한다. 도 15는 플렌옵틱 셀 조립체(1500)를 예시하고, 도 16은 도 15의 플렌옵틱 셀 조립체(1500)의 일부의 단면을 예시하며, 도 17a 내지 도 17c는 다양한 유입 및 유출 광계를 갖는 도 15의 플렌옵틱 셀 조립체(1500)의 일부의 단면을 예시한다.
표준 전자 디스플레이는 통상적으로 2차원 래스터화된 이미지를 형성하는 픽셀의 평면형 배열을 포함하여, 본질적으로 2차원 데이터를 전달한다. 한가지 제한 사항은 전달되는 장면 내에서 상이한 원근감을 인지하기 위해 평면형 이미지가 회전될 수 없다는 것이다. 이 이미지를 명확하게 보기 위해, 이미지 자체 내에 나타낸 것에 관계없이, 뷰어의 눈이나 카메라 렌즈 중 어느 하나가 스크린에 포커싱되어야 한다. 이와 달리, 실제 세계로부터 눈에 들어오는 광량은 눈이 그 광량 내의 임의의 지점에 자연스럽게 포커싱되게 한다. 이 플렌옵틱 "광계"는, 단일 초점면에서 외부 렌즈에 의해 포커싱되는 가상 이미지와 달리, 눈에 자연스럽게 들어가는 장면으로부터의 광선을 포함한다. 기존의 광계 디스플레이는 이 현상을 복제할 수 있지만, 공간 해상도와 각도 해상도 사이에 상당한 트레이드오프를 제기하여, 인지된 광량이 상세하게는 흐릿하거나 부족해 보이게 된다.
기존의 광계 디스플레이의 문제점 및 한계를 극복하기 위해, 본 개시내용의 실시예는 유입 플렌옵틱 광량을 기록한 다음 전자적으로 재현할 수 있는 결합된 광계 캡처 및 디스플레이 시스템을 제공한다. 캡처 및 디스플레이 프로세스 모두는 더 큰 화합물 이미지의 더 작은 뷰를 기록하거나 디스플레이하는 것을 담당하는 플렌옵틱 셀(1510)의 배열에 의해 달성된다. 센서의 각각의 플렌옵틱 셀(1510)은 그 자체가 이미지 센서 픽셀의 조밀한 클러스터로 구성되고, 디스플레이의 각각의 플렌옵틱 셀은 그 자체가 디스플레이 픽셀의 조밀한 클러스터로 구성된다. 두 경우 모두에서, 센서 셀에 들어가거나 디스플레이 셀을 빠져나가는 광선은 하나 이상의 투명 렌즈렛(1512)에 의해 포커싱되어 거의 시준된 광선의 정밀하게 조율된 분포를 생성한다. 이는 본질적으로 유입 광계를 기록하고 조립체의 반대쪽에서 재현한다. 보다 구체적으로, 센서의 경우, 이 셀의 렌즈(또는 일련의 렌즈)에 들어가는 광량이 이미지 픽셀 상에 포커싱되어, 각각의 픽셀은, 셀 내부의 위치 및 렌즈의 프로파일에 의해 결정되는 바와 같이, 단 하나의 방향으로의 광을 집광한다. 이는 광계 내의 다양한 각도 광선의 래스터화된 인코딩을 허용하는데, 셀 내에 픽셀의 개수는 기록된 각도 해상도를 결정한다. 디스플레이의 경우, 픽셀로부터 방출된 광은 동일한 렌즈(또는 일련의 렌즈)에 의해 포커싱되어, 센서에 의해 기록된 것에 (예를 들어, 전술한 로직 유닛층(750)으로부터의) 임의의 전자적 증강 또는 변경을 더한 값에 일치하는 광량을 생성한다. 이 셀로부터 방출된 광의 원추는 뷰어를 위한 광계를 형성할 수 있도록 충분한 간격 각도로 광선의 하위 집합을 포함하는데, 여기서, 각각의 출력 광선 방향은 셀 내의 발생 픽셀의 위치와 렌즈의 프로파일에 의해 결정된다.
플렌옵틱 셀(1510)은 센서측 마이크로렌즈 어레이(720A) 및 디스플레이측 마이크로렌즈 어레이(720B) 모두에 의해 활용될 수 있다. 예를 들어, 다수의 플렌옵틱 셀(1510A)이 센서측 마이크로렌즈 어레이(720A)에 포함될 수 있고, 각각의 플렌옵틱 셀(1510A)은 이미지 센서(1520)에 결합되거나 달리 인접할 수 있다. 이미지 센서(1520)는 이미지 센서층(730)의 일부일 수 있고 감지 픽셀(1725)을 포함하는 센서 픽셀 어레이(1525)를 포함할 수 있다. 유사하게, 다수의 플렌옵틱 셀(1510B)이 디스플레이측 마이크로렌즈 어레이(720B)에 포함될 수 있고, 각각의 플렌옵틱 셀(1510B)은 디스플레이(1530)에 결합되거나 달리 인접할 수 있다. 디스플레이(1530)는 전자 디스플레이층(760)의 일부일 수 있고 디스플레이 픽셀(1735)을 포함하는 디스플레이 픽셀 어레이(1625)를 포함할 수 있다. 감지 픽셀(1725)은 "이미지 센서를 위한 적층된 투명 픽셀 구조"라는 명칭의 미국 특허 출원 제15/724,027호 - 본 명세서에 그 전체가 참조로 포함됨 - 의 도 18 내지 도 20 및 그 관련 설명에 설명된 센서 픽셀(1800)일 수 있다. 디스플레이 픽셀(1735)은 "전자 디스플레이를 위한 적층된 투명 픽셀 구조"라는 명칭의 미국 특허 출원 제15/724,004호 - 본 명세서에 그 전체가 참조로 포함됨 - 의 도 1 내지 도 4 및 그 관련 설명에 설명된 디스플레이 픽셀(100)일 수 있다.
일부 실시예에서, 플렌옵틱 셀(1510)은 투명 렌즈렛(1512) 및 셀 벽(1514)을 포함한다. 구체적으로, 플렌옵틱 셀(1510A)은 투명 렌즈렛(1512A) 및 셀 벽(1514A)을 포함하고, 플렌옵틱 셀(1510B)은 투명 렌즈렛(1512B) 및 셀 벽(1514B)을 포함한다. 일부 실시예에서, 투명 렌즈렛(1512)은 3D 형상의 일 단부에 시준 렌즈를 갖는 3D 형상을 포함한다. 예를 들어, 도 15에 예시된 바와 같이, 투명 렌즈렛(1512)은 직사각형 입방체의 일 단부에 시준 렌즈를 갖는 직사각형 입방체일 수 있다. 다른 실시예에서, 투명 렌즈렛(1512)의 3D 형상은 삼각형 다면체, 오각형 다면체, 육각형 다면체, 칠각형 다면체, 팔각형 다면체, 원통, 또는 임의의 다른 적절한 형상일 수 있다. 각각의 플렌옵틱 셀(1510A)은 입력 시야(field of view)(FOV)(1610)(예를 들어, 30도)를 포함하고, 각각의 플렌옵틱 셀(1510B)은 출력 FOV(1620)(예를 들어, 30도)를 포함한다. 일부 실시예에서, 입력 FOV(1610)는 대응하는 플렌옵틱 셀(1510)에 대한 출력 FOV(1620)에 일치한다.
투명 렌즈렛(1512)은 임의의 적절한 투명 광학 재료로 형성될 수 있다. 예를 들어, 투명 렌즈렛(1512)은 폴리머, 실리카 유리, 또는 사파이어로 형성될 수 있다. 일부 실시예에서, 투명 렌즈렛(1512)은 폴리카보네이트 또는 아크릴과 같은 폴리머로 형성될 수 있다. 일부 실시예에서, 투명 렌즈렛(1512)은 광계를 캡처 및/또는 생성하기 위해 도파관 및/또는 광결정(photonic crystal)으로 대체될 수 있다.
일반적으로, 셀 벽(1514)은 인접한 플렌옵틱 셀(1510) 사이의 광학적 누화를 방지하기 위한 장벽이다. 셀 벽(1514)은 경화될 때 가시 광선에 불투명한 임의의 적절한 재료로 형성될 수 있다. 일부 실시예에서, 셀 벽(1514)은 폴리머로 형성된다. 셀 벽(1514)을 사용하여 광학적 누화를 방지하는 것은 도 17a 및 도 17c를 참조하여 아래에서 더 상세하게 설명된다.
일부 실시예에서, 이미지 센서(1520)는 백플레인 회로(1630A)를 포함하거나 이에 결합되고, 디스플레이(1530)는 백플레인 회로(1630B)를 포함하거나 이에 결합된다. 일반적으로, 백플레인 회로(1630A-B)는 이미지 데이터가 이미지 센서(1520)로부터 디스플레이(1530)로 유동하게 하도록 전기적 연결을 제공한다. 일부 실시예에서, 백플레인 회로(1630A) 및 백플레인 회로(1630B)는 단일 백플레인의 반대쪽이다. 일부 실시예에서, 백플레인 회로(1630A) 및 백플레인 회로(1630B)는 회로 기판(740)이다.
일부 실시예에서, 필터층(1640)은 광의 입사 또는 출사를 특정 입사각으로 제한하기 위해 투명 렌즈렛(1512)의 한쪽 또는 양쪽 단부에 포함될 수 있다. 예를 들어, 제1 필터층(1640A)은 투명 렌즈렛(1512)의 볼록한 단부에 포함될 수 있고, 제2 필터층(1640B)은 투명 렌즈렛(1512)의 대향 단부에 포함될 수 있다. 셀 벽(1514)과 유사하게, 그러한 코팅 또는 필름이 또한 인접한 투명 렌즈렛(1512) 사이의 이미지 번짐을 허용 가능한 양으로 제한할 수 있다. 필터층(1640)은 셀 벽(1514)에 추가하여 또는 그 대신에 사용될 수 있다.
도 17a 내지 도 17c는 각각 센서측 마이크로렌즈 어레이(720A) 및 대응하는 디스플레이측 마이크로렌즈 어레이(720B)에 대한 7개의 인접한 플렌옵틱 셀(1510)의 단면도를 예시한다. 이들 도면은 어떻게 유입 광계(701)가 이미지 센서(1520)에 의해 캡처되고 디스플레이(1530) 상에 전자적으로 복제되어 사실상 동일한 광계를 방출하는 지를 도시한다. 도 17a에서, 센서 플렌옵틱 셀(1510)의 바로 전방에 있는 객체로부터의 유입 광계(1710)는 센서 플렌옵틱 셀(1510)의 투명 렌즈렛(1512)에 의해 중앙 감지 픽셀(1725) 상에 포커싱된다. 이어서, 대응하는 광은 대응하는 디스플레이 플렌옵틱 셀(1510)의 대응하는 중앙 디스플레이 픽셀(1735)에 의해 투과된다. 투과된 광은 디스플레이 플렌옵틱 셀(1510)의 투명 렌즈렛(1512)에 의해 방출된 광계(1711)로서 포커싱되고 방출된다. 방출된 광계(1711)는 0도 소스 광계(즉, 유입 광계(1710))와 정확하게 일치한다. 또한, 인접한 디스플레이 플렌옵틱 셀(1510)을 달리 관통하는 위치(1740)에서 셀 벽(1514)에 부딪히는 방출된 광선은 불투명 셀 벽(1514)에 의해 차단됨으로써, 광학적 누화를 방지한다.
도 17b에서, 센서 플렌옵틱 셀(1510)의 축으로부터 14도 편축된, 객체로부터의 유입 광계(1720)는 센서 플렌옵틱 셀(1510)의 투명 렌즈렛(1512)에 의해 상단 감지 픽셀(1725) 상에 포커싱된다. 이어서, 대응하는 광은 대응하는 디스플레이 플렌옵틱 셀(1510)의 대응하는 대향(즉, 하단) 디스플레이 픽셀(1735)에 의해 투과된다. 투과된 광은 디스플레이 플렌옵틱 셀(1510)의 투명 렌즈렛(1512)에 의해 방출된 광계(1721)로서 포커싱되고 방출된다. 방출된 광계(1721)는 14도 소스 광계(즉, 유입 광계(1720))와 정확하게 일치한다.
도 17c에서, 센서 플렌옵틱 셀(1510)의 축으로부터 25도 편축된, 객체로부터의 유입 광계(1730)는 센서 플렌옵틱 셀(1510)의 투명 렌즈렛(1512)에 의해 전체적으로 셀 벽(1514) 상에 포커싱된다. 유입 광계(1730)는 픽셀(1725)을 감지하는 대신에 센서 플렌옵틱 셀(1510)의 셀 벽(1514) 상에 전체적으로 포커싱되기 때문에, 대응하는 광이 대응하는 디스플레이 플렌옵틱 셀(1510)에 의해 투과되지 않는다. 또한, 인접한 센서 플렌옵틱 셀(1510)을 달리 관통하는 위치(1750)에서 셀 벽(1514)에 부딪히는 유입 광선은 불투명 셀 벽(1514)에 의해 차단됨으로써, 광학적 누화를 방지한다.
도 18a 및 도 18b는 특정 실시예에 따른, 도 15의 플렌옵틱 셀 조립체를 제조하는 방법을 예시한다. 도 18a에서, 마이크로렌즈 어레이(microlens array)(MLA) 시트(1810)가 형성되거나 획득된다. MLA 시트(1810)는 예시된 바와 같이 복수의 렌즈렛을 포함한다. 도 18b에서, 복수의 홈(1820)은 미리 결정된 깊이로 MLA 시트(1810)의 복수의 렌즈렛 각각 둘레에서 절단된다. 일부 실시예에서, 홈(1820)은 원하는 깊이를 달성하도록 다중 패스(multiple pass)를 사용하여 절단될 수 있다. 일부 실시예에서, 홈(1820)은 레이저 절제, 에칭, 리소그래피 프로세스, 또는 임의의 다른 적절한 방법을 사용하여 절단될 수 있다. 홈(1820)이 원하는 깊이로 절단된 후, 홈은 광이 홈(1820)을 통해 번지는 것을 방지하도록 구성된 재료로 채워진다. 일부 실시예에서, 재료는 경화될 때에 임의의 광 흡수(예를 들어, 탄소 나노튜브) 또는 불투명 재료(예를 들어, 비반사 불투명 재료 또는 착색된 폴리머)이다. 홈(1820)이 채워지고 경화하도록 허용된 후의 결과적인 플렌옵틱 셀 조립체가 도 20 및 도 21에 예시되어 있다.
도 19a 및 도 19b는 특정 실시예에 따른, 도 15의 플렌옵틱 셀 조립체를 제조하는 다른 방법을 예시한다. 도 19a에서, 공극(1840)을 갖는 미리 형성된 격자(1830)가 획득되거나 형성된다. 격자(1830)는 셀 벽(1514)에 대해 전술한 바와 같은 임의의 적절한 재료로 제조된다. 격자(1830)는 적층 제조 및 셀 물질의 절제를 포함하지만 이에 제한되지 않는 임의의 적절한 방법으로 형성될 수 있다.
도 19b에서, 공극(1840)은 광학 폴리머(1850)로 채워진다. 광학 폴리머(1850)는 투명 렌즈렛(1512)에 대해 전술한 바와 같은 임의의 적절한 재료일 수 있다. 공극(1840)이 광학 폴리머(1850)로 채워진 후, 최종 렌즈 프로파일은 성형 또는 절제를 사용하여 생성된다. 렌즈가 형성된 후에 결과적인 플렌옵틱 셀 조립체의 예가 도 20 및 도 21에 예시되어 있다.
도 22 및 도 23은 특정 실시예에 따른, 도 7의 에뮬레이트된 투명 조립체(710)에 의해 회로 기판(740)으로서 사용될 수 있는 가요성 회로 기판(2210)을 예시한다. 일반적으로, 구형 또는 반구형 표면과 같은 3D 형상 둘레에 전자 기기를 랩핑하는 것은 사소하지 않은 작업이다. 가요성이고 심지어 신축성인 회로의 다양한 예가 현재 사용될 수 있지만, 그러한 전자 기기를 작은 반경(예를 들어, 30-60 mm)의 구형 또는 반구형 표면 상에 위치 설정할 때 극복해야 할 몇 가지 장애물이 있다. 예를 들어, 가요성 전자 기판을 한 방향으로 굴곡시키는 것은 본질적으로 복합 곡률에 대한 적응성을 나타내지 않는데, 그 이유는 그러한 곡률에 필요한 비틀림 힘이 관련 박막에 손상을 줄 수 있기 때문이다. 다른 예로서, 현재 이용 가능한 신축성 전자 기기의 신장성 정도 및 수명에 대한 문제가 남아 있다.
현재 해결책의 문제 및 한계를 해결하기 위해, 본 개시내용의 실시예는 단일 가요성 회로 상에 구축된 작은 강성 표면의 어레이로 이루어지는 측지 패싯팅된 접근법을 사용하는 3D(예를 들어, 구형 또는 반구형) 전자 기기 제조 방법을 제시한다. 일부 실시예에서, 가요성 회로는 특정 네트 형상으로 절단된 다음, 3D 형상(예를 들어, 구형 또는 반구형 형상)으로 랩핑되고 제자리에 로킹되어 반복된 굴곡으로부터의 마멸을 방지한다. 이 방법은 헤드 장착형 근안 랩핑 디스플레이에 필요한 좁은 곡률 반경(예를 들어, 30-60 mm)을 수용하는 데에 특히 유용하다. 일부 실시예에서, 조립체는 단일의 기초적인 가요성 인쇄 회로층을 포함하고, 강성 센서 및 디스플레이 어레이가 가요성 회로의 반대쪽에 층상화된다. 센서 및 디스플레이층을 포함하는 전체 조립체는 표준 평면형 반도체 프로세스(예로서, 스핀 코팅, 포토리소그래피 등)에 의해 제조될 수 있다. 강성 전자 기기층은 에칭되어 개별 센서 및 디스플레이 유닛(즉, "패싯")을 형성한 다음, 연결 패드에 의해 가요성 회로에 연결되고 패턴화된 전도성 및 비전도성 접착제를 통해 접착될 수 있다. 이는 가요성 회로가 강성 패싯들 사이의 에지에서 약간 절첩되게 한다. 일부 실시예에서, 평면형 제조 후, 완전히 경화되고 기능적인 전자 스택은 최종 강성 폴리머 케이싱의 한 면을 몰드로서 사용하여 원하는 최종 3D 형상으로 형성된다. 이 방식으로, 강성 전자 기기 패싯의 어레이는 변형되지 않고 단순히 그 몰드에서 제자리에 놓이게 되고, 가요성 회로는 케이싱의 패싯팅된 내부와 일치하도록 정해진 주름/간극에서 굴곡된다. 조립체는 최종적으로 강성 케이싱의 반대쪽 일치하는 면을 사용하여 캡핑되고 밀봉될 수 있다.
본 개시내용의 실시예는 구형 또는 반구형 형상으로만 제한되지 않지만, 그러한 형상이 확실히 고려된다. 개시된 실시예는 임의의 복합 곡률 또는 임의의 다른 회전 형상으로 형성될 수 있다. 더욱이, 개시된 실시예는 임의의 불균일 곡률 뿐만 아니라 비곡선(즉, 평탄한) 표면으로 형성될 수 있다.
도 22는 평탄한 가요성 회로 기판(2210A) 및 3D 형상의 가요성 회로 기판(2210B)의 2개의 상이한 상태로 가요성 회로 기판(2210)을 예시한다. 가요성 회로 기판(2210)은, 일반적으로 패싯(예를 들어, 센서 패싯(3735), 디스플레이 패싯(2665), 또는 아래에서 설명되는 로직 패싯(2655))이 가요성 회로 기판(2210) 상에 설치될 수 있는 위치인 패싯 위치(2220)를 포함한다. 일부 실시예에서, 가요성 회로 기판(2210)은 간극(2215)을 포함한다. 도 22의 하단 부분에 예시된 바와 같이, 가요성 회로 기판(2210)이 평탄할 때, 패싯 위치(2220)의 적어도 일부는 하나 이상의 간극(2215)에 의해 하나 이상의 인접한 패싯 위치(2220)로부터 분리된다. 도 22의 상단 부분에 예시된 바와 같이, 가요성 회로 기판(2210)이 3D 형상으로 형성될 때, 간극(2215)이 실질적으로 제거될 수 있으며, 이에 의해 패싯 위치(2220)에서 결합된 패싯 중 적어도 일부에 걸쳐 연속적인 표면(예를 들어, 다수의 센서 패싯(3735)에 걸쳐 연속적인 감지 표면 또는 다수의 디스플레이 패싯(2665)에 걸쳐 연속적인 디스플레이 표면)을 형성한다.
일반적으로, 패싯 위치(2220)는 임의의 형상을 가질 수 있다. 일부 실시예에서, 패싯 위치(2220)는 다각형(예를 들어, 삼각형, 정사각형, 직사각형, 오각형, 육각형, 칠각형, 또는 팔각형)의 형상이다. 일부 실시예에서, 패싯 위치(2220)는 모두 동일하다. 그러나, 다른 실시예에서, 패싯 위치(2220)는 모두 동일한 다각형 형상을 공유하지만(예를 들어, 모두 육각형임), 상이한 치수를 갖는다. 일부 실시예에서, 패싯 위치(2220)는 이종 형상을 갖는다(예를 들어, 일부는 직사각형이고 일부는 육각형임). 임의의 적절한 형상의 패싯 위치(2220)가 사용될 수 있다.
일부 실시예에서, 패싯 위치(2220)는 열(2201)로 배치된다. 일부 실시예에서, 패싯 위치(2220)는 추가적으로 또는 대안적으로 행(2202)으로 배치된다. 특정 패턴의 패싯 위치(2220)가 예시되어 있지만, 임의의 적절한 패턴의 패싯 위치(2220)가 사용될 수 있다.
도 23은 특정 실시예에 따른, 가요성 회로 기판(2210)의 추가 세부 사항을 예시한다. 일부 실시예에서, 각각의 패싯 위치(2220)는 센서 또는 디스플레이 패싯을 가요성 회로 기판(2210)에 결합하기 위한 패드 및/또는 비아를 포함한다. 예로서, 가요성 회로 기판(2210)의 일부 실시예는 각각의 패싯 위치(2220)에 BGA 패드(2240)를 포함한다. 임의의 적절한 패턴 및 개수의 패드/비아가 각각의 패싯 위치(2220)에 포함될 수 있다.
일반적으로, 각각의 특정 패싯 위치(2220)는 특정 패싯 위치에 결합된 특정 센서 패싯과 특정 패싯 위치의 반대쪽에 결합된 특정 디스플레이 패싯 사이에서 신호를 전송하도록 구성된다. 예를 들어, 특정 패싯 위치(2220)는 일 면에 결합된 센서 패싯(3735), 및 그 반대쪽에 결합된 디스플레이 패싯(2665)을 가질 수 있다. 특정 패싯 위치(2220)는 센서 패싯(3735)으로부터의 신호가 디스플레이 패싯(2665)으로 직접 이동하게 하는 데에 필요한 전기적 연결을 제공함으로써, 디스플레이 패싯(2665)이 센서 패싯(3735)에 의해 캡처된 광에 대응하는 광을 디스플레이할 수 있게 한다.
일부 실시예에서, 와이어 트레이스(2230)는 패싯 위치(2220)를 전기적으로 연결하도록 가요성 회로 기판(2210) 상에 포함된다. 예를 들어, 와이어 트레이스(2230)는 인접한 패싯 위치(2220)를 전기적으로 연결하도록 각각의 패싯 위치(2220)의 상호 연결 패드(2250)에 연결될 수 있다. 일부 실시예에서, 패싯 위치(2220)는 와이어 트레이스(2230)를 통해 연속적으로 연결된다. 예를 들어, 도 24는 특정 실시예에 따른, 가요성 회로 기판(2210)을 통한 연속적인 데이터 유동을 예시한다. 이 예에서, 각 패싯 위치(2220)에는 고유 식별자(예를 들어, "1", "2" 등)가 할당되고, 데이터는 예시된 바와 같이 와이어 트레이스(2230)를 거쳐 패싯 위치(2220)를 통해 연속적으로 유동한다. 이 방식으로, 각 패싯 위치(2220)는 그 고유 식별자를 사용하여 단일 프로세서 또는 로직 유닛에 의해 어드레스 지정될 수 있다. 적절한 어드레스 지정 체계와 데이터 유동 패턴이 사용될 수 있다.
도 25는 특정 실시예에 따른, 도 22의 가요성 회로 기판(2210)을 사용하여 전자 조립체를 제조하는 방법(2500)을 예시한다. 단계(2510)에서, 복수의 패싯 위치가 가요성 회로 기판 상에 형성된다. 일부 실시예에서, 패싯 위치는 패싯 위치(2220)이고, 가요성 회로 기판은 가요성 회로 기판(2210)이다. 각각의 패싯 위치는 복수의 센서 패싯 중 하나 및 복수의 디스플레이 패싯 중 하나에 대응한다. 센서 패싯은 센서 패싯(3735)일 수 있고, 디스플레이 패싯은 디스플레이 패싯(2665)일 수 있다. 일부 실시예에서, 복수의 패싯 위치는 열(2201)과 같은 복수의 패싯 열로 배치된다. 일부 실시예에서, 복수의 패싯 위치는 추가적으로 또는 대안적으로 행(2202)과 같은 복수의 패싯 행으로 배치된다.
단계(2520)에서, 단계(2510)의 가요성 회로 기판은, 가요성 회로 기판이 나중에 구형 또는 반구형 형상과 같은 3D 형상으로 형성되게 하는 패턴으로 절단되거나 달리 형상화된다. 가요성 회로 기판이 평탄할 때, 패싯 위치의 적어도 일부는 간극(2215)과 같은 복수의 간극에 의해 하나 이상의 인접한 패싯 위치로부터 분리된다. 가요성 회로 기판이 3D 형상으로 형성되면, 복수의 간극은 실질적으로 제거된다.
단계(2530)에서, 전자 조립체는 제1 복수의 강성 패싯을 가요성 회로 기판의 제1 면에 결합함으로써 조립된다. 제1 복수의 강성 패싯은 센서 패싯(3735) 또는 디스플레이 패싯(2665)일 수 있다. 각각의 강성 패싯은 패싯 위치들의 각각의 패싯 위치에 결합된다. 일부 실시예에서, 제1 복수의 강성 패싯은 패턴화된 전도성 및 비전도성 접착제를 사용하여 가요성 회로 기판의 제1 면 상의 연결 패드에 결합된다.
일부 실시예에서, 단계(2530)의 제1 복수의 강성 패싯은 센서 패싯(3735)과 같은 강성 센서 패싯이고, 방법(2500)은 디스플레이 패싯(2665)과 같은 복수의 강성 디스플레이 패싯을 제1 면의 반대쪽인 가요성 회로 기판의 제2 면에 결합하는 단계를 더 포함한다. 이 경우, 각각의 특정 패싯 위치는 특정 패싯 위치에 전기적으로 결합된 특정 강성 센서 패싯과 동일한 특정 패싯 위치에 전기적으로 결합된 특정 강성 디스플레이 패싯 사이에서 신호를 전송하도록 구성된다. 이는 대응하는 강성 센서 패싯에 의해 캡처된 광에 대응하는 특정 강성 디스플레이 패싯으로부터 광이 디스플레이 되게 한다.
단계(2540)에서, 조립된 전자 조립체는 원하는 3D 형상으로 형성된다. 일부 실시예에서, 이 단계는 결합된 강성 패싯을 갖는 가요성 회로 기판을 원하는 형상인 강성 케이싱의 한 면에 배치하는 단계를 포함한다. 이는 강성 패싯이 케이싱의 정해진 공간에 놓이게 하고 가요성 회로 기판이 강성 패싯 사이의 정해진 주름/간극에서 굴곡되게 한다. 결합된 강성 패싯을 갖는 가요성 회로 기판을 강성 케이싱의 한 면에 배치한 후, 강성 케이싱의 반대쪽 일치하는 면을 제1 면에 부착함으로써, 조립체를 원하는 형상으로 밀봉할 수 있다.
특정 실시예는, 적절한 경우, 방법(2500)의 하나 이상의 단계를 반복할 수 있다. 본 개시내용은 방법(2500)의 특정 단계를 특정 순서로 발생하는 것으로 설명하고 예시하지만, 본 개시내용은 임의의 적절한 순서(예를 들어, 임의의 시간 순서)로 발생하는 방법(2500)의 임의의 적절한 단계를 고려한다. 더욱이, 본 개시내용은 가요성 회로 기판을 사용하여 전자 조립체를 제조하는 예시적인 방법을 설명하고 예시하지만, 본 개시내용은, 적절한 경우, 방법(2500)의 단계의 전부 또는 일부를 포함하거나 어느 것도 포함하지 않을 수 있는, 가요성 회로 기판을 사용하여 전자 조립체를 제조하는 임의의 적절한 방법을 고려한다. 더욱이, 본 개시내용은 방법(2500)의 특정 단계를 수행하는 특정 구성요소, 디바이스, 또는 시스템을 설명하고 예시하지만, 본 개시내용은 방법(2500)의 임의의 적절한 단계를 수행하는 임의의 적절한 구성요소, 디바이스, 또는 시스템의 임의의 적절한 조합을 고려한다.
도 26 내지 도 36은 특정 실시예에 따른, 고밀도 디스플레이를 위한 분산형 멀티 스크린 어레이를 예시한다. 일반적으로, 하나의 사람 눈의 시야 전체를 에뮬레이트할 수 있는 근안 디스플레이를 제공하기 위해서는, 현재의 일반적인 디스플레이 스크린보다 큰 해상도 자릿수를 갖는 높은 동적 범위의 이미지 디스플레이가 요구된다. 그러한 디스플레이는 20/20의 인간 시력을 수용하기에 충분한 각도 및 공간 해상도를 갖는 광계 디스플레이를 제공할 수 있어야 한다. 이는 100K 내지 200K의 총 수평 픽셀 수에 해당하는 엄청난 양의 정보이다. 이들 디스플레이는 또한 하나의 사람 눈의 전체 시야(수평으로 약 160°및 수직으로 130°)를 감싸야 한다. 양안시를 렌더링하기 위해서는, 각각의 눈 둘레의 곡선형 표면 전체에 걸쳐 있는 한 쌍의 그러한 디스플레이가 필요하다. 그러나, 현재 이용 가능한 통상적인 디스플레이는 이들 요건을 충족시킬 수 없다.
현재 디스플레이의 이들 및 다른 제한을 해결하기 위해, 본 개시내용의 실시예는 맞춤형 크기 및 형상의 소형, 고해상도 마이크로 디스플레이(예를 들어, 디스플레이 패싯(2665))의 어레이를 제공하며, 이들 모두는 형성된 다음, 3D 형상(예를 들어, 반구형 표면)으로 형성될 수 있는 더 큰 가요성 회로 기판(2210) 상에 조립된다. 마이크로 디스플레이는 반구형 회로의 내부면에 장착될 수 있으며, TFT 로직 유닛(예를 들어, 로직 유닛(755))의 어레이를 포함하는 또 다른 층이 모든 전력 및 신호 관리를 처리하기 위해 포함될 수 있다. 통상적으로, 하나의 로직 유닛(755)이 각각의 마이크로 디스플레이에 대해 포함될 수 있다. 각각의 마이크로 디스플레이는 개별 유닛으로 작동하여, 그 후방에 있는 로직 유닛으로부터의 데이터를 디스플레이한다. 임의의 추가 정보(예를 들어, AR, VR 또는 MR 용례를 위한 외부 비디오 등)는 중앙 제어 프로세서를 통해 전체 어레이로 전달될 수 있다. 일부 실시예에서, 외부 데이터 신호는 패킹된 멀티플렉스 스트림으로서 하나의 마이크로 디스플레이에서 다음 마이크로 디스플레이로 연속적으로 진행되고, 각각의 디스플레이에 대한 TFT 로직 유닛은 판독할 신호의 소스 및 섹션을 결정한다. 이는, 각각의 유닛이 임의의 다른 디스플레이와 독립적으로 동작되게 하여, 전체 조립체가 본질적으로 단일의 초고해상도 디스플레이를 형성하도록, 각각의 디스플레이에 고유한 콘텐츠가 있는 많은 고해상도 디스플레이의 큰 어레이를 제공한다.
해상도, 색상 선명도, 및 휘도 출력의 요건을 충족하기 위해, 각각의 마이크로 디스플레이는 고유한 고성능 픽셀 아키텍처를 가질 수 있다. 예를 들어, 각각의 마이크로 디스플레이 스크린은 "전자 디스플레이를 위한 적층된 투명 픽셀 구조"라는 명칭의 미국 특허 출원 제15/724,004호 - 본 명세서에 그 전체가 참조로 포함됨 - 의 도 1 내지 도 4 및 그 관련 설명에 설명된 디스플레이 픽셀(100)의 어레이를 포함할 수 있다. 마이크로 디스플레이 스크린은 임의의 적절한 방법을 사용하여 동일한 기판 상에 조립될 수 있다. 표준 반도체 층형성 및 포토리소그래피 프로세스를 사용하는 그러한 동시 제조는 많은 개별 스크린의 생산 및 패키징과 관련된 고정비 및 비용을 사실상 제거하여 경제성을 크게 개선시킨다.
도 26은 특정 실시예에 따른, 곡선형 다중 디스플레이 어레이(2600)의 절결도를 예시한다. 도 26은 본질적으로 패싯 위치(2220)에서 가요성 회로 기판(2210B)에 결합된 로직 패싯(2655) 및 디스플레이 패싯(2665)을 추가한 도 22의 가요성 회로 기판(2210B)의 이면이다. 일반적으로, 각각의 로직 패싯(2655)은 로직 유닛층(750)으로부터의 개별 로직 유닛(755)이다. 유사하게, 각각의 디스플레이 패싯(2665)은 마이크로렌즈 어레이(720)의 일부와 결합된 디스플레이층(760)으로부터의 개별 디스플레이 유닛(765)이다.
일부 실시예에서, 각각의 개별 로직 패싯(2655)은 가요성 회로 기판(2210)에 결합되고, 이어서 각각의 개별 디스플레이 패싯(2665)은 로직 패싯(2655) 중 하나에 결합된다. 다른 실시예에서, 각각의 로직 패싯(2655)은 먼저 디스플레이 패싯(2665) 중 하나에 결합되고, 이어서 결합된 패싯은 가요성 회로 기판(2210)에 결합된다. 그러한 실시예에서, 결합된 로직 패싯(2655) 및 디스플레이 패싯(2665)은 단순화를 위해 디스플레이 패싯(2665)으로 지칭될 수 있다. 본 명세서에서 사용되는 바와 같이, "디스플레이 패싯"은 양쪽 실시예를 지칭할 수 있다(즉, 개별 디스플레이 패싯(2665) 또는 디스플레이 패싯(2665)과 로직 패싯(2655)의 조합).
일반적으로, 각각의 디스플레이 패싯(2665)은 (예를 들어, 도시되지 않은 중앙 제어 프로세서에 의해) 개별적으로 어드레스 지정될 수 있고, 디스플레이 패싯(2665)의 집합은 단일 집합을 형성하는 동적 이종 집합을 나타낼 수 있다. 다시 말해서, 다중 디스플레이 어레이(2600)는 함께 완전한 전체를 형성하는 개별 디스플레이 패싯(2665)을 통해 이미지를 보여주는 타일형 전자 디스플레이 시스템을 제공한다. 각각의 개별 디스플레이 패싯(2665)은 다수의 상이한 디스플레이 해상도를 제공할 수 있으며 상이한 해상도, 색상 범위, 프레임 속도 등을 실행하도록 신속하게 맞춤화될 수 있다. 예를 들어, 하나의 디스플레이 패싯(2665)은 512x512 디스플레이 해상도를 가질 수 있고, 인접한 디스플레이 패싯(2665)(동일한 크기)은 128x128 디스플레이 해상도를 가지며, 전자는 더 높은 농도의 이미지 데이터를 나타낸다. 이 예에서, 이들 2개의 디스플레이는 이종이지만, 개별적으로 제어될 수 있으며 단일 디스플레이 이미지를 형성하도록 함께 작동한다.
디스플레이 패싯(2665)의 전체 집합은 임의의 곡선형 또는 평탄한 표면 구조를 따를 수 있다. 예를 들어, 디스플레이 패싯(2665)은 반구형 표면, 원통형 표면, 타원형 구형 표면, 또는 임의의 다른 형상의 표면으로 형성될 수 있다.
로직 패싯(2655) 및 디스플레이 패싯(2665)은 임의의 적절한 형상일 수 있다. 일부 실시예에서, 로직 패싯(2655) 및 디스플레이 패싯(2665)의 형상은 서로 일치하고 패싯 위치(2220)의 형상과 일치한다. 일부 실시예에서, 로직 패싯(2655) 및 디스플레이 패싯(2665)은 삼각형, 사변형, 오각형, 육각형, 칠각형, 또는 팔각형과 같은 다각형의 형상이다. 일부 실시예에서, 로직 패싯(2655) 및 디스플레이 패싯(2665)의 일부 또는 전부는 비다각형 형상을 갖는다. 예를 들어, 가요성 회로 기판(2210)의 에지 상의 디스플레이 패싯(2665)은 전체 조립체의 미관을 개선시키기 위해 곡선형 컷오프를 가질 수 있기 때문에 다각형이 아닐 수 있다.
선택 가능한/제어 가능한 디스플레이 해상도를 갖는 것에 추가하여, 각각의 디스플레이 패싯(2665)은 일부 실시예에서 또한 복수의 색상 범위로부터의 선택 가능한 색상 범위 및/또는 복수의 프레임 속도로부터의 선택 가능한 프레임 속도를 가질 수 있다. 그러한 실시예에서, 특정 가요성 회로 기판(2210)의 디스플레이 패싯(2665)은 이종 프레임 속도 및 이종 색상 범위를 제공하도록 구성될 수 있다. 예를 들어, 하나의 디스플레이 패싯(2665)은 특정 색상 범위를 가질 수 있고, 다른 디스플레이 패싯(2665)은 상이한 색상 범위를 갖는다. 유사하게, 하나의 디스플레이 패싯(2665)은 특정 프레임 속도를 가질 수 있고, 다른 디스플레이 패싯(2665)은 상이한 프레임 속도를 갖는다.
도 27은 도 26의 곡선형 다중 디스플레이 어레이(2600)의 분해도를 예시하고, 도 28 및 도 29는 특정 실시예에 따른, 로직 패싯(2655) 및 디스플레이 패싯(2665)의 추가 세부 사항을 예시한다. 이들 도면에 예시된 바와 같이, 각각의 로직 패싯(2655)은 인접한 로직 패싯(2655)의 상호 연결 패드(2250)에 전기적으로 결합될 수 있는 상호 연결 패드(2850)를 포함할 수 있다. 이는 디스플레이 패싯(2665)이 와이어 트레이스(2230)를 통해 연속적으로 결합될 수 있게 할 수 있다. 또한, 각각의 로직 패싯(2655)은 디스플레이 패싯(2665)의 이면 상의 패드(2940)와 일치하는 패턴의 패드(2840)를 포함할 수 있다. 이는 로직 패싯(2655) 및 디스플레이 패싯(2665)이 본 기술 분야의 임의의 적절한 기술을 사용하여 함께 결합되게 한다. 일부 실시예에서, 패드(2840) 및 패드(2940)는 BGA 패드 또는 임의의 다른 적절한 표면 장착 패드이다.
도 30 및 도 32는 도 22의 가요성 회로 기판(2210)의 이면을 예시하고, 도 23을 참조하여 설명된 유사한 세부 사항을 예시한다. 도 31 및 도 33은 가요성 회로 기판(2210)을 통한 연속적인 데이터 유동을 예시하고, 도 24를 참조하여 설명된 유사한 세부 사항을 예시한다. 도 34는 특정 실시예에 따른, 반구형 형상으로 형성된 로직 패싯(2655)의 어레이를 예시한다. 이 도면에서, 가요성 회로 기판(2210) 및 디스플레이 패싯(2665)은 명확성을 위해 제거되었다. 도 35는 특정 실시예에 따른, 도 34의 로직 패싯(2655) 사이의 통신을 예시한다. 이 도면에 예시된 바와 같이, 각각의 로직 패싯(2655)은 상호 연결 패드(2850)를 사용하여 인접한 로직 패싯(2655)과 통신할 수 있다. 또한, 각각의 로직 패싯(2655)은 도 35에 예시된 바와 같이 고유한 식별을 가질 수 있다. 이는 각각의 로직 패싯(2655)이, 예를 들어 중앙 처리 유닛에 의해 고유하게 어드레스 지정되게 한다.
도 36은 특정 실시예에 따른, 도 26의 곡선형 다중 디스플레이 어레이를 제조하는 방법(3600)을 예시한다. 방법(3600)은 복수의 패싯 위치가 회로 기판 상에 형성되는 단계(3610)에서 시작할 수 있다. 일부 실시예에서, 패싯 위치는 패싯 위치(2220)이고 회로 기판은 가요성 회로 기판(2210)이다. 일부 실시예에서, 각각의 패싯 위치는 디스플레이 패싯(2665)과 같은 복수의 디스플레이 패싯 중 하나에 대응한다.
단계(3620)에서, 가요성 회로 기판은 가요성 회로 기판이 나중에 3D 형상으로 형성되게 하는 패턴으로 절단되거나 달리 형성된다. 가요성 회로 기판이 평탄할 때, 패싯 위치의 적어도 일부는 간극(2215)과 같은 복수의 간극에 의해 하나 이상의 인접한 패싯 위치로부터 분리된다. 가요성 회로 기판이 3D 형상으로 형성되면, 복수의 간극은 실질적으로 제거된다.
단계(3630)에서, 복수의 로직 패싯이 가요성 회로 기판의 제1 면에 결합된다. 각각의 로직 패싯은 단계(3610)의 패싯 위치 중 각각의 패싯 위치에 결합된다. 단계(3640)에서, 복수의 디스플레이 패싯이 단계(3630)의 복수의 로직 패싯 중 각각의 로직 패싯에 결합된다. 대안 실시예에서, 디스플레이 패싯은 로직 패싯을 가요성 회로 기판의 제1 면에 결합하기 전에 웨이퍼 레벨에서 단계(3630)의 로직 패싯에 장착될 수 있다. 단계(3650)에서, 조립된 전자 디스플레이 조립체는 3D 형상으로 형성된다. 일부 실시예에서, 이 단계는 전술한 방법(2500)의 단계(2540)와 유사할 수 있다. 단계(3650) 후에, 방법(3600)이 종료될 수 있다.
특정 실시예는, 적절한 경우, 방법(3600)의 하나 이상의 단계를 반복할 수 있다. 본 개시내용은 방법(3600)의 특정 단계를 특정 순서로 발생하는 것으로 설명하고 예시하지만, 본 개시내용은 임의의 적절한 순서(예를 들어, 임의의 시간 순서)로 발생하는 방법(3600)의 임의의 적절한 단계를 고려한다. 더욱이, 본 개시내용은 곡선형 다중 디스플레이 어레이를 제조하는 예시적인 방법을 설명하고 예시하지만, 본 개시내용은, 적절한 경우, 방법(3600)의 단계의 전부 또는 일부를 포함하거나 어느 것도 포함하지 않을 수 있는, 곡선형 다중 디스플레이 어레이를 제조하는 임의의 적절한 방법을 고려한다. 더욱이, 본 개시내용은 방법(3600)의 특정 단계를 수행하는 특정 구성요소, 디바이스, 또는 시스템을 설명하고 예시하지만, 본 개시내용은 방법(3600)의 임의의 적절한 단계를 수행하는 임의의 적절한 구성요소, 디바이스, 또는 시스템의 임의의 적절한 조합을 고려한다.
도 37 내지 도 42는 특정 실시예에 따른, 분산형 다중 조리개 카메라 어레이(3700)를 예시한다. 일반적으로, 하나의 사람 눈의 전체 시야의 전체 광계를 캡처하기 위해서는, 현재 이용 가능한 것보다 훨씬 높은 해상도를 갖는 크고 높은 동적 범위의 이미지 센서가 요구된다. 그러한 이미지 센서는 20/20의 인간 시력을 수용하기에 충분한 각도 및 공간 해상도를 갖는 광계 카메라를 가능하게 한다. 이는 100K 내지 200K의 총 수평 픽셀 수에 해당하는 엄청난 양의 정보이다. 이 다중 조리개 이미지 센서는 또한 하나의 사람 눈의 전체 시야(수평으로 약 160°및 수직으로 130°)를 감싸야 한다. 양안시를 이미징하기 위해서는, 각각의 눈 둘레의 곡선형 표면 전체에 걸쳐 있는 한 쌍의 그러한 카메라가 필요하다. 현재 이용 가능한 통상적인 이미지 센서 조립체는 이들 요건을 충족할 수 없다.
통상적인 이미지 센서의 이들 및 다른 한계를 극복하기 위해, 본 개시내용의 실시예는 맞춤형 크기 및 형상의 작은 이미지 센서의 어레이를 제공하며, 이들 모두는 3D(예를 들어, 반구형) 형상으로 형성되는 더 큰 가요성 회로 기판(2210) 상에 조립된다. 이미지 센서(예를 들어, 센서 패싯 3735)는 가요성 회로 기판(2210)의 외부면에 장착되며, TFT 로직 유닛(예를 들어, 로직 유닛(755))의 어레이를 포함하는 또 다른 층이 모든 전력 및 신호 관리를 처리하기 위해 제공될 수 있다 - 각 디스플레이에 대해 하나의 로직 유닛 -. 각각의 이미지 센서는 그 후방에 있는 로직 유닛(로직 유닛을 포함하는 실시예에서)에 판독 데이터를 전달하는 개별 유닛으로서 작동하며, 여기서 그에 따라 (예를 들어, 일부 실시예에서 대응하는 디스플레이 패싯(2665)으로) 처리되고 라우팅된다. 이는 각각의 센서 패싯(3735)이 임의의 다른 센서 패싯(3735)과 독립적으로 동작하게 하여, 각각의 센서 패싯에 고유한 콘텐츠를 캡처하는 많은 조리개의 큰 어레이를 제공하므로, 전체 조립체가 본질적으로 이음매없는, 매우 높은 해상도의, 다중 노드 카메라가 될 수 있게 한다. 일부 실시예에서 이미지 센서가 그 쌍을 이루는 로직 유닛에 데이터를 전달할 수 있지만, 이미지 센서 자체의 기능은 반드시 로직 유닛 결합을 필요로 하지 않는다는 점에 유의해야 한다.
해상도, 색상 선명도, 및 휘도 출력의 요건을 충족하기 위해, 각각의 마이크로 센서는 고유한 고성능 픽셀 아키텍처를 가질 수 있다. 예를 들어, 각각의 마이크로 센서는 "이미지 센서를 위한 적층된 투명 픽셀 구조"라는 명칭의 미국 특허 출원 제15/724,027호 - 본 명세서에 그 전체가 참조로 포함됨 - 의 도 18 내지 도 20 및 그 관련 설명에 설명된 센서 픽셀(1800)의 어레이를 포함할 수 있다. 마이크로 센서는 임의의 적절한 방법을 사용하여 동일한 기판 상에 조립될 수 있다. 표준 반도체 층형성 및 포토리소그래피 프로세스를 사용하는 그러한 동시 제조는 많은 개별 스크린의 생산 및 패키징과 관련된 고정비 및 비용을 사실상 제거하여 경제성을 크게 개선시킨다.
분산형 다중 조리개 카메라 어레이(3700)의 특정 실시예의 또 다른 특징은 상이한 플렌옵틱 셀들 사이의 시차에 기초한 내장 심도 인지이다. 주어진 센서의 반대쪽에 있는 셀에 의해 생성된 이미지는 이미지 세부 사항의 오프셋을 계산하는 데에 사용될 수 있고, 오프셋 거리는 센서 표면에 대한 세부 사항의 근접도와 직접적으로 상관된다. 이 장면 정보는 임의의 증강 비디오 신호를 중첩할 때 중앙 프로세서에 의해 사용될 수 있으며, 그 결과 AR/MR 콘텐츠가 뷰어의 전방에 적절한 깊이로 배치된다. 이 정보는 시뮬레이션된 피사계 심도, 공간 에지 검출, 및 기타 시각 효과를 포함하여 다양한 인공 초점 흐림 및 심도 감지 작업에 사용될 수도 있다.
도 37은 특정 실시예에 따른, 분산형 다중 조리개 카메라 어레이(3700)의 절결도를 예시한다. 도 37은 본질적으로 패싯 위치(2220)에서 가요성 회로 기판(2210B)에 결합된 센서 패싯(3735)을 추가한 도 22의 가요성 회로 기판(2210B)이다. 일부 실시예에서, 각각의 센서 패싯(3735)은 이미지 센서층(730)으로부터의 개별 센서 유닛(735)이다.
일부 실시예에서, 각각의 개별 센서 패싯(3735)은 가요성 회로 기판(2210)에 결합된다. 다른 실시예에서, 각각의 개별 센서 패싯(3735)은 가요성 회로 기판(2210)에 결합된 로직 패싯(2655) 중 하나에 결합된다. 다른 실시예에서, 각각의 로직 패싯(2655)은 먼저 센서 패싯(3735) 중 하나에 결합되고, 이어서 결합된 패싯은 가요성 회로 기판(2210)에 결합된다. 그러한 실시예에서, 결합된 로직 패싯(2655) 및 센서 패싯(3735)은 단순화를 위해 센서 패싯(3735)으로 지칭될 수 있다. 본 명세서에서 사용되는 바와 같이, "센서 패싯"은 양쪽 실시예를 지칭할 수 있다(즉, 개별 센서 패싯(3735) 또는 센서 패싯(3735)과 로직 패싯(2655)의 조합).
일반적으로, 각각의 센서 패싯(3735)은 (예를 들어, 도시되지 않은 중앙 제어 프로세서에 의해) 개별적으로 어드레스 지정될 수 있고, 센서 패싯(3735)의 집합은 단일 집합을 형성하는 동적 이종 집합을 나타낼 수 있다. 다시 말해서, 분산형 다중 조리개 카메라 어레이(3700)는 함께 완전한 전체를 형성하는 개별 센서 패싯(3735)을 통해 캡처된 이미지를 제공하는 타일형 전자 센서 시스템을 제공한다. 각각의 개별 센서 패싯(3735)은 다수의 상이한 해상도로 이미지를 캡처할 수 있으며 상이한 해상도, 색상 범위, 프레임 속도 등을 캡처하도록 신속하게 맞춤화될 수 있다. 예를 들어, 하나의 센서 패싯(3735)은 512x512 캡처 해상도를 가질 수 있고, 인접한 센서 패싯(3735)(동일한 크기)은 128x128 캡처 해상도를 가지며, 전자는 더 높은 농도의 이미지 데이터를 나타낸다. 이 예에서, 이들 2개의 센서는 이종이지만, 개별적으로 제어될 수 있으며 단일 광계를 캡처하도록 함께 작동한다.
센서 패싯(3735)의 전체 집합은 임의의 곡선형 또는 평탄한 표면 구조를 따를 수 있다. 예를 들어, 센서 패싯(3735)은 반구형 표면, 원통형 표면, 타원형 구형 표면, 또는 임의의 다른 형상의 표면으로 형성될 수 있다.
센서 패싯(3735)은 임의의 적절한 형상일 수 있다. 일부 실시예에서, 센서 패싯(3735)의 형상은 디스플레이 패싯(2665)의 형상 및 패싯 위치(2220)의 형상과 일치한다. 일부 실시예에서, 센서 패싯(3735)은 삼각형, 사변형, 오각형, 육각형, 칠각형, 또는 팔각형과 같은 다각형의 형상이다. 일부 실시예에서, 센서 패싯(3735)의 일부 또는 전부는 비다각형 형상을 갖는다. 예를 들어, 가요성 회로 기판(2210)의 에지 상의 센서 패싯(3735)은 전체 조립체의 미관을 개선시키기 위해 곡선형 컷오프를 가질 수 있기 때문에 다각형이 아닐 수 있다.
선택 가능한/제어 가능한 해상도를 갖는 것에 추가하여, 각각의 센서 패싯(3735)은 일부 실시예에서 또한 복수의 색상 범위로부터의 선택 가능한 색상 범위 및/또는 복수의 프레임 속도로부터의 선택 가능한 프레임 속도를 가질 수 있다. 그러한 실시예에서, 특정 가요성 회로 기판(2210)의 센서 패싯(3735)은 이종 프레임 속도 및 이종 색상 범위를 제공하도록 구성될 수 있다. 예를 들어, 하나의 센서 패싯(3735)은 특정 색상 범위를 가질 수 있고, 다른 센서 패싯(3735)은 상이한 색상 범위를 갖는다. 유사하게, 하나의 센서 패싯(3735)은 특정 프레임 속도를 가질 수 있고, 다른 센서 패싯(3735)은 상이한 프레임 속도를 갖는다.
도 38 및 도 39는 특정 실시예에 따른, 도 37의 분산형 다중 조리개 카메라 어레이(3700)의 분해도를 예시한다. 이들 도면에 예시된 바와 같이, 각각의 센서 패싯(3735)은 가요성 회로 기판(2210) 상의 패드(2240) 또는 로직 패싯(2655) 상의 패드(2940)와 일치하는 패턴의 패드(3940)를 포함할 수 있다. 이는 센서 패싯(3735)이 본 기술 분야의 임의의 적절한 기술을 사용하여 로직 패싯(2655) 또는 가요성 회로 기판(2210)에 결합되게 한다. 일부 실시예에서, 패드(3940)는 BGA 패드 또는 임의의 다른 적절한 표면 장착 패드이다. 도 40 및 도 40은 가요성 회로 기판(2210)이 3D 형상으로 형성된 것을 제외하고는, 도 23 및 도 24에 도시된 바와 같은 가요성 회로 기판(2210)의 유사한 도면을 예시한다.
도 42는 특정 실시예에 따른, 분산형 다중 조리개 카메라 어레이(3700)를 제조하는 방법(4200)을 예시한다. 방법(4200)은 복수의 패싯 위치가 회로 기판 상에 형성되는 단계(4210)에서 시작할 수 있다. 일부 실시예에서, 패싯 위치는 패싯 위치(2220)이고 회로 기판은 가요성 회로 기판(2210)이다. 일부 실시예에서, 각각의 패싯 위치는 센서 패싯(3735)과 같은 복수의 센서 패싯 중 하나에 대응한다.
단계(4220)에서, 가요성 회로 기판은 가요성 회로 기판이 나중에 3D 형상으로 형성되게 하는 패턴으로 절단되거나 달리 형성된다. 가요성 회로 기판이 평탄할 때, 패싯 위치의 적어도 일부는 간극(2215)과 같은 복수의 간극에 의해 하나 이상의 인접한 패싯 위치로부터 분리된다. 가요성 회로 기판이 3D 형상으로 형성되면, 복수의 간극은 실질적으로 제거된다.
단계(4230)에서, 복수의 센서 패싯이 가요성 회로 기판의 제1 면에 결합된다. 각각의 센서 패싯은 단계(4210)의 패싯 위치 중 각각의 패싯 위치에 결합된다. 단계(4240)에서, 조립된 전자 카메라 조립체는 3D 형상으로 형성된다. 일부 실시예에서, 이 단계는 전술한 방법(2500)의 단계(2540)와 유사할 수 있다. 단계(4240) 후에, 방법(4200)이 종료될 수 있다.
특정 실시예는, 적절한 경우, 방법(4200)의 하나 이상의 단계를 반복할 수 있다. 본 개시내용은 방법(4200)의 특정 단계를 특정 순서로 발생하는 것으로 설명하고 예시하지만, 본 개시내용은 임의의 적절한 순서(예를 들어, 임의의 시간 순서)로 발생하는 방법(4200)의 임의의 적절한 단계를 고려한다. 더욱이, 본 개시내용은 분산형 다중 조리개 카메라 어레이를 제조하는 예시적인 방법을 설명하고 예시하지만, 본 개시내용은, 적절한 경우, 방법(4200)의 단계의 전부 또는 일부를 포함하거나 어느 것도 포함하지 않을 수 있는, 분산형 다중 조리개 카메라 어레이를 제조하는 임의의 적절한 방법을 고려한다. 더욱이, 본 개시내용은 방법(4200)의 특정 단계를 수행하는 특정 구성요소, 디바이스, 또는 시스템을 설명하고 예시하지만, 본 개시내용은 방법(4200)의 임의의 적절한 단계를 수행하는 임의의 적절한 구성요소, 디바이스, 또는 시스템의 임의의 적절한 조합을 고려한다.
본 명세서에서, "또는"은, 명시적으로 달리 나타내거나 문맥에 의해 달리 나타내지 않는 한, 포괄적이고 배타적이지 않다. 따라서, 본 명세서에서, "A 또는 B"는, 달리 명시적으로 나타내거나 문맥에 의해 달리 나타내지 않는 한, "A, B, 또는 둘 다"를 의미한다. 더욱이, "및"은, 달리 명시적으로 나타내거나 문맥에 의해 달리 나타내지 않는 한, 공동과 개별 모두이다. 따라서, 본 명세서에서, "A 및 B"는, 달리 명시적으로 나타내거나 문맥에 의해 달리 나타내지 않는 한, "공동으로 또는 개별적으로 A 및 B"를 의미한다.
본 개시내용의 범위는 본 기술 분야의 숙련자가 이해할 수 있는 본 명세서에 설명되거나 예시된 예시적인 실시예에 대한 모든 변화, 대체, 변형, 변경 및 수정을 포함한다. 본 개시내용의 범위는 본 명세서에 설명되거나 예시된 예시적인 실시예로 제한되지 않는다. 더욱이, 본 개시내용은 특정 구성요소, 요소, 기능, 작동, 또는 단계를 포함하는 것으로 본 명세서에서 각각의 실시예를 설명하고 예시하지만, 이들 실시예 중 임의의 실시예는, 본 기술 분야의 숙련자가 이해할 수 있는 본 명세서의 임의의 위치에서 설명되거나 예시된 구성요소, 요소, 기능, 작동, 또는 단계 중 임의의 것의 임의의 조합 또는 순열을 포함할 수 있다. 더욱이, 첨부된 청구항에서 특정 기능을 수행하도록 조절된, 배치된, 가능한, 구성된, 인에이블된, 작동 가능한, 또는 작동되는 장치 또는 시스템 또는 장치 또는 시스템의 구성요소에 대한 참조는, 해당 장치, 시스템, 또는 구성요소가 그렇게 조절되거나, 배치되거나, 가능하거나, 구성되거나, 인에이블되거나, 작동 가능하거나, 또는 작동되는 한, 특정 기능이 활성화되거나, 턴온되거나, 로킹 해제되든 아니든 해당 장치, 시스템, 구성요소를 포함한다.
본 개시내용은 특정 구성요소, 요소, 기능, 작동, 또는 단계를 포함하는 것으로 본 명세서에서 각각의 실시예를 설명하고 예시하지만, 이들 실시예 중 임의의 실시예는, 본 기술 분야의 숙련자가 이해할 수 있는 본 명세서의 임의의 위치에서 설명되거나 예시된 구성요소, 요소, 기능, 작동, 또는 단계 중 임의의 것의 임의의 조합 또는 순열을 포함할 수 있다.
더욱이, 첨부된 청구항에서 특정 기능을 수행하도록 조절된, 배치된, 가능한, 구성된, 인에이블된, 작동 가능한, 또는 작동되는 장치 또는 시스템 또는 장치 또는 시스템의 구성요소에 대한 참조는, 해당 장치, 시스템, 또는 구성요소가 그렇게 조절되거나, 배치되거나, 가능하거나, 구성되거나, 인에이블되거나, 작동 가능하거나, 또는 작동되는 한, 특정 기능이 활성화되거나, 턴온되거나, 로킹 해제되든 아니든 해당 장치, 시스템, 구성요소를 포함한다.

Claims (20)

  1. 전자 조립체이며,
    가요성 회로 기판; 및
    상기 가요성 회로 기판의 제1 면에 결합된 제1 복수의 패싯을 포함하고, 상기 제1 복수의 패싯의 각각의 패싯은 강성이고 제1 복수의 픽셀을 포함하며;
    복수의 패싯 각각은 다각형의 형상이고;
    가요성 회로 기판은, 패싯 중 하나에 각각 대응하는 복수의 패싯 위치를 포함하고, 복수의 패싯 위치는 복수의 패싯 열로 배치되며;
    가요성 회로 기판이 평탄할 때, 패싯 위치의 적어도 일부는 복수의 간극에 의해 하나 이상의 인접한 패싯 위치로부터 분리되고;
    가요성 회로 기판이 3차원 형상으로 형성될 때, 상기 복수의 간극이 실질적으로 제거됨으로써, 복수의 패싯의 적어도 일부에 걸쳐 연속적인 표면을 형성하는, 전자 조립체.
  2. 제1항에 있어서, 상기 3차원 형상은 반구형 형상을 포함하는, 전자 조립체.
  3. 제1항에 있어서, 상기 다각형은 사변형, 오각형, 육각형, 칠각형, 또는 팔각형을 포함하는, 전자 조립체.
  4. 제1항에 있어서,
    상기 제1 복수의 패싯은 센서 패싯이고 제1 복수의 패싯의 복수의 픽셀은 센서 픽셀이고; 또는
    상기 제1 복수의 패싯은 디스플레이 패싯이고 제1 복수의 패싯의 복수의 픽셀은 디스플레이 픽셀인, 전자 조립체.
  5. 제1항에 있어서,
    제1 면의 반대쪽인 가요성 회로 기판의 제2 면에 결합된 제2 복수의 패싯을 더 포함하고, 상기 제2 복수의 패싯의 각각의 패싯은 강성이고 제2 복수의 픽셀을 포함하는, 전자 조립체.
  6. 제5항에 있어서,
    상기 제1 복수의 패싯은 센서 패싯이고;
    상기 제2 복수의 패싯은 디스플레이 패싯이며;
    각각의 특정 패싯 위치는 특정 패싯 위치에 결합된 특정 센서 패싯과 특정 패싯 위치에 결합된 특정 디스플레이 패싯 사이에서 신호를 전송하도록 구성되고, 이에 의해 특정 센서 패싯에 의해 캡처된 광에 대응하는 특정 디스플레이 패싯으로부터의 광을 디스플레이하는, 전자 조립체.
  7. 제1항에 있어서, 복수의 로직 패싯을 더 포함하고, 각각의 로직 패싯은 강성이고 다각형의 형상인, 전자 조립체.
  8. 가요성 회로 기판이며,
    복수의 패싯 위치로서, 복수의 패싯 위치 각각은
    복수의 강성 센서 패싯 중 특정 강성 센서 패싯, 및
    복수의 강성 디스플레이 패싯 중 특정 강성 디스플레이 패싯에 대응하는, 복수의 패싯 위치; 및
    복수의 패싯 위치를 연속적으로 연결하는 복수의 와이어 트레이스를 포함하고;
    복수의 패싯 위치는 복수의 패싯 열로 배치되며;
    가요성 회로 기판이 평탄할 때, 패싯 위치의 적어도 일부는 복수의 간극에 의해 하나 이상의 인접한 패싯 위치로부터 분리되고;
    가요성 회로 기판이 3차원 형상으로 형성되는 경우, 복수의 간극은 실질적으로 제거되고, 이에 의해
    복수의 강성 센서 패싯이 연속적인 감지 표면을 형성하게 하고;
    복수의 강성 디스플레이 패싯이 연속적인 디스플레이 표면을 형성하게 하는, 가요성 회로 기판.
  9. 제8항에 있어서, 상기 3차원 형상은 구형 또는 반구형 형상을 포함하는, 가요성 회로 기판.
  10. 제8항에 있어서, 상기 복수의 강성 센서 패싯 및 복수의 강성 디스플레이 패싯은 다각형의 형상인, 가요성 회로 기판.
  11. 제10항에 있어서, 상기 다각형은 사변형, 오각형, 육각형, 칠각형, 또는 팔각형을 포함하는, 가요성 회로 기판.
  12. 제8항에 있어서, 각각의 패싯 위치는 복수의 로직 패싯 중 하나에 추가로 대응하고, 각각의 로직 패싯은 강성이고 다각형의 형상인, 가요성 회로 기판.
  13. 제8항에 있어서, 각각의 특정 패싯 위치는 특정 패싯 위치에 전기적으로 결합된 특정 센서 패싯과 특정 패싯 위치에 전기적으로 결합된 특정 디스플레이 패싯 사이에서 신호를 전송하도록 구성되고, 이에 의해 특정 센서 패싯에 의해 캡처된 광에 대응하는 특정 디스플레이 패싯으로부터의 광을 디스플레이하는, 가요성 회로 기판.
  14. 전자 조립체의 제조 방법이며,
    복수의 패싯 위치를 가요성 회로 기판 상에 형성하는 단계로서, 각각의 패싯 위치는 복수의 센서 패싯 중 하나 및 복수의 디스플레이 패싯 중 하나에 대응하며, 복수의 패싯 위치는 복수의 패싯 열로 배치되는 것인, 단계;
    가요성 회로 기판을 가요성 회로 기판이 나중에 3차원 형상으로 형성되게 하는 패턴으로 절단하는 단계로서,
    가요성 회로가 평탄할 때, 패싯 위치의 적어도 일부는 복수의 간극에 의해 하나 이상의 인접한 패싯 위치로부터 분리되고;
    가요성 회로 기판이 3차원 형상으로 형성되는 경우, 복수의 간극이 실질적으로 제거되는 것인, 단계;
    제1 복수의 강성 패싯을 가요성 회로 기판의 제1 면에 결합함으로써 전자 조립체를 조립하는 단계로서, 각각의 강성 패싯은 패싯 위치 중 각각의 패싯 위치에 결합되는 것인 단계; 및
    조립된 전자 조립체를 3차원 형상으로 형성하는 단계
    를 포함하는, 전자 조립체의 제조 방법.
  15. 제14항에 있어서, 강성 패싯 각각은 로직 유닛을 포함하는, 전자 조립체의 제조 방법.
  16. 제14항에 있어서, 상기 가요성 회로 기판을 인쇄하는 단계를 더 포함하는, 전자 조립체의 제조 방법.
  17. 제14항에 있어서, 상기 3차원 형상은 구형 또는 반구형 형상을 포함하는, 전자 조립체의 제조 방법.
  18. 제14항에 있어서, 제1 복수의 강성 패싯은 다각형의 형상인, 전자 조립체의 제조 방법.
  19. 제18항에 있어서, 상기 다각형은 삼각형, 사변형, 오각형, 육각형, 칠각형, 또는 팔각형을 포함하는, 전자 조립체의 제조 방법.
  20. 제14항에 있어서,
    상기 제1 복수의 강성 패싯은 강성 센서 패싯이고;
    상기 방법은 복수의 강성 디스플레이 패싯을 상기 제1 면의 반대쪽인 가요성 회로 기판의 제2 면에 결합하는 단계를 더 포함하며, 각각의 강성 디스플레이 패싯은 패싯 위치 중 각각의 패싯 위치에 결합되고;
    각각의 특정 패싯 위치는 특정 패싯 위치에 전기적으로 결합된 특정 강성 센서 패싯과 특정 패싯 위치에 전기적으로 결합된 특정 강성 디스플레이 패싯 사이에서 신호를 전송하도록 구성되고, 이에 의해 특정 강성 센서 패싯에 의해 캡처된 광에 대응하는 특정 강성 디스플레이 패싯으로부터의 광을 디스플레이하는, 전자 조립체의 제조 방법.
KR1020207025312A 2018-02-07 2019-01-23 측지 패싯팅에 의한 3차원 전자 기기 분포 KR102634763B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/890,776 2018-02-07
US15/890,776 US10129984B1 (en) 2018-02-07 2018-02-07 Three-dimensional electronics distribution by geodesic faceting
PCT/US2019/014670 WO2019156808A1 (en) 2018-02-07 2019-01-23 Three-dimensional electronics distribution by geodesic faceting

Publications (2)

Publication Number Publication Date
KR20200118110A KR20200118110A (ko) 2020-10-14
KR102634763B1 true KR102634763B1 (ko) 2024-02-06

Family

ID=64050887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207025312A KR102634763B1 (ko) 2018-02-07 2019-01-23 측지 패싯팅에 의한 3차원 전자 기기 분포

Country Status (6)

Country Link
US (1) US10129984B1 (ko)
EP (1) EP3750184B1 (ko)
JP (1) JP7206283B2 (ko)
KR (1) KR102634763B1 (ko)
CN (1) CN111837235A (ko)
WO (1) WO2019156808A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930709B2 (en) 2017-10-03 2021-02-23 Lockheed Martin Corporation Stacked transparent pixel structures for image sensors
US10510812B2 (en) 2017-11-09 2019-12-17 Lockheed Martin Corporation Display-integrated infrared emitter and sensor structures
CN107861247B (zh) * 2017-12-22 2020-08-25 联想(北京)有限公司 光学部件及增强现实设备
US10979699B2 (en) 2018-02-07 2021-04-13 Lockheed Martin Corporation Plenoptic cellular imaging system
US11616941B2 (en) 2018-02-07 2023-03-28 Lockheed Martin Corporation Direct camera-to-display system
US10594951B2 (en) * 2018-02-07 2020-03-17 Lockheed Martin Corporation Distributed multi-aperture camera array
US10838250B2 (en) 2018-02-07 2020-11-17 Lockheed Martin Corporation Display assemblies with electronically emulated transparency
US10690910B2 (en) 2018-02-07 2020-06-23 Lockheed Martin Corporation Plenoptic cellular vision correction
US10652529B2 (en) 2018-02-07 2020-05-12 Lockheed Martin Corporation In-layer Signal processing
US10951883B2 (en) 2018-02-07 2021-03-16 Lockheed Martin Corporation Distributed multi-screen array for high density display
US10866413B2 (en) 2018-12-03 2020-12-15 Lockheed Martin Corporation Eccentric incident luminance pupil tracking
US10859861B2 (en) * 2018-12-03 2020-12-08 Disney Enterprises, Inc. Virtual reality and/or augmented reality viewer having variable transparency
US10698201B1 (en) 2019-04-02 2020-06-30 Lockheed Martin Corporation Plenoptic cellular axis redirection
US11237410B2 (en) * 2019-08-28 2022-02-01 Tectus Corporation Electronics assembly for use in electronic contact lens
KR20210042549A (ko) * 2019-10-10 2021-04-20 삼성전자주식회사 줌 가능한 이미지 센서 및 이미지 센싱 방법
FR3110234B1 (fr) * 2020-05-18 2023-01-06 Fogale Nanotech Circuit électrique souple et système de détection capacitive
US11982567B2 (en) 2022-01-29 2024-05-14 Nanohmics, Inc. Light field relay having a microlens array, a transducer array, and an output optics array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150054734A1 (en) 2013-08-21 2015-02-26 Sony Computer Entertainment Europe Limited Head-mountable apparatus and systems
US20160041663A1 (en) 2014-08-06 2016-02-11 Apple Inc. Electronic Device Display With Array of Discrete Light-Emitting Diodes

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075501B1 (en) 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US6724012B2 (en) 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
US7387913B2 (en) 2001-08-08 2008-06-17 Jsr Corporation 3D optoelectronic micro system
TWI289896B (en) 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
US8884845B2 (en) 2003-10-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device and telecommunication system
CA2576010C (en) 2004-08-03 2011-07-26 Silverbrook Research Pty Ltd Head mounted display with wave front modulator
FR2876804B1 (fr) * 2004-10-18 2007-01-05 Imagine Optic Sa Dispositif et procede de visualisation autostereoscopique a base de lenticulaire, et procede de synthese d'images autostereoscopiques associe
GB2420536A (en) 2004-11-27 2006-05-31 Tom Vlaming Automotive head up display system
CN1796954A (zh) * 2004-12-22 2006-07-05 中国科学院合肥智能机械研究所 柔性三维力触觉传感器
US20070123133A1 (en) 2005-11-30 2007-05-31 Eastman Kodak Company OLED devices with color filter array units
US7714923B2 (en) 2006-11-02 2010-05-11 Eastman Kodak Company Integrated display and capture apparatus
US7697053B2 (en) 2006-11-02 2010-04-13 Eastman Kodak Company Integrated display having multiple capture devices
US7808540B2 (en) 2007-01-09 2010-10-05 Eastman Kodak Company Image capture and integrated display apparatus
US8610650B2 (en) 2009-05-20 2013-12-17 Dialog Semiconductor Gmbh Advanced multi line addressing
US8883287B2 (en) * 2009-06-29 2014-11-11 Infinite Corridor Technology, Llc Structured material substrates for flexible, stretchable electronics
DE102010000925B4 (de) 2010-01-14 2012-04-19 Kreyenborg Beteiligungen Und Verwaltungen Gmbh & Co. Kg Siebträgerelement für eine Filtriereinrichtung mit wenigstens einer Siebkavität
US8749620B1 (en) 2010-02-20 2014-06-10 Lytro, Inc. 3D light field cameras, images and files, and methods of using, operating, processing and viewing same
US8964298B2 (en) 2010-02-28 2015-02-24 Microsoft Corporation Video display modification based on sensor input for a see-through near-to-eye display
US20120249797A1 (en) 2010-02-28 2012-10-04 Osterhout Group, Inc. Head-worn adaptive display
US9632315B2 (en) 2010-10-21 2017-04-25 Lockheed Martin Corporation Head-mounted display apparatus employing one or more fresnel lenses
MX2013006722A (es) 2010-12-16 2014-01-31 Lockheed Corp Visualizador colimante con lentes de pixel.
US9179134B2 (en) 2011-01-18 2015-11-03 Disney Enterprises, Inc. Multi-layer plenoptic displays that combine multiple emissive and light modulating planes
US8508830B1 (en) 2011-05-13 2013-08-13 Google Inc. Quantum dot near-to-eye display
US9368546B2 (en) 2012-02-15 2016-06-14 Microsoft Technology Licensing, Llc Imaging structure with embedded light sources
US9578318B2 (en) 2012-03-14 2017-02-21 Microsoft Technology Licensing, Llc Imaging structure emitter calibration
US20130286053A1 (en) 2012-04-25 2013-10-31 Rod G. Fleck Direct view augmented reality eyeglass-type display
US9001427B2 (en) 2012-05-30 2015-04-07 Microsoft Technology Licensing, Llc Customized head-mounted display device
EP2690483A1 (en) 2012-07-25 2014-01-29 Johnson Controls Automotive Electronics SAS Head-up display and method for operating it
US8754829B2 (en) 2012-08-04 2014-06-17 Paul Lapstun Scanning light field camera and display
JP2014048652A (ja) 2012-09-04 2014-03-17 Japan Display Inc 液晶表示装置
US9237263B2 (en) 2012-10-05 2016-01-12 Vidinoti Sa Annotation method and apparatus
GB201218004D0 (en) * 2012-10-08 2012-11-21 Plastic Logic Ltd Foldable electronic display
WO2014070684A1 (en) * 2012-11-01 2014-05-08 Lellan, Inc Seamless illuminated modular panel
KR20140056986A (ko) * 2012-11-02 2014-05-12 삼성전자주식회사 모션 센서 어레이 장치, 상기 모선 센서 어레이를 이용한 거리 센싱 시스템, 및 거리 센싱 방법
US9933684B2 (en) 2012-11-16 2018-04-03 Rockwell Collins, Inc. Transparent waveguide display providing upper and lower fields of view having a specific light output aperture configuration
US9528689B2 (en) * 2013-03-13 2016-12-27 Palo Alto Research Center Incorporated LED lighting device with cured structural support
CN107656618B (zh) 2013-03-15 2021-03-23 奇跃公司 显示系统和方法
US9036078B1 (en) 2013-05-14 2015-05-19 Google Inc. Reducing light damage in shutterless imaging devices
US9519144B2 (en) 2013-05-17 2016-12-13 Nvidia Corporation System, method, and computer program product to produce images for a near-eye light field display having a defect
US9874749B2 (en) 2013-11-27 2018-01-23 Magic Leap, Inc. Virtual and augmented reality systems and methods
WO2015004810A1 (ja) * 2013-07-12 2015-01-15 浜松ホトニクス株式会社 撮像装置及び撮像装置の製造方法
US9158115B1 (en) 2013-09-16 2015-10-13 Amazon Technologies, Inc. Touch control for immersion in a tablet goggles accessory
US9454008B2 (en) 2013-10-07 2016-09-27 Resonance Technology, Inc. Wide angle personal displays
TWI498769B (zh) 2013-11-18 2015-09-01 Quanta Comp Inc 頭戴式顯示裝置及其登入方法
KR102651578B1 (ko) 2013-11-27 2024-03-25 매직 립, 인코포레이티드 가상 및 증강 현실 시스템들 및 방법들
US8958158B1 (en) 2013-12-03 2015-02-17 Google Inc. On-head detection for head-mounted display
US10274731B2 (en) 2013-12-19 2019-04-30 The University Of North Carolina At Chapel Hill Optical see-through near-eye display using point light source backlight
BR112016012076A2 (pt) 2013-12-27 2017-08-08 Intel Corp Dispositivo, método e sistema de fornecer visor estendido com visor montado na cabeça
WO2015100714A1 (en) 2014-01-02 2015-07-09 Empire Technology Development Llc Augmented reality (ar) system
US9671613B2 (en) 2014-09-26 2017-06-06 Osterhout Group, Inc. See-through computer display systems
US9651784B2 (en) 2014-01-21 2017-05-16 Osterhout Group, Inc. See-through computer display systems
NZ724518A (en) 2014-03-05 2021-12-24 Univ Arizona Wearable 3d augmented reality display
US9568727B2 (en) 2014-03-25 2017-02-14 Amazon Technologies, Inc. Electrowetting display pixel architecture
US10168534B2 (en) 2014-03-26 2019-01-01 Essilor International Methods and systems for augmented reality
JP6331130B2 (ja) * 2014-03-31 2018-05-30 パナソニックＩｐマネジメント株式会社 伸縮性フレキシブル基板およびその製造方法
JP6191991B2 (ja) * 2014-03-31 2017-09-06 パナソニックＩｐマネジメント株式会社 伸縮性フレキシブル基板およびその製造方法
US9895057B2 (en) 2014-04-24 2018-02-20 Carl Zeiss Meditec, Inc. Functional vision testing using light field displays
US9843787B2 (en) 2014-04-24 2017-12-12 Qualcomm Incorporated Generation and use of a 3D radon image
US9596456B2 (en) 2014-07-16 2017-03-14 Quanta Computer Inc. Head mounted display system
US10816798B2 (en) 2014-07-18 2020-10-27 Vuzix Corporation Near-eye display with self-emitting microdisplay engine
US9465991B2 (en) 2014-08-11 2016-10-11 Microsoft Technology Licensing, Llc Determining lens characteristics
US9626936B2 (en) 2014-08-21 2017-04-18 Microsoft Technology Licensing, Llc Dimming module for augmented and virtual reality
KR102271817B1 (ko) 2014-09-26 2021-07-01 삼성전자주식회사 증강현실을 위한 스마트 콘택렌즈와 그 제조 및 동작방법
EP3029931A1 (en) * 2014-12-04 2016-06-08 Thomson Licensing Image sensor unit and imaging apparatus
US9824498B2 (en) 2014-12-30 2017-11-21 Sony Interactive Entertainment Inc. Scanning display system in head-mounted display for virtual reality
WO2016138428A1 (en) 2015-02-27 2016-09-01 LAFORGE Optical, Inc. Augmented reality eyewear
US20160269720A1 (en) 2015-03-11 2016-09-15 Oculus Vr, Llc Flexible substrate display panel and panel geometry for ergonomics
US10078922B2 (en) 2015-03-11 2018-09-18 Oculus Vr, Llc Eye tracking for display resolution adjustment in a virtual reality system
JP2016173939A (ja) * 2015-03-17 2016-09-29 ソニー株式会社 電子デバイスおよび電子機器
CN104854651B (zh) 2015-03-17 2018-02-02 深圳云英谷科技有限公司 显示器子像素排布及其驱动电路
JP6714612B2 (ja) 2015-04-08 2020-06-24 ディスぺリックス オイ 光学透視ディスプレイ素子及びかかる素子を利用する装置
US10085005B2 (en) 2015-04-15 2018-09-25 Lytro, Inc. Capturing light-field volume image and video data using tiled light-field cameras
US10152906B2 (en) 2015-04-26 2018-12-11 Mems Start, Llc Near-eye display system and method
US9728143B2 (en) 2015-06-29 2017-08-08 Amazon Technologies, Inc. System and method for driving electrowetting display device
US10359630B2 (en) 2015-06-30 2019-07-23 Massachusetts Institute Of Technology Display apparatus comprising first and second optical phased arrays and method for augmented reality
JP6930929B2 (ja) 2015-07-03 2021-09-01 エシロール アンテルナショナルＥｓｓｉｌｏｒ Ｉｎｔｅｒｎａｔｉｏｎａｌ 拡張現実のための方法とシステム
KR20170033462A (ko) 2015-09-16 2017-03-27 삼성디스플레이 주식회사 전자 기기 및 헤드 마운트 디스플레이 장치의 영상 표시 방법
KR102404648B1 (ko) 2015-09-21 2022-05-31 엘지디스플레이 주식회사 표시장치
US20170090194A1 (en) 2015-09-24 2017-03-30 Halo Augmented Reality Ltd. System And Method For Subtractive Augmented Reality And Display Contrast Enhancement
WO2017059386A1 (en) 2015-09-30 2017-04-06 Daqri, Llc Optical true time delay circuit
KR102521944B1 (ko) 2015-10-02 2023-04-18 삼성디스플레이 주식회사 머리 탑재형 표시 장치 및 이의 제조 방법
US11609427B2 (en) 2015-10-16 2023-03-21 Ostendo Technologies, Inc. Dual-mode augmented/virtual reality (AR/VR) near-eye wearable displays
US10162311B2 (en) * 2015-12-15 2018-12-25 Qualcomm Incorporated Display panel with minimum borders
US20170169612A1 (en) 2015-12-15 2017-06-15 N.S. International, LTD Augmented reality alignment system and method
JP6641987B2 (ja) 2015-12-25 2020-02-05 セイコーエプソン株式会社 虚像表示装置
KR102458645B1 (ko) 2015-12-28 2022-10-25 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102570950B1 (ko) 2015-12-28 2023-08-25 엘지디스플레이 주식회사 개인 몰입형 장치의 표시장치
US10241319B2 (en) 2015-12-28 2019-03-26 Amazon Technologies, Inc. Electrowetting display pixels with fluid motion initiator
KR102470377B1 (ko) 2015-12-31 2022-11-23 엘지디스플레이 주식회사 개인 몰입형 기기의 표시장치
WO2017120552A1 (en) 2016-01-06 2017-07-13 Meta Company Apparatuses, methods and systems for pre-warping images for a display system with a distorting optical component
EP3403130A4 (en) 2016-01-12 2020-01-01 eSIGHT CORP. METHODS AND DEVICES FOR INCREASING LANGUAGE ELEMENT VISION
US9836652B2 (en) 2016-02-02 2017-12-05 International Business Machines Corporation Showing danger areas associated with objects using augmented-reality display techniques

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150054734A1 (en) 2013-08-21 2015-02-26 Sony Computer Entertainment Europe Limited Head-mountable apparatus and systems
US20160041663A1 (en) 2014-08-06 2016-02-11 Apple Inc. Electronic Device Display With Array of Discrete Light-Emitting Diodes

Also Published As

Publication number Publication date
CN111837235A (zh) 2020-10-27
EP3750184B1 (en) 2022-10-05
JP7206283B2 (ja) 2023-01-17
US10129984B1 (en) 2018-11-13
EP3750184A1 (en) 2020-12-16
WO2019156808A1 (en) 2019-08-15
KR20200118110A (ko) 2020-10-14
JP2021513113A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
KR102634763B1 (ko) 측지 패싯팅에 의한 3차원 전자 기기 분포
US10690910B2 (en) Plenoptic cellular vision correction
US10594951B2 (en) Distributed multi-aperture camera array
US10866413B2 (en) Eccentric incident luminance pupil tracking
US11146781B2 (en) In-layer signal processing
US10698201B1 (en) Plenoptic cellular axis redirection
KR102479029B1 (ko) 플렌옵틱 셀룰러 이미징 시스템
KR102467346B1 (ko) 전자적으로 에뮬레이트된 투명도를 갖는 디스플레이 조립체
US10951883B2 (en) Distributed multi-screen array for high density display
US11616941B2 (en) Direct camera-to-display system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant