KR102631857B1 - 코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치 - Google Patents

코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR102631857B1
KR102631857B1 KR1020180091960A KR20180091960A KR102631857B1 KR 102631857 B1 KR102631857 B1 KR 102631857B1 KR 1020180091960 A KR1020180091960 A KR 1020180091960A KR 20180091960 A KR20180091960 A KR 20180091960A KR 102631857 B1 KR102631857 B1 KR 102631857B1
Authority
KR
South Korea
Prior art keywords
circuit board
copper clad
clad laminate
flexible copper
disposed
Prior art date
Application number
KR1020180091960A
Other languages
English (en)
Other versions
KR20200016635A (ko
Inventor
이영선
홍은석
김병걸
전종민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180091960A priority Critical patent/KR102631857B1/ko
Priority to PCT/KR2019/009614 priority patent/WO2020032478A1/ko
Priority to EP19848195.4A priority patent/EP3806589A4/en
Priority to CN201980052616.4A priority patent/CN112544124A/zh
Priority to US17/265,888 priority patent/US11510312B2/en
Publication of KR20200016635A publication Critical patent/KR20200016635A/ko
Application granted granted Critical
Publication of KR102631857B1 publication Critical patent/KR102631857B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Abstract

전자 장치에 포함되는 회로 기판과 관련된 다양한 실시예들이 기술된 바, 한 실시예에 따르면, 회로 기판은, 상면 및 하면을 포함하고, 프리프레그 재질의 기판으로 형성된 코어층; 복수의 도전층들을 포함하고, 상기 상면에 적층된 제 1 연성 동박 적층체(a first flexible copper clad laminate); 상기 제 1 연성 동박 적층체 위에 적층되고, 프리프레그 재질의 기판에 형성된 도전층을 포함하는 적어도 하나 이상의 제 1 기판층; 복수의 도전층들을 포함하고, 상기 하면에 적층된 제 2 연성 동박 적층체 (a second flexible copper clad laminate ); 및 상기 제 2 연성 동박 적층체 아래에 적층되고, 프리프레그 재질의 기판에 형성된 도전층을 포함하는 적어도 하나 이상의 제 2 기판층;을 포함할 수 있으며, 이외에도 다양한 다른 실시예들이 가능하다.

Description

코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치{CIRCUIT BOARD STACKED FLEXIBLE COPPER CLAD LAMINATE TO CORE LAYER AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 개시의 다양한 실시예들은 회로 기판 및 상기 회로 기판를 포함하는 전자 장치에 관한 것이다.
전자 장치들은 저장된 정보를 음향이나 영상으로 출력할 수 있다. 전자 장치의 집적도가 높아지고, 초고속, 대용량 무선통신이 보편화되면서, 최근에는, 이동통신 단말기와 같은 하나의 전자 장치에 다양한 기능이 탑재될 수 있다. 예를 들면, 통신 기능뿐만 아니라, 게임과 같은 엔터테인먼트 기능, 음악/동영상 재생과 같은 멀티미디어 기능, 모바일 뱅킹 같은 위한 통신 및 보안 기능, 일정 관리나 전자 지갑의 기능이 하나의 전자 장치에 집약되고 있다.
전자 장치의 소형화, 슬림화, 고밀도화가 강조되면서 전자 장치에 포함되는 회로 기판의 집적화 및 경박화가 요구되고 있다. 상기 회로 기판은 그 물리적 특성에 따라 리지드(rigid) 회로 기판, 플렉서블(flexible) 회로 기판을 포함할 수 있다.
다층 리지드-플렉스 회로 기판은 플렉스 회로 기판을 기준으로 상기 리지드 회로 기판의 상부에 회로층과 절연층을 포함하는 복수의 기판들을 적층으로 배치하고, 상기 리지드 회로 기판의 하부에는 상대적으로 상기 리지드 회로 기판의 상부보다 적게 회로층과 절연층을 포함하는 복수의 기판들이 적층으로 배치될 수 있다. 예를 들면, 상기 리지드 회로 기판의 상부에 상기 기판층들을 7회 공정을 통해 7층으로 배치할 수 있고, 상기 리지드 회로 기판의 하부에는 상기 기판층들을 5회 공정을 통해 5층으로 배치할 수 있다. 이럴 경우, 상기 리지드 회로 기판의 상부 및 하부에 배치된 기판층들이 불균형하고, 이로인해 상기 다층 리지드-플렉스 회로 기판 영역의 고속 배선 신호 라인(예: 신호 라인 및 RF 신호 라인)의 임피던스 변화에 따른 신호의 손실(loss)이 증가될 수 있다. 또한, 상기 다층 리지드-플렉스 회로 기판은 적층하는 기판층의 개수가 증가함으로 인해 제품의 제조원가 및 제조시간이 증가할 수 있다.
본 개시의 일 실시예에 따르면, 회로 기판의 코어층의 상부 및 하부에 기판층들을 균형있게 배치하여 회로 기판 영역의 고속 배선 신호 라인(예: 신호 라인 또는 RF 신호 라인)의 임피던스 변화에 따른 신호의 손실(loss)을 감소시킬 수 있도록 한 회로 기판을 포함하는 전자 장치를 제공할 수 있다.
본 개시의 다양한 실시예에 따르면, 회로 기판은, 상면 및 하면을 포함하고, 프리프레그 재질의 기판으로 형성된 코어층; 복수의 도전층들을 포함하고, 상기 상면에 적층된 제 1 연성 동박 적층체(a first flexible copper clad laminate); 상기 제 1 연성 동박 적층체 위에 적층되고, 프리프레그 재질의 기판에 형성된 도전층을 포함하는 적어도 하나 이상의 제 1 기판층; 복수의 도전층들을 포함하고, 상기 하면에 적층된 제 2 연성 동박 적층체 (a second flexible copper clad laminate); 및
상기 제 2 연성 동박 적층체 아래에 적층되고, 프리프레그 재질의 기판에 형성된 도전층을 포함하는 적어도 하나 이상의 제 2 기판층;을 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 회로 기판은, 상면 및 하면을 포함하고, 경질의 기판으로 형성된 코어층; 복수의 도전층들을 포함하고, 상기 상면에 적층된 제 1 연성 동박 적층체(a first flexible copper clad laminate); 및 복수의 도전층들을 포함하고, 상기 하면에 적층된 제 2 연성 동박 적층체(a second flexible copper clad laminate);를 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 전자 장치는, 상면 및 하면을 포함한 코어층, 상기 코어층의 상면 위에 배치된 적어도 하나의 제 1 기판층 및 상기 코어층의 하면 아래에 배치된 적어도 하나의 제 2 기판층을 포함하고, 상기 코어층 및 상기 적어도 하나의 제 1 기판층 사이에 제 1 연성 동박 적층체이 배치되고, 상기 코어층 및 상기 적어도 하나의 제 2 기판층 사이에 제 2 연성 동박 적층체이 배치된 제 1 리지드 회로 기판; 및 상기 제 2 연성 동박 적층체의 적어도 일부에 배치되어 상기 제 2 연성 동박 적층체의 복수의 도전층들을 이용하여 상기 제 1 리지드 회로 기판과 전기적으로 연결된 제 2 리지드 회로 기판; 및 상기 제 2 연성 동박 적층체의 적어도 일부에 연장되고, 상기 제 1, 2 리지드 회로기판의 사이에 노출되어 적어도 일부가 밴딩된 연성 회로 기판을 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 전자 장치는, 상면 및 하면을 포함한 제 1 코어층, 상기 제 1 코어층의 상면 위에 배치된 적어도 하나의 제 1 기판층 및 상기 제 1 코어층의 하면 아래에 배치된 적어도 하나의 제 2 기판층을 포함하고, 상기 제 1 코어층 및 상기 적어도 하나의 제 1 기판층 사이에 제 1 연성 동박 적층체이 배치되고, 상기 제 1 코어층 및 상기 적어도 하나의 제 2 기판층 사이에 제 2 연성 동박 적층체이 배치된 제 1 리지드 회로 기판; 및 상기 제 1, 2 연성 동박 적층체의 적어도 일부에 배치되고, 상면 및 하면을 포함한 제 2 코어층, 상기 제 2 코어층의 상면 위에 배치된 적어도 하나의 제 3 기판층 및 상기 제 2 코어층의 하면 아래에 배치된 적어도 하나의 제 4 기판층을 포함하고, 상기 제 2 코어층 및 상기 적어도 하나의 제 3 기판층 사이에 제 3 연성 동박 적층체이 배치되고, 상기 제 2 코어층 및 상기 적어도 하나의 제 4 기판층 사이에 제 4 연성 동박 적층체이 배치된 제 2 리지드 회로 기판; 및 상기 제 1, 2 연성동박적층체의 적어도 일부에 연장되고, 상기 제 1, 2 리지드 회로기판의 사이에 노출되어 적어도 일부가 밴딩된 제 1, 2 연성 회로 기판을 포함할 수 있다.
전술한 본 개시의 과제 해결 수단 중 적어도 어느 하나에 의하면, 본 개시의 일 실시예에 따른 회로 기판상에서 코어층을 기준으로 상기 코어층의 상부 및 하부에 제 1, 2 연성 동박 적층체 및 적어도 하나의 제 1, 2 기판층을 서로 대칭되도록 균일하게 배치함으로써, 회로 기판 상에 고속 신호 라인(예; 신호 라인 및 RF 신호 라인)이 깔린 경우에도 상기 회로 기판 영역의 고속 배선 신호 라인의 임피던스 변화에 따른 신호의 손실(loss)를 감소시킬 수 있을 뿐만 아니라, 시그널 인터그리티(signal integrity) 및 RFI(Radio Frequency Interference)의 안정화를 이룰 수 있다. 다시 말해 기존의 코어층의 상부에 기판층들을 7층으로 배치하고, 기존의 코어층의 하부에 기판층들을 5층으로 불균일하게 배치함으로 인해 회로 기판의 신호 라인 및 RF 신호 라인의 신호 손실(loss)이 증가됨은 물론 제조 공정 및 제조 시간이 증가되었으나, 본 발명의 일 실시예예 따른 회로기판은 코어층의 상부 및 하부에 각각 기판층들을 5층으로 균일하게 배치함으로써, 제품의 신호 라인의 신호의 손실(loss)를 감소시킴은 물론 RF 신호 라인의 신호의 손실(loss)도 감소시킬 있을 뿐만 아니라 기판층들의 적층 수 감소로 인해 제품의 제조 공정 및 제조 시간을 절감할 수 있고, 더불어 제품의 제작비용도 절감할 수 있다.
본 발명의 일 실시예에 따른 제 1, 2 리지드 회로 기판의 사이에 회로기판의 코어층을 기준으로 상기 코어층의 상부 및 하부에 대칭으로 제 1, 2 연성 회로 기판을 배치함으로써, 제 1, 2 리지드 회로 기판이 제 1, 2 플렉스 회로 기판에 의해 밴딩(bending)을 구현함은 물론 밴딩된 상태를 안정적으로 유지할 수 있으며, 또한, 마찬가지로 제 1, 2 플렉스 회로 기판 영역의 고속 배선 신호 라인(예: 신호 라인 및 RF 신호 라인)의 임피던스 변화에 따른 신호 손실(loss)을 감소시킬 수 있다.
도 1은, 다양한 실시예들에 따르면, 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2는 본 개시의 다양한 실시예에 따른, 전자 장치의 전면 사시도이다.
도 3은 본 개시의 다양한 실시예에 따른, 전자 장치의 후면 사시도이다.
도 4는 본 개시의 다양한 실시예에 따른, 전자 장치의 분해 사시도이다.
도 5는 다양한 통신을 지원하는 전자 장치의 일 예를 도시한 도면이다.
도 6은 도 5의 제 2 회로 기판의 블록도이다.
도 7a는 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 연성 회로 기판의 결합 상태를 나타내는 사시도이다.
도 7b는 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 밴딩된 연성 회로 기판의 결합 상태를 나타내는 사시도이다.
도 8은 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1 리지드 회로 기판 및 밴딩된 연성 회로 기판의 결합 상태를 간략하게 도시된 도면 이다.
도 9는 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1 리지드 회로 기판을 간략하게 도시한 단면도 이다.
도 10a은 본 발명의 다른 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 제 1, 2 연성 회로 기판의 결합 상태를 나타내는 사시도이다.
도 10b은 본 발명의 다른 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 밴딩된 제 1, 2 연성 회로 기판의 결합 상태를 나타내는 사시도이다.
도 11은 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 제 1, 2 연성 회로 기판의 결합 상태를 간략하게 도시된 도면 이다.
도 1의 다양한 실시예들에 따르면, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 하나 이상의 안테나들을 포함할 수 있고, 이로부터, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 발명된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나,"및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 발명된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2는 본 개시의 다양한 실시예에 따른, 전자 장치(101)의 전면 사시도이다. 도 3은 본 개시의 다양한 실시예에 따른, 전자 장치(101)의 후면 사시도이다.
도 2 및 3을 참조하면, 일 실시예에 따른 전자 장치(101)는, 제 1 면(또는 전면)(310A), 제 2 면(또는 후면)(310B), 및 제 1 면(310A) 및 제 2 면(310B) 사이의 공간을 둘러싸는 측면(310C)을 포함하는 하우징(310)을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 2의 제 1 면(310A), 제 2 면(310B) 및 측면(310C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(310A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(302)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제 2 면(310B)은 실질적으로 불투명한 후면 플레이트(311)에 의하여 형성될 수 있다. 상기 후면 플레이트(311)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(310C)은, 전면 플레이트(302) 및 후면 플레이트(311)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조 (또는 "측면 부재")(318)에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(311) 및 측면 베젤 구조(318)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
도시된 실시예에서는, 상기 전면 플레이트(302)는, 상기 제 1 면(310A)으로부터 상기 후면 플레이트(311) 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제 1 영역(310D)들을, 상기 전면 플레이트(302)의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시예(도 3 참조)에서, 상기 후면 플레이트(311)는, 상기 제 2 면(310B)으로부터 상기 전면 플레이트(302) 쪽으로 휘어져 심리스하게 연장된 2개의 제 2 영역(310E)들을 긴 엣지 양단에 포함할 수 있다. 어떤 실시예에서는, 상기 전면 플레이트(302)(또는 상기 후면 플레이트(311))가 상기 제 1 영역(310D)들(또는 상기 제 2 영역(310E)들) 중 하나 만을 포함할 수 있다. 다른 실시예에서는, 상기 제 1 영역(310D)들 또는 제 2 영역(310E)들 중 일부가 포함되지 않을 수 있다. 상기 실시예들에서, 상기 전자 장치(101)의 측면에서 볼 때, 측면 베젤 구조(318)는, 상기와 같은 제 1 영역(310D)들 또는 제 2 영역(310E)들이 포함되지 않는 측면 쪽에서는 제 1 두께(또는 폭)을 가지고, 상기 제 1 영역(310D)들 또는 제 2 영역(310E)들을 포함한 측면 쪽에서는 상기 제 1 두께보다 얇은 제 2 두께를 가질 수 있다.
일 실시예에 따르면, 전자 장치(101)는, 디스플레이(301), 오디오 모듈(303, 307, 314), 센서 모듈(304, 316, 319), 카메라 모듈(305, 312, 313), 키 입력 장치(317), 발광 소자(306), 및 커넥터 홀(308, 309) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)는, 구성요소들 중 적어도 하나(예: 키 입력 장치(317), 또는 발광 소자(306))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다.
디스플레이(301)는, 예를 들어, 전면 플레이트(302)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시예에서는, 상기 제 1 면(310A), 및 상기 측면(310C)의 제 1 영역(310D)들을 형성하는 전면 플레이트(302)를 통하여 상기 디스플레이(301)의 적어도 일부가 노출될 수 있다. 어떤 실시예에서는, 디스플레이(301)의 모서리를 상기 전면 플레이트(302)의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(301)가 노출되는 면적을 확장하기 위하여, 디스플레이(301)의 외곽과 전면 플레이트(302)의 외곽간의 간격이 대체로 동일하게 형성될 수 있다.
다른 실시예(미도시)에서는, 디스플레이(301)의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)을 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈(314), 센서 모듈(304), 카메라 모듈(305), 및 발광 소자(306) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(301)의 화면 표시 영역의 배면에, 오디오 모듈(314), 센서 모듈(304), 카메라 모듈(305), 지문 센서(316), 및 발광 소자(306) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(301)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시예에서는, 상기 센서 모듈(304, 519)의 적어도 일부, 및/또는 키 입력 장치(317)의 적어도 일부가, 상기 제 1 영역(310D)들, 및/또는 상기 제 2 영역(310E)들에 배치될 수 있다.
오디오 모듈(303, 307, 314)은, 마이크 홀(303) 및 스피커 홀(307, 314)을 포함할 수 있다. 마이크 홀(303)은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀(307, 314)은, 외부 스피커 홀(307) 및 통화용 리시버 홀(314)을 포함할 수 있다. 어떤 실시예에서는 스피커 홀(307, 314)과 마이크 홀(303)이 하나의 홀로 구현 되거나, 스피커 홀(307, 314) 없이 스피커가 포함될 수 있다(예: 피에조 스피커).
센서 모듈(304, 316, 319)은, 전자 장치(101)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(304, 316, 319)은, 예를 들어, 하우징(310)의 제 1 면(310A)에 배치된 제 1 센서 모듈(304)(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(310)의 제 2 면(310B)에 배치된 제 3 센서 모듈(319)(예: HRM 센서) 및/또는 제 4 센서 모듈(316) (예: 지문 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(310)의 제 1면(310A)(예: 디스플레이(301)뿐만 아니라 제 2면(310B)에 배치될 수 있다. 전자 장치(101)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서(304) 중 적어도 하나를 더 포함할 수 있다.
카메라 모듈(305, 312, 313)은, 전자 장치(101)의 제 1 면(310A)에 배치된 제 1 카메라 장치(305), 및 제 2 면(310B)에 배치된 제 2 카메라 장치(312), 및/또는 플래시(313)를 포함할 수 있다. 상기 카메라 모듈(305, 312)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(313)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(101)의 한 면에 배치될 수 있다.
키 입력 장치(317)는, 하우징(310)의 측면(310C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치(101)는 상기 언급된 키 입력 장치(317) 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(317)는 디스플레이(301) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시예에서, 키 입력 장치는 하우징(310)의 제 2면(310B)에 배치된 센서 모듈(316)을 포함할 수 있다.
발광 소자(306)는, 예를 들어, 하우징(310)의 제 1 면(310A)에 배치될 수 있다. 발광 소자(306)는, 예를 들어, 전자 장치(101)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시예에서는, 발광 소자(306)는, 예를 들어, 카메라 모듈(305)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자(306)는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.
커넥터 홀(308, 309)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제 1 커넥터 홀(308), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제 2 커넥터 홀(예를 들어, 이어폰 잭)(309)을 포함할 수 있다.
도 4는 본 개시의 다양한 실시예에 따른, 전자 장치(101)의 분해 사시도이다.
도 4를 참조하면, 전자 장치(101)(예: 도 1 내지 도 3의 전자 장치(101))는, 측면 베젤 구조(331), 제 1 지지부재(332)(예: 브라켓), 전면 플레이트(320), 디스플레이(330), 인쇄 회로 기판(340), 배터리(350), 제 2 지지부재(360)(예: 리어 케이스), 안테나(370), 및 후면 플레이트(380)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)는, 구성요소들 중 적어도 하나(예: 제 1 지지부재(332), 또는 제 2 지지부재(360))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치(101)의 구성요소들 중 적어도 하나는, 도 2, 또는 도 3의 전자 장치(101)의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
제 1 지지부재(332)는, 전자 장치(101) 내부에 배치되어 측면 베젤 구조(331)와 연결될 수 있거나, 측면 베젤 구조(331)와 일체로 형성될 수 있다. 제 1 지지부재(332)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지부재(332)는, 일면에 디스플레이(330)가 결합되고 타면에 인쇄 회로 기판(340)이 결합될 수 있다. 인쇄 회로 기판(340)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.
인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(101)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.
배터리(350)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(350)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(340)과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리(350)는 전자 장치(101) 내부에 일체로 배치될 수 있고, 전자 장치(101)와 탈부착 가능하게 배치될 수도 있다.
안테나(370)는, 후면 플레이트(380)와 배터리(350) 사이에 배치될 수 있다. 안테나(370)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(370)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시예에서는, 측면 베젤 구조(331) 및/또는 상기 제 1 지지부재(332)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치는 복수 개의 통신 장치(390)를 포함할 수 있다. 예를 들어, 복수 개의 통신 장치(390) 중 일부는 MIMO 구현을 위해 서로 다른 특성을 가진 전파(A, B 주파수 대역의 전파로 가칭함)를 송수신하기 위해 구현될 수 있다. 다른 예로, 상기 복수 개의 통신 장치(390) 중 일부는 다이버시티(diversity) 구현을 위해 서로 동일한 특성을 가진 전파(A 주파수 대역에서 A1, A2 주파수의 전파로 가칭함)를 예를 들어, 동시에 송수신하도록 설정될 수 있다. 또 다른 예로, 상기 복수 개의 통신 장치(390) 중 다른 일부는 다이버시티 구현을 위해 서로 동일한 특성을 가진 전파(B 주파수 대역에서 B1, B2 주파수의 전파로 가칭함)를 예를 들어, 동시에 송수신하도록 설정될 수 있다. 본 발명의 일 실시예에서, 두 개의 통신 장치를 포함할 수도 있으나, 본 발명의 다른 실시예에서, 상기 전자 장치(101)는 4 개의 통신 장치를 포함하여, MIMO 및 다이버시티를 동시에 구현할 수 있다. 또 다른 실시 예에서, 전자 장치(101)은 통신 장치(390)를 하나만 포함할 수 있다.
일 실시 예에 따르면, 전파의 송수신 특성을 고려하여, 상기 인쇄 회로 기판(340)의 제 1 위치에 하나의 통신 장치가 배치될 경우에, 다른 통신 장치는 인쇄 회로 기판(340)의 상기 제 1 위치로부터 떨어진(separated) 제 2 위치에 배치될 수 있다. 또 다른 예로, 하나의 통신 장치 및 다른 통신 장치는 다이버시티 특성에 따른 상호간 이격 거리를 고려하여 배치될 수 있다.
일 실시 예에 따르면, 적어도 하나의 통신 장치(390)는 초고주파 대역(예: 6GHz 이상, 300GHz 이하)에서 송수신되는 전파(radio wave)를 처리하는 무선 통신 회로를 포함할 수 있다. 상기 적어도 하나의 통신 장치(390)의 방사 도체(예: 도 7a의 방사 도체(690))는, 예를 들어, 패치 타입의 방사 도체 또는 일방향으로 연장된 다이폴 구조의 방사 도체로 이루어질 수 있으며, 복수의 상기 방사 도체가 어레이되어 안테나 어레이를 형성할 수 있다. 상기 무선 통신 회로의 일부가 구현된 칩(예: 집적회로 칩) 등은 상기 방사 도체가 배치된 영역의 일측 또는 상기 방사 도체가 배치된 면의 반대 방향을 향하는 면에 배치될 수 있으며, 예를 들면, 인쇄 회로 패턴으로 이루어진 배선을 통해 상기 방사 도체(들)과 전기적으로 연결될 수 있다.
도 5는 다양한 통신을 지원하는 전자 장치(101)의 일 예를 도시한 도면이다.
도 5를 참조하면, 전자 장치(101)는 프로세서(440)(예: 도 1의 프로세서(120)), 제 1 통신 모듈(411), 제 2 통신 모듈(421) 또는 도전성 라인(430)을 포함할 수 있다.
일 실시 예에 따르면, 전자 장치(101)는 적어도 하나의 통신 모듈을 포함할 수 있다. 예를 들어, 전자 장치(101)는 제 1 회로 기판(410)에 배치된 제 1 통신 모듈(411), 제 2 회로 기판(420)에 배치된 제 2 통신 모듈(421) 중 적어도 하나를 포함할 수 있다.
일 실시 예에 따르면, 제 1 통신 모듈(411), 제 2 통신 모듈(421)은 상기 전자 장치(101)의 내부에 위치될 수 있다. 일 실시 예에 따르면, 전자 장치의 후면 플레이트 위에서 볼 때, 제 1 통신 모듈(411) 또는 제 2 통신 모듈(421)은 전자 장치(101)의 좌측 상단에 배치될 수 있고, 전자 장치(101)의 우측 상단에 배치될 수 있고, 전자 장치(101)의 좌측 하단에 배치될 수 있고, 전자 장치(101)의 우측 하단에 배치될 수 있다.
일 실시 예에 따르면, 프로세서(440)는, 제 1 회로 기판(410) 상에 배치될 수 있으며, 중앙처리장치, 어플리케이션 프로세서, GPU(graphic processing unit), 카메라의 이미지 신호 프로세서, 또는 baseband processor(또는, 커뮤니케이션 프로세서(communication processor(CP))) 중 하나 또는 그 이상을 포함할 수 있다. 일 실시 예에 따르면, 프로세서(440)는 SoC(system on chip) 또는 SiP(system in package)으로 구현될 수 있다.
일 실시 예에 따르면, 제 1 통신 모듈(411)은 적어도 하나의 도전성 라인(430)을 이용하여 제 2 통신 모듈(421)과 전기적으로 연결될 수 있다.제 1 통신 모듈(411) 또는 제 2 통신 모듈(421)은, 예를 들어, baseband processor, 또는 적어도 하나의 통신 회로(예: IFIC, 또는 RFIC)를 포함할 수 있다. 제 1 통신 모듈(411) 또는 제 2 통신 모듈(421)은, 예를 들어, 프로세서(440)(예: 어플리케이션 프로세서 (AP))와 별개의 baseband processor와 전기적으로 연결될 수 있다. 상기 도전성 라인(430)은, 예를 들어, 동축 케이블, 또는 FPCB를 포함할 수 있다.
일 실시 예에 따르면, 제 1 통신 모듈(411) 또는 제 2 통신 모듈(421)은 제 1 Baseband Processor(BP)(미도시), 또는 제 2 Baseband Processor(BP)(미도시)를 포함할 수 있다. 전자 장치(101)는 제1 BP(또는 제2 BP)와 프로세서(440) 사이에 칩(chip) 간 통신을 지원하기 위한, 하나 이상의 인터페이스를 더 포함할 수 있다. 프로세서(440)와 제1 BP 또는 제2 BP는 상기 칩 간 인터페이스(inter processor communication channel)를 사용하여 데이터를 송수신 할 수 있다.
일 실시 예에 따르면, 제1 BP 또는 제2 BP는 다른 개체들과 통신을 수행하기 위한 인터페이스를 제공할 수 있다. 제1 BP는, 예를 들어, 제1 네트워크(미도시)에 대한 무선 통신을 지원할 수 있다. 제2 BP는, 예를 들어, 제2 네트워크(미도시)에 대한 무선 통신을 지원할 수 있다.
일 실시 예에 따르면, 제1 BP 또는 제2 BP는 프로세서(440)와 하나의 모듈을 형성할 수 있다. 예를 들어, 제1 BP 또는 제2 BP는 프로세서(440)와 통합적으로 형성(integrally formed)될 수 있다. 또 다른 예를 들어, 제1 BP 또는 제2 BP는 하나의 칩(chip)내에 배치되거나, 또는 독립된 칩 형태로 형성될 수 있다. 일 실시 예에 따르면, 프로세서(440)와 적어도 하나의 Baseband Processor(예: 제 1 BP)는 하나의 칩(SoC chip)내에 통합적으로 형성되고, 다른 Baseband Processor(예: 제 2 BP)는 독립된 칩 형태로 형성될 수 있다.
일 실시 예에 따르면, 제1 네트워크(미도시), 또는 제2 네트워크(미도시)는 도 1의 네트워크(199)에 대응할 수 있다. 일 실시 예에 따르면, 제1 네트워크(미도시) 및 제2 네트워크(미도시) 각각은 4G(4th generation) 네트워크 및 5G(5th generation) 네트워크를 포함할 수 있다. 4G 네트워크는 예를 들어, 3GPP에서 규정되는 LTE(long term evolution) 프로토콜을 지원할 수 있다. 5G 네트워크는 예를 들어, 3GPP에서 규정되는 NR(new radio) 프로토콜을 지원할 수 있다.
도 6은 도 5의 제 2 회로 기판의 블록도이다.
도 6을 참조하면, 제 2 회로 기판(550)에는 통신 모듈(530)(예: 도 5의 제 2 통신 모듈(421))(예: RFIC), 제 1 안테나 어레이(540), 또는 제 2 안테나 어레이(545)를 탑재할 수 있다.
일 실시 예에 따르면, PCB(550)에는 통신 모듈(530), 제 1 안테나 어레이(540), 또는 제 2 안테나 어레이(545)가 위치할 수 있다. 예를 들어, PCB(550)의 제 1 면에는 제 1 안테나 어레이(540), 또는 제 2 안테나 어레이(545)가 배치되고, PCB(550)의 제 2 면에는 통신 모듈(530)이 위치할 수 있다. PCB(550)는 전송선로(예: 도 5의 도전성 라인(430), 동축 케이블)를 이용하여 다른 PCB(예: 도 5의 제 1 통신 모듈(411)이 배치된 제 1 회로 기판(410))와 전기적으로 연결하기 위한 커넥터(예: 동축 케이블 커넥터 또는 B-to-B(board to board))가 포함될 수 있다. 상기 PCB(550)는 예를 들어, 동축 케이블 커넥터를 이용하여 통신 모듈(예: 도 5의 제 1 통신 모듈(411))이 배치된 PCB와 동축 케이블로 연결되고, 동축 케이블은 송신 및 수신 IF 신호 또는 RF 신호의 전달을 위해 이용될 수 있다. 또 다른 예로, B-to-B 커넥터를 통해서, 전원이나 그 밖의 제어 신호가 전달될 수 있다.
일 실시 예에 따르면, 제 1 안테나 어레이(540), 또는 제 2 안테나 어레이(545)는 복수의 안테나들을 포함할 수 있다. 상기 안테나는 패치 안테나, 루프 안테나 또는 다이폴 안테나를 포함할 수 있다. 예를 들어, 제 1 안테나 어레이(540)에 포함된 복수의 안테나들은 전자 장치(101)의 후면 플레이트를 향해 빔을 형성하기 위해 패치 안테나일 수 있다. 또 다른 예로, 제 2 안테나 어레이(545)에 포함된 복수의 안테나들은 전자 장치(101)의 측면 부재를 향해 빔을 형성하기 위해 다이폴 안테나, 또는 루프 안테나일 수 있다.
일 실시 예에 따르면, 통신 모듈(530)은 약 6GHZ에서 300GHZ 대역 중 적어도 일부 대역(예: 약 24GHZ에서 30GHZ 또는 약 37GHz 에서 40GHz)을 지원할 수 있다. 일 실시 예에 따르면, 통신 모듈(530)은 주파수를 업 컨버터 또는 다운 컨버터 할 수 있다. 예를 들어, 전자 장치(101)에 포함된 통신 모듈(530)은 도전성 라인(예: 도 5의 도전성 라인(430))을 통해 수신한 IF(intermediate frequency) 신호를 RF(radio frequency) 신호로 업 컨버터 할 수 있다. 또 다른 예로, 전자 장치(101)에 포함된 통신 모듈(530)은 제 1 안테나 어레이(540) 또는 제 2 안테나 어레이(545)를 통해 수신한 RF 신호(예: 밀리미터 웨이브 신호)를 IF 신호로 다운 컨버터 하여 도전성 라인을 통해 다른 통신 모듈(예; 도 5의 421))에 전송할 수 있다.
도 7a는 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 연성 회로 기판의 결합 상태를 나타내는 사시도이고, 도 7b는 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 밴딩된 연성 회로 기판의 결합 상태를 나타내는 사시도이며, 도 8은 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1 리지드 회로 기판 및 밴딩된 연성 회로 기판의 결합 상태를 간략하게 도시된 도면 이다.
도 7a,b 및 도 8을 참조하면, 다양한 실시예에 따른 회로 기판(700)은 리지드-연성 회로 기판을 포함할 수 있고, 상기 리지드-연성 회로 기판(700)은 제 1, 2 리지드 회로 기판(710)(720) 및 상기 제 1, 2 리지드 회로 기판(710)(720) 의 사이에 배치된 연성 회로 기판(740)을 포함할 수 있다. 예를 들어, 상기 리지드-연성 회로 기판(700)의 제 1 영역(A1)에는 상기 제 1 리지드 회로 기판(710)이 배치될 수 있고, 상기 리지드-연성 회로 기판(700)의 제 3 영역(A3)에는 상기 연성 회로 기판(740)이 배치될 수 있으며, 상기 리지드-연성 회로 기판(700)의 제 2 영역(A2)에는 상기 제 2 리지드 회로 기판(720)이 배치될 수 있다. 상기 연성 회로 기판(740)은 후술하는 제 2 연성 동박 적층체(712)의 적어도 일부에 연장되어 배치될 수 있고, 상기 제 1, 2 리지드 회로 기판(710)(720)의 사이에 노출되어 적어도 일부가 밴딩될 수 있다.
다양한 실시예에 따르면, 상기 리지드-연성 회로 기판(700)은 다층 구조로 이루어질 수 있으며, 상기 제 1 리지드 회로 기판(710)은 상면 및 하면을 포함하는 코어층(700a)을 포함하고, 상기 코어층(700a)의 상면에 적층된 제 1 연성 동박 적층체(711)(a first flexible copper clad laminate)를 포함할 수 있으며, 상기 제 1 코어층(700a)의 하면에 적층된 제 2 연성 동박 적층체(712)(a second flexible copper clad laminate)를 포함할 수 있고, 상기 제 1 연성 동박 적층체(711)의 상면에 적층된 적어도 하나의 제 1 기판층(713)을 포함할 수 있으며, 상기 제 2 연성 동박 적층체(712)의 하면에 적층된 적어도 하나의 제 2 기판층(714)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로 기판(710)의 상기 제 1 연성 동박 적층체(711)는 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(711a)(711b)(711c)을 포함할 수 있고, 상기 복수의 절연층은 제 1, 2 절연층(711a-1)(711b-1) 을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(711a)은 상기 코어층(700a의 상면에 접하여 배치될 수 있고, 상기 제 1 절연층(711a-1)은 상기 제 1 도전층(711a)의 상면에 접하여 배치될 수 있으며, 상기 제 1 절연층(711a-1)의 상면에 제 1 안테나(예: 패치 안테나)를 포함한 제 2 도전층(711b)을 접하여 배치할 수 있으며, 상기 제 2 도전층(711b)의 상면에 제 2 절연층(711c-1)을 접하여 배치할 수 있고, 상기 제 2 절연층(711c-1)의 상면에 상기 제 3 도전층(711c)을 접하여 배치할 수 있다. 상기 제 1 및 3 도전층(711a)(711c)은 패치를 포함할 수 있고, 상기 제 1, 2 절연층(711a-1)(711b-1)은 프리프레그 재질 기판을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로 기판(710)의 적어도 하나의 제 1 기판층(713)은 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(713a)(713b)(713c)을 포함할 수 있으며, 상기 복수의 절연층은 제 1, 2 및 3 절연층(713a-1)(713b-1)(713c-1)을 포함할 수 있다. 예를 들어, 상기 제 1 연성 동박 적층체(711)의 상기 제 3 도전층(711c)의 상면에 상기 제 1 절연층(713a-1)을 접하여 배치하고, 상기 제 1 절연층(713a-1)의 상면에 상기 제 1 도전층(713a)을 접하여 배치하며, 상기 제 1 도전층(713a)의 상면에 상기 제 2 절연층(713b-1)을 접하여 배치하며, 상기 제 2 절연층(713b-1)의 상면에 상기 제 2 도전층(713b)을 접하여 배치하고, 상기 제 2 도전층(713b)의 상면에 제 3 절연층(713c-1)을 접하여 배치하며, 상기 제 3 절연층(713c-1)의 상면에 상기 제 3 도전층(713c)을 배치할 수 있다. 일 실시예에 따르면, 상기 제 1, 2 및 3 절연층(713a-1)(713b-1)(713c-1)은 프리프레그 재질 기판을 포함할 수 있고, 상기 제 1, 2 및 3 도전층(713a)(713b)(713c)은 패치를 포함할 수 있다.
한 실시예에 따르면, 상기 제1, 2 및 3 도전층(713a)(713b)(713c)의 패치는 도전층으로 이루어지고, 상기 제 1 안테나(711b)와 커플링되어 공진 및 방사에 성능을 높여주는 역할을 할 수 있다.
다양한 실시예에 따르면, 상기 코어층(700a)의 하면에 배치된 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)는 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(712a)(712b)(712c)을 포함할 수 있으며, 상기 복수의 절연층은 제 1, 2 절연층(712a-1)(712b-1)을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(712a)은 제 1 그라운드(GND)를 포함하고, 상기 코어층(700a)의 하면에 접하여 배치될 수 있다. 상기 제 1 도전층(712a)의 하면에 상기 제 1 절연층(712a-1)을 접하여 배치될 수 있으며, 상기 제 1 절연층(712a-1)의 하면에 RF 신호 라인을 포함한 상기 제 2 도전층(712b)을 접하여 배치될 수 있고, 상기 제 2 도전층(712b)의 하면에 상기 제 2 절연층(712b-1)을 접하여 배치할 수 있으며, 상기 제 2 절연층(712b-1)의 하면에 상기 제 3 도전층(712c)을 접하여 배치될 수 있다. 상기 제 3 도전층(712c)은 제 2 그라운드(GND)를 포함할 수 있다. 상기 제 2 연성 동박 적층체(712)는 실질적으로 연성 회로 기판(740)의 일부이거나 연성 회로 기판(740)과 일체로(integrally) 형성될 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로 기판(710)의 적어도 하나의 제 2 기판층(714)은 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(714a)(714b)(741c)을 포함하고, 상기 복수의 절연층은 제 1, 2 및 3 절연층(714a-1)(714b-1)(714c-1)을 포함할 수 있다. 예를 들어, 상기 제 2 연성 동박 적층체(712)의 제 3 도전층(712c)의 하면에 상기 제 1 절연층(714a-1)을 접하여 배치하고, 상기 제 1 절연층(714a-1)의 하면에 상기 제 1 도전층(714)을 접하여 배치하며, 상기 제 1 도전층(714)의 하면에 상기 제 2 절연층(714b-1)을 접하여 배치하며, 상기 제 2 절연층(714b-1)의 하면에 상기 제 2 도전층(714)을 접하여 배치하고, 상기 제 2 도전층(714)의 하면에 상기 제 3 절연층(714c-1)을 접하여 배치할 수 있다. 상기 제 1, 2 및 3 도전층(714a)(714b)(714c)은 신호 라인(미도시됨)을 포함할 수 있고, 상기 제 1, 2 및 3 절연층(714a-1)(714b-1)(714c-1)은 프리프레그 재질 기판을 포함할 수 있고, 상기 제 3 도전층(714c)은 표면 실장 부재(SMD)를 포함할 수 있다. 예컨대, 상기 표면 실장 부재(예; 집적 회로 칩)가 상기 제 3 도전층(714c)에 장착될 수 있다.
한 실시예에 따르면, 상기 제 1, 2 및 3 절연층(714a-1)(714b-1)(714c-1)은 프리프레그 재질 기판을 포함할 수 있다.
다시 도 8을 참조하면, 상기 제 2 리지드 회로 기판(720)의 상기 연성 동박 적층체(721)는 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(721a)(721b)(721c)을 포함할 수 있고, 상기 복수의 절연층은 제 1, 2 절연층(721a-1)(721b-1)을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(721a)의 하면에 상기 제 1 절연층(721a-1)을 접하여 배치될 수 있으며, 상기 제 1 절연층(721a-1)의 하면에 제 2 도전층(721b)을 접하여 배치할 수 있으며, 상기 제 2 도전층(721b)의 하면에 상기 제 2 절연층(721b-1)을 접하여 배치할 수 있고, 상기 제 2 절연층(721b-1)의 하면에 상기 제 3 도전층(721c)을 접하여 배치할 수 있다.
상기 제 1 도전층(721a)은 그라운드(GND) 또는 제 2 안테나를 포함할 수 있고, 상기 제 2 도전층(721b)은 제 2 안테나를 포함할 수 있으며, 상기 제 3 도전층(721c)은 그라운드(GND) 또는 제 2 안테나를 포함할 수 있다. 상기 제 1, 2 절연층(721a-1)(721b-1)은 프리프레그 재질 기지판을 포함할 수 있다. 상기 제 2 안테나는 다이폴 안테나 또는 다이폴 패턴을 포함할 수 있다.
상기 제 1 도전층(721a)은 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)의 제 1 도전층(712a)과 대응되게 배치될 수 있고, 상기 제 2 리지드 회로 기판(720)의 연성 동박 적층체(721)의 제 1 도전층(721a)과 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)의 제 1 도전층(712a)의 사이에 상기 연성 회로 기판(740)의 그라운드(GND)를 포함하는 제 1 도전층(741)이 배치될 수 있다.
상기 제 2 도전층(721b)은 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)의 제 2 도전층(712b)과 대응될 수 있고, 상기 제 2 리지드 회로 기판(720)의 연성 동박 적층체(721)의 제 2 도전층(721b)과 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)의 제 2 도전층(712b)의 사이에 상기 연성 회로 기판(740)의 RF 신호라인을 포함하는 제 2 도전층(742)이 배치될 수 있다.
상기 제 3 도전층(721c)은 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)의 제 3 도전층(712c)과 대응되게 배치될 수 있고, 상기 제 2 리지드 회로 기판(720)의 연성 동박 적층체(721)의 제 3 도전층(721c)과 상기 제 1 리지드 회로 기판의 제 2 연성 동박 적층체(712)의 제 3 도전층(712c)의 사이에 상기 제 2 연성 회로 기판(740)의 그라운드(GND)를 포함하는 제 3 도전층(743)이 배치될 수 있다.
상기 연성 회로 기판(740)은 상기 제 1, 2 리지드 회로 기판(710)(720)의 사이에 밴딩될 수 있도록 배치될 수 있다. 상기 연성 회로 기판(740)은 그라운드(GND)를 포함한 제 1, 3 도전층(741)(743) 및 RF 신호 라인을 포함한 제 2 도전층(742)을 배치할 수 있고, 상기 제 1, 2 도전층(741)(742)의 사이에 제 1 절연층(744)을 배치할 수 있으며, 상기 제 2, 3 도전층(742)(743)의 사이에 제 2 절연층(745)을 배치할 수 있다. 예를 들어, 상기 연성 회로 기판(740)의 제 1 도전층(741)은 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)의 제 1 도전층(712a)과 상기 제 2 리지드 회로 기판(720)의 연성 동박 적층체(721)의 제 1 도전층(721a)의 사이에 배치될 수 있다. 상기 연성 회로 기판(740)의 제 3 도전층(743)은 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)의 제 3 도전층(712c)과 상기 제 2 리지드 회로 기판(720)의 연성 동박 적층체(721)의 제 3 도전층(721c)의 사이에 배치될 수 있다. 상기 제 2 연성 회로 기판(740)의 제 2 도전층(742)은 상기 제 1 리지드 회로 기판(710)의 제 2 연성 동박 적층체(712)의 제 2 도전층(712b)과 상기 제 2 리지드 회로 기판(720)의 연성 동박 적층체(721)의 제 2 도전층(721b)의 사이에 배치될 수 있다.
다양한 실시예에 따르면, 상기 연성 회로 기판(740)의 제 1, 2 및 3 도전층(741)(742)(743)은 제 1 리지드 회로기판(710)의 상기 제 2 연성 동박 적층체(712)와 상기 제 2 리지드 회로 기판(720)의 연성 동박 적층체(721)를 전기적으로 연결할 수 있다. 예컨대, 상기 제 2 리지드 회로 기판(720)의 연성 동박 적층체(721)은 상기 연성 회로 기판(740)의 제 1, 2 및 3 도전층(741)(742)(743)과 전기적으로 연결될 수 있다.
다양한 실시예에 따르면, 상기 제 1 연성 동박 적층체(711)와 상기 제 2 연성 동박 적층체(712)는 상기 제 1 연성 동박 적층체의 제 1 안테나를 포함한 상기 제 2 도전층(711b)과 상기 제 2 연성 동박 적층체의 RF 신호 라인을 포함한 상기 제 2 도전층(712b)을 서로 전기적으로 연결하는 적어도 하나의 도전성 비아(750)를 포함할 수 있다. 상기 적어도 하나의 도전성 비아(750)는 비아 홀을 포함할 수 있다. 예를 들어, 상기 도전성 비아(750)는 상기 제 1 연성 동박 적층체(711)의 제 1 절연층(711a-1), 상기 코아층(700a), 상기 제 2 연성 동박 적층체(721)의 제 2 절연층(712a-1)에 형성될 수 있다. 상기 도전성 비아(750)는 상기 각각의 층들을 일직선 상으로 관통하여 형성될 수 있고, 이 상태에서, 상기 제 1 안테나를 포함한 제 1 도전층(711b)과 상기 RF 신호 라인을 포함한 제 2 도전층(712b)을 전기적으로 연결할 수 있다. 이와 같이, 상기 도전성 비아(750)를 통해 제 1 도전층(711b)에 포함된 제 1 안테나에 급전 신호(예; RF 신호)가 제공될 수 있다.
상기 연성 회로 기판(740)의 밴딩 각도는 약 30도 내지 약 120도를 포함할 수 있다. 예를 들어 상기 연성 회로 기판(740)의 밴딩 각도는 약 90도로 이루어질 수 있다.
도 9는 본 발명의 다양한 실시예에 따른, 회로 기판(700)의 구성 중 제 1 리지드 회로 기판(710)을 간략하게 도시한 단면도 이다.
도 9를 참조하면, 상기 리지드-연성 회로 기판(700)의 제 1 영역(A1)에 배치된 상기 제 1 리지드 회로 기판(710)은 상기 코어층(700a)의 기준으로 상기 코어층(700a)의 상면에 복수의 제 1, 2 및 3 도전층(711a)(711b)(711c) 및 복수의 제 1, 2 절연층(711a-1)(711b-1)을 포함한 제 1 연성 동박 적층체(711)를 배치할 수 있다. 상기 제 1 연성 동박 적층체(711)의 상면에 복수의 제 1, 2 및 3도전층(713a)(713b)(713c) 및 복수의 제 1, 2 및 3 절연층(713a-1)(713b-1)(713c-1)을 포함한 제 1 기판층(713)을 배치할 수 있고, 상기 제 1 리지드 회로 기판(710)은 상기 코어층(700a)의 기준으로 상기 코어층(700a)의 하면에 제 1, 2 및 3도전층(712a)(712b)(712c) 및 제 1, 2 절연층(712a-1)(712b-1)을 포함한 제 2 연성 동박 적층체(712)를 배치하고, 상기 제 2 연성 동박 적층체(712)의 하면에 제 1, 2 및 3 도전층(714a)(714b)(714c) 및 제 1, 2 및 3 절연층(714a-1)(714b-1)(714c-1)을 포함한 제 2 기판층(714)을 배치할 수 있다.
이와 같이, 상기 제 1 리지드 회로 기판(710)은 1회 공정시 7층으로 제작될 수 있다. 예를 들어 상기 코어층(700a)의 상면에 제 1 도전층(711a), 제 1 안테나를 포함한 제 2 도전층(711b) 및 제 1 절연층(711a-1)을 배치할 수 있고, 상기 코어층(700a)의 하면에 그라운드(GND) 포함한 제 1 도전층(712a), RF 신호 라인을 포함한 제 2 도전층(712b) 및 제 1 절연층(712a-1)을 배치할 수 있다. 예컨대, 상기 1회 공정시 상기 코어층의 상부에 2개의 도전층 및 하나의 절연층을 포함하는 3층으로 배치되고, 상기 코어층의 하부에도 2개의 도전층 및 하나의 절연층을 포함하는 3층으로 배치될 수 있다.
상기 제 1 리지드 회로 기판(710)은 2회 공정시 2층으로 제작될 수 있다. 예를 들어, 상기 제 2 도전층(711b)의 상면에 상기 제 1 연성 동박 적층체(711)의 제 2 절연층(711b-1) 및 제 3 도전층(711c)을 배치할 수 있고, 상기 제 2 도전층(712b)의 하면에 상기 제 2 연성 동박 적층체(712)의 제 2 절연층(721b-1) 및 제 3 도전층(712c)을 배치할 수 있다. 예컨대, 상기 2회 공정시 상기 제 2 도전층(711b)의 상면에 하나의 도전층 및 하나의 절연층을 포함하는 2층으로 배치하고, 상기 제 2 도전층(712b)의 하면에도 하나의 도전층 및 하나의 절연층을 포함하는 2층으로 배치될 수 있다.
상기 제 1 리지드 회로 기판(710)은 3회 공정시 2층으로 제작될 수 있다. 예를 들어, 상기 제 1 연성 동박 적층체(711)의 제 3 도전층(711c)의 상면에 상기 제 1 기판층(713)의 제 1 절연층(713a) 및 제 1 도전층(713a)를 배치할 수 있으며, 상기 제 2 연성 동박 적층체(712)의 제 3 도전층(712c)의 하면에 상기 제 2 기판층(714)의 제 1 절연층(714a-1) 및 제 1 도전층(714a)을 배치할 수 있다. 예컨대, 상기 3회 공정시 제 1 연성 동박 적층체(711)의 제 3 도전층(711c)의 상면에 하나의 도전층 및 하나의 절연층을 포함하는 2층으로 배치하고, 상기 제 2 연성 동박 적층체(712)의 제 3 도전층(712c)의 하면에도 하나의 도전층 및 하나의 절연층을 포함하는 2층으로 배치될 수 있다.
상기 제 1 리지드 회로 기판(710)은 4회 공정시 2층으로 제작될 수 있다. 예를 들어, 상기 제 1 기판층(713)의 제 1 도전층(713a)의 상면에 상기 제 1 기판층(713)의 제 2 절연층(713b-1) 및 제 2 도전층(713b)을 배치할 수 있고, 상기 제 2 기판층(714)의 제 1 도전층(714a)의 하면에도 상기 제 2 기판층(714)의 제 2 절연층(714b-1) 및 제 2 도전층(714b)을 배치할 수 있다.
예컨대, 상기 4회 공정시 상기 제 1 기판층(713)의 제 1 도전층(713a)의 상면에 상면에 하나의 도전층 및 하나의 절연층을 포함하는 2층으로 배치하고, 상기 제 2 기판층(714)의 제 1 도전층(714a)의 하면에도 하나의 도전층 및 하나의 절연층을 포함하는 2층으로 배치될 수 있다.
상기 제 1 리지드 회로 기판(710)은 5회 공정시 2층으로 제작될 수 있다. 예를 들어, 상기 제 1 기판층(713)의 제 2 도전층(713b)의 상면에 상기 제 1 기판층(713)의 제 3 절연층(713c-1) 및 제 3 도전층(713c)을 배치할 수 있고, 상기 제 2 기판층(714)의 제 2 도전층(714b)의 하면에 상기 제 2 기판층(714)의 제 3 절연층(714c-1) 및 제 3 도전층(714c)을 배치할 수 있다. 예컨대, 상기 5회 공정시 상기 제 1 기판층(713)의 제 2 도전층(713b)의 상면에 하나의 도전층 및 하나의 절연층을 포함하는 2층으로 배치하고, 제 2 기판층(714)의 제 2 도전층(714b)의 하면에도 하나의 도전층 및 하나의 절연층을 포함하는 2층으로 배치될 수 있다.
이와 같이, 상기 제 1 리지드 회로 기판(710)은 상기 코어층(700a)의 상부 및 하부에 상기 복수의 도전층 및 상기 복수의 절연층이 서로 대층으로 동일하게 배치되어 제작될 수 있다. 여기서, 상기 제 1 리지드 회로 기판(710)의 복수의 도전층 및 복수의 절연층의 수는 이에 한정된 것은 아니다. 예컨대, 상기 복수의 도전층 및 상기 복수의 절연층의 개수는 상기 코어층(700a)의 상부 및 하부에 서로 대칭으로 동일하게 배치되는 구조라면, 상기 복수의 도전층 및 상기 복수의 절연층은 적어도 2개 또는 3개 이상으로 배치될 수 있다.
이와 같이, 상기 제 1 리지드 회로 기판(710)(예; 도 8의 720)은 코어층(700a)을 기준으로 상기 코어층(700a)의 상부 및 하부에 복수의 도전층 및 복수의 절연층을 서로 동일하게 대칭되도록 배치함으로써, 상기 제 1 리지드 회로 기판(710)의 복수의 도전층 및 복수의 절연층을 균일하게 적층할 수 있고, 이로인해 제 1 리지드 회로 기판(710)상에 고속 신호 라인(예; RF 신호 라인)이 깔린 경우에도 상기 회로 기판의 고속 배선 신호 라인의 임피던스 변화에 따른 신호의 손실(loss)을 감소시킬 수 있고, 또한, 상기 제 1 리지드 회로 기판(710)을 기존의 7회 공정으로 제작되던 것을 5회 공정의 제조할 수 있으므로, 제품의 제조 공정 및 제조 시간을 절감할 수 있다.
다양한 실시예에 따르면, 상기 코어층(700a)은 프리 프레그(prepreg) 재질의 기판으로 이루어질 수 있다, 상기 프리프레그(prepreg) 재질은 유리 직물 또는 유리 매트에 촉매를 가한 볼포화 폴리에스테를 수지를 함침시켜 겔화시킨 재질을 가리킬 수 있다.
또한, 상기 복수의 절연층은 상기 프리프레그(prepreg) 재질의 기판으로 이루어질 수 있다, 예를 들면, 상기 복수의 절연층 중 적어도 일부 층은, 접착성 물질을 도포한 후 프리프레그 같은 절연층 및 구리 박판을 압착하는 방식을 반복하여 복수의 층으로 형성될 수 있다.
다양한 실시예에 따르면, 상기 제 1, 2 리지드 회로 기판(예; 도 8의 710, 720) 및 상기 연성 회로 기판(예; 도 8의 740)은 연성 동막 적층체(flexible copper clad laminate; fccl)와 같이, 폴리프로필렌 글리콜(Polypropylene glycol(PPG)) 또는 폴리이미드(polyimide: PI) 기반의 기재층의 적어도 일면에 금속 박판(예; 구리(Cu))이 적층된 적층판으로 제조될 수 있다. 또 다른 예로, 폴리프로필렌 글리콜(Polypropylene glycol(PPG)) 또는 폴리이미드(polyimide: PI) 기반의 기재층의 상면 또는 하면에 금속 박판이 적층되고, 그 위로 도금된 동박이 적층될 수 있다. 또 한 예로, 잉크층이 상기 도금된 동박 회로 상면을 코팅하도록 적층되어, 상기 회로를 보호할 수 있다.
다양한 실시예에 따르면, 상기 폴리이미드는 방향족 디안하이드라이드와 방향족 디아민 또는 방향족 디이소시아네이트를 용액 중합하여 폴리아믹산 유도체를 제조한 후, 고온에서 폐환탈수시켜 이미드화하여 제조되는 고내열성 수지일 수있다. 따라서, 이와 같은 폴리이미드 수지는 불용, 불융의 초고내열성 수지로서 내열산화성, 내열특성, 내방사선성, 저온특성, 또는 내약품성에 우수한 특성을 가질 수 있다.
도 10a은 본 발명의 다른 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 제 1, 2 연성 회로 기판의 결합 상태를 나타내는 사시도이고, 도 10b은 본 발명의 다른 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 밴딩된 제 1, 2 연성 회로 기판의 결합 상태를 나타내는 사시도이며, 도 11은 본 발명의 다양한 실시예에 따른, 회로 기판의 구성 중 제 1, 2 리지드 회로 기판 및 제 1, 2 연성 회로 기판의 결합 상태를 간략하게 도시된 도면 이다.
도 10a,b및 도 11을 참조하면, 다양한 실시예에 따른 회로 기판(800)은 제 1, 2 리지드 회로 기판(810)(820) 및 상기 제 1, 2 리지드 회로 기판(810)(820) 의 사이에 배치된 제 1, 2 연성 회로 기판(830)(840)을 포함할 수 있다.일 실시예에 따르면, 상기 제 1, 2 연성 회로 기판(830)(840)는 서로 이격될 수 있도록 빈공간(C1)이 형성될 수 있다. 예를 들어, 상기 회로 기판(800)의 제 1 영역(L1)에는 상기 제 1 리지드 회로 기판(810)이 배치될 수 있고, 상기 리지드-연성 회로 기판(800)의 제 3 영역(L3)에는 상기 제 1, 2 연성 회로 기판(830)(840)이 배치될 수 있으며, 상기 회로 기판(800)의 제 2 영역(L2)에는 상기 제 2 리지드 회로 기판(820)이 배치될 수 있다.
다양한 실시예에 따르면, 상기 제 1, 2 연성 회로 기판(830)(840)은 후술하는 제 1, 2 연성동박적층체의 적이도 일부에 연장되고, 상기 제 1, 2 리지드 회로 기판(810)(820)의 사이에 노출되어 적어도 일부가 밴딩될 수 있다.
다양한 실시예에 따르면, 상기 리지드-연성 회로 기판(800)은 다층 구조로 이루어질 수 있으며, 상기 제 1 리지드 회로 기판(810)은 상면 및 하면을 포함하는 제 1 코어층(800a)을 포함하고, 상기 제 1 코어층(800a)의 상면에 적층된 제 1 연성 동박 적층체(811)(a first flexible copper clad laminate)를 포함할 수 있으며, 상기 제 1 코어층(800a)의 하면에 적층된 제 2 연성 동박 적층체(812)(a second flexible copper clad laminate)를 포함할 수 있고, 상기 제 1 연성 동박 적층체(811)의 상면에 적층된 적어도 하나의 제 1 기판층(813)을 포함할 수 있으며, 상기 제 2 연성 동박 적층체(812)의 하면에 적층된 적어도 하나의 제 2 기판층(814)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)는 복수의도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(811a)(811b)(811c)을 포함할 수 있고, 상기 복수의 절연층은 제 1, 2 절연층(811a-1)(811b-1) 을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(811a)은 상기 제 1 코어층(800a)의 상면에 접하여 배치될 수 있고, 상기 제 1 절연층(811a-1) 은 상기 제 1 도전층(811a)의 상면에 접하여 배치될 수 있으며, 상기 제 1 절연층(811a-1)의 상면에 제 1 안테나(예: 패치 안테나)를 포함한 제 2 도전층(811b)을 접하여 배치할 수 있으며, 상기 제 2 도전층(811b)의 상면에 제 2 절연층(811b-1)을 접하여 배치할 수 있고,상기 제 2 절연층(811b-1)의 상면에 상기 제 3 도전층(811c)을 접하여 배치할 수 있다. 상기 제 1, 3 도전층(811a)(811c)은 패치를 포함할 수 있고, 상기 제 2 도전층은 상기 제 1 안테나를 포함할 수 있으며, 상기 제 1, 2 절연층(811a-1)(811b-1)은 프리프레그 재질 기판을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로 기판(810)의 적어도 하나의 제 1 기판층(813)은 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(813a)(813b)(813c)을 포함할 수 있으며, 상기 복수의 절연층은 제 1, 2 및 3 절연층(813a-1)(813b-1)(813c-1)을 포함할 수 있다. 예를 들어, 상기 제 1 연성 동박 적층체(811)의 상기 제 3 도전층층(811c)의 상면에 상기 제 1 절연층(813a-1)을 접하여 배치하고, 상기 제 1 절연층(813a-1)의 상면에 상기 제 1 도전층(813a)을 접하여 배치하며, 상기 제 1 도전층(813a)의 상면에 상기 제 2 절연층(813b-1)을 접하여 배치하며, 상기 제 2 절연층(813b-1)의 상면에 상기 제 2 도전층(813b)을 접하여 배치하고, 상기 제 2 도전층(813b)의 상면에 제 3 절연층(813c-1)을 접하여 배치하며, 상기 제 3 절연층(813c-1)의 상면에 상기 제 3 도전층(813c)을 배치할 수 있다. 일 실시예에 따르면, 상기 제 1, 2 및 3 절연층(813a-1)(813b-1)(813c-1)은 프리프레그 재질 기판을 포함할 수 있고, 상기 제 1, 2 및 3 도전층(813a)(813b)(813c)은 패치를 포함할 수 있다.
상기 패치는 상기 제 1 안테나와 커플링되어 공진 및 방사에 성능을 높여주는 역할을 할 수 있다.
다양한 실시예에 따르면, 상기 제 1 코어층(800a)의 하면에 배치된 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)는 복수의 도전층( 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(812a)(812b)(812c)을 포함할 수 있으며, 상기 복수의 절연층은 제 1, 2 절연층(812a-1)(812b-1)을 포함할 수 있다. 예를 들어, 8상기 제 1 도전층(812a)은 제 1 그라운드(GND)를 포함하고, 상기 제 1 코어층(800a)의 하면에 접하여 배치될 수 있다. 상기 제 1 도전층(812a)의 하면에 상기 제 1 절연층(812a-1)을 접하여 배치될 수 있으며, 상기 제 1 절연층(812a-1)의 하면에 RF 신호 라인을 포함한 상기 제 2 도전층(812b)을 접하여 배치될 수 있고, 상기 제 2 도전층(812b)의 하면에 상기 제 2 절연층(812b-1)을 접하여 배치할 수 있으며, 상기 제 2 절연층(812b-1)의 하면에 상기 제 3 도전층(812c)을 접하여 배치될 수 있다. 상기 제 3 도전층(812c)은 제 2 그라운드(GND)를 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로 기판(810)의 적어도 하나의 제 2 기판층(814)은 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(814a)(814b)(841c)을 포함하고, 상기 복수의 절연층은 제 1, 2 및 3 절연층(814a-1)(814b-1)(814c-1)을 포함할 수 있다. 예를 들어, 상기 제 2 연성 동박 적층체(812)의 제 3 도전층(812c)의 하면에 상기 제 1 절연층(814a-1)을 접하여 배치하고, 상기 제 1 절연층(814a-1)의 하면에 상기 제 1 도전층(814a)을 접하여 배치하며, 상기 제 1 도전층(814a)의 하면에 상기 제 2 절연층(814b-1)을 접하여 배치하며, 상기 제 2 절연층(814b-1)의 하면에 상기 제 2 도전층(814b)을 접하여 배치하고, 상기 제 2 도전층(814b)의 하면에 상기 제 3 절연층(814c-1)을 접하여 배치할 수 있으며, 상기 제 3 절연층(814c-1)의 하면에 상기 제 3 도전층(814c)을 접하여 배치할 수 있다.
상기 제 1, 2 및 3 도전층(814a)(814b)(814c)은 신호 라인(미도시됨)을 포함할 수 있고, 상기 제 1, 2 절연층(814a-1)(814b-1)은 프리프레그 재질 기판을 포함할 수 있고, 상기 제 3 도전층(814c)은 표면 실장 부재(SMD)(미도시됨)를 포함할 수 있다. 예컨대, 상기 표면 실장 부재(예; 집적 회로 칩)가 상기 제 3 도전층(814c)에 장착될 수 있다.
다시 도 11을 참조하면, 상기 제 2 리지드 회로 기판(820)은 상면 및 하면을 포함하는 제 2 코어층(800b)을 포함하고, 상기 제 2 코어층(800b)의 상면에 적층된 제 3 연성 동박 적층체(821)(a first flexible copper clad laminate)를 포함할 수 있으며, 상기 제 2 코어층(800b)의 하면에 적층된 제 4 연성 동박 적층체(822)(a second flexible copper clad laminate)를 포함할 수 있다. 상기 제 3 연성 동박 적층체(821)의 상면에 적층된 적어도 하나의 제 3 기판층(823)을 포함할 수 있으며, 상기 제 4 연성 동박 적층체(822)의 하면에 적층된 적어도 하나의 제 4 기판층(824)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 2 리지드 회로 기판(820)의 상기 제 3 연성 동박 적층체(821)는 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(821a)(821b)(821c)을 포함할 수 있고, 상기 복수의 절연층은 제 1, 2 절연층(821a-1)(821b-1)8을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(821a)은 상기 제 2 코어층(800b)의 상면에 접하여 배치할 수 있고, 상기 제 1 도전층(821a)의 상면에 상기 제 1 절연층(821a-1)을 접하여 배치될 수 있으며, 상기 제 1 절연층(821a-1)의 상면에 제 2 도전층(821b)을 접하여 배치할 수 있으며, 상기 제 2 도전층(821b)의 상면에 상기 제 2 절연층(821b-1)을 접하여 배치할 수 있고, 상기 제 2 절연층(821b-1)의 상면에 제 3 도전층(821c)을 접하여 배치할 수 있다. 상기 제 1 도전층(821a)은 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 1 도전층(811a)과 대응되게 배치될 수 있다. 상기 제 2 리지드 회로 기판(820)의 상기 제 3 연성 동박 적층체(821)의 제 1 도전층(821a)과 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 1 도전층(811a)의 사이에 상기 제 1 연성 회로 기판(830)의 제 1 도전층(831)을 배치할 수 있다. 상기 제 3 도전층(821c)은 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 3 도전층층(811c)과 대응되게 배치될 수 있고, 상기 제 2 리지드 회로 기판(820)의 상기 제 3 연성 동박 적층체(821)의 제 3 도전층(821c)과 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 3 도전층(811c)의 사이에 상기 제 1 연성 회로 기판(830)의 제 2 도전층(832)을 배치할 수 있다. 상기 제 1 연성 회로 기판(830)의 제 1, 2 및 3 도전층(831)(832)(833)의 사이에는 제 1, 2 절연층(834)(835)이 배치될 수 있다. 상기 제 3 연성 동박 적층체(821)은 실질적으로 제 1 연성 회로 기판(830)의 일부이거나 제 1 연성 회로 기판(830)과 일체로 형성될 수 있다.
다양한 실시예에 따르면, 상기 제 2 리지드 회로 기판(820)의 적어도 하나의 제 3 기판층(823)은 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(823a)(823b)(823c)을 포함할 수 있고, 상기 복수의 절연층은 복수의 제 1, 2 및 3 절연층(823a-1)(823b-1)(823c-1)을 포함할 수 있다. 예를 들어, 상기 제 1 연성 동박 적층체(821)의 제 3 도전층(821c)의 상면에 상기 제 1 절연층(823a-1)을 배치할 수 있다. 상기 제 1 절연층(823a-1)의 상면에 상기 제 1 도전층(823a)을 접하여 배치할 수 있으며, 상기 제 1 도전층(823a)의 상면에 상기 제 2 절연층(823b-1)을 접하여 배치할 수 있다. 상기 제 2 절연층(823b-1)의 상면에 상기 제 2 도전층(823b)을 접하여 배치할 수 있고, 상기 제 2 도전층(823b)의 상면에 상기 제 3 절연층(823c-1)을 접하여 배치할 수 있으며, 상기 제 3 절연층(823c-1)의 상면에 상기 제 3 도전층(823c)을 접하여 배치할 수 있다. 상기 제 1, 2 및 3 도전층(823a)(823b)(83c)은 그라운드(GND) 또는 패치를 포함할 수 있으며, 상기 제 1, 2 및 3 절연층(823a-1)(823b-1)(823c-1)은 프리프러그 재질 기판을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 2 코어층(800b)의 하면에 배치된 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)는 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 상기 제 1, 2 및 3 도전층(822a)(822b)(822c)을 포함할 수 있고, 상기 복수의 절연층은 제 1, 2 절연층(822a-1)(822b-1)을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(822a)은 상기 제 2 코어층(800b)의 하면에 배치될 수 있으며, 상기 제 1 도전층(822a)은 그라운드(GND) 또는 제 1 안테나을 포함할 수 있다.상기 제 1 도전층(822a)의 하면에 상기 제 1 절연층(822a-1)을 접하여 배치할 수 있고, 상기 제 1 절연층(822a-1)의 하면에 제 2 안테나를 포함하는 제 2 도전층(822b)을 접하여 배치할 수 있다. 상기 제 2 도전층(822b-1)의 하면은 상기 제 2 절연층(822b-1)을 접하여 배치할 수 있으며, 상기 제 2 절연층(822b-1)의 하면에 그라운드(GND) 또는 제 3 안테나를 포함한 상기 제 3 도전층(822c)을 접하여 배치할 수 있다. 상기 제 4 연성 동박 적층체(822)은 실질적으로 제 2 연성 회로 기판(840)의 일부이거나 제 2 연성 회로 기판(840)과 일체로 형성될 수 있다.
상기 제 1, 2 및 3 도전층(822a)(822b)(822c)의 제 1, 2 및 3 안테나는 다이폴 안테나 또는 다이폴 패턴을 포함할 수 있다.
상기 제 1 도전층(822a)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 1 도전층(812a)과 대응되게 배치될 수 있고, 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 1 도전층(822a)과 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 1 도전층(812a)의 사이에 상기 제 2 연성 회로 기판(840)의 제 1 도전층(841)이 배치될 수 있고상기 제 2 도전층(822b)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 2 도전층(812b)과 대응될 수 있고, 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 2 도전층(822b)과 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 2 도전층(812b)의 사이에 상기 제 2 연성 회로 기판(840)의 제 2 도전층(842)이 배치될 수 있다.상기 제 3 도전층(822c)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 3 도전층(812c)과 대응되게 배치될 수 있고, 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 3 도전층(822c)과 상기 제 1 리지드 회로 기판의 제 2 연성 동박 적층체(812)의 제 3 도전층(812c)의 사이에 상기 제 2 연성 회로 기판(840)의 제 3 도전층(843)이 배치될 수 있다. 상기 제 2 연성 회로 기판(840)의 제 1, 2 도전층(841)(842)의 사이에 제 1 절연층(844)을 배치하고, 상기 제 2 연성 회로 기판(840)의 제 2, 3 도전층(842)(843)의 사이에 제 2 절연층(845)을 배치할 수 있다.
다양한 실시예에 따르면, 상기 제 2 리지드 회로 기판(820)의 적어도 하나의 제 4 기판층(824)은 복수의 도전층 및 복수의 절연층을 포함할 수 있다. 상기 복수의 도전층은 제 1, 2 및 3 도전층(824a)(842b)(824c)을 포함할 수 있고, 상기 복수의 절연층은 제 1, 2 및 3 절연층(824a-1)(842b-1)(824c-1)을 포함할 수 있다. 예를 들어, 상기 제 2 연성 동박 적층체(822)의 상기 제 3 도전층(822c)의 하면에 상기 제 1 절연층(824a-1)을 배치할 수 있고, 상기 제 1 절연층(824a-1)의 하면에 상기 제 1 도전층(824a)을 배치할 수 있으며, 상기 제 1 도전층(824a)의 하면에 상기 제 2 절연층(824b-1)을 배치할 수 있고, 상기 제 2 절연층(824b-1)의 하면에 상기 제 2 도전층(824b)을 배치할 수 있으며, 상기 제 2 도전층(824b)의 하면에 상기 제 3 절연층(824c-1)을 배치할 수 있고, 상기 제 3 절연층(824c-1)의 하면에 상기 제 3 도전층(824c)을 배치할 수 있다.
다양한 실시예에 따르면, 상기 제 1 연성 회로 기판(830)은 상기 제 1, 2 리지드 회로 기판(810)(820)의 사이에서 노출되어 적어도 일부가 밴딩될 수 있도록 상기 제 1, 2 리지드 회로 기판(810)(820)의 사이에 배치될 수 있다. 상기 제 1 연성 회로 기판(830)은 복수의 도전층 및 복수의 절연층을 포함할 수 있고, 상기 복수의 도전층은 그라운드(GND)를 포함하는 제 1, 2, 3 도전층(831)(832)(833)을 포함하며, 상기 제 1 도전층(831)은 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 1 도전층(811a)과 상기 제 2 리지드 회로 기판(820)의 상기 제 1 연성 동박 적층체(821)의 제 1 도전층(821a)의 사이에 배치될 수 있다. 상기 제 2 도전층(832)은 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 3 도전층(811c)과 상기 제 2 리지드 회로 기판(820)의 상기 제 1 연성 동박 적층체(821)의 제 3 도전층(821c)의 사이에 배치될 수 있다. 상기 제 3 도전층(833)은 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 2 도전층(811b)과 상기 제 2 리지드 회로 기판(820)의 상기 제 1 연성 동박 적층체(821)의 제 2 도전층(821b)의 사이에 배치될 수 있다. 상기 제 1, 3 도전층(831)(833)의 사이에 제 1 절연층(834)을 배치할 수 있고, 상기 제 2, 3 도전층(832)(833)의 사이에 제 2 절연층(835)을 배치할 수 있다. 예컨대, 상기 제 1 도전층(831)은 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 1 도전층(811a)과 상기 제 2 리지드 회로 기판(820)의 상기 제 1 연성 동박 적층체(821)의 제 1 도전층(821a)을 전기적으로 연결시킬 수 있다. 상기 제 2 도전층(832)은 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 3 도전층(811c)과 상기 제 2 리지드 회로 기판(820)의 상기 제 1 연성 동박 적층체(821)의 제 3 도전층(821c)을 전기적으로 연결시킬 수 있다. 상기 제 3 도전층(833)은 상기 제 1 리지드 회로 기판(810)의 상기 제 1 연성 동박 적층체(811)의 제 2 도전층(811b)과 상기 제 2 리지드 회로 기판(820)의 상기 제 1 연성 동박 적층체(821)의 제 2 도전층(821b)을 전기적으로 연결시킬 수 있다.
상기 제 2 연성 회로 기판(840)은 상기 제 1 연성 회로 기판(830)과 이격되게 배치될 수 있고, 상기 제 1, 2 연성 회로 기판의 사이에는 이격되도록 빈공간(C1)이 형성될 수 있다. 상기 제 2 연성 회로 기판(840)은 상기 제 1, 2 리지드 회로 기판(810)(820)의 사이에서 노출되어 적어도 일부가 밴딩될 수 있도록 상기 제 1, 2 리지드 회로 기판(810)(820)의 사이에 배치될 수 있다. 상기 제 2 연성 회로 기판(840)은 그라운드(GND)를 포함한 제 1, 3 도전층(841)(843) 및 RF 신호 라인을 포함한 제 2 도전층(842)을 배치할 수 있다. 예를 들어, 상기 제 2 연성 회로 기판(840)의 제 1 도전층(841)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 1 도전층(812a)과 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 1 도전층(822a)의 사이에 배치될 수 있다. 상기 제 2 연성 회로 기판(840)의 제 3 도전층(843)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 3 도전층(812c)과 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 3 도전층(822c)의 사이에 배치될 수 있다. 상기 제 2 연성 회로 기판(840)의 제 2 도전층(842)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 2 도전층(812b)과 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 2 도전층(822b)의 사이에 배치될 수 있다. 상기 제 1, 2 도전층(841)(842)의 사이에 제 1 절연층(844)을 배치할 수 있고, 상기 제 2, 3 도전층(842)(843)의 사이에 제 2 절연층(845)을 배치할 수 있다. 예컨대, 상기 제 2 연성 회로 기판(840)의 제 1 도전층(841)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 1 도전층(812a)과 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 1 도전층(822a)을 전기적으로 연결시킬 수 있다. 상기 제 2 연성 회로 기판(840)의 제 3 도전층(843)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 3 도전층(812c)과 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 3 도전층(822c)을 전기적으로 연결시킬 수 있다. 상기 제 2 연성 회로 기판(840)의 제 2 도전층(842)은 상기 제 1 리지드 회로 기판(810)의 제 2 연성 동박 적층체(812)의 제 2 도전층(812b)과 상기 제 2 리지드 회로 기판(820)의 제 4 연성 동박 적층체(822)의 제 2 도전층(822b)을 전기적으로 연결시킬 수 있다.
다양한 실시예에 따르면, 상기 제 1 연성 동박 적층체(811)와 상기 제 2 연성 동박 적층체(812)는 상기 제 1 연성 동박 적층체의 제 1 안테나를 포함한 상기 제 2 도전층(811b)과 상기 제 2 연성 동박 적층체의 RF 신호 라인을 포함한 상기 제 2 도전층(812b)을 서로 전기적으로 연결하는 적어도 하나의 도전성 비아(850)를 포함할 수 있다. 상기 적어도 하나의 도전성 비아(850)는 비아 홀을 포함할 수 있다. 예를 들어,상기 도전성 비아는 상기 제 1 연성 동박 적층체(811)의 제 1 절연층(811a-1), 상기 제 1 코아층(800a), 상기 제 2 연성 동박 적층체(812)의 제 2 절연층(812a-1)에 형성될 수 있다. 상기 도전성 비아(850)는 상기 각각의 층들을 일직선 상으로 관통하여 형성될 수 있고, 이 상태에서, 상기 제 1 안테나을 포함한 제 1 도전층(811b)과 상기 RF 신호 라인을 포함한 제 2 도전층(812b)을 전기적으로 연결할 수 있다. 이와 같이, 상기 각각 층에 형성된 상기 도전성 비아(850)과 전기적으로 연결되어 전류를 도통할 수 있다.
상기 제 1, 2 연성 회로 기판(830)(840)의 밴딩 각도는 약 30도 내지 약 120도를 포함할 수 있다. 예를 들어 상기 제 1, 2 연성 회로 기판(830)(840)의 밴딩 각도는 약 90도로 이루어질 수 있다.
또한, 상기 제 1 리지드 회로 기판(810)의 구성요소들 중 적어도 하나는, 도 9의 제 1 리지드 회로 기판(710)의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
본 개시의 다양한 실시예에 따르면, 회로 기판(예; 도 8의 700)은, 상면 및 하면을 포함하고, 프리프레그 재질의 기판으로 형성된 코어층(예; 도 8의 700a); 복수의 도전층들을 포함하고, 상기 상면에 적층된 제 1 연성 동박 적층체(예; 도 8의 711) (a first flexible copper clad laminate); 상기 제 1 연성 동박 적층체 위에 적층되고, 프리프레그 재질의 기판에 형성된 도전층을 포함하는 적어도 하나 이상의 제 1 기판층(예; 도 8의 713); 복수의 도전층들을 포함하고, 상기 하면에 적층된 제 2 연성 동박 적층체(예; 도 8의 712) (a second flexible copper clad laminate ); 및 상기 제 2 연성 동박 적층체 아래에 적층되고, 프리프레그 재질의 기판에 형성된 도전층을 포함하는 적어도 하나 이상의 제 2 기판층(예; 도 8의 714);을 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 제 1 연성 동박 적층체의 상기 복수의 도전층들 중 적어도 일부에 적어도 하나의 안테나가 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 제 1 연성 동박 적층체의 상기 복수의 도전층들 중 다른 적어도 일부에 적어도 하나의 패치가 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 적어도 하나 이상의 제 1 기판층의 도전층 중 적어도 일부에 패치가 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 제 2 연성 동박 적층체의 상기 복수의 도전층들 중 적어도 일부에 신호 라인이 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 제 2 연성 동박 적층체의 상기 복수의 도전층들 중 다른 적어도 일부에 그라운드가 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 적어도 하나 이상의 제 2 기판층 중 상기 회로 기판의 외면에 배치된 적어도 하나의 층은 표면 실장 부재(SMD)를 포함할 수 있다. 예컨대, 상기 표면 실장 부재(예; 집적 회로 칩)가 상기 적어도 하나의 층(예; 제 3 절연층(814c-1))에 장착될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 복수의 제 1 기판층들 및 상기 복수의 제 2 기판층들은 상기 코어층을 기준으로 동일한 개수로 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 적어도 하나의 안테나 및 상기 신호 라인을 서로 전기적으로 연결하는 적어도 하나의 도전성 비아(예; 도 8의 750) 를 더 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 제 1, 2 연성 동박 적층체의 적어도 일부는 상기 코어층 및 상기 적어도 하나의 제 1, 2 기판층으로부터 연장되어 외부로 노출될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 제 1, 2 연성 동박 적층체의 상기 적어도 일부에 배치되어 상기 제 1, 2 연성 동박 적층체의 복수의 도전층들을 이용하여 상기 회로 기판과 전기적으로 연결된 다른(another) 회로 기판이 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 다른 회로 기판은, 상기 제 1, 2 연성 동박 적층체의 상기 적어도 일부 사이에 배치된 다른(another) 코어층; 상기 제 1 연성 동박 적층체의 상기 적어도 일부 위에 적층된 적어도 하나 이상의 제 3 기판층; 및 상기 제 2 연성 동박 적층체의 상기 적어도 일부 아래에 적층된 적어도 하나 이상의 제 4 기판층;을 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 회로 기판은, 상면 및 하면을 포함하고, 경질의 기판으로 형성된 코어층; 복수의 도전층들을 포함하고, 상기 상면에 적층된 제 1 연성 동박 적층체(a first flexible copper clad laminate); 및 복수의 도전층들을 포함하고, 상기 하면에 적층된 제 2 연성 동박 적층체(a second flexible copper clad laminate);를 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 제 1 연성 동박 적층체의 위, 및 상기 제 2 연성 동박 적층체의 아래에 동일한 개수의 적어도 하나의 기판층들이 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 복수의 제 1 도전층들 중 적어도 일부에 적어도 하나의 안테나가 배치될 수 있다.
본 개시의 다양한 실시예에 따르면, 전자 장치는, 상면 및 하면을 포함한 코어층(예; 도 7의 700a), 상기 코어층의 상면 위에 배치된 적어도 하나의 제 1 기판층, 상기 코어층의 하면 아래에 배치된 적어도 하나의 제 2 기판층을 포함하고, 상기 제 1 코어층 및 상기 적어도 하나의 제 1 기판층 사이에 상기 제 1 연성 동박 적층체이 배치되고, 및 상기 코어층 및 상기 적어도 하나의 제 2 기판층 사이에 상기 제 2 연성 동박 적층체이 배치된 제 1 리지드 회로 기판(예; 도 8의 710); 상기 제 2 연성 동박 적층체의 적어도 일부에 배치되어 상기 제 2 연성 동박 적층체의 복수의 도전층들을 이용하여 상기 제 1 리지드 회로 기판과 전기적으로 연결된 제 2 리지드 회로 기판(예; 도 8의 720);; 및 상기 제 2 연성 동박 적층체의 적어도 일부에 연장되고, 상기 제 1, 2 리지드 회로기판의 사이에 노출되어 적어도 일부가 밴딩된 연성 회로 기판(예; 도 8의 740);을 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 상기 제 1 연성 동박 적층체 및 상기 제 2 연성 동박 적층체의 적어도 일부는 상기 제 1 리지드 회로 기판 및 상기 제 2 리지드 회로 기판의 사이에 노출되어, 상기 제 1 리지드 회로 기판 및 상기 제 2 리지드 회로 기판이 수평되지 않도록, 상기 적어도 일부가 밴딩될 수 있다.
본 개시의 다양한 실시예에 따르면, 전자 장치는, 상면 및 하면을 포함한 제 1 코어층(예; 도 11의 800a), 상기 제 1 코어층의 상면 위에 배치된 적어도 하나의 제 1 기판층(예; 도 11의 813) 및 상기 제 1 코어층의 하면 아래에 배치된 적어도 하나의 제 2 기판층(예; 도 11의 814)을 포함하고, 상기 제 1 코어층 및 상기 적어도 하나의 제 1 기판층 사이에 제 1 연성 동박 적층체(예; 도 11의 811)이 배치되고, 상기 제 1 코어층 및 상기 적어도 하나의 제 2 기판층 사이에 제 2 연성 동박 적층체(예; 도 11의 812)이 배치된 제 1 리지드 회로 기판(예; 도 11의 810); 및 상기 제 1, 2 연성 동박 적층체의 적어도 일부에 배치되고, 상면 및 하면을 포함한 제 2 코어층(예; 도 11의 800b), 상기 제 2 코어층의 상면 위에 배치된 적어도 하나의 제 3 기판층(예; 도 11의 823) 및 상기 제 2 코어층의 하면 아래에 배치된 적어도 하나의 제 4 기판층(예; 도 11의 824) 을 포함하고, 상기 제 2 코어층 및 상기 적어도 하나의 제 3 기판층 사이에 제 3 연성 동박 적층체(예; 도 11의 821)이 배치되고, 상기 제 2 코어층 및 상기 적어도 하나의 제 4 기판층 사이에 제 4 연성 동박 적층체(예; 도 11의 822)이 배치된 제 2 리지드 회로 기판; 및 상기 제 1, 2 연성동박적층체의 적어도 일부에 연장되고, 상기 제 1, 2 리지드 회로기판의 사이에 노출되어 적어도 일부가 밴딩된 제 1, 2 연성 회로 기판(예; 도 11의 840, 850)을 포함할 수 있다.
이상에서 설명한 본 개시의 다양한 실시예의 회로 기판 및 이를 포함하는 전자 장치는 전술한 실시 예 및 도면에 의해 한정되는 것은 아니고, 본 개시의 기술적 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
제 1, 2 리지드 회로 기판 : 710, 720
제 1, 2 연성 회로 기판 : 730, 740
제 1, 2 연성 동박 적층체 : 711, 712
제 1, 2 기판층 : 713, 714
도전성 비아 : 750

Claims (21)

  1. 회로 기판에 있어서,
    상면 및 하면을 포함하고, 프리프레그 재질의 기판으로 형성된 코어층;
    복수의 도전층들을 포함하고, 상기 상면에 적층된 제 1 연성 동박 적층체(a first flexible copper clad laminate);
    상기 제 1 연성 동박 적층체 위에 적층되고, 프리프레그 재질의 기판에 형성된 복수의 도전층을 포함하는 적어도 하나 이상의 제 1 기판층;
    복수의 도전층들을 포함하고, 상기 하면에 적층된 제 2 연성 동박 적층체 (a second flexible copper clad laminate ); 및
    상기 제 2 연성 동박 적층체 아래에 적층되고, 프리프레그 재질의 기판에 형성된 복수의 도전층을 포함하는 적어도 하나 이상의 제 2 기판층;을 포함하고,
    상기 제1 연성 동박 적층체의 상기 복수의 도전층들 중 적어도 일부에 적어도 하나의 안테나가 배치되고,
    상기 제2 연성 동박 적층체의 상기 복수의 도전층들 중 어느 하나에 신호 라인이 배치되고, 상기 제2 연성 동박 적층체의 상기 복수의 도전층들 중 다른 하나에 그라운드가 배치되고,
    상기 회로 기판은,
    상기 제1 연성 동박 적층체의 적어도 일부분, 상기 코어층 및 상기 그라운드를 관통하고, 상기 적어도 하나의 안테나와 상기 신호 라인을 전기적으로 연결하는 도전성 비아를 포함하는 회로 기판.

  2. 삭제
  3. 제 1 항에 있어서, 상기 제 1 연성 동박 적층체의 상기 복수의 도전층들 중 다른 적어도 일부에 적어도 하나의 패치가 배치된 회로 기판.

  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서, 상기 적어도 하나 이상의 제 2 기판층 중 상기 회로 기판의 외면에 배치된 적어도 하나의 층은 표면 실장 부재(SMD)를 포함하는 회로 기판.
  8. 제 1 항에 있어서, 상기 복수의 제 1 기판층들 및 상기 복수의 제 2 기판층들은 상기 코어층을 기준으로 동일한 개수로 배치되는 회로 기판.
  9. 삭제
  10. 제 1 항에 있어서, 상기 제 1, 2 연성 동박 적층체의 적어도 일부는 상기 코어층 및 상기 적어도 하나의 제 1, 2 기판층의 외부로 노출되는 연성 회로 기판을 포함하는 회로 기판.
  11. 제 10 항에 있어서, 상기 제 1, 2 연성 동박 적층체의 상기 적어도 일부에 배치되어 상기 제 1, 2 연성 동박 적층체의 복수의 도전층들을 이용하여 상기 회로 기판과 전기적으로 연결된 다른(another) 회로 기판이 배치된 회로 기판.
  12. 제 11 항에 있어서, 상기 다른 회로 기판은,
    상기 제 1, 2 연성 동박 적층체의 상기 적어도 일부 사이에 배치된 다른(another) 코어층;
    상기 제 1 연성 동박 적층체의 상기 적어도 일부 위에 적층된 적어도 하나 이상의 제 3 기판층; 및
    상기 제 2 연성 동박 적층체의 상기 적어도 일부 아래에 적층된 적어도 하나 이상의 제 4 기판층;을 포함하는 회로 기판.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020180091960A 2018-08-07 2018-08-07 코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치 KR102631857B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180091960A KR102631857B1 (ko) 2018-08-07 2018-08-07 코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치
PCT/KR2019/009614 WO2020032478A1 (ko) 2018-08-07 2019-08-01 코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치
EP19848195.4A EP3806589A4 (en) 2018-08-07 2019-08-01 CIRCUIT BOARD WITH COPPER-LAMINATED LAMINATE LAMINATED ON THE CORE AND ELECTRONIC DEVICE WITH IT
CN201980052616.4A CN112544124A (zh) 2018-08-07 2019-08-01 具有层压在芯层上的覆铜箔层压板的电路板以及包括该电路板的电子装置
US17/265,888 US11510312B2 (en) 2018-08-07 2019-08-01 Circuit board having copper clad laminate laminated on core layer, and electronic device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180091960A KR102631857B1 (ko) 2018-08-07 2018-08-07 코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20200016635A KR20200016635A (ko) 2020-02-17
KR102631857B1 true KR102631857B1 (ko) 2024-02-01

Family

ID=69414893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180091960A KR102631857B1 (ko) 2018-08-07 2018-08-07 코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치

Country Status (5)

Country Link
US (1) US11510312B2 (ko)
EP (1) EP3806589A4 (ko)
KR (1) KR102631857B1 (ko)
CN (1) CN112544124A (ko)
WO (1) WO2020032478A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102647754B1 (ko) * 2019-04-16 2024-03-13 동우 화인켐 주식회사 안테나 패키지 및 이를 포함하는 화상 표시 장치
CN115003019B (zh) * 2021-10-26 2023-09-01 荣耀终端有限公司 一种电子设备及电路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169698A1 (en) * 2010-01-08 2011-07-14 Nokia Corporation Integrated antenna with e-flex technology

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050033931A (ko) 2003-10-07 2005-04-14 삼성전기주식회사 리지드 플렉시블 인쇄회로기판 및 이의 제조 방법
KR100666224B1 (ko) 2006-02-27 2007-01-09 삼성전자주식회사 개구를 가지는 리지드 플렉시블 인쇄회로기판
KR101483302B1 (ko) 2008-05-08 2015-01-15 주식회사 케이티 터치스크린을 이용한 이동통신단말기의 동작 제어 방법
KR101408654B1 (ko) 2008-05-08 2014-06-17 삼성전자주식회사 사이드 키의 ｆｐｃｂ에 실장된 안테나를 구비한 휴대단말기
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
TW201127246A (en) * 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
JP2013074270A (ja) * 2011-09-29 2013-04-22 Nec Toppan Circuit Solutions Inc リジッドフレキシブルプリント配線板の製造方法
KR101905879B1 (ko) * 2011-12-15 2018-11-28 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20140020504A (ko) * 2012-08-09 2014-02-19 삼성전기주식회사 리지드-플렉스 인쇄회로기판의 제조방법
KR101466605B1 (ko) 2013-05-31 2014-11-28 (주)드림텍 Ｆｐｃｂ 임피던스 케이블을 구비하는 휴대 단말기
KR102284652B1 (ko) 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
KR20160073766A (ko) * 2014-12-17 2016-06-27 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법
KR102295108B1 (ko) * 2015-02-13 2021-08-31 삼성전기주식회사 리지드-플렉시블 기판 및 그 제조방법
KR102541317B1 (ko) * 2016-08-29 2023-06-09 삼성전자주식회사 커버레이를 포함하는 리지드-플렉스 기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169698A1 (en) * 2010-01-08 2011-07-14 Nokia Corporation Integrated antenna with e-flex technology

Also Published As

Publication number Publication date
EP3806589A4 (en) 2021-09-29
KR20200016635A (ko) 2020-02-17
US11510312B2 (en) 2022-11-22
EP3806589A1 (en) 2021-04-14
US20210168934A1 (en) 2021-06-03
WO2020032478A1 (ko) 2020-02-13
CN112544124A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
KR102462850B1 (ko) 안테나 모듈 및 이를 포함하는 전자 장치
US10827607B2 (en) Electronic device including rigid-flex circuit board
US10653046B2 (en) Structure having circuit board disposed on upper face of shield can disposed on circuit board, and electronic device including same
US11929768B2 (en) Antenna and electronic device including the same
US11523507B2 (en) Flexible connection member and electronic device comprising same
KR20200098145A (ko) 안테나, 안테나 주변에 배치되는 도전성 부재를 포함하는 전자 장치
KR20230070432A (ko) 인쇄 회로 기판의 경사진 측면에 형성된 안테나를 포함하는 안테나 조립체 및 그를 포함하는 전자 장치
US20230239385A1 (en) Antenna and electronic apparatus including same
KR102631857B1 (ko) 코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치
US20240030589A1 (en) Antenna module and electronic device comprising same
US20230363082A1 (en) Circuit board and electronic device comprising same
KR102551487B1 (ko) 안테나 모듈에 대응되도록 배치되는 도전성 구조체 및 그것을 포함하는 전자 장치
KR102548573B1 (ko) 안테나, 안테나와 적어도 일부 중첩하여 배치되는 유전체를 포함하는 전자 장치
US20220352120A1 (en) Interposer and electronic device including interposer
US20220302588A1 (en) Electronic device including antenna feeding unit
US20230127318A1 (en) Electronic device including shielding member and heat radiating structure
KR102664682B1 (ko) 도전성 측면 부재를 이용한 안테나 및 그것을 포함하는 전자 장치
EP4326014A1 (en) Circuit board and electronic device comprising same
KR20210138418A (ko) 안테나 모듈 및 상기 안테나 모듈을 포함하는 전자 장치
KR20200084617A (ko) 도전성 측면 부재를 이용한 안테나 및 그것을 포함하는 전자 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right