KR102611602B1 - 광전 집적 회로 - Google Patents
광전 집적 회로 Download PDFInfo
- Publication number
- KR102611602B1 KR102611602B1 KR1020210161296A KR20210161296A KR102611602B1 KR 102611602 B1 KR102611602 B1 KR 102611602B1 KR 1020210161296 A KR1020210161296 A KR 1020210161296A KR 20210161296 A KR20210161296 A KR 20210161296A KR 102611602 B1 KR102611602 B1 KR 102611602B1
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- integrated circuit
- amplifier
- signal
- output
- Prior art date
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 16
- 238000012546 transfer Methods 0.000 claims abstract description 31
- 230000003287 optical effect Effects 0.000 claims abstract description 29
- 238000012545 processing Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims abstract description 4
- 239000008393 encapsulating agent Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 3
- 229920006336 epoxy molding compound Polymers 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 6
- 206010012289 Dementia Diseases 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 208000010496 Heart Arrest Diseases 0.000 description 2
- 101100356451 Oryza sativa subsp. japonica RF2a gene Proteins 0.000 description 2
- 101150016367 RIN1 gene Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 101100356452 Oryza sativa subsp. japonica RF2b gene Proteins 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003930 cognitive ability Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 실시예는 광전 집적 회로로, 상기 광전 집적 회로는 제공된 광에 상응하는 전류 신호를 형성하여 출력하는 광소자; 및 상기 전류 신호를 처리하는 신호 처리부를 포함하며, 상기 신호 처리부는: 상기 전류 신호를 제공받고 상응하는 전압 신호를 출력하되, 상기 전압 신호에서 직류 오프셋을 제거하여 출력하는 전달 임피던스 증폭기 및 상기 전달 임피던스 증폭기의 출력에서 부정합을 제거하는 부정합 제거 증폭기를 포함하고, 상기 광소자와 상기 신호처리부는 동일한 반도체 다이(semiconductor die)에 형성되고, 상기 반도체 다이는 상기 광이 상기 광소자에 제공되도록 광학적 윈도우가 형성된 봉지재로 봉지(encapsulate)된다.
Description
본 기술은 광전 집적 회로와 관련된다.
최근 들어 급격화된 노령화 추세에 따라, 국내외 독거노인 및 치매환자의 수가 급증하고 있으며, 이로 인해 발생하는 사회비용은 기하급수적으로 증가하고 있다. 특히, 독거노인이나 치매환자의 경우 인지능력 저하로 인해 집안 내 낙상 위험률이 매우 높고, 수면 중 심정지 및 경제 고난으로 인한 자살 가능성이 높은 고위험군에 속해 있다. 2012년 대한민국 보건복지부 발표에 의하면 2025년에는 100만 명의 노인치매환자가 국내에서 발생할 것으로 예상하고 있으며, 낙상으로 인한 치료비용이 2조원에 달할 것으로 예측하고 있다.
또한, 북미 캐나다 정부의 2012년 통계에 따르면, 65세 이상 노인의 낙상사고 중 50% 이상이 집안에서 일어난다. 그러나, 현실적으로 집안 내에서 일어나는 노인의 낙상 및 심정지 같은 급작스러운 사고를 실시간으로 즉시 발견하여 보호자에게 알리는 것은 불가능하다. 주민센터 직원의 방문이나, 가족 보호자의 전화 등을 통해 상황을 인지하는 현 상황에서, 독거노인 및 치매환자의 생명을 보존할 수 있도록 전자센서를 장착하는 것이 요청된다. 따라서, 집안 내 낙상사고 검출이 가능하면서 동시에 초상권 침해가 없는 소형의 저전력 집적회로 센서를 구현하는 것이 요청된다. 댁내 여러 전자기기에서 발생하는 RF 신호 간섭을 최대한 줄일 수 있도록 레이저 광 펄스 신호를 사용하는 라이다 센서용 집적회로 구현이 가장 적합한 솔루션 중 하나이다.
종래의 라이다 센서는 수광소자(Avalanche Photodiode)를 칩 외부에 형성하고, 전기적 배선을 이용하여 아날로그 초단(AFE, analog front end) 회로와 연결하는 것이 일반적이었다. 그러나, 이와 같이 수광 소자를 오프칩으로 형성하고, 배선을 통하여 연결하는 방식으로 형성할 경우, 패키징 단가를 크게 증가시킨다.
또한, 광소자와 아날로그 초단 회로 사이를 와이어로 연결하면 와이어에서 발생하는 기생 인덕턴스로 인해 신호의 왜곡이 발생한다. 한편, 광소자와 회로부의 연결을 위해 아날로그 초단 칩의 I/O 패드가 요청되며, 특히 ESD (electrostatic discharge 정전기) 방지용 다이오드가 필수인데, 이로 인해 추가적인 기생 커패시턴스가 발생하여 전체 아날로그 초 회로의 대역폭이 크게 감소한다.
본 기술은 이러한 종래 기술의 난점을 해소하기 위한 것으로, 광전 집적 회로를 형성하는데 필요한 비용을 감소시키고, 신호의 왜곡을 감소시켜 대역폭 감소를 막을 수 있는 기술을 제공하기 위한 것이다.
본 실시예는 광전 집적 회로로, 상기 광전 집적 회로는 제공된 광에 상응하는 전류 신호를 형성하여 출력하는 광소자; 및 상기 전류 신호를 처리하는 신호 처리부를 포함하며, 상기 신호 처리부는: 상기 전류 신호를 제공받고 상응하는 전압 신호를 출력하되, 상기 전압 신호에서 직류 오프셋을 제거하여 출력하는 전달 임피던스 증폭기 및 상기 전달 임피던스 증폭기의 출력에서 부정합을 제거하는 부정합 제거 증폭기를 포함하고, 상기 광소자와 상기 신호처리부는 동일한 반도체 다이(semiconductor die)에 형성되고, 상기 반도체 다이는 상기 광이 상기 광소자에 제공되도록 광학적 윈도우가 형성된 봉지재로 봉지(encapsulate)된다.
본 실시예의 어느 한 측면에 의하면, 상기 봉지재는, 에폭시 몰딩 컴파운드 및 패시베이션 층 중 어느 하나이고, 상기 광학적 윈도우는, 상기 봉지재가 위치하지 않는 영역 및 상기 광의 파장에 대하여 투명한 물질이 위치하는 영역 중 어느 하나이다.
본 실시예의 어느 한 측면에 의하면, 상기 광학적 윈도우는, 상기 광전 집적 회로와 외부 기판이 연결되는 외부 접속 단자들이 형성된 방향의 광을 수집하도록 형성된다.
본 실시예의 어느 한 측면에 의하면, 상기 광학적 윈도우는, 상기 광전 집적 회로와 외부 기판이 연결되는 외부 접속 단자들이 형성된 방향과 반대의 광을 수집하도록 형성된다.
본 실시예의 어느 한 측면에 의하면, 상기 광전 집적 회로는, 상기 광을 집광하는 렌즈부를 더 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 전달 임피던스 증폭기는, 단일단(single ended) 전류 입력을 제공받는 폴디드 캐스코드(folded cascode) 증폭기 페어 및 상기 폴디드 캐스코드 증폭기 페어의 출력 신호에서 직류 오프셋을 제거하는 공통 모드 피드백(common mode feedback) 회로를 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 전달 임피던스 증폭기는 차동 신호를 출력하고, 상기 부정합 제거 증폭기는, 제1 인버터와 제1 버퍼가 연결된 제1 브랜치와, 제2 인버터와 제2 버퍼가 연결된 제2 브랜치 및 제1 인버터와 제2 인버터가 출력한 신호가 합쳐지는 인버터 페어를 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 부정합 제거 증폭기는, 상기 인버터 페어는 제1 인버터와 제2 인버터가 출력한 신호가 합쳐지는 제3 인버터와 제1 인버터와 제2 인버터가 출력한 신호가 합쳐지는 제4 인버터를 포함하고 상기 제3 인버터는 제2 버퍼에 출력 신호를 제공하고, 상기 제4 인버터는 제1 버퍼에 출력 신호를 제공한다.
본 실시예의 어느 한 측면에 의하면, 상기 광전 집적 회로는, TDC(time to digital converter)를 더 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 광전 집적 회로는, 라이다(lidar)에 포함된다.
본 실시예에 의하면 수광 소자와 신호 처리부가 하나의 패키지로 형성되므로 초단부에서의 신호 왜곡을 막을 수 있으며, 저비용으로 광전 집적 회로를 형성할 수 있다는 장점이 제공된다.
도 1A 및 도 1B는 본 실시예에 의한 광전 집적 회로(10)의 패키지 개요적 단면도들이다.
도 2는 본 실시예에 의한 신호 처리부(20)의 개요를 나타낸 블록도이다.
도 3은 본 실시예에 의한 전달 임피던스 증폭기(100)의 개요를 도시한 회로도이다.
도 4(a)는 제1 절반 회로(110)와 제2 절반 회로(120)의 제2 실시예를 도시한 도면이다. 도 4(b)는 제2 실시예에 의한 제1 절반 회로(110) 일부에 대한 개요적 등가 회로도이다.
도 5 및 도 6은 차동 신호의 부정합(mismatch)을 제거할 수 있는 부정합 제거 증폭기(200)의 동작을 설명하기 위한 개요적 회로도이다.
도 7은 오프셋 제거 증폭기(300)의 개요적 회로도이다.
도 8(a)는 본 실시예에 의한 광전 변환 회로의 구현예의 다이 사진이고, 도 8(b)는 구현된 광전 변환 회로의 반응도(Responsivity)를 도시한 도면이다.
도 9는 본 실시예에 의한 광전 변환 회로의 S 파라미터의 측정 결과를 도시한 도면이다.
도 10은 본 실시예에 의한 광전 변환 회로의 아이 다이어그램 측정 결과를 도시한 도면이다.
도 2는 본 실시예에 의한 신호 처리부(20)의 개요를 나타낸 블록도이다.
도 3은 본 실시예에 의한 전달 임피던스 증폭기(100)의 개요를 도시한 회로도이다.
도 4(a)는 제1 절반 회로(110)와 제2 절반 회로(120)의 제2 실시예를 도시한 도면이다. 도 4(b)는 제2 실시예에 의한 제1 절반 회로(110) 일부에 대한 개요적 등가 회로도이다.
도 5 및 도 6은 차동 신호의 부정합(mismatch)을 제거할 수 있는 부정합 제거 증폭기(200)의 동작을 설명하기 위한 개요적 회로도이다.
도 7은 오프셋 제거 증폭기(300)의 개요적 회로도이다.
도 8(a)는 본 실시예에 의한 광전 변환 회로의 구현예의 다이 사진이고, 도 8(b)는 구현된 광전 변환 회로의 반응도(Responsivity)를 도시한 도면이다.
도 9는 본 실시예에 의한 광전 변환 회로의 S 파라미터의 측정 결과를 도시한 도면이다.
도 10은 본 실시예에 의한 광전 변환 회로의 아이 다이어그램 측정 결과를 도시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 실시예를 설명한다. 도 1A 및 도 1B는 본 실시예에 의한 광전 집적 회로(10)의 패키지 개요적 단면도들이다. 도 1A는 칩(chip)과 외부 기판(미도시)과 전기적으로 연결되는 솔더 볼, 도전 범프 등의 외부 접속 단자(B)가 형성된 면과 반대 방향으로 제공된 광(light)을 수광하도록 수광 소자(10)가 배치된 예를 도시한다. 도 1B는 칩(chip)과 외부 기판(미도시)과 전기적으로 연결되는 솔더 볼, 도전 범프 등의 외부 접속 단자(B)가 형성된 면으로 제공된 광(light)을 수광하도록 수광 소자(10)가 배치된 예를 도시한다.
도 1A 및 도 1B를 참조하면, 광전 집적 회로(10)는 칩(chip)에 형성될 수 있으며, 칩은 봉지재(E)로 봉지(encapsulate)될 수 있다. 일 예로, 봉지재(E)는 에폭시 몰드 컴파운드, 폴리이미드 등의 폴리머, 산화막 중 어느 하나인 부동태 막(passivation layer) 중 어느 하나일 수 있다.
광(light)이 수광 소자(10)에 제공되도록 봉지재(E)에는 광학적 윈도우(W)가 형성될 수 있다. 일 실시예로, 광학적 윈도우(W)는 봉지재(E)가 제거되어 형성될 수 있다. 다른 실시예로, 광학적 윈도우(W)는 발광 소자(미도시)가 제공한 광(light)에 대하여 투명한 광학적 성질을 가지는 물질로 형성될 수 있다.
패키지에는 광(lihgt)을 집광하기 위한 렌즈(L)가 형성될 수 있다. 도시된 예에서 렌즈(L)는 볼록 렌즈인 것을 예시하고 있으나, 도시되지 않은 실시예에서, 렌즈는 오목 렌즈, 볼록 렌즈와 오목 렌즈의 조합등을 포함할 수 있다.
도 2는 본 실시예에 의한 신호 처리부(20)의 개요를 나타낸 블록도이다. 도 2를 참조하면, 광전 집적 회로는 제공된 광(light)에 상응하는 전류 신호(ipd)를 형성하여 출력하는 광소자(10) 및 상기 전류 신호를 처리하는 신호 처리부(20)를 포함하며, 상기 신호 처리부(20)는: 상기 전류 신호(ipd)를 제공받고 상응하는 전압 신호를 출력하되, 상기 전압 신호에서 직류 오프셋을 제거하여 출력하는 전달 임피던스 증폭기(TIA, 100) 및 상기 전달 임피던스 증폭기(100)의 출력과 전기적으로 연결되어 전달 임피던스 증폭기(100)의 출력에서 부정합(mismatch)을 제거하는 부정합 제거 증폭기(200)를 포함하며, 상기 광소자와 상기 신호처리부는 동일한 반도체 다이(semiconductor die)에 형성되고, 상기 반도체 다이는 상기 광이 상기 광소자에 제공되도록 광학적 윈도우가 형성된 봉지재로 봉지(encapsulate)된다.
도 3은 본 실시예에 의한 전달 임피던스 증폭기(100)의 개요를 도시한 회로도이다. 도 3을 참조하면, 본 실시예에 의한 전달 임피던스 증폭기(100)는 차동 쌍(differential pair)을 이루는 제1 절반 회로(110)와 제2 절반 회로(120) 및 공통 모드 피드백 회로(130)를 포함한다.
제1 절반 회로(110)와 제2 절반 회로(120)는 각각은 공통 소스 증폭기(M1a, M1b)와, 공통 게이트 증폭기(M2a, M2b) 및 액티브 부하(M3a, M3b)를 포함한다. 일 예로, 공통 소스 증폭기(M1a, M1b)와, 공통 게이트 증폭기(M2a, M2b) 및 액티브 부하(M3a, M3b)는 각각 폴디드 캐스코드(folded cascode) 증폭기를 이룰 수 있다.
공통 소스 증폭기(M1a)의 게이트로는 입력 전류(iIN)가 제공된다. 제2 절반 회로(120)에 포함된 공통 소스 증폭기(M1b)의 게이트에는 접지 전압이 제공될 수 있으며, 후술할 바와 같이 출력으로부터 피드백된 전압이 제공될 수 있다(도 2 참조).
제1 절반 회로(110) 및 제2 절반 회로(120)는 공통 소스 증폭기(M1a, M2a)의 출력이 각각 제공되는 공통 게이트 증폭기(M2a, M2b)를 포함한다. 공통 게이트 증폭기(M2a, M2b)는 도시된 바와 같이 PMOS 트랜지스터를 포함할 수 있다. 공통 게이트 증폭기(M2a, M2b)의 게이트는 서로 커플될 수 있으며, 공통 바이어스(VB)가 제공될 수 있다.
액티브 부하(M3a, M3b)는 게이트 전극이 커플(couple)된 트랜지스터 M3a, M3b를 포함하며, 공통 소스 증폭기(M1a, M1b)와 공통 게이트 증폭기(M2a, M2b)를 포함하는 폴디드 캐스코드 증폭기의 부하로 기능한다. 도 1로 예시된 것과 같이 액티브 부하(M3a, M3b)의 게이트 전극에는 공통 모드 피드백 회로(130)로부터 전압이 제공되어 제1 절반 회로(110)와 제2 절반 회로(120)가 출력하는 신호의 직류 오프셋을 제거한다.
도 4(a)는 제1 절반 회로(110)와 제2 절반 회로(120)의 제2 실시예를 도시한 도면이다. 도 4(a)를 참조하면, 제1 절반 회로(110)는 공통 소스 증폭기(M1a)의 출력 노드인 트랜지스터 M1a의 드레인 전극에서 입력 노드인 게이트 전극으로 피드백되도록 연결된 제1 피드백 저항 RF1a와, 제1 절반 회로(110)의 출력 노드에서 입력 노드인 공통 소스 증폭기(M1a)의 게이트 전극으로 피드백되도록 연결된 제2 피드백 저항 RF2a을 포함한다. 제2 절반 회로(120)는 공통 소스 증폭기(M1b)의 출력 노드인 트랜지스터 M1b의 드레인 전극에서 입력 노드인 게이트 전극으로 피드백되도록 연결된 제1 피드백 저항 RF1b과, 제2 절반 회로(120)의 출력 노드에서 입력 노드인 공통 소스 증폭기(M1b)의 게이트 전극으로 피드백되도록 연결된 제2 피드백 저항 RF2b를 포함한다.
도 4(b)는 제2 실시예에 의한 제1 절반 회로(110) 일부에 대한 개요적 등가 회로도이다. 도 4(b)를 참조하면, 제1 피드백 저항 RF1a는 공통 소스 증폭기(M1a)의 출력 노드와 입력 노드 사이에서 피드백 되도록 연결되며, 제2 피드백 저항 RF2a는 폴디드 캐스코드 증폭기(110)의 출력 노드와 입력 노드 사이에서 피드백되도록 연결된다.
공통 소스 증폭기(M1a)의 이득을 A1이라 하면 공통 소스 증폭기(M1a)의 입력 저항(Rin1)은 아래 수학식 1의 ①식과 같이 표시될 수 있고, 폴디드 캐스코드 증폭기의 이득을 A2라 하면 폴디드 캐스코드 증폭기의 입력 저항(Rin2)는 아래 수학식 1의 ②식과 같이 표시될 수 있다.
도 4(b)로 예시된 것과 같이 입력 노드에서 바라본 입력 저항(Rin)은 공통 소스 증폭기(M1a)의 입력 저항(Rin1)과 폴디드 캐스코드 증폭기 입력 저항(Rin2 )이 병렬로 연결된 것과 같다. 따라서, 도 4(b)에서 도시된 입력 저항(Rin)은 아래의 수학식 2와 같이 표시될 수 있다.
병렬로 연결된 두 저항의 등가 저항값(Rin)은 병렬로 연결된 두 저항 중 작은 저항값보다 작은 저항값을 가진다. 또한, 공통 소스 증폭기의 이득인 A1과 폴디드 캐스코드 증폭기의 이득인 A2는 일반적으로 1보다 큰 값을 가지므로, 도 2(a) 및 도 2(b)로 예시된 제1 절반 회로(110) 및 제2 절반 회로(120)의 입력 저항값은 낮은 입력 저항을 가지므로, 입력 전류(iIN)를 출력 전압으로 변환하는 전달 임피던스 이득이 향상된다는 장점을 가진다.
다시 도 3을 참조하면, 제1 절반 회로(110)의 출력 노드와 제2 절반 회로(120)의 출력 노드는 공통 모드 피드백 회로(130)의 입력으로 연결된다. 공통 모드 피드백 회로(130)는 소스가 연결된 제1 트랜지스터(M5a) 및 제2 트랜지스터(M4a)를 포함하는 제1 페어(132)와, 소스가 연결된 제3 트랜지스터(M4b) 및 제4 트 랜지스터(M5b)를 포함하는 제2 페어(134)를 포함한다.
제2 트랜지스터(M4a)의 드레인과 상기 제3 트랜지 스터(M4b)의 드레인은 제1 공통 드레인 노드(N1)에 연결되고, 제1 트랜지스터(M5a)의 드레인과 제4 트랜지스터(M5b)의 드레인은 제2 공통 드레인 노드(N2)에 연결된다.
공통 모드 피드백 회로(130)는 게이트 커플된 트랜지스터 M6a와 M6b를 포 함하는 전류 미러(136)를 포함하며, 트랜지스터 M6a의 드레인 전극은 제1 공통 드레인 노드(N1)와 연결되고, 트랜지스터 M6b의 드레인 전극은 제2 공통 드레인 노드(N2)와 연결된다.
상기한 구성을 가지는 공통 모드 피드백 회로(130)의 동작을 살펴본다. 제1 페어(132)에 포함된 제2 트랜지스터(M4a)의 게이트 전극과 제2 페어(134)에 포함된 제3 트랜지스터(M4b)의 게이트 전극은 서로 전기적으로 연결되어 기준 전압(Vref) 이 제공된다. 기준 전압(Vref)이 제공된 제2 트랜지스터(M4a)와 제3 트랜지스터(M4b)는 일정한 전류를 흘린다. 따라서, 제1 공통 드레인 노드(N1)에는 일정한 전압이 형성된다. 제1 공통 드레인 노드(N1)에 형성되는 전압은 폴디드 캐스코드 증폭기(10, 20)의 액티브 부하를 이루는 트랜지스터 M3a의 게이트 전극과 M3b의 게 이트 전극에 제공된다.
종래 기술에 의한 차동 캐스코드 증폭기 또는 차동 폴디드 캐스코드 증폭기 의 어느 한 입력으로 입력 전류가 제공되고, 다른 입력에는 접지 전압이 제공되어 도 출력 노드에 형성되는 전압 사이에는 직류 오프셋이 형성되었다. 그러나 도 3으로 예시된 실시예와 같이 공통 모드 피드백 회로(130)에서 제공되는 전압이 액티브 부하를 이루는 M3a, M3b 트랜지스터들의 게이트 전극에 제공됨에 따라 제1 절반 회로(10)와 제2 절반 회로(20)의 출력 노드에는 동일한 직류 전압이 형성되어 직류 오프셋이 제거된다.
제1 절반 회로(10)의 출력은 제1 트랜지스터(M5a)의 게이트 전극에 연결되 고, 제2 절반 회로(20)의 출력은 제4 트랜지스터(M5b)의 게이트 전극으로 연결된 다. 입력 전류(iIN)가 제공된 제1 절반 회로(10)는 입력 전류(iIN)에 상응하는 전압을 형성하고 제1 트랜지스터(M5a)의 게이트 전극에 제공한다. 그 러나, 제2 절반 회로(20)는 입력이 제공되지 않아 제4 트랜지스터(M 5b)의 게이트로 제공되는 신호 성분은 없다.
제1 페어(32)와 제 2 페어(34)에 포함된 제1 트랜지스터(M5a)와 제4 트랜지스터(M5b)의 드레인 전극은 제2 공통 드레인 노드(N2)에 연결된다. 제1 페어(32)로 제공되는 바이어스 전류(IBIAS)와 제2 페어로 제공되는 바이어스 전류(IBIAS)는 서로 동일하다. 또한 상술한 바와 같이 기준 전압(Vref)이 게이트 전극으로 제공되는 제2 트랜지스터(M4a)와 제3 트랜지스터(M4b)는 일정한 전류를 흘린다. 따라서, 제1 트랜지스터(M5a)와 제4 트랜지스터(M5b)를 통하여 흐르는 전류의 합은 동일하고, 제1 트랜지스터(M5a) 와 제4 트랜지스터(M5b) 중 어느 하나를 통하여 흐르는 전류가 증가하면 다른 하나를 통하여 흐르는 전류는 감소한다.
일 예로, 제1 절반 회로(10)의 출력 신호에 의하여 제1 트랜지스터(M5a)를 통하여 흐르는 전류가 증가하면 제4 트랜지스터(M5b)는 상보적으로 동작하여 제4 트랜지스터(M5b)를 통하여 흐르는 전류가 감소하도록 게이트 전압이 형성된다. 반면에, 제1 절반 회로(10)의 출력 신호에 의하여 제1 트랜지스터(M5a)를 통하여 흐르는 전류가 감소하면 제4 트랜지스터(M5b)는 상보적으로 동작하여 제4 트랜지스 터(M5b)를 통하여 흐르는 전류가 증가하도록 게이트 전압이 형성된다. 따라서, 제1 절반 회로(10)의 입력을 통하여 단일단(single-ended) 입력 전류(ipd)가 제공되어 도 차동 전압 쌍을 출력할 수 있다.
따라서, 본 실시예에 의한 전달 임피던스 증폭기에 의하면, 단일단 -차동 변환 회로를 사용하지 않고 단일단 전류 입력 신호를 차동 전압 쌍으로 변환할 수 있다는 장점이 제공된다. 나아가, 종래 기술과 달리 커플링 커패시터를 사용하지 않아 신호의 주파수 대역에 무관하 게 사용할 수 있다는 장점이 제공된다. 나아가, 본 실시예에 의한 전달 임피던스 증폭기에 의하면 아날로그 프론트 엔드(analog front end) 회로에서부터 차동신호로 변환할 수 있어 공통 모드 노이즈를 효과적으로 배제할 수 있다는 장점도 제공된다.
도 5 및 도 6은 차동 신호의 부정합(mismatch)을 제거할 수 있는 부정합 제거 증폭기(200)의 동작을 설명하기 위한 개요적 회로도이다. 도 5를 참조하면, 부정합 제거 증폭기(200)는 제1 인버터(I1)와 연결된 제1 버퍼(B1)를 포함하는 제1 브랜치(210)와, 제2 인버터(I2)와 연결된 제2 버퍼(B2)를 포함하는 제2 브랜치(220) 및 제3 인버터(I3) 및 제4 인버터(I4)를 포함하는 인버터 페어(230)를 포함한다.
전달 임피던스 증폭기(100)의 차동 출력 신호 OUTN, OUTP는 증폭기(200)의 입력으로 제공된다. OUTN 신호가 입력된 제1 인버터(I1)는 C1 경로를 통하여 제1 버퍼(B1)에 출력 신호를 제공한다. 또한, 제1 인버터(I1)에서 출력된 신호는 C2 경로를 따라 인버터 페어(230)의 제5 인버터(I5) 및 제6 인버터(I6)를 통하여 제1 버퍼(B1)의 입력으로 출력된다.
제2 인버터(I2)는 전달 임피던스 증폭기(100)의 차동 출력 신호 OUTP를 제공받고, C3 경로를 인버터 페어(230)의 제6 인버터(I6)에 출력 신호를 제공한다. 즉, 제1 인버터(I1) 출력 신호와 제2 인버터(I2) 출력 신호는 인버터 페어(230)의 제4 인버터(I4)를 통하여 합쳐지고 제1 버퍼(B1)로 출력된다.
도 6을 참조하면, 제2 인버터(I2)는 전달 임피던스 증폭기(100)의 차동 출력 신호 OUTP를 제공받는다. OUTP 신호가 입력된 제2 인버터(I2)는 C4 경로를 통하여 제2 버퍼(B2)에 출력 신호를 제공하다. 또한, 제2 인버터(I2)에서 출력된 신호는 C5 경로를 따라 인버터 페어(230)의 제4 인버터(I4)에 출력 신호를 제공하고, 제6 인버터(I6)의 출력은 다시 제3 인버터(I3)를 통하여 제2 버퍼(B1)의 입력으로 제공된다.
제1 인버터(I1)는 전달 임피던스 증폭기(100)의 차동 출력 신호 OUTN을 제공받고, C6 경로를 통해 인버터 페어(230)의 제5 인버터(I5)에 출력 신호를 제공한다. 즉, 제1 인버터(I1) 출력 신호와 제2 인버터(I2) 출력 신호는 인버터 페어(230)의 제5 인버터(I5)를 통하여 합쳐지고 제2 버퍼(B2)로 출력된다.
도 5와 도 6으로 예시된 것과 같이 제1 인버터(I1)와 제2 인버터(I2)에서 출력된 신호는 인버터 페어(230)에 포함된 제3 인버터(I3) 및 제4 인버터(I4)에서 합쳐진다. 이로부터 전달 임피던스 증폭기(100)의 차동 출력 신호 OUTN, OUTP의 위상 부정합(phase mismatch) 및 진폭 부정합( amplitude mismatch)을 제거할 수 있다.
부정합 제거 증폭기(200)에서 제1 인버터(I1), 제2 인버터(I2)를 이루는 트랜지스터의 전달 컨덕턴스를 gm1, 제1 버퍼(B1) 및 제2 버퍼(B2)의 전달 컨덕턴스를 gm2, 인버터 페어(230)를 이루는 트랜지스터의 전달 컨덕턴스를 gm3라고 하면, 부정합 제거 증폭기(200)의 이득은 아래의 수학식 3과 같다.
즉, 제1 인버터 및 제2 인버터를 이루는 트랜지스터의 전달 컨덕턴스인 gm1이 클수록, 버퍼와 인버터 페어를 이루는 트랜지스터들의 전달 컨덕턴스 gm2와 gm3의 차이가 작을수록 부정합 제거 증폭기(200)의 이득이 증가함을 알 수 있다.
도 7은 오프셋 제거 증폭기(300)의 개요적 회로도이다. 도 7을 참조하면, 오프셋 제거 증폭기(300)는 서로 캐스케이드로 연결된 제1 증폭기(310)와 제2 증폭기(320) 및 제2 증폭기(320)의 출력에서 직류 오프셋을 제거하는 오프셋 제거부(330)를 포함한다.
오프셋 제거부(330)는 저역 통과 필터(LPF)들과 오프셋 신호 출력 증폭기(332)를 포함한다. 저역 통과 필터(LPF)들은 제2 증폭기(320)의 차동 출력을 각각 제공받고, 직류 성분을 포함하는 저주파 대역을 출력한다. 저역 통과 필터(LPF)가 출력하는 신호 성분은 직류 오프셋 성분을 포함한다.
오프셋 신호 출력 증폭기(332)는 저역 통과 필터(LPF)의 출력을 제공받고, 직류 오프셋 성분을 검출하여 제1 증폭기(310)에 출력한다. 일 실시예로, 저역 통과 필터(LPF)의 차단 주파수와 오프셋 신호 출력 증폭기(332)의 통과 대역폭은 서로 일치하도록 구성될 수 있다. 이로부터 오프셋 신호 출력 증폭기(332)는 직류 오프셋 성분에 상응하는 신호를 출력한다. 제1 증폭기(310)는 증폭기(200)의 출력 신호에서 검출된 직류 오프셋 성분을 제거하여 출력함으로써 오프셋 성분을 제거할 수 있다.
본 실시에에 의한 신호 처리부(20)는 오프셋 제거 증폭기(300)의 출력과 연결된 출력 버퍼(400)를 더 포함할 수 있으며, 버퍼의 출력은 시간-디지털 변환기(TDC, time to digital converter)에 제공될 수 있다. 이로부터 발광 소자(미도시)가 광을 출력한 시점부터 광이 타겟에서 반사되어 돌아오는 시간에 상응하는 디지털 코드를 얻을 수 있다.
본 실시예에 의한 광전 집적 회로는 라이다 센서에 포함될 수 있으며, 라이다 센서는 소형 저전력 집적회로로 구현되어 초상권 침해가 없이 집안 내 낙상사고 등을 검출할 수 있다.
실험예
이하에서는 본 실시예에 의한 광전 변환 회로의 구현예 및 실험예를 첨부된 도면을 참조하여 설명한다. 도 8(a)는 본 실시예에 의한 광전 변환 회로의 구현예의 다이 사진으로, 591μm* 196μm의 사이즈로 구현되었다. 도 8(b)는 도 8(a)와 같이 구현된 광전 변환 회로의 반응도(Responsivity)를 도시한 도면으로, 11.05V의 역전압 (reverse bias)에 대해 약 2.7A/W의 양호한 반응도을 가지는 것을 확인할 수 있다.
도 9는 본 실시예에 의한 광전 변환 회로의 S 파라미터의 측정 결과를 도시하고, 도 10은 본 실시예에 의한 광전 변환 회로의 아이 다이어그램 측정 결과를 도시한 도면이다. 도 9를 참조하면, S-parameter 측정결과를 통해, 출력 임피던스 (S22) 매칭이 잘 되어 있으며, 입력 임피던스는 436Ω으로 gain (S21)과 함께 87dBΩ 트랜스임피던스 이득을 가지는 것을 확인할 수 있다.
도 10을 참조하면, 아이 다이어그램 측정결과는 50μApp 231-1 PRBS 입력신호에 대해 156.25-Mb/s, 625-Mb/s, 1-Gb/s, 및 1.25-Gb/s의 동작속도에서 깨끗한 출력 차동 eye-diagram 특성 (eye amplitude = 130 mVpp)을 보여주는 것을 확인할 수 있다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
10: 광소자
20: 신호 처리부 100: 전달 임피던스 증폭기
110: 제1 절반 회로 120: 제2 절반 회로
130: 공통 모드 피드백 회로 132: 제1 페어
134: 제2 페어 136: 전류 미러
200: 부정합 제거 증폭기 210: 제1 브랜치
220: 제2 브랜치 230: 인버터 페어
300: 오프셋 제거 증폭기 310: 제1 증폭기
320: 제2 증폭기 330: 오프셋 제거부
332: 오프셋 신호 출력 증폭기
20: 신호 처리부 100: 전달 임피던스 증폭기
110: 제1 절반 회로 120: 제2 절반 회로
130: 공통 모드 피드백 회로 132: 제1 페어
134: 제2 페어 136: 전류 미러
200: 부정합 제거 증폭기 210: 제1 브랜치
220: 제2 브랜치 230: 인버터 페어
300: 오프셋 제거 증폭기 310: 제1 증폭기
320: 제2 증폭기 330: 오프셋 제거부
332: 오프셋 신호 출력 증폭기
Claims (10)
- 광전 집적 회로로, 상기 광전 집적 회로는:
제공된 광에 상응하는 전류 신호를 형성하여 출력하는 광소자; 및
상기 전류 신호를 처리하는 신호 처리부를 포함하며, 상기 신호 처리부는:
상기 전류 신호를 제공받고 상응하는 전압 신호를 출력하되, 상기 전압 신호에서 직류 오프셋을 제거하여 출력하는 전달 임피던스 증폭기 및
상기 전달 임피던스 증폭기의 출력에서 부정합을 제거하는 부정합 제거 증폭기를 포함하고,
상기 광소자와 상기 신호처리부는 동일한 반도체 다이(semiconductor die)에 형성되고, 상기 반도체 다이는 상기 광이 상기 광소자에 제공되도록 광학적 윈도우가 형성된 봉지재로 봉지(encapsulate)되고,
상기 부정합 제거 증폭기는,
제1 인버터와 제1 버퍼가 연결된 제1 브랜치와,
제2 인버터와 제2 버퍼가 연결된 제2 브랜치 및
제1 인버터와 제2 인버터가 출력한 신호가 합쳐지는 인버터 페어를 포함하고,
상기 인버터 페어는
제1 인버터와 제2 인버터가 출력한 신호가 합쳐지는 제3 인버터와
제1 인버터와 제2 인버터가 출력한 신호가 합쳐지는 제4 인버터를 포함하고
상기 제3 인버터는 제2 버퍼에 출력 신호를 제공하고,
상기 제4 인버터는 제1 버퍼에 출력 신호를 제공하는 광전 집적 회로. - 제1항에 있어서,
상기 봉지재는,
에폭시 몰딩 컴파운드 및 패시베이션 층 중 어느 하나이고,
상기 광학적 윈도우는,
상기 봉지재가 위치하지 않는 영역 및 상기 광의 파장에 대하여 투명한 물질이 위치하는 영역 중 어느 하나인 광전 집적 회로. - 제1항에 있어서,
상기 광학적 윈도우는,
상기 광전 집적 회로와 외부 기판이 연결되는 외부 접속 단자들이 형성된 방향의 광을 수집하도록 형성된 광전 집적 회로. - 제1항에 있어서,
상기 광학적 윈도우는,
상기 광전 집적 회로와 외부 기판이 연결되는 외부 접속 단자들이 형성된 방향과 반대의 광을 수집하도록 형성된 광전 집적 회로. - 제3항 및 제4항 중 어느 한 항에 있어서,
상기 광전 집적 회로는,
상기 광을 집광하는 렌즈부를 더 포함하는 광전 집적 회로. - 제1항에 있어서,
상기 전달 임피던스 증폭기는,
단일단(single ended) 전류 입력을 제공받는 폴디드 캐스코드(folded cascode) 증폭기 페어 및
상기 폴디드 캐스코드 증폭기 페어의 출력 신호에서 직류 오프셋을 제거하는 공통 모드 피드백(common mode feedback) 회로를 포함하는 광전 집적 회로. - 제1항에 있어서,
상기 전달 임피던스 증폭기는 차동 신호를 출력하는 광전 집적 회로. - 삭제
- 제1항에 있어서,
상기 광전 집적 회로는,
TDC(time to digital converter)를 더 포함하는 광전 집적 회로. - 제1항에 있어서,
상기 광전 집적 회로는,
라이다(lidar)에 포함된 광전 집적 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210161296A KR102611602B1 (ko) | 2021-11-22 | 2021-11-22 | 광전 집적 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210161296A KR102611602B1 (ko) | 2021-11-22 | 2021-11-22 | 광전 집적 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230075069A KR20230075069A (ko) | 2023-05-31 |
| KR102611602B1 true KR102611602B1 (ko) | 2023-12-07 |
Family
ID=86543890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210161296A KR102611602B1 (ko) | 2021-11-22 | 2021-11-22 | 광전 집적 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102611602B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016148657A (ja) | 2015-02-13 | 2016-08-18 | 台医光電科技股▲ふん▼有限公司 | 光学センサモジュール、光学センサアクセサリー、及び光学センサデバイス |
| JP2021110739A (ja) * | 2020-01-07 | 2021-08-02 | 三星電子株式会社Samsung Electronics Co., Ltd. | ライダー装置及びその動作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101722093B1 (ko) * | 2010-08-13 | 2017-04-03 | 삼성전자주식회사 | 무선 통신 시스템에서 부정합을 제거하는 수신 장치 및 방법과 이를 위한 저전력 증폭기 |
| CN103512595B (zh) * | 2011-07-19 | 2016-08-10 | 赫普塔冈微光有限公司 | 光电模块及其制造方法与包含光电模块的电器及装置 |
| KR20210127348A (ko) * | 2020-04-14 | 2021-10-22 | 이화여자대학교 산학협력단 | 듀얼 피드백 차동 트랜스 임피던스 증폭기 |
-
2021
- 2021-11-22 KR KR1020210161296A patent/KR102611602B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016148657A (ja) | 2015-02-13 | 2016-08-18 | 台医光電科技股▲ふん▼有限公司 | 光学センサモジュール、光学センサアクセサリー、及び光学センサデバイス |
| JP2021110739A (ja) * | 2020-01-07 | 2021-08-02 | 三星電子株式会社Samsung Electronics Co., Ltd. | ライダー装置及びその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230075069A (ko) | 2023-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3775574B2 (ja) | 光結合装置 | |
| US20050168276A1 (en) | Method for lowering noise and providing offset correction in a transimpedance amplifier | |
| CN112311406B (zh) | 接收机前端和用于接收信号的方法 | |
| CN112311344A (zh) | 隔离器产品的接收机中间可变增益级 | |
| JP5304642B2 (ja) | 光受信回路用信号増幅器 | |
| KR102611602B1 (ko) | 광전 집적 회로 | |
| JP5608612B2 (ja) | トランスインピーダンスアンプ、半導体デバイス、および光通信モジュール | |
| EP0177216A2 (en) | Optical receiver | |
| JP3668926B2 (ja) | 光インタコネクション受信モジュール | |
| US7262655B2 (en) | High bandwidth resistor | |
| US20120281989A1 (en) | Optical receiver | |
| US6175438B1 (en) | Differential optical signal receiver | |
| CN107846248B (zh) | 一种用于微波光子系统的超宽带多通道光电一体化探测器 | |
| KR20230077235A (ko) | 테스트 회로를 포함하는 광전 소자 | |
| JP3344550B2 (ja) | 受光増幅装置 | |
| CN110249523B (zh) | 放大器 | |
| Lee et al. | A multichip on oxide of 1 Gb/s 80 dB fully-differential CMOS transimpedance amplifier for optical interconnect applications | |
| US7239207B2 (en) | Transimpedance amplifier | |
| JP3661122B2 (ja) | 光電気変換回路 | |
| US6919550B2 (en) | Detector for short wave fiber optic communications with compensation to reduce detector jitter | |
| JPH0383381A (ja) | 半導体装置 | |
| JP5045370B2 (ja) | 半導体回路装置 | |
| Park et al. | A 10-Gb/s trans-impedance amplifier with LC-ladder input configuration | |
| Oh et al. | Design and implementation of 10-Gb/s optical receiver analog front-end in 0.13-µm CMOS technology | |
| TW201742395A (zh) | 光接收晶片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |