KR102609312B1 - 웨이퍼 워피지 개선 장치 및 방법 - Google Patents

웨이퍼 워피지 개선 장치 및 방법 Download PDF

Info

Publication number
KR102609312B1
KR102609312B1 KR1020160117729A KR20160117729A KR102609312B1 KR 102609312 B1 KR102609312 B1 KR 102609312B1 KR 1020160117729 A KR1020160117729 A KR 1020160117729A KR 20160117729 A KR20160117729 A KR 20160117729A KR 102609312 B1 KR102609312 B1 KR 102609312B1
Authority
KR
South Korea
Prior art keywords
wafer
mold
warpage
area
stage
Prior art date
Application number
KR1020160117729A
Other languages
English (en)
Other versions
KR20180029550A (ko
Inventor
김창호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160117729A priority Critical patent/KR102609312B1/ko
Priority to US15/467,342 priority patent/US10236224B2/en
Publication of KR20180029550A publication Critical patent/KR20180029550A/ko
Application granted granted Critical
Publication of KR102609312B1 publication Critical patent/KR102609312B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼 워피지 개선 장치 및 방법이 제공된다. 상기 웨이퍼 워피지 개선 방법은 웨이퍼 상의 스택 구조체를 감싸는 몰드(mold)층을 포함하는 몰드 웨이퍼 구조체를 스테이지 상에 탑재하되, 상기 스테이지는 센터 영역과, 상기 센터 영역을 둘러싸는 엣지 영역을 포함하고, 상기 몰드 웨이퍼 구조체의 워피지(warpage) 정보를 획득하고, 상기 스테이지가 상기 워피지 정보에 기초하여 상기 몰드 웨이퍼 구조체를 가열하여 상기 몰드 웨이퍼 구조체를 평평하게 펴되, 상기 센터 영역의 온도와 상기 엣지 영역의 온도는 서로 다르고, 평평하게 펴진 상기 몰드 웨이퍼 구조체의 상기 스택 구조체의 동작 테스트를 수행하는 것을 포함 한다.

Description

웨이퍼 워피지 개선 장치 및 방법{Apparatus and Method for improving wafer warpage}
본 발명은 웨이퍼 워피지 개선 장치 및 방법에 관한 것이다.
종래 웨이퍼 레벨 패키지(Wafer Level Package)에서 몰드(Mold) 공정 후 웨이퍼 워피지(Wafer Warpage)가 과도하게 커져서, 상온/고온에서의 조립과 테스트(Test) 공정 중 설비에 웨이퍼가 고정되지 않는 문제가 발생한다. 웨이퍼 워피지(Wafer Warpage) 발생의 주 원인은 실리콘 장치(Silicon Device)의 막질, 몰드 소재 및 스택(Stack) 구조 접합소재 각각의 열팽창 계수의 차이에 기인한다. 이렇듯, 웨이퍼 워피지의 발생 요인은 소재 특성과 연관성이 높으나, 소재를 통한 워피지 제어는 한계가 있다.
본 발명이 해결하려는 과제는, 웨이퍼 워피지를 개선하는 워피지 개선 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 웨이퍼 워피지를 개선하는 워피지 개선 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법은, 웨이퍼 상의 스택 구조체를 감싸는 몰드(mold)층을 포함하는 몰드 웨이퍼 구조체를 스테이지 상에 탑재하되, 상기 스테이지는 센터 영역과, 상기 센터 영역을 둘러싸는 엣지 영역을 포함하고, 상기 몰드 웨이퍼 구조체의 워피지(warpage) 정보를 획득하고, 상기 스테이지가 상기 워피지 정보에 기초하여 상기 몰드 웨이퍼 구조체를 가열하여 상기 몰드 웨이퍼 구조체를 평평하게 펴되, 상기 센터 영역의 온도와 상기 엣지 영역의 온도는 서로 다르고, 평평하게 펴진 상기 몰드 웨이퍼 구조체의 상기 스택 구조체의 동작 테스트를 수행하는 것을 포함 한다.
상기 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법은 웨이퍼 상에 스택 구조체를 형성하고, 상기 웨이퍼 상에, 상기 스택 구조체를 감싸는 몰드층을 형성하고, 상기 웨이퍼, 스택 구조체 및 몰드층을 포함하는 몰드 웨이퍼 구조체를 테스트 스테이지 상에 탑재하되, 상기 테스트 스테이지는 제1 반지름을 가지는 제1 링 히터와, 상기 제1 반지름보다 큰 제2 반지름을 가지고, 상기 제1 링 히터를 둘러싸는 제2 링 히터를 포함하고, 상기 몰드 웨이퍼 구조체의 워피지 정보에 기초하여 상기 제1 링 히터 및 상기 제2 링 히터를 통해서 상기 몰드 웨이퍼 구조체를 가열하여 상기 몰드 웨이퍼 구조체의 워피지를 해소하되, 상기 제1 및 제2 링 히터의 온도는 서로 다른 것을 포함 한다.
상기 다른 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 몰드 웨이퍼 구조체를 지지하는 스테이지 하우징, 상기 스테이지 하우징 내에 위치하고, 제1 반지름을 가지는 제1 링 히터, 상기 스테이지 하우징 내에 위치하고, 상기 제1 반지름보다 크고, 상기 제1 링 히터를 둘러싸는 제2 링 히터 및 상기 몰드 웨이퍼 구조체의 워피지 정보를 획득하고, 상기 워피지 정보에 기초하여 상기 제1 링 히터 및 상기 제2 링 히터의 온도를 컨트롤하는 컨트롤러를 포함한다.
도 1은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이다.
도 2는 도 1의 웨이퍼 워피지 개선 장치를 세부적으로 설명하기 위한 평면도이다.
도 3은 도 1의 웨이퍼 워피지 개선 장치를 설명하기 위한 블록도이다.
도 4는 도 1의 웨이퍼 워피지 개선 장치의 동작을 설명하기 위한 개념도이다.
도 5는 도 1의 웨이퍼 워피지 개선 장치의 동작을 설명하기 위한 개념도이다.
도 6은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이다.
도 7은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이다.
도 8은 도 7의 웨이퍼 워피지 개선 장치의 동작을 세부적으로 설명하기 위한 평면도이다.
도 9는 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이다.
도 10은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이다.
도 11은 도 10의 웨이퍼 워피지 개선 장치를 설명하기 위한 블록도이다.
도 12는 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명하기 위한 순서도이다.
도 13 내지 도 16은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명하기 위한 중간 단계 도면들이다.
도 17은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 세부적으로 설명하기 위한 순서도이다.
도 18은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명하기 위한 순서도이다.
도 19는 도 18의 웨이퍼 워피지 개선 방법을 설명하기 위한 중간 단계 도면이다.
이하에서, 도 1 내지 도 5를 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치에 대해서 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이고, 도 2는 도 1의 웨이퍼 워피지 개선 장치를 세부적으로 설명하기 위한 평면도이다. 도 3은 도 1의 웨이퍼 워피지 개선 장치를 설명하기 위한 블록도이고, 도 4는 도 1의 웨이퍼 워피지 개선 장치의 동작을 설명하기 위한 개념도이다. 도 5는 도 1의 웨이퍼 워피지 개선 장치의 동작을 설명하기 위한 개념도이다.
도 1을 참조하면, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 스테이지(100)를 포함할 수 있다.
스테이지(100)는 몰드 웨이퍼 구조체(10)를 테스트하는 스테이지일 수 있다. 즉, 스테이지(100) 상에 탑재된 몰드 웨이퍼 구조체(10)는 웨이퍼(W), 스택 구조체(S1) 및 범프(B)를 포함할 수 있다. 웨이퍼(W)는 반도체 기판으로 사용될 수 있다. 웨이퍼(W)는 실리콘, 저마늄 및 실리콘 저마늄 중 적어도 하나를 포함할 수 있다. 단, 이에 제한되는 것은 아니다.
스택 구조체(S1)는 웨이퍼(W) 상에 적층 구조로 형성될 수 있다. 스택 구조체(S1)는 칩(chip)이 복수의 층으로 오버랩되게 적층된 구조일 수 있다. 스택 구조체(S1)는 TSV(through silicon via) 구조를 포함할 수 있다.
몰드층(M)은 스택 구조체(S1) 및 웨이퍼(W)의 상면을 덮을 수 있다. 몰드층(M)이 스택 구조체(S1) 및 웨이퍼(W)의 상면을 덮음에 따라, 스택 구조체(S1) 및 웨이퍼(W)는 몰드층(M)에 의해서 서로 고정될 수 있고, 종횡비(aspect ratio)가 큰 스택 구조체(S1)도 쓰러지지 않고 지지될 수 있다.
범프(B)는 스택 구조체(S1)와 연결되고, 웨이퍼(W)의 하면에 형성될 수 있다. 즉, 스택 구조체(S1)와 범프(B)는 웨이퍼(W)를 관통하여 서로 전기적으로 연결될 수 있다. 범프(B)는 몰드 웨이퍼 구조체(10)와 다른 구조가 연결되는 연결 단자 역할을 할 수 있다.
몰드 웨이퍼 구조체(10)는 몰드층(M)이 형성된 부분 즉, 웨이퍼(W) 상면이 향하는 부분이 아래로 위치하여 스테이지(100) 상에 탑재될 수 있다. 또한, 범프(B)가 형성된 부분 즉, 웨이퍼(W) 하면이 향하는 부분이 위로 위치하여 스테이지(100) 상에 탑재될 수 있다.
스테이지(100)는 스테이지 하우징(110), 흡입홀(120) 및 히터(130)를 포함할 수 있다.
스테이지 하우징(110)은 스테이지(100)의 외형을 이루는 부분일 수 있다. 스테이지 하우징(110)은 스테이지(100) 상에 탑재되는 몰드 웨이퍼 구조체(10)를 지지할 수 있다. 스테이지 하우징(110)은 내부에 흡입홀(120) 및 히터(130)를 포함할 수 있다. 스테이지 하우징(110)은 몰드 웨이퍼 구조체(10)를 탑재할 수 있을 정도로 넓은 상면을 가질 수 있다. 스테이지 하우징(110)의 상면은 원형일 수 있다. 단, 이에 제한되는 것은 아니다.
흡입홀(120)은 스테이지 하우징(110)의 상면에 형성될 수 있다. 흡입홀(120)은 스테이지 하우징(110)의 상면에 탑재되는 물체를 스테이지(100)에 흡착하기 위한 구조일 수 있다. 즉, 흡입홀(120)은 스테이지(100)의 상면에 형성되어 진공으로 상면에 탑재된 물체를 고정시킬 수 있다. 즉, 흡입홀(120)을 통해서, 몰드 웨이퍼 구조체(10)는 스테이지 하우징(110)의 상면에 부착될 수 있다.
히터(130)는 스테이지 하우징(110) 내부에 형성될 수 있다. 히터(130)는 스테이지 하우징(110) 내부에서 스테이지(100) 상에 탑재된 몰드 웨이퍼 구조체(10)를 가열할 수 있다. 히터(130)는 몰드 웨이퍼 구조체(10)의 하부에서 몰드 웨이퍼 구조체(10)를 가열할 수 있다.
도 2를 참조하면, 히터(130)는 링형 히터일 수 있다. 도 2는 스테이지 하우징(110) 내부의 링 히터의 형상을 설명하기 위한 도면일 수 있다.
히터(130)는 복수의 링 히터(131a~131c, 133a~133c)를 포함할 수 있다. 링 히터(131a~131c, 133a~133c)는 서로 동일한 중심을 가지는 동심원 형태일 수 있다. 링 히터(131a~131c, 133a~133c)는 서로 다른 반지름을 가질 수 있다. 즉, 각각의 링 히터(131a~131c, 133a~133c)는 제1 내지 제6 반지름(R1~R6)을 가질 수 있다.
즉, 제1 링 히터(131a)는 제1 반지름(R1)을 가질 수 있고, 제2 링 히터(131b)는 제2 반지름(R2)을 가질 수 있다. 제3 링 히터(131c)는 제3 반지름(R3)을 가질 수 있고, 제4 링 히터(133a)는 제4 반지름(R4)을 가질 수 있다. 제5 링 히터(133b)는 제5 반지름(R5)을 가질 수 있고, 제6 링 히터(133c)는 제6 반지름(R6)을 가질 수 있다.
제1 내지 제6 반지름(R1~R6)은 서로 다를 수 있다. 즉, 제1 반지름(R1)은 제2 반지름보다 작고, 제2 반지름(R2)은 제3 반지름(R3)보다 작을 수 있다. 제3 반지름(R3)은 제4 반지름(R4)보다 작을 수 있다. 제4 반지름(R4)은 제5 반지름(R5)보다 작을 수 있다. 제5 반지름(R5)은 제6 반지름(R6)보다 작을 수 있다.
도면에서, 제1 내지 제6 링 히터(133c)의 형상은 완전한 원으로 도시하였지만, 이에 제한되는 것은 아니다. 즉, 제1 내지 제6 링 히터(133c)의 형상은 원 외의 다른 형상일 수도 있다.
또한, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치의 링 히터의 개수는 도면에서는 6개로 도시되었지만 이에 제한되는 것은 아니다. 링 히터의 개수는 복수인 경우 아무런 제한이 없다.
히터(130)는 복수의 영역을 포함할 수 있다. 즉, 히터(130)는 제1 영역(H1) 및 제2 영역(H2)을 포함할 수 있다. 제1 영역(H1)은 제1 내지 제3 링 히터(131)가 형성된 영역일 수 있다. 제2 영역(H2)은 제4 내지 제6 링 히터(133)가 형성된 영역일 수 있다.
제1 내지 제6 링 히터(133c)는 몰드 웨이퍼 구조체(10)의 하부에서 몰드 웨이퍼 구조체(10)의 하면에 열을 가할 수 있다. 즉, 제1 내지 제6 링 히터(133c)는 몰드 웨이퍼 구조체(10)의 센터부터 엣지 영역까지 골고루 열을 가할 수 있다.
제1 내지 제6 링 히터(133c)를 포함하는 스테이지(100)는 상면에 센터 영역 및 엣지 영역을 포함할 수 있다. 이 때, 상기 센터 영역은 제1 내지 제3 링 히터(131)를 포함하는 제1 영역(H1)과 대응되는 영역일 수 있다. 즉, 제1 영역(H1)과 상기 센터 영역은 서로 오버랩될 수 있다. 마찬가지로, 상기 엣지 영역은 제4 내지 제6 링 히터(133)를 포함하는 제2 영역(H2)과 대응되는 영역일 수 있다. 즉, 제2 영역(H2)과 상기 엣지 영역은 서로 오버랩될 수 있다.
도 3을 참조하면, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 컨트롤러(200)를 포함할 수 있다.
컨트롤러(200)는 외부로부터 워피지 정보를 수신할 수 있다. 워피지 정보는 도 1의 몰드 웨이퍼 구조체(10)의 휨 정도를 의미할 수 있다. 즉, 상기 워피지 정보는 도 1의 몰드 웨이퍼 구조체(10)의 어느 영역이 얼마큼 휘었는지에 대한 정보일 수 있다.
컨트롤러(200)는 상기 워피지 정보에 기초하여 제1 내지 제6 링 히터(133c)의 온/오프를 조절할 수 있다. 즉, 컨트롤러(200)는 상기 워피지 정보에 따라, 어느 링 히터가 켜지고, 어느 링 히터가 꺼지는 것을 조절할 수 있다.
이 때, 제1 영역(H1)에 속한 제1 내지 제3 링 히터(131)는 모두 동시에 켜지고, 모두 동시에 꺼질 수 있다. 마찬가지로, 제2 영역(H2)에 속한 제4 내지 제6 링 히터(133)는 모두 동시에 켜지고, 모두 동시에 꺼질 수 있다.
도 3 내지 도 5를 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치의 동작을 설명한다.
먼저, 도 4를 참조하면, 몰드 웨이퍼 구조체(10)가 센터 영역이 낮고, 엣지 영역이 높은 형상인 경우, 제1 영역(H1)의 제1 내지 제3 링 히터(131)는 오프(off)되고, 제2 영역(H2)의 제4 내지 제6 링 히터(133)가 온(on)될 수 있다. 이러한 경우에, 엣지 영역에 가해진 열에 의해서, 몰드 웨이퍼 구조체(10)의 워피지가 개선될 수 있다. 즉, 몰드 웨이퍼 구조체(10)의 엣지 영역의 높이가 낮아질 수 있어, 센터 영역과의 휨 현상이 완화될 수 있다. 이를 통해서, 몰드 웨이퍼 구조체(10)의 상기 엣지 영역이 스테이지(100)의 흡착홀(120)을 통해서 완전히 흡착될 수 있다.
한편, 도 5를 참조하면, 몰드 웨이퍼 구조체(10)가 센터 영역이 높고, 엣지 영역이 낮은 형상인 경우, 제1 영역(H1)의 제1 내지 제3 링 히터(131)는 온(on)되고, 제2 영역(H2)의 제4 내지 제6 링 히터(133)가 오프(off)될 수 있다. 이러한 경우에, 센터 영역에 가해진 열에 의해서, 몰드 웨이퍼 구조체(10)의 워피지가 개선될 수 있다. 즉, 몰드 웨이퍼 구조체(10)의 센터 영역의 높이가 낮아질 수 있어, 엣지 영역과의 휨 현상이 완화될 수 있다. 이를 통해서, 몰드 웨이퍼 구조체(10)의 상기 센터 영역이 스테이지(100)의 흡착홀(120)을 통해서 완전히 흡착될 수 있다.
다시, 도 3을 참조하면, 컨트롤러(200)는 몰드 웨이퍼 구조체(10)의 워피지 정보에 따라, 제1 내지 제3 링 히터(131) 및 제4 내지 제6 링 히터(133) 중 어느 것을 온하고 오프할지를 결정할 수 있다. 이를 통해서, 몰드 웨이퍼 구조체(10)의 워피지를 완화할 수 있다.
도 3 내지 도 5에서 제1 내지 제6 링 히터(133c)의 온/오프가 제어되는 것을 설명하였지만, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치에서는 이와는 달리 모든 링 히터가 온(on)된 상태에서 각각의 온도가 조절될 수 있다.
즉, 도 4를 참조하면, 몰드 웨이퍼 구조체(10)가 센터 영역이 낮고, 엣지 영역이 높은 형상인 경우, 제1 영역(H1)의 제1 내지 제3 링 히터(131)는 제1 온도로 온(on)되고, 제2 영역(H2)의 제4 내지 제6 링 히터(133)는 제2 온도로 온(on)될 수 있다. 이 때, 상기 제1 온도는 상기 제2 온도보다 낮을 수 있다. 즉, 상대적으로 낮은 온도로 상기 센터 영역을 가열하고, 상대적으로 높은 온도로 상기 엣지 영역을 가열할 수 있다.
이러한 경우에, 엣지 영역에 상대적으로 많이 가해진 열에 의해서, 몰드 웨이퍼 구조체(10)의 워피지가 개선될 수 있다. 즉, 몰드 웨이퍼 구조체(10)의 엣지 영역의 높이가 낮아질 수 있어, 센터 영역과의 휨 현상이 완화될 수 있다. 이를 통해서, 몰드 웨이퍼 구조체(10)의 상기 엣지 영역이 스테이지(100)의 흡착홀(120)을 통해서 완전히 흡착될 수 있다.
한편, 도 5를 참조하면, 몰드 웨이퍼 구조체(10)가 센터 영역이 높고, 엣지 영역이 낮은 형상인 경우, 제1 영역(H1)의 제1 내지 제3 링 히터(131)는 제3 온도로 온(on)되고, 제2 영역(H2)의 제4 내지 제6 링 히터(133)는 제4 온도로 온(on)될 수 있다. 이 때, 상기 제3 온도는 상기 제4 온도보다 높을 수 있다. 즉, 상대적으로 높은 온도로 상기 센터 영역을 가열하고, 상대적으로 낮은 온도로 상기 엣지 영역을 가열할 수 있다.
이러한 경우에, 센터 영역에 상대적으로 많이 가해진 열에 의해서, 몰드 웨이퍼 구조체(10)의 워피지가 개선될 수 있다. 즉, 몰드 웨이퍼 구조체(10)의 센터 영역의 높이가 낮아질 수 있어, 엣지 영역과의 휨 현상이 완화될 수 있다. 이를 통해서, 몰드 웨이퍼 구조체(10)의 상기 센터 영역이 스테이지(100)의 흡착홀(120)을 통해서 완전히 흡착될 수 있다.
이하, 도 6을 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명한다. 상술한 설명과 중복되는 부분은 생략하거나, 간략히 한다.
도 6은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이다.
도 6을 참조하면, 제2 영역(H2)은 복수의 영역으로 나누어질 수 있다. 즉, 제2 영역(H2)은 제2-1 영역(H2-1) 및 제2-2 영역(H2-2)을 포함할 수 있다.
제2-1 영역(H2-1)은 제1 영역(H1)과 제2-2 영역(H2-2) 사이에 위치할 수 있다. 즉, 제2-1 영역(H2-1)은 제1 영역(H1)의 외부와 접하고, 제1 영역(H1)을 감싸는 영역일 수 있다. 또한, 제2-1 영역(H2-1)의 외면은 제2-2 영역(H2-2)에 의해서 둘러싸이고, 제2-1 영역(H2-1)은 제2-2 영역(H2-2)과 접할 수 있다.
제2-2 영역(H2-2)은 제2-1 영역(H2-1)의 외부에 위치할 수 있다. 즉, 제2-2 영역(H2-2)은 제2-1 영역(H2-1)의 외부와 접하고, 제2-1 영역(H2-1)을 감싸는 영역일 수 있다. 또한, 제2-2 영역(H2-2)은 제1 영역(H1)을 둘러싸지만, 제1 영역(H1)과 접하지 않는 영역일 수 있다.
제2-1 영역(H2-1)은 제4 및 제5 링 히터(133a, 133b)를 포함할 수 있다. 또한, 제2-2 영역(H2-2)은 제6 링 히터(133c)를 포함할 수 있다. 단, 이에 제한되는 것은 아니다. 도면에 도시된 것과 달리 제4 링 히터(133a)만이 제2-1 영역(H2-1)에 포함되고, 제5 링 히터(133b) 및 제6 링 히터(133c)가 제2-2 영역(H2-2)에 포함될 수도 있다. 즉, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 3개 이상의 영역을 포함할 수 있으면, 그 영역 내의 히터의 개수는 제한되지 않는다.
제2-1 영역(H2-1)의 제4 및 제5 링 히터(133a, 133b)와 제2-2 영역(H2-2)의 제6 링 히터(133c)의 온/오프는 도 3의 컨트롤러(200)에 의해서 조절될 수 있다. 즉, 도 3의 컨트롤러(200)는 워피지 정보에 의해서 제1 영역(H1), 제2-1 영역(H2-1) 및 제2-2 영역(H2-2)의 링 히터의 온/오프를 조절할 수 있다.
또는, 도 3의 컨트롤러(200)는 워피지 정보에 의해서 제1 영역(H1), 제2-1 영역(H2-1) 및 제2-2 영역(H2-2)의 링 히터의 온도를 조절할 수 있다. 도 4와 같이 엣지 영역이 높은 경우, 제1 영역(H1), 제2-1 영역(H2-1) 및 제2-2 영역(H2-2)이 순차적으로 높은 온도를 가지도록 몰드 웨이퍼 구조체(10)를 가열할 수 있다.
또는, 도 5와 같이 센터 영역이 높은 경우, 제1 영역(H1), 제2-1 영역(H2-1) 및 제2-2 영역(H2-2)이 순차적으로 낮은 온도를 가지도록 몰드 웨이퍼 구조체(10)를 가열할 수 있다.
본 실시예에서는 3개의 영역을 가지는 히터를 개시하였지만, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 3개 이상의 영역을 가지고, 상기 3개 이상의 영역이 워피지 정보에 의해서 각각 개별적으로 온/오프 되거나, 개별적으로 온도가 조절될 수 있다. 이를 통해서, 더욱 정밀한 워피지 개선 작용을 이끌어 낼 수 있다.
이하, 도 7 및 도 8을 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명한다. 상술한 설명과 중복되는 부분은 생략하거나, 간략히 한다.
도 7은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이고, 도 8은 도 7의 웨이퍼 워피지 개선 장치의 동작을 세부적으로 설명하기 위한 평면도이다.
도 7을 참조하면, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 히팅 램프(300)를 더 포함한다.
히팅 램프(300)는 스테이지(100) 상에 위치할 수 있다. 히팅 램프(300)는 스테이지(100)에 탑재된 몰드 웨이퍼 구조체(10) 상에 위치할 수 있다. 몰드 웨이퍼 구조체(10)는 몰드층(M)이 형성된 부분이 스테이지(100)의 상면과 접하므로, 범프(B)가 형성되 부분이 위로 노출될 수 있다.
히팅 램프(300)는 몰드 웨이퍼 구조체(10)의 범프(B)가 형성된 부분에 열을 가할 수 있다. 히팅 램프(300)는 스테이지(100) 내부의 히터(130)와 달리 상대적으로 좁은 구역에 스팟라이트(spotlight) 형태로 열을 가하여 워피지를 개선할 수 있다.
히팅 램프(300)는 히팅 소스(310) 및 램프 암(320)을 포함할 수 있다.
히팅 소스(310)는 몰드 웨이퍼 구조체(10)에 직접 열을 가하는 램프 부분일 수 있다. 히팅 소스(310)는 예를 들어, 할로겐 램프(Halogen Lamp)일 수 있다. 단, 이에 제한되는 것은 아니다. 히팅 소스(310)는 몰드 웨이퍼 구조체(10)에 열을 가할 수 있는 열원이면 그 종류에는 아무런 제한이 없다. 히팅 소스(310)는 램프 암(320)에 연결될 수 있다.
램프 암(320)은 히팅 소스(310)가 고정된 부분일 수 있다. 램프 암(320)은 몰드 웨이퍼 구조체(10) 상에서 XY평면으로 움직일 수 있다. 또한, 램프 암(320)은 히팅 강도 조절을 위해서 Z축으로도 움직일 수 있다. 램프 암(320)의 Z축 움직임에 따라서, 몰드 웨이퍼 구조체(10)에 가해지는 히팅 강도가 조절될 수 있다.
히팅 램프(300)는 스테이지(100)의 영역별 히팅에 의해서도 조절되지 않는 워피지를 해소할 수 있다. 즉, 스테이지(100)의 영역별 히팅은 링형 히터에 의존하므로, 좌우 비대칭 워피지에 있어서 한계가 있을 수 있다. 따라서, 링형 히터에 더하여 히팅 램프(300)를 이용하여 워피지 개선의 효과를 극대화시킬 수 있다.
도 8을 참조하면, 히팅 램프(300)는 몰드 웨이퍼 구조체(10)의 상면에 스팟라이트 형태의 히팅 영역(11)에 열을 가할 수 있다. 히팅 영역(11)은 몰드 웨이퍼 구조체(10)의 상면이면 램프 암(320)에 의해서 어디든 위치할 수 있다. 도면에서는 원형으로 도시되었지만, 이에 제한되는 것은 아니다. 또한, 히팅 램프(300)와의 거리 및 히팅 소스(310)의 크기에 따라 히팅 영역(11)의 크기도 달라질 수 있다.
이하, 도 9를 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명한다. 상술한 설명과 중복되는 부분은 생략하거나, 간략히 한다.
도 9는 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이다.
도 9를 참조하면, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 바 히터(135a~135h)를 포함할 수 있다.
바 히터(135a~135h)는 스테이지(100) 내부에 위치할 수 있다. 즉, 바 히터(135a~135h)는 스테이지 하우징(110) 내부에 위치할 수 있다. 바 히터(135a~135h)는 제1 내지 제6 링 히터(133c)와 오버랩되게 배치될 수 있다. 바 히터(135a~135h)는 바(bar) 즉, 직선 막대 형태의 히터일 수 있다. 바 히터(135a~135h)는 링형 히터가 좌우 비대칭 워피지에 대응할 수 없는 점을 보완할 수 있다.
바 히터(135a~135h)는 복수일 수 있다. 구체적으로, 바 히터(135a~135h)는 제1 바 히터(135a) 내지 제8 바 히터(135h)를 포함할 수 있다. 바 히터(135a~135h)는 도시된 바와 같이 좌우 대칭 형태로 배치될 수 있다. 바 히터(135a~135h)는 도시된 바와 같이 제1 내지 제6 링 히터(133c) 상에 배치될 수도 있지만, 이와 달리 제1 내지 제6 링 히터(133c) 아래에 배치될 수 도 있다.
바 히터(135a~135h)는 도 3의 컨트롤러(200)에 의해서 온/오프가 조절될 수 있다. 즉, 바 히터(135a~135h)는 대응되는 부분의 워피지 정도에 따라서 온되거나 오프될 수 있다. 예를 들어, 도 3의 컨트롤러(200)는 몰드 웨이퍼 구조체(10)의 제1 내지 제3 바 히터(135a~135c) 및 제7 바 히터(135g)에 대응되는 부분이 다른 부분보다 높게 형성되는 경우에, 제1 내지 제3 바 히터(135a~135c) 및 제7 바 히터(135g)를 온(on)시키고, 나머지 제4 내지 제6 바 히터(135d~135f) 및 제8 바히터(130)를 오프(off) 시킬 수 있다.
또는, 모든 바 히터(135a~135h)를 온 시키되, 각각의 온도를 달리하여 워피지를 해소할 수도 있다. 즉, 도 3의 컨트롤러(200)는 몰드 웨이퍼 구조체(10)의 제1 내지 제3 바 히터(135a~135c) 및 제7 바 히터(135g)에 대응되는 부분이 다른 부분보다 높게 형성되는 경우에, 제1 내지 제3 바 히터(135a~135c) 및 제7 바 히터(135g)를 제1 온도로 온(on)시키고, 나머지 제4 내지 제6 바 히터(135d~135f) 및 제8 바 히터(135h)를 제2 온도로 온 시킬 수 있다. 이 때, 제1 온도는 제2 온도보다 높을 수 있다.
이와 같이, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 반지름에 따른 워피지를 해소할뿐만 아니라 좌우 비대칭의 워피지 역시 개선할 수 있다.
이하, 도 10 및 도 11을 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명한다. 상술한 설명과 중복되는 부분은 생략하거나, 간략히 한다.
도 10은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치를 설명하기 위한 정면도이고, 도 11은 도 10의 웨이퍼 워피지 개선 장치를 설명하기 위한 블록도이다.
도 10 및 도 11을 참조하면, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 센서 모듈(400)을 포함한다.
센서 모듈(400)은 스테이지(100) 상에 위치할 수 있다. 센서 모듈(400)은 스테이지(100)에 탑재된 몰드 웨이퍼 구조체(10) 상에 위치할 수 있다. 몰드 웨이퍼 구조체(10)는 몰드층(M)이 형성된 부분이 스테이지(100)의 상면과 접하므로, 범프(B)가 형성되 부분이 위로 노출될 수 있다.
센서 모듈(400)은 몰드 웨이퍼 구조체(10)의 범프(B)가 형성된 부분의 변위를 측정할 수 있다. 이를 통해서 센서 모듈(400)은 몰드 웨이퍼 구조체(10)의 워피지 정보를 생성할 수 있다.
센서 모듈(400)은 변위 센서(410) 및 센서 암(420)을 포함할 수 있다.
변위 센서(410)는 몰드 웨이퍼 구조체(10)의 표면의 변위를 측정할 수 있다. 예를 들어, 변위 센서(410)는 몰드 웨이퍼 구조체(10)의 센터 부분의 변위(Hc)와 엣지 부분의 변위(He)를 측정할 수 있다. 이를 통해서, 몰드 웨이퍼 구조체(10)의 워피지 정보를 획득할 수 있다. 구체적으로, 변위 센서(410)는 XY 평면에서의 몰드 웨이퍼 구조체(10)의 변위를 측정하여 전체적인 워피지 정보를 생성할 수 있다. 변위 센서(410)는 센서 암(420)에 고정될 수 있다.
센서 암(420)은 변위 센서(410)가 고정된 부분일 수 있다. 센서 암(420)은 몰드 웨이퍼 구조체(10) 상에서 XY평면으로 움직일 수 있다. 또한, 센서 암(420)은 Z축으로도 움직일 수 있다.
도 11을 참조하면, 센서 모듈(400)은 워피지 정보를 컨트롤러(200)에 전달할 수 있다. 컨트롤러(200)는 상기 워피지 정보에 기초하여 히터(131. 133)를 조절할 수 있다.
즉, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 장치는 센서 모듈(400)을 통해서 직접 워피지 정보를 생성하고, 이를 이용하여 히터(131, 133)를 적절하게 조절할 수 있다.
이하, 도 1 내지 도 5 및 도 12 내지 도 16을 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명한다. 상술한 설명과 중복되는 부분은 생략하거나, 간략히 한다.
도 12는 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명하기 위한 순서도이고, 도 13 내지 도 16은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명하기 위한 중간 단계 도면들이다.
먼저, 도 12를 참조하면, 웨이퍼 상에 스택 구조체를 형성한다(S100).
구체적으로, 도 13을 참조하면, 웨이퍼(W) 상에 제1 내지 제6 스택 구조체(S1~S6)를 형성할 수 있다. 도면에서는 스택 구조체가 모두 6개로 도시되어 있으나, 이는 하나의 예시에 불과하고, 이에 제한되지 않는다.
스택 구조체(S1)는 복수의 칩(C1~C5)이 적층된 구조일 수 있다. 단, 이에 제한되는 것은 아니다. 스택 구조체(S1)는 복수의 칩(C1~C5)과, 그 사이에 형성된 접합소재를 포함할 수 있다.
웨이퍼(W) 상면에 스택 구조체(S1)가 형성되고, 웨이퍼(W) 하면에는 범프(B)가 형성될 수 있다. 범프(B)는 각각의 스택 구조체(S1)와 전기적으로 연결될 수 있다.
다시, 도 12를 참조하면, 몰드층을 형성한다(S200).
구체적으로, 도 14를 참조하면, 웨이퍼(W) 상에 스택 구조체(S1)를 감싸는 몰드층(M)을 형성할 수 있다. 몰드층(M)은 에폭시(epoxy) 등의 폴리머일 수 있다. 단, 이에 제한되는 것은 아니다.
몰드층(M)이 형성됨에 따라서, 웨이퍼(W) 및 몰드층(M)을 포함하는 몰드 웨이퍼 구조체(10)가 형성될 수 있다.
도 15 및 도 16을 참조하면, 몰드층(M)이 형성됨에 따라 웨이퍼(W)의 워피지가 발생할 수 있다.
도 15를 참조하면, 웨이퍼(W), 접합소재 및 몰드층(M)의 열팽창 계수의 차이에 의해서 웨이퍼(W) 방향으로 워피지가 발생할 수 있다. 범프(B)가 형성된 면을 위로 하고, 몰드층(M)이 형성된 면을 아래로 하는 경우에는 몰드 웨이퍼 구조체(10)의 센터 부분이 낮고, 엣지 부분이 높게 형성될 수 있다.
도 16을 참조하면, 웨이퍼(W), 접합소재 및 몰드층(M)의 열팽창 계수의 차이에 의해서 몰드층(M) 방향으로 워피지가 발생할 수 있다. 범프(B)가 형성된 면을 위로 하고, 몰드층(M)이 형성된 면을 아래로 하는 경우에는 몰드 웨이퍼 구조체(10)의 센터 부분이 높고, 엣지 부분이 낮게 형성될 수 있다.
상기 도 15 및 도 16은 예시적인 워피지를 나타낸 것일 뿐, 본 발명이 이러한 형태에 대해서 제한되는 것은 아니다.
다시, 도 12를 참조하면, 몰드 웨이퍼 구조체(10)를 스테이지(100) 상에 탑재한다(S300).
구체적으로, 도 1 및 도 2를 참조하면, 스테이지(100)는 흡입홀(120)을 통해서, 몰드 웨이퍼 구조체(10)를 고정할 수 있다.
다시, 도 12를 참조하면, 몰드 웨이퍼 구조체(10)를 가열한다(S400).
구체적으로 도 3 내지 도 5를 참조하면, 워피지 정보에 따라서, 가열되는 부분이 달라질 수 있다. 이를 통해서, 몰드 웨이퍼 구조체(10)의 워피지가 개선될 수 있다.
다시, 12를 참조하면, 스택 구조체(S1)를 테스트 한다(S500).
스테이지(100)에서 워피지가 발생한 경우에는 아예 테스트가 불가능할 수 있다. 따라서, 상술한 바와 같이 워피지를 제거하고, 스택 구조체(S1) 동작을 테스트할 수 있다. 이를 통해서, 원활한 테스트를 통해서 반도체 장치의 제조를 용이하게 수행할 수 있다.
이하, 도 12 및 도 17을 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명한다. 상술한 설명과 중복되는 부분은 생략하거나, 간략히 한다.
도 17은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 세부적으로 설명하기 위한 순서도이다.
먼저, 도 12를 참조하면, 웨이퍼 상에 스택 구조체를 형성하고(S100), 몰드층을 형성하고(S200), 몰드 웨이퍼 구조체(10)를 스테이지(100) 상에 탑재(S300)하고, 몰드 웨이퍼 구조체(10)를 가열한다(S400). 이 후에, 스택 구조체(S1)를 테스트한다.
도 17을 참조하면, 몰드 웨이퍼 구조체(10)를 가열하는 것(S400)은 다음의 단계를 포함한다.
먼저, 워피지 정보를 획득한다(S410).
워피지 정보는 미리 측정되어 전송될 수 있다. 또는, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법에서 새로이 측정하여 획득될 수도 있다.
이어서, 상기 워피지 정보에 기초하여 몰드 웨이퍼 구조체(10)를 가열한다(S420).
워피지 정보에 따라, 히터의 온/오프 및 온도가 달라질 수 있다. 즉, 워피지 정보를 통해서 히터의 미세한 조절이 가능할 수 있다.
다시, 도 12를 참조하면, 스택 구조체(S1)를 테스트 한다(S500).
이하, 도 18 및 도 19를 참조하여, 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명한다. 상술한 설명과 중복되는 부분은 생략하거나, 간략히 한다.
도 18은 본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법을 설명하기 위한 순서도이고, 도 19는 도 18의 웨이퍼 워피지 개선 방법을 설명하기 위한 중간 단계 도면이다.
도 18을 참고하면, 웨이퍼 상에 스택 구조체를 형성하고(S100), 몰드층을 형성하고(S200)한다.
이어서, 몰드 웨이퍼 구조체를 로딩 스테이지에 탑재한다(S310).
구체적으로, 도 19를 참조하면, 로딩 스테이지(500)는 몰드 웨이퍼 구조체(10a)를 운반하는 스테이지일 수 있다.
다시, 도 18을 참고하면, 몰드 웨이퍼 구조체를 가열한다(S320).
즉, 로딩 스테이지(500) 상에서 몰드 웨이퍼 구조체(10a)가 가열될 수 있다. 이를 통해서, 몰드 웨이퍼 구조체(10a)의 워피지가 개선될 수 있다.
이어서, 몰드 웨이퍼 구조체를 테스트 스테이지에 탑재한다(S330).
구체적으로, 도 19를 참조하면, 테스트 스테이지(100)는 상술한 스테이지(100)를 의미할 수 있다. 몰드 웨이퍼 구조체(10b)는 이미 로딩 스테이지(500) 상에서 가열되어 워피지가 개선될 수 있다. 이에 따라, 테스트 스테이지(100) 상에서 스택 구조체(S1)의 테스트가 바로 수행될 수 있다.
본 발명의 몇몇 실시예에 따른 웨이퍼 워피지 개선 방법은 몰드 웨이퍼 구조체(10a)의 운반 시간 동안 워피지가 개선되어 테스트 스테이지(100)에서는 워피지의 개선 공정을 추가할 필요없이 바로 테스트를 수행할 수 있다. 즉, 공정의 효율을 극대화하고, 낭비를 최소화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 몰드 웨이퍼 구조체 130: 히터
B: 범프 W: 웨이퍼

Claims (10)

  1. 웨이퍼 상의 스택 구조체를 감싸는 몰드(mold)층을 포함하는 몰드 웨이퍼 구조체를 스테이지 상에 탑재하되, 상기 스테이지는 센터 영역과, 상기 센터 영역을 둘러싸는 엣지 영역을 포함하고,
    상기 몰드 웨이퍼 구조체의 워피지(warpage) 정보를 획득하고,
    상기 스테이지가 상기 워피지 정보에 기초하여 상기 스테이지 상에 탑재된 상기 몰드 웨이퍼 구조체를 가열하여 상기 몰드 웨이퍼 구조체를 평평하게 펴되, 상기 센터 영역의 온도와 상기 엣지 영역의 온도는 서로 다르고,
    평평하게 펴진 상기 몰드 웨이퍼 구조체의 상기 스택 구조체의 동작 테스트를 수행하는 것을 포함하는 웨이퍼 워피지 개선 방법.
  2. 제1 항에 있어서,
    상기 엣지 영역은 제1 영역과, 상기 제1 영역을 둘러싸는 제2 영역을 포함하고,
    상기 몰드 웨이퍼 구조체를 가열하는 것은, 상기 제1 영역 및 제2 영역의 온도를 서로 달리하여 가열하는 것을 포함하는 웨이퍼 워피지 개선 방법.
  3. 제1 항에 있어서,
    상기 몰드 웨이퍼 구조체는 상기 센터 영역과 대응되는 제1 영역과, 상기 엣지 영역과 대응되는 제2 영역을 포함하고,
    상기 몰드 웨이퍼 구조체를 가열하는 것은,
    상기 제1 영역의 상면의 높이가 상기 제2 영역의 상면의 높이보다 낮은 경우, 상기 스테이지는 상기 센터 영역의 온도를 상기 엣지 영역의 온도보다 낮게하고,
    상기 제1 영역의 상면의 높이가 상기 제2 영역의 상면의 높이보다 높은 경우, 상기 스테이지는 상기 센터 영역의 온도를 상기 엣지 영역의 온도보다 높게하는 것을 포함하는 웨이퍼 워피지 개선 방법.
  4. 제1 항에 있어서,
    상기 몰드 웨이퍼 구조체를 가열하는 것은,
    상기 워피지 정보에 기초하여 상기 몰드 웨이퍼 구조체 상에서 히팅 램프가 열을 가하는 것을 포함하는 웨이퍼 워피지 개선 방법.
  5. 제1 항에 있어서,
    상기 스테이지는 상기 센터 영역을 가열하는 제1 히터와,
    상기 엣지 영역을 가열하는 제2 히터를 포함하고,
    상기 제1 및 제2 히터는 서로 동일한 중심을 가지되, 서로 다른 반지름을 가지는 원형인 웨이퍼 워피지 개선 방법.
  6. 제5 항에 있어서,
    상기 스테이지는 상기 제1 및 제2 히터와 교차하는 방향으로 연장되는 제3 히터를 포함하는 웨이퍼 워피지 개선 방법.
  7. 제6 항에 있어서,
    상기 제3 히터는 복수이고,
    각각의 상기 제3 히터는 상기 센터 영역으로부터 상기 엣지 영역으로 연장되는 웨이퍼 워피지 개선 방법.
  8. 웨이퍼 상에 스택 구조체를 형성하고,
    상기 웨이퍼 상에, 상기 스택 구조체를 감싸는 몰드층을 형성하고,
    상기 웨이퍼, 스택 구조체 및 몰드층을 포함하는 몰드 웨이퍼 구조체를 테스트 스테이지 상에 탑재하되, 상기 테스트 스테이지는 제1 반지름을 가지는 제1 링 히터와, 상기 제1 반지름보다 큰 제2 반지름을 가지고, 상기 제1 링 히터를 둘러싸는 제2 링 히터를 포함하고,
    상기 몰드 웨이퍼 구조체의 워피지 정보에 기초하여 상기 제1 링 히터 및 상기 제2 링 히터를 통해서 상기 테스트 스테이지 상에 탑재된 상기 몰드 웨이퍼 구조체를 가열하여 상기 몰드 웨이퍼 구조체의 워피지를 해소하되, 상기 제1 및 제2 링 히터의 온도는 서로 다른 것을 포함하는 웨이퍼 워피지 개선 방법.
  9. 제8 항에 있어서,
    상기 테스트 스테이지는 상기 제2 반지름보다 큰 제3 반지름을 가지고 상기 제2 링 히터를 둘러싸는 제3 링 히터를 포함하고,
    상기 몰드 웨이퍼 구조체를 가열하는 것은, 상기 제1 내지 제3 링 히터가 상기 몰드 웨이퍼 구조체를 각각 서로 다른 온도로 가열하는 것을 포함하는 웨이퍼 워피지 개선 방법.
  10. 제8 항에 있어서,
    상기 몰드 웨이퍼 구조체를 가열하는 것은, 상기 제1 및 제2 링 히터 중 어느 하나는 오프하고, 나머지 하나는 온되는 것을 포함하는 웨이퍼 워피지 개선 방법.
KR1020160117729A 2016-09-13 2016-09-13 웨이퍼 워피지 개선 장치 및 방법 KR102609312B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160117729A KR102609312B1 (ko) 2016-09-13 2016-09-13 웨이퍼 워피지 개선 장치 및 방법
US15/467,342 US10236224B2 (en) 2016-09-13 2017-03-23 Apparatus and method for reducing wafer warpage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160117729A KR102609312B1 (ko) 2016-09-13 2016-09-13 웨이퍼 워피지 개선 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20180029550A KR20180029550A (ko) 2018-03-21
KR102609312B1 true KR102609312B1 (ko) 2023-12-01

Family

ID=61560722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160117729A KR102609312B1 (ko) 2016-09-13 2016-09-13 웨이퍼 워피지 개선 장치 및 방법

Country Status (2)

Country Link
US (1) US10236224B2 (ko)
KR (1) KR102609312B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101260B2 (en) * 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
EP3963403A1 (en) 2019-05-01 2022-03-09 ASML Netherlands B.V. Object positioner, method for correcting the shape of an object, lithographiic apparatus, object inspection apparatus, device manufacturing method
US20210057238A1 (en) * 2019-08-20 2021-02-25 Applied Materials, Inc. Methods and apparatus for contactless substrate warpage correction
CN110739246A (zh) * 2019-09-03 2020-01-31 福建晶安光电有限公司 一种晶片翘曲度的测量方法
CN111540750B (zh) * 2020-04-27 2021-07-06 长江存储科技有限责任公司 3d存储器件的制造方法
CN111900076A (zh) * 2020-06-28 2020-11-06 中国科学院微电子研究所 一种用于晶圆烘烤的温度控制方法
CN113838779B (zh) * 2021-09-18 2023-08-25 上海芯源微企业发展有限公司 一种晶圆加热装置及其控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130100573A1 (en) * 2011-10-19 2013-04-25 Emily Shu Apparatus and method for holding a wafer

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155336A (en) * 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5268989A (en) * 1992-04-16 1993-12-07 Texas Instruments Incorporated Multi zone illuminator with embeded process control sensors and light interference elimination circuit
US5382551A (en) * 1993-04-09 1995-01-17 Micron Semiconductor, Inc. Method for reducing the effects of semiconductor substrate deformities
US5444815A (en) * 1993-12-16 1995-08-22 Texas Instruments Incorporated Multi-zone lamp interference correction system
US5851929A (en) * 1996-01-04 1998-12-22 Micron Technology, Inc. Controlling semiconductor structural warpage in rapid thermal processing by selective and dynamic control of a heating source
US6583638B2 (en) 1999-01-26 2003-06-24 Trio-Tech International Temperature-controlled semiconductor wafer chuck system
KR101185794B1 (ko) * 2004-06-28 2012-10-02 쿄세라 코포레이션 웨이퍼 가열장치와 반도체 제조장치
KR20070025305A (ko) * 2005-09-01 2007-03-08 삼성전자주식회사 전력이 조절되는 스테이지 히터를 갖는 반도체 제조 장치
JP4899879B2 (ja) * 2007-01-17 2012-03-21 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US20100190294A1 (en) 2009-01-29 2010-07-29 Simmons-Matthews Margaret R Methods for controlling wafer and package warpage during assembly of very thin die
US8268733B2 (en) * 2009-08-07 2012-09-18 Nanyang Technological University Localized anneal
US20110052159A1 (en) * 2009-09-03 2011-03-03 Chiung-Chieh Su Apparatus for uniform thermal processing
JP5658898B2 (ja) * 2010-03-29 2015-01-28 株式会社日立製作所 ウェハ接合半導体装置の製造方法
US8728831B2 (en) * 2010-12-30 2014-05-20 Stmicroelectronics Pte. Ltd. Reconstituted wafer warpage adjustment
US8288208B1 (en) 2011-07-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for semiconductor packages with improved warpage
JP2013046047A (ja) * 2011-08-26 2013-03-04 Toshiba Corp 加熱装置および半導体装置の製造方法
US8779599B2 (en) * 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
KR101360065B1 (ko) * 2012-02-20 2014-02-10 주식회사 알피에스 몰드형 웨이퍼 제조용 진공척
US20140042152A1 (en) * 2012-08-08 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Variable frequency microwave device and method for rectifying wafer warpage
US20140124900A1 (en) 2012-11-02 2014-05-08 Texas Instruments Incorporated Through-silicon via (tsv) die and method to control warpage
US8975092B2 (en) * 2012-11-26 2015-03-10 Fujitsu Limited Method and system for controlling chip warpage during bonding
US9093337B2 (en) * 2013-09-27 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for controlling warpage in packaging
TWI566342B (zh) * 2015-03-17 2017-01-11 黃順斌 半導體元件封裝的熱處理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130100573A1 (en) * 2011-10-19 2013-04-25 Emily Shu Apparatus and method for holding a wafer

Also Published As

Publication number Publication date
US10236224B2 (en) 2019-03-19
KR20180029550A (ko) 2018-03-21
US20180076098A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
KR102609312B1 (ko) 웨이퍼 워피지 개선 장치 및 방법
TWI671875B (zh) 覆晶之雷射接合用的裝置以及覆晶之雷射接合方法
KR101603536B1 (ko) 플립 칩 본더 및 본딩 스테이지의 평탄도 및 변형량 보정 방법
WO2017056654A1 (ja) ウエハ検査装置及びウエハ検査方法
KR102549429B1 (ko) 디지털 리소그래피 시스템들 상에서의 다중-기판 프로세싱
TW200818325A (en) Zone control heater plate for track lithography systems
US9607906B2 (en) Integrated circuit chip with corrected temperature drift
US11217475B2 (en) Wafer table with dynamic support pins
JP2006344678A (ja) 熱処理方法および熱処理装置
US7768285B2 (en) Probe card for semiconductor IC test and method of manufacturing the same
JP2002526936A (ja) ウエハ・レベル・バーンイン及び試験用の熱的チャック及び方法
US20100164508A1 (en) System and method for test structure on a wafer
JP6744475B2 (ja) 画像化を行う装置および方法
JP2006278414A (ja) 半導体検査装置、半導体装置の検査方法、及び半導体装置の製造方法
JP2008192861A (ja) 半導体検査装置および半導体検査方法
KR102548815B1 (ko) 반도체 소자들을 지지하기 위한 척 및 이를 포함하는 반도체 소자 테스트 장치
JP2007109816A (ja) 集積回路検査装置
TWI723845B (zh) 基板冷卻裝置及方法
KR100861090B1 (ko) 열처리 장치
JP2020061590A (ja) ウエハ検査装置及びウエハ検査方法
KR102537573B1 (ko) 플립 칩 레이저 본딩장치의 본딩 툴
JP2017191102A5 (ko)
JP2019161138A5 (ko)
JP7488492B2 (ja) 半導体ウエハ
JP2024061244A (ja) 保持装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant