KR102604732B1

KR102604732B1 - 제어 인쇄회로기판 및 이를 포함하는 표시 장치

Info

Publication number: KR102604732B1
Application number: KR1020160126348A
Authority: KR
Inventors: 양정석; 유석종
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-09-30
Filing date: 2016-09-30
Publication date: 2023-11-22
Also published as: KR20180036138A

Abstract

본 발명의 일 예는 크기를 감소시키고 커버 쉴드에 의한 두께의 증가를 방지하는 제어 인쇄회로기판 및 이를 포함하는 표시 장치에 관한 것이다. 본 발명의 일 예에 따른 제어 인쇄회로기판은 복수의 제어 신호들과 복수의 타이밍 신호들을 생성하는 타이밍 컨트롤러 및 복수의 전원 전압을 생성하는 전원 관리 집적 회로를 포함한다. 본 발명의 타이밍 컨트롤러와 전원 관리 집적 회로는 서로 다른 층에 배치된다. 본 발명의 일 예는 전원 관리 집적 회로를 평면 상에 배치할 때보다 제어 인쇄회로보드의 면적을 저감시킬 수 있다. 또한, 본 발명의 일 예는 별도의 커버 쉴드를 배치할 때보다 제어 인쇄회로보드가 배치된 영역의 두께를 감소시킬 수 있으며, 별도의 커버 쉴드를 배치하기 위한 제조 비용을 저감할 수 있다.

Description

제어 인쇄회로기판 및 이를 포함하는 표시 장치{CONTROL PRINTED CIRCUIT BOARD AND DISPLAY DEVICE INCLUDING THE SAME}

본 발명의 일 예는 제어 인쇄회로기판 및 이를 포함하는 표시 장치에 관한 것이다.

정보화 사회에서 시각 정보를 영상 또는 화상으로 표시하기 위한 표시 장치(Display Device) 분야에서 관련 기술이 많이 개발되고 있다. 표시 장치는 화상을 표시하는 화소들이 마련된 표시영역과 표시영역의 외곽에 배치되어 화상을 표시하지 않는 비표시 영역을 갖는 표시 패널, 화소들에 게이트 신호를 공급하는 게이트 구동부, 화소들에 데이터 전압을 공급하는 복수의 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 한다), 및 게이트 구동부와 복수의 소스 드라이브 IC들을 제어하는 신호를 공급하는 타이밍 컨트롤러(Timing Controller)를 포함한다.

표시 장치는 인쇄회로기판(Printed Circuit Board, PCB)과 연결되어 있다. 인쇄회로기판에는 복수의 소스 드라이브 IC들을 실장하는 소스 인쇄회로기판(Source PCB, S-PCB)과, 복수의 제어 신호들과 타이밍 신호들을 생성하는 제어 인쇄회로기판(Control PCB, C-PCB)이 있다.

이 중 제어 인쇄회로기판에는 타이밍 컨트롤러와 전원 관리 집적 회로(Power Management Integrated Circuit, PMIC)가 실장된다. 종래에는 타이밍 컨트롤러와 전원 관리 집적 회로를 동일한 층에 배치하였다. 이에 따라, 제어 인쇄회로기판의 크기가 증가하는 문제가 있었다.

또한, 종래에는 제어 인쇄회로기판에서 발생하는 열을 외부로 방출하기 위해 제어 인쇄회로기판의 전면에 커버 쉴드(Cover Shield)를 배치하였다. 이에 따라, 제어 인쇄회로기판의 두께와 커버 쉴드의 두께가 합쳐져서 전체 두께가 증가하는 문제가 있었다.

본 발명의 일 예는 크기를 감소시키고 커버 쉴드에 의한 두께의 증가를 방지하는 제어 인쇄회로기판 및 이를 포함하는 표시 장치에 관한 것이다.

본 발명의 일 예에 따른 제어 인쇄회로기판은 복수의 제어 신호들과 복수의 타이밍 신호들을 생성하는 타이밍 컨트롤러 및 복수의 전원 전압을 생성하는 전원 관리 집적 회로를 포함한다. 본 발명의 타이밍 컨트롤러와 전원 관리 집적 회로는 서로 다른 층에 배치된다.

본 발명의 일 예에 따른 표시 장치는 본 발명의 일 예에 따른 제어 인쇄회로기판, 제어 인쇄회로기판과 연결된 복수의 소스 드라이브 IC들, 및 복수의 소스 드라이브 IC들로부터 데이터 전압을 공급받아 화상을 표시하는 표시 패널을 포함한다.

상술한 바와 같이, 본 발명의 일 예는 전원 관리 집적 회로를 제어 인쇄회로보드의 상부 기판의 배면에 실장하고, 상부 기판의 전면이 커버 쉴드의 역할을 대신 수행한다. 이에 따라, 본 발명의 일 예는 전원 관리 집적 회로를 평면 상에 배치할 때보다 제어 인쇄회로보드의 면적을 저감시킬 수 있다. 또한, 본 발명의 일 예는 별도의 커버 쉴드를 배치할 때보다 제어 인쇄회로보드가 배치된 영역의 두께를 감소시킬 수 있으며, 별도의 커버 쉴드를 배치하기 위한 제조 비용을 저감할 수 있다.

도 1은 본 발명의 일 예에 따른 표시 장치가 액정 표시 장치인 경우의 평면도이다.
도 2는 본 발명의 일 예에 따른 표시 장치가 액정 표시 장치인 경우의 화소를 상세히 보여주는 회로도이다.
도 3은 본 발명의 일 예에 따른 표시 장치가 유기 발광 표시 장치인 경우의 블록도이다.
도 4는 본 발명의 일 예에 따른 표시 장치가 유기 발광 표시 장치인 경우의 화소를 상세히 보여주는 회로도이다.
도 5는 본 발명의 일 예에 따른 표시 장치의 회로도이다.
도 6은 본 발명의 일 예에 따른 제어 인쇄회로기판의 사시도이다.
도 7은 본 발명의 일 예에 따른 제어 인쇄회로기판의 분해도이다.
도 8은 본 발명의 일 예에 따른 제어 인쇄회로기판의 제 1 층의 평면도이다.
도 9는 본 발명의 일 예에 따른 제어 인쇄회로기판의 제 2 층의 배면도이다.
도 10은 도 6의 I-I 측면도이다.
도 11은 본 발명의 일 예에 따른 전력 전달 부재의 사시도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.

본 발명의 일 예에 따른 표시 장치는 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED), 전기 영동 표시장치(Electrophoresis display) 등 여러 가지 방식으로 구현될 수 있다.

도 1은 본 발명의 일 예에 따른 표시 장치가 액정 표시 장치인 경우의 평면도이다. 도 1에서 설명의 편의를 위해 제1 수평 축 방향(X)은 게이트 라인과 나란한 방향이고, 제2 수평 축 방향(Y)은 데이터 라인과 나란한 방향이며, 수직 축 방향(Z)은 표시 장치의 두께(또는 높이) 방향인 것을 중심으로 설명하였다. 본 발명의 일 예에 따른 표시 장치는 표시 패널(110), 게이트 구동부(120), 소스 드라이브 IC(131), 연성 회로 필름(140), 제어 인쇄회로기판(Control Printed Circuit Board, C-PCB)(150), 및 타이밍 컨트롤러(Timing Controller, Tcon)(160)를 포함한다.

표시 패널(110)은 박막 트랜지스터 기판(111), 대향 기판(112), 및 박막 트랜지스터 기판(111)과 대향 기판(112) 사이에 개재된 액정층을 포함한다. 박막 트랜지스터 기판(111)은 서로 교차하여 배치된 복수의 게이트 라인과 복수의 데이터 라인을 포함한다.

복수의 게이트 라인은 박막 트랜지스터 기판(111)의 제1 수평 축 방향(X)을 따라 길게 연장되고, 제1 수평 축 방향(X)과 수평 교차하는 제2 수평 축 방향(Y)을 따라 일정한 간격으로 이격된다. 복수의 데이터 라인은 복수의 게이트 라인과 교차하고, 제2 수평 축 방향(Y)을 따라 길게 연장되고, 제1 수평 축 방향(X)을 따라 일정한 간격으로 이격된다.

도 2는 본 발명의 일 예에 따른 표시 장치가 액정 표시 장치인 경우의 화소(P)를 상세히 보여주는 회로도이다. 도 2에서는 설명의 편의를 위해 제j(j는 1≤j≤q을 만족하는 양의 정수) 데이터 라인(DLj), 및 제j 공통 라인(Lj)에 접속된 화소(P)만을 도시하였다.

화소(P)들은 데이터 라인(DLj)들과 게이트 라인(GLk)들의 교차부들에 각각 배치된다. 화소(P)들 각각은 데이터 라인(DLj)과 게이트 라인(GLk)에 연결된다. 화소(P)들 각각은 박막 트랜지스터(T), 화소 전극(PE), 공통 전극(CE), 액정층(LC) 및 스토리지 커패시터(Cst)를 포함한다. 박막 트랜지스터(T)는 게이트 라인(GLk)의 게이트 신호에 의해 턴-온된다. 턴-온된 박막 트랜지스터(T)는 데이터 라인(DLj)의 데이터 전압을 화소 전극(PE)에 공급한다. 공통 전극(CE)은 공통 라인(Lj)에 연결되어 공통 라인(Lj)으로부터 공통 전압을 공급받는다.

화소(P)들 각각은 화소 전극(PE)에 공급된 데이터 전압과 공통 전극(CE)에 공급된 공통 전압의 전위차에 의해 발생한 전계에 의해 액정층(LC)의 액정을 구동한다. 전계의 유무와 전계의 세기에 따라 액정의 배열이 변화하여, 백라이트 유닛으로부터 입사되는 광의 투과량을 조정할 수 있다. 그 결과, 화소(P)들은 데이터 전압에 따른 계조를 갖는 화상을 표시할 수 있다. 스토리지 커패시터(Cst)는 화소 전극(PE)과 공통 전극(CE) 사이에 배치된다. 스토리지 커패시터(Cst)는 화소 전극(PE)과 공통 전극(CE) 간의 전위차를 일정하게 유지한다.

공통 전극(CE)은 TN(Twisted Nematic) 모드 또는 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서는 대향 기판(112) 상에 배치된다. 공통 전극은 IPS(In Plane Switching) 모드 또는 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식에서는 화소 전극(PE)과 함께 박막 트랜지스터 기판(111) 상에 배치된다. 표시 패널(110)의 액정 모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정 모드로도 구현될 수 있다.

박막 트랜지스터 기판(111)은 표시 영역(DA)과 비표시 영역을 포함한다. 표시 영역(DA)에는 게이트 라인들과 데이터 라인들이 서로 교차하여 배치된다. 게이트 라인들과 데이터 라인들의 교차영역들은 각각 화소영역을 정의한다.

비표시 영역은 표시 영역(DA)의 외곽에 배치된다. 보다 구체적으로, 비표시 영역은 박막 트랜지스터 기판(111)에서 표시 영역(DA)을 제외한 나머지 영역을 의미한다. 예를 들어, 비표시 영역은 박막 트랜지스터 기판(111)의 상하좌우 테두리 부분일 수 있다. 대향 기판(112)은 블랙 매트릭스(black matrix)와 컬러 필터(color filter) 등을 포함한다. 컬러 필터들은 블랙 매트릭스에 의해 가려지지 않는 개구부에 배치될 수 있다. 표시 패널(110)이 COT(Color filter On TFT) 구조를 갖는 경우, 블랙 매트릭스와 컬러 필터들은 박막 트랜지스터 기판(111)에 배치될 수 있다.

박막 트랜지스터 기판(111)과 대향 기판(112) 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 마련될 수 있다. 박막 트랜지스터 기판(111)과 대향 기판(112) 사이에는 액정층의 셀갭(cell gap)을 유지하기 위한 스페이서가 마련될 수 있다.

본 발명의 일 예에 따른 표시 장치가 유기 발광 표시 장치인 경우, 대향 기판(112)은 박막 트랜지스터 기판(111)과 대향 합착되어 외부의 산소 또는 이물질의 침투를 방지하는 봉지 기판의 역할을 한다.

도 2는 본 발명의 일 예에 따른 표시 장치의 블록도이다. 표시 패널(110)에는 게이트 라인들(GL1~GLp, p는 2 이상의 양의 정수), 데이터 라인들(DL1~DLq, q는 2 이상의 양의 정수) 및 센싱 라인들(L1~Lq)이 마련된다. 데이터 라인들(DL1~DLq) 및 센싱 라인들(L1~Lq)은 게이트 라인들(GL1~GLp)과 교차할 수 있다. 데이터 라인들(DL1~DLq)과 센싱 라인들(L1~Lq)은 서로 평행할 수 있다.

화소(P)들 각각은 게이트 라인들(GL1~GLp) 중 어느 하나, 데이터 라인들(DL1~DLq) 중 어느 하나 및 센싱 라인들(L1~Lq) 중 어느 하나에 접속될 수 있다.

화소(P)들 각각은 도 4와 같이 유기발광다이오드(organic light emitting diode, OLED)와 유기발광다이오드(OLED)에 전류를 공급하는 화소 구동부(PD)를 포함할 수 있다. 도 4에서는 설명의 편의를 위해 제j(j는 1≤j≤q을 만족하는 양의 정수) 데이터 라인(DLj), 제j 센싱 라인(Lj), 제k(k는 1≤k≤p을 만족하는 양의 정수) 스캔 라인(GLk), 및 제k 센싱 신호 라인(SSk)에 접속된 화소(P)만을 도시하였다. 화소(P)는 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)와 제j 센싱라인(Lj)으로 전류를 공급하는 화소 구동부(PD)를 포함한다.

유기발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 고전위전압보다 낮은 저전위전압이 공급되는 저전위 전압 라인(ELVSL)에 접속될 수 있다.

유기발광다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광다이오드(OLED)는 애노드전극과 캐소드전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 정공과 전자가 서로 결합하여 발광하게 된다.

화소 구동부(PD)는 구동 트랜지스터(Driving Transistor)(DT), 스캔 라인(GLk)의 스캔 신호에 의해 제어되는 제1 트랜지스터(ST1), 센싱 신호 라인(SSk)의 센싱 신호에 의해 제어되는 제2 트랜지스터(ST2) 및 커패시터(capacitor)(C)를 포함할 수 있다. 화소 구동부(PD)는 표시 모드에서 화소(P)에 접속된 스캔 라인(GLk)으로부터 스캔 신호가 공급될 때 화소(P)에 접속된 데이터 라인(DLj)의 데이터 전압(VDATA)을 공급받고, 데이터 전압(VDATA)에 따른 구동 트랜지스터(DT)의 전류를 유기발광다이오드(OLED)에 공급한다. 화소 구동부(PD)는 센싱 모드에서 화소(P)에 접속된 스캔 라인(Sk)으로부터 스캔 신호가 공급될 때 화소(P)에 접속된 데이터 라인(DLj)의 센싱 전압을 공급받고, 구동 트랜지스터(DT)의 전류를 화소(P)에 접속된 센싱 라인(Lj)으로 흘린다.

구동 트랜지스터(DT)는 고전위 전압 라인(ELVDDL)과 유기발광다이오드(OLED) 사이에 마련된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 고전위 전압 라인(ELVDDL)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 고전위전압이 공급되는 고전위 전압 라인(ELVDDL)에 접속될 수 있다.

제1 트랜지스터(ST1)는 제k 스캔 라인(Sk)의 제k 스캔 신호에 의해 턴-온되어 제j 데이터 라인(DLj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔 라인(GLk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터 라인(DLj)에 접속될 수 있다. 제1 트랜지스터(ST1)는 스캔 트랜지스터로 통칭될 수 있다.

제2 트랜지스터(ST2)는 제k 센싱 신호 라인(SSk)의 제k 센싱 신호에 의해 턴-온되어 제j 센싱 라인(Lj)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 센싱 신호 라인(SSk)에 접속되고, 제1 전극은 제j 센싱 라인(Lj)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다. 제2 트랜지스터(ST2)는 센싱 트랜지스터로 통칭될 수 있다.

커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 마련된다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차전압을 저장한다.

도 4에서는 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Lqiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다. 또한, 제1 전극은 소스 전극일 수 있고 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않는 것에 주의하여야 한다. 즉, 제1 전극은 드레인 전극일 수 있고 제2 전극은 소스 전극일 수 있다.

표시 모드에서, 제k 스캔 라인(GLk)에 스캔 신호가 공급될 때 제j 데이터 라인(DLj)의 데이터 전압(VDATA)이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제j 센싱라인(Lj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 이로 인해, 표시 모드에서 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 유기발광다이오드(OLED)에 공급되며, 유기발광다이오드(OLED)는 구동 트랜지스터(DT)의 전류에 따라 발광한다. 이때, 데이터 전압(VDATA)은 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도를 보상한 전압이므로, 구동 트랜지스터(DT)의 전류는 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도에 의존하지 않는다.

센싱 모드에서, 제k 스캔 라인(GLk)에 스캔 신호가 공급될 때 제j 데이터 라인의 센싱 전압이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제j 센싱 라인(Lj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 또한, 제k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제2 트랜지스터(ST2)가 턴-온되어 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 제j 센싱 라인(Lj)으로 흐르도록 한다.

게이트 구동부(120)는 타이밍 컨트롤러(160)로부터 입력되는 게이트 구동부 제어 신호(GCS)에 따라 게이트 신호를 생성하여 게이트 라인에 공급한다. 본 발명의 일 예에 따른 게이트 구동부(120)는 박막 트랜지스터 기판(111)의 비표시 영역에 GIP(Gate in Panel) 회로로 마련된다. GIP 회로는 화소의 트랜지스터와 함께 박막 트랜지스터 기판(111)의 비표시 영역에 내장된다. 예를 들어, GIP 회로로 이루어진 회로부(120)는 표시 영역(DA)의 일 측 또는 타 측 비표시 영역, 또는 표시 영역(DA)의 양 측 비표시 영역에 마련될 수 있지만, 이에 한정되지 않고, 게이트 라인에 게이트 신호를 공급할 수 있는 임의의 비표시 영역에 마련된다.

데이터 구동부(130)는 타이밍 컨트롤러(160)로부터 입력되는 데이터 구동부 제어 신호(DCS)에 따라 데이터 전압들을 생성하여 데이터 라인에 공급한다. 데이터 구동부(130)는 복수의 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)들(130)로 구현될 수 있다. 복수의 소스 드라이브 IC(131)들 각각은 연성 회로 필름(140)에 실장되고, 타이밍 컨트롤러(160)로부터 공급되는 디지털 비디오 데이터(DATA)와 데이터 구동부 제어 신호(DCS)를 수신하고, 데이터 구동부 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압으로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(131)가 구동 칩으로 제작되는 경우, 소스 드라이브 IC(131)들 각각은 칩 온 필름(Chip On Film, COF) 또는 칩 온 플라스틱(Chip On Plastic, COP) 방식으로 연성 회로 필름(140)에 실장될 수 있다. 칩 온 필름은 폴리이미드(polyimide)와 같은 베이스 필름과 베이스 필름 상에 마련된 복수의 도전성 리드선들을 포함할 수 있다.

복수의 연성 회로 필름(140)들 각각은 박막 트랜지스터 기판(111)과 제어 인쇄회로기판(150)에 부착될 수 있다. 구체적으로, 복수의 연성 회로 필름(140) 각각은 박막 트랜지스터 기판(111)에 마련된 패드부에 부착된다. 이때, 복수의 연성 회로 필름(140) 각각은 이방성 도전 필름(antisotropic conducting film, ACF)을 이용하여 패드들 상에 부착된다. 이로 인해 소스 드라이브 IC(131)들은 데이터 라인들(DL1~DLq)에 연결될 수 있다. 이러한 복수의 연성 회로 필름(140) 각각은 소스 드라이브 IC(131)들로부터 공급되는 데이터 전압을 패드부를 통해서 데이터 라인에 공급한다. 또한, 복수의 연성 회로 필름(140) 중 적어도 하나는 타이밍 컨트롤러(160)로부터 공급되는 게이트 구동부 제어 신호(GCS)를 게이트 구동부(120)에 공급한다. 연성 회로 필름(140)들 각각은 휘어지거나 구부러질 수 있다.

제어 인쇄회로기판(150)은 복수의 연성 회로 필름(140)과 연결된다. 제어 인쇄회로기판(150)은 구동 칩들로 구현된 다수의 회로를 지지한다. 예를 들어, 제어 인쇄회로기판(150)에는 타이밍 컨트롤러(160)가 실장 될 수 있다. 제어 인쇄회로기판(150)은 인쇄회로기판(printed circuit board, PCB) 또는 연성 인쇄회로기판(flexible printed circuit board, FPCB)일 수 있다.

타이밍 컨트롤러(160)는 제어 인쇄회로기판(150)에 실장되어 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 동기 신호들(Timing Signal)을 수신한다. 여기서, 타이밍 동기 신호들은 1 프레임 기간을 정의하는 수직 동기 신호(Vertical Sync Signal, Vsync), 1 수평 기간을 정의하는 수평 동기 신호(Horizontal Sync Signal, Hsync), 유효한 데이터 여부를 지시하는 데이터 인에이블 신호(Data Enable Signal, DE), 및 소정의 주기를 갖는 클럭 신호인 도트 클럭(Dot Clock, DCLK)을 포함한다.

타이밍 컨트롤러(160)는 타이밍 동기 신호들에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 구동부 제어 신호(GCS)와 소스 드라이브 IC(131)들을 제어하기 위한 데이터 구동부 제어 신호(DCS)를 생성한다. 타이밍 컨트롤러(160)는 게이트 구동부 제어 신호(GCS)를 게이트 구동부(120)에 공급하고, 데이터 구동부 제어 신호(DCS)를 복수의 소스 드라이브 IC(131)들에 공급한다.

도 5는 본 발명의 일 예에 따른 표시 장치의 회로도이다.

상술한 바와 같이, 표시영역(DA) 각각의 화소(P)들은 데이터 전압을 공급받을 수 있도록 소스 드라이브 IC(131)과 연결된 데이터 라인(L)들 중 어느 하나의 데이터 라인(L)과 연결된다.

또한, 각각의 화소(P)들은 소스 드라이브 IC(131)과 연결된 센싱 라인(SS)들 중 어느 하나의 센싱 라인(SS)과 연결된다.

제어 인쇄회로보드(150)는 연성 회로 필름(140)들을 통하여 표시 패널(110)과 연결된다. 제어 인쇄회로보드(150)는 타이밍 컨트롤러(160)와 전원 관리 집적 회로(Power Management Integrated Circuit, PMIC)(170)를 실장한다. 도 5에서는 회로도 상의 표시의 편의를 위하여 제어 인쇄회로보드(150)가 타이밍 컨트롤러(160)와 전원 관리 집적 회로(170)를 내부 임의의 영역에 실장하고 있는 것으로 도시하였으나, 도 6 내지 도 9에서 후술하는 바와 같이 타이밍 컨트롤러(160)와 전원 관리 집적 회로(170)는 제어 인쇄회로보드(150) 내의 서로 다른 층에 배치된다.

타이밍 컨트롤러(160)와 전원 관리 집적 회로(170)가 서로 같은 층에 배치되는 경우, 타이밍 컨트롤러(160)와 전원 관리 집적 회로(170)의 배치 면적이 넓어진다. 또한, 타이밍 컨트롤러(160)와 전원 관리 집적 회로(170)를 보호하기 위한 커버 쉴드(Cover Shield)의 배치 면적 또한 증가하게 된다. 따라서, 타이밍 컨트롤러(160)와 전원 관리 집적 회로(170)는 제어 인쇄회로보드(150) 내의 서로 다른 층에 배치하는 경우, 타이밍 컨트롤러(160)와 전원 관리 집적 회로(170)의 배치 면적을 감소시킬 수 있고, 타이밍 컨트롤러(160)와 전원 관리 집적 회로(170)를 보호하기 위한 커버 쉴드(Cover Shield)의 배치 면적 또한 감소시킬 수 있는 효과가 있다.

타이밍 컨트롤러(160)는 게이트 구동부 제어 신호(GCS), 데이터 구동부 제어 신호(DCS) 등 복수의 제어 신호들과, 타이밍 컨트롤러 내부에서 자체적으로 생성하는 전압 제어 발진기(Voltage Controlled Oscillator, VCO)에서 생성하는 내부 동작 클럭, 데이터 전압의 출력 시작 타이밍을 결정하는 락 신호(LOCKn) 등 복수의 타이밍 신호들을 생성한다.

전원 관리 집적 회로(170)는 고전위 전압(ELVDD)과 저전위 전압(ELVSS)을 포함하는 복수의 전원 전압을 생성한다. 전원 관리 집적 회로(170)는 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 기준 전압(VREF) 등 복수의 기준 전압들을 생성한다. 또한 전원 관리 집적 회로(170)는 표시 패널(110)에 배치된 센싱 라인들로부터 센싱되는 전류를 이용하여 센싱 전압(Vsen)들을 생성한다.

표시영역(DA)의 외곽에 배치된 비표시영역에는 표시 패널(110)에 전원 전압들, 기준 전압들, 및 센싱 전압들을 공급하는 전압 라인들이 배치된다. 특히, 비표시영역에는 고전위 전압 라인(ELVDDL)과 저전위 전압 라인(ELVSSL)이 배치된다. 고전위 전압 라인(ELVDDL)과 저전위 전압 라인(ELVSSL)은 각각 전원 관리 집적 회로(170)와 연결된다.

도 6은 본 발명의 일 예에 따른 제어 인쇄회로기판(150)의 사시도이다. 도 7은 본 발명의 일 예에 따른 제어 인쇄회로기판(150)의 분해도이다. 도 8은 본 발명의 일 예에 따른 제어 인쇄회로기판(150)의 제 1 층(200)의 평면도이다. 도 9는 본 발명의 일 예에 따른 제어 인쇄회로기판(150)의 제 2 층(300)의 배면도이다. 도 10은 도 6의 I-I 측면도이다. 본 발명의 일 예에 따른 제어 인쇄회로기판(150)은 제 1 층(200)과 제 2 층(300)을 포함한다.

제 1 층(200)은 제 1 층 구동 IC(210)가 배치된다. 제 1 층(200)은 게이트 구동부 제어 신호(GCS), 데이터 구동부 제어 신호(DCS) 등 복수의 제어 신호들과, 타이밍 컨트롤러 내부에서 자체적으로 생성하는 전압 제어 발진기(Voltage Controlled Oscillator, VCO)에서 생성하는 내부 동작 클럭, 데이터 전압의 출력 시작 타이밍을 결정하는 락 신호(LOCKn) 등 복수의 타이밍 신호들을 출력한다. 이를 위해, 제 1 층(200)은 복수의 제어 신호들과 복수의 타이밍 신호들을 생성하는 타이밍 컨트롤러(160)를 실장한다.

바람직하게는, 제 1 층(200)은 전면과 배면에 회로가 배치된다. 즉, 제 1 층(200)은 양면에 회로를 배치하는 양면 인쇄회로보드(Dual PCB)이다. 이 경우, 제 1 층(200)은 전면에 배치된 회로와 배면에 배치된 회로 간에 전기적 신호를 서로 교환하기 위하여 제 1 층(200)을 관통하는 컨택 홀을 포함할 수 있다.

제 1 층(200)에는 타이밍 컨트롤러(160)뿐만 아니라, 표시 패널(110)을 구동하기 위한 다른 종류의 신호들을 출력하는 제 1 층 구동 IC(210)가 배치되므로, 이들을 한 면에만 배치하는 경우, 제 1 층(200)의 면적이 커진다. 제 1 층(200)이 전면뿐만 아니라 배면에도 회로를 배치하여, 제 1 층(200)의 면적을 감소시킬 수 있고, 결국 제어 인쇄회로보드(150)의 면적을 감소시킬 수 있다.

제 2 층(300)은 제 2 층 전원 IC(220)가 배치된다. 제 2 층(300)은 고전위 전압(ELVDD)와 저전위 전압(ELVSS)을 포함하는 복수의 전원 전압들을 출력한다. 제 2 층(300)은 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 기준 전압(VREF)등 복수의 기준 전압들을 출력한다. 또한 제 2 층(300)은 표시 패널(110)에 배치된 센싱 라인들로부터 센싱되는 전류를 이용하여 센싱 전압(Vsen)들을 생성한다. 이를 위해, 제 2 층(300)은 복수의 전원 전압을 생성하는 전원 관리 집적 회로(170)를 실장한다.

이 때, 제 2 층(300)은 전원 관리 집적 회로(170)를 배면에 실장한다. 제 2 층(300)의 전면은 전원 관리 집적 회로(170)에서 발생하는 열을 외부로 방출할 수 있으며, 외부의 충격으로부터 전원 관리 집적 회로(170)를 보호할 수 있다. 즉, 종래에 전원 관리 집적 회로(170)를 보호하고, 전원 관리 집적 회로(170)에서 발생하는 열을 외부로 방출하기 위해 배치하였던 커버 쉴드를 더 이상 배치하지 않아도 된다. 이에 따라, 별도의 커버 쉴드를 배치하여 제어 인쇄회로보드(150)의 두께가 증가하는 것을 방지할 수 있다.

바람직하게는, 제 2 층(300)의 전면은 제 1 층(200) 및 제 2 층(300)의 배면에서 발생한 열을 외부로 방출한다. 즉, 제 1 층 구동 IC(210)와, 제 2 층 전원 IC(220)에서 발생한 열을 외부로 방출하는 역할을 수행한다. 이를 위해, 제 2 층(300)의 전면은 열 전도성이 우수한 금속 재질로 형성될 수 있다. 또는, 제 2 층(300)의 전면은 열을 외부로 방출하기 위한 통기공이 형성될 수 있다.

제 2 층(300)의 전면이 제 1 층(200) 및 제 2 층(300)의 배면에서 발생한 열을 외부로 방출하는 경우, 제어 인쇄회로보드(150)의 온도가 상승하여 성능이 저하되는 문제를 방지할 수 있다. 또한, 본래 제어 인쇄회로보드(150)에서 발생하는 열을 방출하거나 온도를 낮추기 위해 제어 인쇄회로보드(150)와 인접하게 배치하는 방열 부재를 별도로 설치할 필요가 없어, 방열 부재를 설치하기 위한 제조 비용을 저감할 수 있다.

또는, 제 2 층(300)의 전면은 외부의 충격을 흡수한다. 즉, 제 1 층 구동 IC(210)와, 제 2 층 전원 IC(220)로 외부의 충격이 전달되는 것을 방지하는 역할을 수행한다. 이를 위해, 제 2 층(300)의 전면은 강도가 단단한 금속 또는 특수 고분자 플라스틱으로 형성될 수 있다. 또는, 제 2 층(300)의 전면은 외부의 충격을 흡수하기 위해 신축성이 있되, 제 1 층 구동 IC(210)와 제 2 층 전원 IC(220)의 변형을 방지할 수 있을 정도로만 변형되는 플렉서블 소재를 이용하여 형성될 수 있다.

제 2 층(300)의 전면이 외부의 충격을 흡수하는 경우, 제 1 층 구동 IC(210)와, 제 2 층 전원 IC(220)를 물리적인 충격으로부터 보호하기 위한 별도의 커버 쉴드 또는 보호 부재를 설치할 필요가 없다. 이에 따라, 제어 인쇄회로기판(150)의 전면에 배치된 커버 쉴드 또는 보호 부재로 인하여 비표시영역 중 제어 인쇄회로기판(150)이 배치된 부분의 두께가 증가하는 것을 방지할 수 있다.

제 1 층(200)과 제 2 층(300)의 사이에는 제 1 층(200)과 제 2 층(300)의 꼭지점을 서로 고정시키는 체결 부재(240)가 배치된다. 체결 부재(240)는 제 1 층(200)의 꼭지점과, 제 2 층(300)의 꼭지점이 일치하도록 제 1 층(200)의 꼭지점과 제 2 층(300)의 꼭지점 사이에 배치된다. 체결 부재(240)는 제1 층(200)의 꼭지점과 제 2 층(300)의 꼭지점이 평면도 상에서 서로 일치하도록 고정시킨다.

도 7을 참고하면, 제 1 층(200)의 꼭지점에는 체결 부재(240)가 통과할 수 있는 구멍이 형성된다. 체결 부재(240)는 제 1 층(200)의 하부에서 체결되면서 제 1 층(200)에 형성된 구멍을 관통한다. 체결 부재(240)의 하부는 제 1 층(200)의 구멍으로 빠져나갈 수 없도록 제 1 층(200)의 구멍보다 넓은 면적으로 형성된다. 이에 따라, 체결 부재(240)의 하부는 제 1 층(200)과 접한다.

체결 부재(240)는 상부에 배치된 고정 부재(B)를 통하여 제 2 층(300)과 흔들림 없이 결합할 수 있다. 고정 부재(B)는 가장 일반적으로는 볼트(Bolt) 또는 나사(Screw)일 수 있다. 이 경우, 체결 부재(240)는 볼트 또는 나사를 체결할 수 있는 너트 또는 펨넛(Pemnut)일 수 있으나, 이에 한정되지 않으며, 볼트 또는 나사를체결할 수 있는 나사홈이 형성된, 속이 빈 원통형 바(Bar)일 수 있다. 또한, 고정 부재(B) 또한 볼트 또는 나사에 한정되지 않으며, 체결 부재(240)와 흔들림 없이 결합할 수 있는 접착제가 표면에 형성된 팁(Tip), 또는 흔들림을 방지하는 요철 또는 돌기가 형성된 포인트(Point)일 수 있다.

체결 부재(240)는 제 1 층(200)과 제 2 층(300)을 일정 간격만큼 이격시킨 상태로, 제 1 층(200)과 제 2 층(300)이 움직이지 않도록 고정시킨다. 이에 따라, 제 1 층 구동 IC(210)와 제 2 층 전원 IC(220)에서 발생한 열이 내부에서 갇히지 않고 외부로 빠져나갈 수 있다. 또한, 제 1 층 구동 IC(210)와 제 2 층 전원 IC(220)가 접촉하는 것을 방지하여, 외부의 충격이 있는 경우에도 제 1 층 구동 IC(210)와 제 2 층 전원 IC(220)의 접촉으로 인한 충격을 방지할 수 있다.

전력 전달 부재(230)는 제 2 층(300)에서 출력된 복수의 전원 전압을 제 1 층(200)으로 전달한다. 도 6 내지 도 10에서는 전력 전달 부재(230)가 제 1 층(200)과 제 2 층(300)의 네 변마다 2 개씩, 총 8개 배치된 경우를 도시하였으나, 이에 한정되지 않으며 필요에 따라 이보다 많거나 적은 개수로 배치될 수 있다.

전력 전달 부재(230)는 제 1 층(200)과 제 2 층(300)을 서로 연결한다. 제 1 층(200)은 제 1 층 전력 입력부(231)와 연결된다. 제 2 층(300)은 제 2 층 전력 출력부(232)와 연결된다.

제 2 층 전력 출력부(232)는 하나의 전극으로 형성된다. 이에 따라, 전력 전달 부재(230)는 제 2 층(300)에 배치된 전원 관리 집적 회로(170)들 중 어느 하나의 전원 관리 집적 회로(170)와 배선을 통해 연결된다.

이와 대조적으로, 제 1 층 전력 입력부(231)는 복수 개의 전극으로 형성된다. 이에 따라, 전력 전달 부재(230)는 제 1 층(200)에 배치된 복수 개의 타이밍 컨트롤러(160)들 중 일정 개수의 타이밍 컨트롤러(160)들과 연결된다. 도 6 내지 도 10에서는 하나의 전력 전달 부재(230)가 2개의 타이밍 컨트롤러(160)들과 연결된 경우를 예시하였으나, 이에 한정되지 않으며 이보다 많은 개수의 타이밍 컨트롤러(160)들과 연결될 수 있다. 전력 전달 부재(230)는 전원 관리 집적 회로(170)에서 출력하는 전원 전압을 타이밍 컨트롤러(160)로 공급한다.

전원 관리 집적 회로(170)를 타이밍 컨트롤러(160)와 다른 층에 배치하는 경우, 종래에는 전원 관리 집적 회로(170)에서 생성한 전원을 타이밍 컨트롤러(160)에 전달할 수 없어, 타이밍 컨트롤러(160)의 구동에 필요한 전력을 공급하는 것이 문제되었다. 그러나, 본 발명의 일 예는 전력 전달 부재(230)를 이용하여 전원 관리 집적 회로(170)와 타이밍 컨트롤러(160)를 다른 층에 배치하는 경우에도 타이밍 컨트롤러(160)를 구동시킬 수 있다.

도 11은 본 발명의 일 예에 따른 전력 전달 부재(230)의 사시도이다. 전력 전달 부재(230)의 하부는 복수 개의 출력 단자를 갖는다. 도 11에서는 전력 전달 부재(230)가 2개의 출력 단자를 갖는 경우를 예시하였으나, 이에 한정되지 않으며 하부의 패터닝 또는 영역의 분할 여부에 따라 전력 전달 부재(230)는 하부에 3개 이상의 출력 단자를 가질 수 있다. 이 경우, 전력 전달 부재(230)는 제 1 층(200)과 복수 개의 출력 단자를 통해 연결된다.

전원 전압은 일반적인 신호와 달리, 크기가 일치하는 경우 하나의 전원 관리 집적 회로(170)에서 생성한 전압을 2개 이상의 타이밍 컨트롤러(160)에서 사용할 수 있다. 즉, 서로 다른 기능을 수행하는 타이밍 컨트롤러(160)라고 할지라도 같은 종류의 전원 전압을 사용할 수 있다. 이 경우에도 각각의 타이밍 컨트롤러(160)마다 개별적인 전력 전달 부재(230)를 이용하여 전원을 공급하는 경우, 필요 이상의 전력 전달 부재(230)를 사용하게 되어 제조 비용이 증가한다.

전력 전달 부재(230)가 제 1 층(200)과 복수 개의 출력 단자를 통해 연결되는 경우, 타이밍 컨트롤러(160)의 개수에 비하여 적은 수의 전력 전달 부재(230)를 이용하고도 모든 타이밍 컨트롤러(160)에 전원을 공급할 수 있다. 이에 따라, 전력 전달 부재(230)의 개수를 저감하여 제조 비용을 감소시킬 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

110: 표시 패널 111: 박막 트랜지스터 기판
112: 대향 기판 120: 게이트 구동부
130: 데이터 구동부 131: 소스 드라이브 IC
140: 연성 회로 필름 150: 제어 인쇄회로기판
160: 타이밍 컨트롤러 170: 전원 관리 집적 회로
200: 제 1 층 210: 제 1 층 구동 IC
220: 제 2 층 전원 IC 230: 전력 전달 부재
231: 제 1 층 전력 입력부 232: 제 2 층 전력 출력부
240: 체결 부재 300: 제 2 층
B: 고정 부재

Claims

영상을 표시하는 표시 장치에 포함되는 제어 인쇄회로기판으로서,
복수의 제어 신호들과 복수의 타이밍 신호들을 생성하는 타이밍 컨트롤러; 및
복수의 전원 전압을 생성하는 전원 관리 집적 회로를 포함하며,
상기 타이밍 컨트롤러는 제 1 층의 전면 또는 배면에 실장되고, 상기 전원 관리 집적 회로는 상기 제 1 층과 상이한 제 2 층의 배면에 실장되고,
상기 제 2 층의 전면은 외부로 노출되고, 상기 제 1 층 및 상기 제 2 층은 체결부재에 의해 일정한 간격만큼 빈 공간으로 서로 이격되는, 제어 인쇄회로기판.
제 1 항에 있어서,
상기 타이밍 컨트롤러는 상기 제 1 층에 실장되어 상기 복수의 제어 신호들과 상기 복수의 타이밍 신호들을 출력하고, ,
상기 전원 관리 집적 회로는 상기 제 2 층에 실장되어 상기 복수의 전원 전압을 출력하는 제어 인쇄회로기판.
제 1 항에 있어서,
상기 제 1 층은 전면과 배면에 회로가 배치된 제어 인쇄회로기판.
제 1 항에 있어서,
상기 제 2 층의 상기 전면은 상기 제 1 층 및 상기 제 2 층의 배면에서 발생한 열을 외부로 방출하는 제어 인쇄회로기판.
제 1 항에 있어서,
상기 제 2 층의 상기 전면은 외부의 충격을 흡수하는 제어 인쇄회로기판.
제 1 항에 있어서,
상기 제 1 층의 꼭지점과 상기 제 2 층의 꼭지점을 서로 고정시키는 체결 부재를 더 포함하는 제어 인쇄회로기판.
제 1 항에 있어서,
상기 제 2 층에서 출력된 상기 복수의 전원 전압을 상기 제 1 층으로 전달할 수 있는 전력 전달 부재를 더 포함하는 제어 인쇄회로기판.
제 7 항에 있어서,
상기 전력 전달 부재는 상기 제 1 층과 복수 개의 출력 단자를 통해 연결된 제어 인쇄회로기판.
제 1 항 내지 제 8 항 중 어느 한 항의 제어 인쇄회로기판;
상기 제어 인쇄회로기판과 연결된 복수의 소스 드라이브 IC들; 및
상기 복수의 소스 드라이브 IC들로부터 데이터 전압을 공급받아 화상을 표시하는 표시 패널을 포함하는 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러는 제1 타이밍 컨트롤러 및 제2 타이밍 컨트롤러를 포함하고,
하나의 상기 전원 관리 집적 회로는 적어도 2개의 상기 제1 타이밍 컨트롤러 및 제2 타이밍 컨트롤러와 전기적으로 연결되는, 제어 인쇄회로 기판.
제 10 항에 있어서,
상기 하나의 전원 관리 집적 회로는 하나의 전극으로 형성되는 상기 제 2 층 전력 출력부에 연결되고,
적어도 2개의 상기 제1 타이밍 컨트롤러 및 제2 타이밍 컨트롤러는 적어도 2개의 전극으로 형성된 제 1 층 전력 입력부에 연결되는, 제어 인쇄회로 기판.
제 11 항에 있어서,
전력 전달 부재를 더 포함하고,
상기 전력 전달 부재는 상기 제 2 층 전력 출력부 및 상기 제 1 층 전력 입력부와 전기적으로 연결되는, 제어 인쇄회로 기판.