KR102604148B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

인쇄회로기판이 개시된다. 본 발명의 인쇄회로기판은 제1 유기절연재를 구비한 제1 회로층 및 제1 회로층에 매립되고 제2 유기절연재로 이루어진 제2 회로층을 포함하고, 제2 유기절연재는 제1 유기절연재보다 낮은 조도를 가지며 제2 회로층은 제1 회로층보다 미세한 회로패턴을 구비한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing the same}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

컴퓨터 산업이 발달함에 따라 더 높은 성능을 가지고 더 낮은 비용으로 생산할 수 있는 집적회로에 대한 기술이 발달하고 있다. 이에 따라, 다수의 집적회로를 포함하는 패키지 기판에 대한 기술도 개발되고 있다.

미국등록공고 제8754514호

본 발명의 일 측면에 따르면, 제1 유기절연재를 구비한 제1 회로층 및 제1 회로층에 매립되고 제2 유기절연재로 이루어진 제2 회로층을 포함하고, 제2 유기절연재는 제1 유기절연재보다 낮은 조도를 가지며 제2 회로층은 제1 회로층보다 미세한 회로패턴을 구비하는 인쇄회로기판이 제공된다.

본 발명의 다른 측면에 따르면, 제1 회로층의 하부영역을 형성하는 단계, 하부영역의 적어도 일부분에 제1 회로층보다 미세한 회로패턴을 구비하는 제2 회로층을 형성하는 단계 및 제2 회로층을 매립시키는 제1 회로층의 상부영역을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판에서 제2 회로층을 확대한 도면.
도 3 내지 도 6은 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 예시하는 도면.

본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

인쇄회로기판

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도이다. 도 2는 본 발명의 일 실시예에 따른 인쇄회로기판에서 제2 회로층을 확대한 도면이다. 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은 제1 회로층(10) 및 제2 회로층(20)을 포함하고, 제2 회로층(20)은 제1 회로층(10)보다 미세한 회로패턴(26)을 구비한다.

제1 회로층(10)은 제2 회로층(20)을 내장시키며, 제2 회로층(20)에 비하여 회로패턴(16)이 크거나 두꺼운 회로를 구비한다. 인쇄회로기판에서 전자소자(5, 6) 간의 연결 등을 수행하기 위하여 미세하고 밀집도가 높게 형성되는 제2 회로층(20)의 회로패턴과 달리, 나머지 회로는 미세한 고밀도의 회로로 구성되어야 할 필요성이 적다. 따라서, 제1 회로층(10)에는 수율이 높고 비용이 적게 소모되는 저밀도의 회로가 형성됨이 바람직하다.

도 1에 나타난 바와 같이, 제1 회로층(10)의 절연층 일부에 제2 회로층(20)을 내장할 수 있다. 제2 회로층(20)은 제1 회로층(10)에 비하여 높은 밀도의 회로층을 가지므로 층 간격이 제1 회로층(10)의 층 간격보다 좁게 형성된다. 예를 들면, 제1 회로층(10) 중 하나의 절연층에 복수 층의 제2 회로층(20)이 내장될 수 있다. 내장된 제2 회로층(20)은 제1 회로층(10)의 외층에 의해 덮일 수 있다. 이 때, 외층 회로가 형성되어 제2 회로층(20)과 전자소자(5, 6)를 연결시킬 수 있다. 한편, 제2 회로층(20)이 직접 전자소자(5, 6)와 연결될 때에는 외층이 형성되지 않고 제2 회로층(20)의 상면이 노출될 수 있다.

한편, 제2 회로층(20)의 하면에는 제2 회로층(20)이 접하는 면을 평탄화 시키는 평탄화 층이 형성될 수 있다. 제1 회로층(10)은 제2 회로층(20)에 비하여 상대적으로 크거나 두꺼운 회로패턴을 가진다. 그러므로, 제1 회로층(10)에서 제2 회로층(20)과 접하는 면이, 제2 회로층(20)에 비하여 울퉁불퉁한 면을 가질 수 있다. 이 때, 제2 회로층(20)과 접하는 제1 회로층(10)의 면이 매끈한 면을 가지도록, 제2 회로층(20)의 하면에 추가로 절연층을 적층하여 평탄화된 면을 형성할 수 있다.

또한, 제1 회로층(10)과 제2 회로층(20)을 연결시키는 비아를 더 포함할 수 있다. 예를 들어, 제2 회로층(20)의 아래에 배치된 제1 회로층(10)의 회로패턴과 제2 회로층(20)의 회로패턴을 연결시키는 비아를 형성할 수 있다.

한편, 제1 회로층(10)은 인쇄회로기판의 강성을 높이는 보강부재(14)를 포함할 수 있다. 예를 들면, 도 1에 나타난 바와 같이, 보강부재(14)가 제1 회로층(10)의 중심부에 배치되는 코어기판 구조를 가질 수 있다.

제2 회로층(20)은 제1 회로층(10)에 매립되며, 인쇄회로기판에 탑재되는 전자소자(5, 6)와 전기적으로 연결될 수 있다. 도 2를 참조하면, 제2 회로층(20)은 인쇄회로기판에 실장되는 복수의 전자소자(5, 6)를 서로 전기적으로 연결시키는 다이 간의 인터커넥션(die to die interconnection)을 수행할 수 있다. 복수의 전자소자(5, 6)를 서로 연결시키기 위해서는 작은 공간에 매우 밀집된 연결회로가 필요하다. 예를 들어, 제2 회로층(20)은 미세하게 형성되고 고밀도인 브리지 회로패턴(26)을 구비하여 인쇄회로기판에 실장되는 복수의 전자소자(5, 6)를 서로 연결시킬 수 있다. 또한, 제2 회로층(20) 위에 형성된 미세 비아(27)를 통하여, 브리지 회로패턴(26)은 복수의 전자소자(5, 6)와 접속될 수 있다.

제2 회로층(20)에서 회로패턴의 폭과 회로 간의 간격은 후술하는 제1 회로층(10)에 형성되는 회로패턴의 폭과 회로 간 간격에 비하여 미세하게 형성된다. 예를 들면, 제2 회로층(20)의 회로패턴은 반도체 공정 등으로 형성하고, 제1 회로층(10)의 회로패턴은 SAP공정(Semi-Additive Process), M-SAP공정(Modified Semi-Additive Process) 또는 텐팅(tenting)공정 등의 기판 공정으로 형성할 수 있다. 또는, 제2 회로층(20)의 회로패턴을 기판 공정 중 상대적으로 정밀한 SAP공정으로 형성하고, 제1 회로층(10)의 회로패턴을 덜 정밀한 기판 공정인 M-SAP공정 또는 텐팅 공정 등으로 형성될 수 있다.

제2 회로층(20)에 미세한 회로패턴(26)을 형성하기 위하여, 제2 회로층(20)은 제1 회로층(10)보다 조도가 낮은 절연층으로 이루어질 수 있다. 구체적으로, 본 실시예의 인쇄회로기판은 유기기판이며, 제2 회로층(20)을 구성하는 제2 유기절연재(22)가 제1 회로층(10)의 제1 유기절연재(12)보다 낮은 조도를 가질 수 있다. 제2 유기절연재(22)가 낮은 조도를 가지면, 미세한 회로패턴(26)을 형성하는데 필요한 매끈하고 평평한 표면을 제공할 수 있다. 예를 들어, 제2 유기절연재(22)는 감광성 수지일 수 있다. 감광성 수지는 빛을 이용한 패터닝 공정으로 고해상도의 패턴을 형성할 수 있다. 따라서, 감광성 수지를 이용하여 조도가 낮은 매끈한 면을 용이하게 형성할 수 있다. 제1 유기절연재(12)는 열경화성 수지로 이루어질 수 있다. 본 실시예에서 제1 회로층(10)에는 고밀도의 회로를 형성하지 않으므로, 강도가 높고 비용이 적게 소모되는 열경화성 수지를 사용할 수 있다.

제2 회로층(20)의 일면 위에는 부가적으로 외층이 형성되고, 외층에는 전자소자(5, 6)와 제2 회로층(20)을 연결시키는 외층 회로가 형성될 수 있다. 한편, 제2 회로층(20)은 전자소자(5, 6)와 직접 연결될 수 있도록, 일면이 노출되고 패드에 복수의 전자소자(5, 6)가 직접 결합될 수도 있다. 이 때, 제2 회로층(20)의 일면은 인쇄회로기판의 외층이 될 수 있다.

본 발명의 제2 회로층(20)은 웨이퍼와 같은 무기물 지지층을 포함하지 않는다. 이에 따라, 제2 회로층(20)은 제1 회로층(10)과 용이하게 전기적으로 연결될 수 있다. 실리콘 웨이퍼와 같은 지지층을 포함하지 않는 구조를 가짐으로써, 제2 회로층(20)의 두께를 낮춤과 동시에 제1 회로층(10)으로 짧은 전기적 경로를 구현할 수 있다. 제2 회로층(20)의 타면을 통하여 제1 회로층(10)과 상하로 직접 전기적 연결이 가능하여 전기적 특성이 향상될 수 있으며 제2 회로층(20)의 설계 자유도도 높아질 수 있다.

인쇄회로기판의 제조방법

도 3 내지 도 6은 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 예시하는 도면이다. 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, 제1 회로층(10)의 하부영역(10a) 형성단계, 제2 회로층(20) 형성단계 및 제1 회로층(10)의 상부영역(10b) 형성단계를 포함한다.

제1 회로층(10)의 하부영역(10a) 형성단계에서는, 제1 회로층(10) 중에서 제2 회로층(20)의 아래에 위치되는 부분을 형성한다. 도 3을 참조하면, 중심부에 보강부재(14)를 구비한 코어 기판의 형태로 제1 회로층(10)의 하부영역(10a)을 형성할 수 있다. 이 때, 제1 회로층(10)을 이루는 제1 유기절연재(12)는 강도가 높고 비용이 적게 소모되는 열경화성 수지를 포함할 수 있다.

제2 회로층(20) 형성단계에서는, 하부영역(10a) 위에 제2 회로층(20)을 형성한다. 이 때, 제2 회로층(20)은 하부영역(10a) 상면의 전부 또는 일부분에 형성될 수 있다. 제2 회로층(20)에 미세한 회로패턴(26)을 형성하기 위하여, 제2 회로층(20)은 제1 회로층(10)보다 조도가 낮은 절연층으로 이루어질 수 있다. 구체적으로, 본 실시예의 인쇄회로기판은 유기기판이며, 제2 회로층(20)을 구성하는 제2 유기절연재(22)가 제1 회로층(10)의 제1 유기절연재(12)보다 낮은 조도를 가질 수 있다. 제2 유기절연재(22)가 낮은 조도를 가지면, 미세한 회로패턴(26)을 형성하는데 필요한 매끈하고 평평한 표면을 제공할 수 있다.

예를 들어, 제2 유기절연재(22)는 감광성 수지일 수 있다. 감광성 수지는 빛을 이용한 패터닝 공정으로 고해상도의 패턴을 형성할 수 있다. 따라서, 감광성 수지를 이용하여 조도가 낮은 매끈한 면을 용이하게 형성할 수 있다.

도 4를 참조하면, 하부영역(10a)의 일부분에 감광성 수지를 적층하여 매끈한 면을 가지는 제1 감광성 수지층(22a)을 형성하고, 제1 감광성 수지층(22a) 위에 미세한 회로패턴(26)을 형성할 수 있다. 도 5를 참조하면, 미세한 회로패턴(26) 위에 감광성 수지를 덮어서 제2 감광성 수지층(22b)을 형성할 수 있다. 제2 감광성 수지층(22b)도 조도가 낮은 매끈한 면을 형성하므로, 제2 감광성 수지층(22b) 위에 미세한 비아(27)를 포함하는 미세한 회로패턴을 추가로 형성할 수 있다.

한편, 제2 회로패턴을 형성하기 이전에 제1 감광성 수지층(22a)을 관통하는 비아를 형성하여, 제1 회로층(10)과 제2 회로층(20)을 연결시키는 비아를 형성할 수 있다.

제1 회로층(10)의 상부영역(10b) 형성단계에서는, 제2 회로층(20)을 매립시키는 제1 회로층(10)의 상부영역(10b)을 형성한다.

도 6을 참조하면, 제1 유기절연재(12)를 추가로 적층하여 제2 회로층(20)을 매립시킬 수 있다. 이 때, 인쇄회로기판에 실장되는 복수의 전자소자(5, 6)를 서로 전기적으로 연결시키기 위하여, 제2 회로층(20)과 복수의 전자소자(5, 6)를 연결시키는 비아를 형성할 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

5, 6: 전자소자
10: 제1 회로층
10a: 하부영역
10b: 상부영역
12: 제1 유기절연재
20: 제2 회로층
22: 제2 유기절연재
22a: 제1 감광성 수지층
22b: 제2 감광성 수지층

Claims (9)

1. 제1 유기절연재를 포함하는 제1 회로층; 및
   상기 제1 회로층에 매립되고, 제2 유기절연재를 포함하는 제2 회로층을 포함하고,
   상기 제2 유기절연재는, 상기 제1 유기절연재보다 낮은 조도를 가지며,
   상기 제2 유기절연재는, 제1 및 제2 감광성 수지층을 포함하며,
   상기 제2 회로층은, 상기 제1 회로층보다 미세한 회로패턴을 포함하며,
   상기 제2 회로층은, 상기 제1 감광성 수지층, 상기 제1 감광성 수지층 상에 배치된 상기 미세한 회로패턴, 및 상기 미세한 회로패턴의 적어도 일부를 덮는 상기 제2 감광성 수지층, 을 포함하며,
   상기 제2 감광성 수지층은 상기 제1 감광성 수지층의 측면의 적어도 일부를 덮는, 인쇄회로기판.
   
2. 삭제
3. 제1항에 있어서,
   상기 제1 유기절연재는, 열경화성 수지를 포함하는 인쇄회로기판.
   
4. 제1항에 있어서,
   상기 제1 회로층과 상기 제2 회로층을 연결시키는 비아를 더 포함하는 인쇄회로기판.
   
5. 제1항에 있어서,
   상기 제2 회로층의 하면에, 상기 제2 회로층이 접하는 면을 평탄화 시키는 평탄화 층이 형성된 인쇄회로기판.
   
6. 제1 회로층의 하부영역을 형성하는 단계;
   상기 하부영역의 적어도 일부분에, 상기 제1 회로층보다 미세한 회로패턴을 포함하는 제2 회로층을 형성하는 단계; 및
   상기 제2 회로층을 매립시키는 상기 제1 회로층의 상부영역을 형성하는 단계를 포함하며,
   상기 제1 회로층은, 제1 유기절연재를 포함하고,
   상기 제2 회로층은, 제2 유기절연재를 포함하며,
   상기 제2 유기절연재는, 상기 제1 유기절연재보다 낮은 조도를 가지며,
   상기 제2 유기절연재는, 제1 및 제2 감광성 수지층을 포함하며,
   상기 제2 회로층을 형성하는 단계는, 상기 하부영역의 적어도 일부분에, 상기 제1 감광성 수지층을 적층하는 단계; 상기 제1 감광성 수지층 상에 상기 미세한 회로패턴을 형성하는 단계; 및 상기 미세한 회로패턴의 적어도 일부를 덮는 상기 제2 감광성 수지층을 적층하는 단계를 포함하며,
   상기 제2 감광성 수지층은 상기 제1 감광성 수지층의 측면의 적어도 일부를 덮는, 인쇄회로기판 제조방법.
   
7. 삭제
8. 삭제
9. 제6항에 있어서,
   상기 제1 회로층과 상기 제2 회로층을 연결시키는 비아를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.

Images