KR102584580B1 - 도전 접착제용 조성물, 이의 경화물을 포함하는 반도체 패키지, 및 이를 이용한 반도체 패키지의 제조 방법 - Google Patents

도전 접착제용 조성물, 이의 경화물을 포함하는 반도체 패키지, 및 이를 이용한 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102584580B1
KR102584580B1 KR1020210101819A KR20210101819A KR102584580B1 KR 102584580 B1 KR102584580 B1 KR 102584580B1 KR 1020210101819 A KR1020210101819 A KR 1020210101819A KR 20210101819 A KR20210101819 A KR 20210101819A KR 102584580 B1 KR102584580 B1 KR 102584580B1
Authority
KR
South Korea
Prior art keywords
acid
conductive adhesive
substrate
composition
semiconductor chip
Prior art date
Application number
KR1020210101819A
Other languages
English (en)
Other versions
KR20220033418A (ko
Inventor
최광문
엄용성
최광성
주지호
장기석
이찬미
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US17/467,557 priority Critical patent/US20220077099A1/en
Publication of KR20220033418A publication Critical patent/KR20220033418A/ko
Application granted granted Critical
Publication of KR102584580B1 publication Critical patent/KR102584580B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/17—Amines; Quaternary ammonium compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 도전 접착제용 조성물에 관한 것으로, 보다 상세하게는, 산소를 포함하는 헤테로 고리 화합물, 상기 헤테로 고리 화합물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하고, 아민기 및 카르복실기를 포함하는 환원성 경화제, 및 광 개시제를 포함하되, 상기 헤테로 고리 화합물 및 상기 환원성 경화제의 혼합비는 하기 조건식 1을 만족할 수 있다.
[조건식 1]
0.5≤(b+c)/a≤1.5, a>0, b≥0, c>0
상기 조건식 1에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수이고, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 c는 상기 카르복실기의 몰수임.

Description

도전 접착제용 조성물, 이의 경화물을 포함하는 반도체 패키지, 및 이를 이용한 반도체 패키지의 제조 방법{Composition for conductive adhesive, semiconductor package comprising cured product thereof, and method of manufacturing semiconductor package using the same}
본 발명은 광 및 열에 의해 개시될 수 있는 도전 접착제용 조성물, 이의 경화물을 포함하는 반도체 패키지, 및 이를 이용한 반도체 패키지의 제조 방법에 관한 것이다.
반도체 칩과 기판을 전기적, 기계적으로 접합하기 위하여 사용되는 종래의 도전 접착제는 일반적으로 도전성 입자인 솔더 및 열경화성을 가지는 절연수지 조성물로 구성된다. 예컨대, 온도가 증가함에 따라 도전 접착제에 포함된 솔더 입자들은 용융되어 서로 융합되고 반도체 집과 기판의 전극 간에 웨팅(wetting)되어 전기적 연결을 수행하며, 주변으로 밀려난 절연 수지가 경화되어 접합부를 보호하는 역할을 수행한다. 그러나, 종래의 도전 접착제의 경우 단지 열에 의한 작용 메커니즘으로 가열방식의 접합 공정을 벗어나기 어렵고 가사시간이 짧아, 새로운 방식의 접합 공정 및 이를 이용한 다양한 기능성 부여가 제한된다는 문제점이 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 금속 산화막 제거 효율 및 가사 시간(pot life) 특성이 향상된 도전 접착제용 조성물을 제공하는 데 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 금속 산화막 제거 효율 및 가사 시간(pot life) 특성이 향상된 도전 접착제용 조성물의 경화물을 포함하는 반도체 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 금속 산화막 제거 효율 및 가사 시간(pot life) 특성이 향상된 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 도전 접착제용 조성물은, 산소를 포함하는 헤테로 고리 화합물, 상기 헤테로 고리 화합물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하고, 아민기 및 카르복실기를 포함하는 환원성 경화제, 및 광 개시제를 포함하되, 상기 헤테로 고리 화합물 및 상기 환원성 경화제의 혼합비는 하기 조건식 1을 만족할 수 있다.
[조건식 1]
0.5≤(b+c)/a≤1.5, a>0, b≥0, c>0
상기 조건식 1에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수이고, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 c는 상기 카르복실기의 몰수임.
본 발명의 일 실시예에 따르면, 상기 헤테로 고리 화합물은 비스페놀-A형 에폭시 수지, 비스페놀-F형 에폭시 수지, 노볼락 에폭시 수지, 수소화 비스페놀-A형 에폭시 수지, 옥틸렌 옥사이드, p-부틸 페놀 글리시딜 에테르, 부틸 글리시딜 에테르, 크레실 글리시딜 에테르, 스티렌 옥사이드, 알릴 글리시딜 에테르, 페닐 글리시딜 에테르, 부타디엔 디옥사이드, 디비닐벤젠 디옥사이드, 디글리시딜 에테르, 부탄디올 디글리시딜 에테르, 리모넨 디옥사이드, 비닐사이클로헥센 디옥사이드, 디에틸렌 글라이콜 디글리시딜 에테르, 4-비닐시클로헥센 디옥사이드, 시클로헥센 비닐 모노옥사이드, (3,4-에폭시시클로헥실)메틸 3,4-에폭시시클로헥실카르복실레이트, 3,4-에폭시시클로헥실메틸 메타크릴레이트, 3,4-에폭시시클로헥산카르복실레이트, 2-(3,4-에폭시시클로헥실)-1,3-디옥솔레인, 비스(3,4-에폭시시클로헥실메틸)아디페이트, 3-메틸옥세탄, 2-메틸옥세탄, 3-옥세탄올, 2-메틸렌옥세탄, 3-메틸-3-히드록시메틸옥세탄, 3-에틸-3-히드록시메틸옥세탄, 3,3-옥세탄디메탄싸이올, 2-에틸헥실옥세탄, 4-(3-메틸옥세탄-3-일)벤조나이트릴, N-(2,2-디메틸프로필)-3-메틸-3-옥세탄메탄아민, N-(1,2-디메틸부틸)-3-메틸-3-옥세탄메탄아민, 자일렌 비스 옥세탄, 3-에틸-3[{(3-에틸옥세탄-3-일)메톡시}메틸]옥세탄, (3-에틸옥세탄-3-일)메틸 메타크릴레이트, 4-[(3-에틸옥세탄-3-일)메톡시]부탄-1-올, 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 환원성 경화제는 알파(α)-아미노산, 베타(β)-아미노산, 감마(γ)-아미노산, 델타(δ)-아미노산, 안트라닐산, 3-아미노벤조산, 파라아미노벤조산 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다. 예를 들어, 상기 환원성 경화제는 글리신, 알라닌, 발린, 류신, 이소류신, 라이신, 아르기닌, 히스티딘, 아스파르트산, 아스파라긴, 글루타민, 글루탐산, 페닐알라닌, 티로신, 트립토판, 시스테인, 메티오닌, 세린, 오리니틴, 3-페닐세린, 트레오닌, L-도파, 노르류신, 페니실아민, 사르코신, 프롤린, 하이드록시프롤린, 3-하이드록시프롤린, 3,4-디하이드로프롤린, 피페콜린산, β-알라닌, 3-아미노부틴산, 이소세린, 3-아미노이소부티르산, 3-아미노-2-페닐프로피온산, 3-아미노-5-메틸헥산산, 3-아미노-4-페닐부티르산, 3-아미노-4-하이드록시부티르산, 3-아미노-4-하이드록시펜탄산, 3-아미노-4-메틸펜탄산, 3-아미노-3-페닐프로피온산, 피롤리딘-3-카르복실산, γ-아미노부티르산, 4-아미노-3-하이드록시부티르산, 3-피롤리딘-2-일-프로피온산, 3-아미노사이클로헥산카르복실산, 4-구아니디노부티르산, 4-아미노벤조산, 3-아미노벤조산, 2-아미노벤조산, 3,5-디아미노벤조산, 4-아미노살리실산, 5-아미노살리실산, 3-아미노이소니코틴산, 4-아미노니코틴산, 5-아미노니코틴산, 2-아미노니코틴산, 6-아미노니코틴산, 2-아미노이소니코틴산, 6-아미노피콜린산, 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 광 개시제를 상기 헤테로 고리 화합물 100 중량부 대비 0.1 중량부 내지 10 중량부로 포함할 수 있다.
본 발명의 일 실시예에 따르면, 아민기를 포함하는 아민계 경화제, 산무수물기를 포함하는 산무수물계 경화제, 및 카르복실기를 포함하는 환원제 중에서 적어도 하나를 더 포함하되, 상기 아민계 경화제, 상기 산무수물계 경화제, 및 상기 환원제의 혼합비는 하기 조건식 2를 만족할 수 있다.
[조건식 2]
0.5≤(b+c+d+e+f)/a≤1.5, (b+c)≥(d+e+f), a>0, b≥0, c>0, d≥0, e≥0, f≥0, d+e+f≠0
상기 조건식 2에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수이고, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 c는 상기 환원성 경화제에 포함된 상기 카르복실기의 몰수이고, 상기 d는 상기 아민계 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 e는 상기 산무수물계 경화제에 포함된 상기 산무수물기의 몰수이고, 상기 f는 상기 환원제에 포함된 상기 카르복실기의 몰수임.
본 발명의 일 실시예에 따르면, 상기 아민계 경화제는 다이에틸렌트리아민, 트리에틸렌디아민, 트리에틸렌테트라아민, 테트라에틸렌펜타아민, 다이에틸아미노프로필렌아민, 아미노에틸피페라진, 멘탄다이아민, 이소프론다이아민, 메타페닐렌다이아민, 다이아미노다이페닐메탄, 다이아미노다이페닐설폰, 2-메틸-4-니트로아닐린, 디시안디아미드, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸리움트리멜리테이트, 에폭시이미다졸 어덕트, 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 산무수물계 경화제는 프탈산 무수물, 트라이멜리트산 무수물, 피로멜리트산 이무수물, 벤조페논테트라카본산 이무수물, 말레산 무수물, 테트라하이드로프탈산 무수물, 메틸 테트라하이드로 무수프탈산, 무수 엔도메틸렌테트라 하이드로프탈산, 메틸엔도메틸렌테트라하이드로무수프탈산, 메틸부테닐테트라하이드로무수프탈산, 도데세닐무수숙신산, 헥사하이드로무수프탈산, 메틸헥사하이드로무수프탈산, 무수숙신산, 메틸시클로헥센디카르본산무수물, 클로렌드산무수물, 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 환원제는 폼산, 아세트산, 프로피온산, 부티르산, 발레르산, 카프로산, 카프릴산, 데칸산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 올레산, 리놀레산, 알파-리놀렌산, 사이클로헥산카르복실산, 페닐아세트산, 벤조산, 클로로벤조산, 브로모벤조산, 니트로벤조산, 프탈산, 아이소프탈산, 테레프탈산, 살리실산, 하이드록시벤조산, 안트라닐산, 아미노벤조산, 메톡시벤조산, 글루타르산, 말레산, 아젤라인산, 아비에트산, 아디프산, 아스코르빈산, 아크릴산, 시트르산, 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 도전성 입자를 더 포함하되, 상기 도전성 입자는 주석(Sn), 구리(Cu), 은(Ag), 비스무트(Bi), 인듐(In), 납(Pd), 카드뮴(Cd), 안티몬(Sb), 갈륨(Ga), 비소(As), 게르마늄(Ge), 아연(Zn), 알루미늄(Al), 금(Au), 실리콘(Si), 니켈(Ni), 인(P), 및 이들의 조합으로부터 선택되는 합금 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 도전성 입자를 상기 도전 접착제용 조성물의 총 부피 대비 1 부피% 내지 60 부피%로 포함할 수 있다.
본 발명의 일 실시예에 따르면, 비전도성 입자를 더 포함하되, 상기 비전도성 입자는 폴리머 입자 또는 무기 입자를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지는, 기판, 상기 기판은 그 상면에 인접하는 기판 패드를 포함하고, 반도체 칩, 상기 반도체 칩은 상기 기판 패드에 대응하는 칩 패드를 포함하고, 상기 기판 및 상기 반도체 칩 사이에 개재되는 솔더 접합부들, 및 상기 기판의 상면 및 상기 반도체 칩의 하면 중 적어도 하나의 상에 배치된 도전 접착 경화물을 포함하되, 상기 도전 접착 경화물은 도전 접착제용 조성물의 경화물이고, 상기 도전 접착제용 조성물은 산소를 포함하는 헤테로 고리 화합물, 상기 헤테로 고리 화합물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하고, 아민기 및 카르복실기를 포함하는 환원성 경화제, 및 광 개시제를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 도전 접착 경화물의 상면은 요철부를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은, 기판을 제공하는 것, 상기 기판은 그 상면에 인접하는 기판 패드를 포함하고, 반도체 칩을 상기 기판 상에 제공하는 것, 상기 반도체 칩은 상기 기판 패드에 대응하는 칩 패드를 포함하고, 도전 접착막을 제공하는 것, 상기 도전 접착막은 상기 기판의 상면 및 상기 반도체 칩의 하면 중 적어도 하나의 상에 형성되고, 상기 도전 접착막은 도전 접착제용 조성물을 포함하고, 상기 기판, 상기 반도체 칩, 및 상기 도전 접착막 중 적어도 하나의 상에 가열 공정을 수행하여, 상기 칩 패드 및 상기 기판 패드를 전기적으로 연결시키는 것, 및 상기 기판, 상기 반도체 칩, 및 상기 도전 접착막 중 적어도 하나의 상에 광을 조사하여, 도전 접착 경화물을 형성하는 것을 포함하되, 상기 도전 접착 경화물을 형성하는 것은 상기 도전 접착막을 경화하여 상기 도전 접착 경화물의 상면에 요철부를 형성하는 것을 포함하고, 상기 도전 접착제용 조성물은: 산소를 포함하는 헤테로 고리 화합물, 상기 헤테로 고리 화합물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하고, 아민기 및 카르복실기를 포함하는 환원성 경화제, 및 광 개시제를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 가열 공정은 적외선(Infrared Radiation, IR) 레이저를 조사하는 공정을 포함하고, 상기 광은 자외선(Ultraviolet, UV)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 반도체 칩을 제공하는 것은 상기 반도체 칩의 일면 이상과 접촉하는 몰드를 제공하는 것을 포함하되, 상기 반도체 칩에 의해 노출된 상기 몰드의 하면은 몰드 요철부를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 도전 접착 경화물의 상면에 상기 요철부를 형성하는 것은 상기 몰드의 하면의 상기 몰드 요철부의 패턴을 상기 도전 접착 경화물의 상면에 전사시키는 것을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 도전 접착제용 조성물은 도전성 입자들을 더 포함하되, 상기 가열 공정에 의해, 상기 기판 패드 및 상기 칩 패드 사이의 도전성 입자들이 융합 및 웨팅(wetting)되어 솔더 접합부가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 도전 접착막, 상기 기판 패드, 및 상기 칩 패드는 각각 복수 개로 제공되고, 상기 도전 접착막들은 서로 수평적으로 이격되고, 상기 도전 접착막들은 각각 상기 기판 패드의 상면 또는 상기 칩 패드의 하면을 덮을 수 있다.
본 발명의 일 실시예에 따르면, 상기 도전 접착막들의 각각은 상기 칩 패드 및 상기 기판 패드 사이에 개재되고, 상기 가열 공정에 의해, 상기 도전 접착막들의 각각이 상기 기판의 상면의 일부, 상기 반도체 칩의 하면의 일부, 및 상기 반도체 칩의 측면의 일부에 개재되도록 흘러나올 수 있다.
본 발명에 따른 도전 접착제용 조성물은 광 및 열에 의해 개시될 수 있어 경화 특성이 향상될 수 있고, 금속 산화막 제거 효율 및 가사 시간(pot life) 특성이 향상될 수 있다. 이에 따라, 가열 공정 및 광 조사가 조합된 다양한 방식의 접합 공정이 가능할 수 있다. 이에 더하여, 광 조사 공정에 의해 도전 접착제용 조성물의 경화물의 표면에 패턴이 형성될 수 있고, 이에 따른 기능성이 부여될 수 있다. 궁극적으로 본 발명의 도전 접착제용 조성물을 이용함에 따라, 디스플레이, 사이니지(signage), AR/VR용 디스플레이, 카메라 모듈, 센서, 반도체, 전력 반도체, 또는 전장 부품 등 다양한 전자 패키지 분야에 응용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하여 제조된 반도체 패키지를 설명하기 위한 단면도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 5a는 광이 조사되기 전의 도전 접착막의 상면의 사진이다.
도 5b는 광에 의해 요철부가 형성된 도전 접착 경화물의 상면의 사진이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 10a는 몰드의 하면의 사진이다.
도 10b는 광에 의해, 몰드의 하면 패턴이 전사된 도전 접착 경화물의 상면의 사진이다.
도 11은 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하여 제조된 반도체 패키지를 설명하기 위한 단면도이다.
도 12 내지 도 14는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 15 내지 도 18은 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 19는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하여 제조된 반도체 패키지를 설명하기 위한 단면도이다.
도 20 내지 도 22는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 23 내지 도 26은 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
도 1은 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하여 제조된 반도체 패키지를 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 패키지(10)는 기판(100), 반도체 칩(200), 솔더 접합부(150), 및 도전 접착 경화물(170)을 포함할 수 있다.
기판(100)이 제공될 수 있다. 일 예로, 상기 기판(100)은 인쇄회로기판(printed circuit board: PCB)일 수 있다. 상기 기판(100)은 상기 기판(100)의 상면에 인접하는 기판 패드(110)를 포함할 수 있다. 상기 기판 패드(110)는 복수 개로 제공될 수 있다. 상기 기판 패드들(110)은 상기 기판(100)의 상면 상에 노출될 수 있다. 상기 기판(100) 내에 기판 배선들(미도시)이 제공될 수 있다. 상기 기판 패드들(110)은 상기 기판 배선들(미도시)에 전기적으로 연결될 수 있다. 본 명세서에서, 두 구성 요소들이 전기적으로 연결/접속된다는 것은 상기 구성 요소들이 직접적으로 또는 다른 도전 구성요소를 통해 간접적으로 연결/접속되는 것을 포함할 수 있다. 상기 기판 패드들(110)은 도전성 금속 물질을 포함할 수 있고, 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 및 금(Au) 중에서 적어도 하나의 금속을 포함할 수 있다.
반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 일 예로, 상기 반도체 칩(200)은 수동소자, 능동소자, 발광다이오드, 메모리 칩 또는 로직 칩을 포함할 수 있다. 상기 반도체 칩(200)은 상기 기판 패드(110)에 대응하는 칩 패드(210)를 포함할 수 있다. 상기 칩 패드(210)는 복수 개로 제공될 수 있다. 상기 칩 패드들(210)은 상기 반도체 칩(200)의 하면 상에 노출될 수 있다. 상기 칩 패드들(210)은 도전성 금속 물질을 포함할 수 있고, 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 및 티타늄(Ti) 중에서 적어도 하나의 금속을 포함할 수 있다.
상기 솔더 접합부들(150)이 상기 기판(100) 및 상기 반도체 칩(200) 사이에 개재될 수 있다. 상기 솔더 접합부들(150)에 의해, 상기 기판(100) 및 상기 반도체 칩(200)은 전기적으로 연결될 수 있다. 상기 솔더 접합부들(150)은 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이에 배치될 수 있다. 상기 기판 패드들(110)의 각각은 상기 솔더 접합부들(150) 중 대응하는 하나를 통해, 상기 칩 패드들(210) 중 대응하는 하나에 전기적으로 연결될 수 있다.
도전 접착 경화물(170)이 상기 기판(100)의 상면 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 배치될 수 있다. 상기 도전 접착 경화물(170)은 상기 기판(100) 및 상기 반도체 칩(200) 사이에 개재될 수 있다. 상기 도전 접착 경화물(170)은 상기 솔더 접합부들(150) 사이의 공간을 채울 수 있고, 상기 솔더 접합부들(150)을 밀봉할 수 있다. 상기 도전 접착 경화물(170)은 상기 기판(100)의 상면, 상기 반도체 칩(200)의 하면, 및 상기 반도체 칩(200)의 측면을 덮을 수 있다. 일부 실시예에서, 상기 도전 접착 경화물(170)은 상기 반도체 칩(200)의 하부 측벽을 덮을 수 있다. 상기 도전 접착 경화물(170)의 상면은 요철부(P1)를 포함할 수 있다. 보다 상세하게, 상기 반도체 칩(200)에 의해 노출된 상기 도전 접착 경화물(170)의 상면은 상기 요철부(P1)를 포함할 수 있다. 상기 도전 접착 경화물(170)은 도전 접착제용 조성물의 경화물을 포함할 수 있다. 상기 도전 접착제용 조성물은 경화성 수지, 환원성 경화제, 및 광 개시제를 포함할 수 있다.
상기 경화성 수지는 열 및/또는 광에 의해 경화되는 수지를 포함할 수 있다. 상기 경화성 수지는 산소를 포함하는 헤테로 고리 화합물을 포함할 수 있다. 상기 헤테로 고리 화합물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 헤테로 고리 화합물은 복수의 에폭시기 또는 복수의 옥세탄기를 포함할 수 있다. 예를 들어, 상기 헤테로 고리 화합물은 비스페놀-A형 에폭시 수지, 비스페놀-F형 에폭시 수지, 노볼락 에폭시 수지, 수소화 비스페놀-A형 에폭시 수지, 옥틸렌 옥사이드, p-부틸 페놀 글리시딜 에테르, 부틸 글리시딜 에테르, 크레실 글리시딜 에테르, 스티렌 옥사이드, 알릴 글리시딜 에테르, 페닐 글리시딜 에테르, 부타디엔 디옥사이드, 디비닐벤젠 디옥사이드, 디글리시딜 에테르, 부탄디올 디글리시딜 에테르, 리모넨 디옥사이드, 비닐사이클로헥센 디옥사이드, 디에틸렌 글라이콜 디글리시딜 에테르, 4-비닐시클로헥센 디옥사이드, 시클로헥센 비닐 모노옥사이드, (3,4-에폭시시클로헥실)메틸 3,4-에폭시시클로헥실카르복실레이트, 3,4-에폭시시클로헥실메틸 메타크릴레이트, 3,4-에폭시시클로헥산카르복실레이트, 2-(3,4-에폭시시클로헥실)-1,3-디옥솔레인, 비스(3,4-에폭시시클로헥실메틸)아디페이트, 3-메틸옥세탄, 2-메틸옥세탄, 3-옥세탄올, 2-메틸렌옥세탄, 3-메틸-3-히드록시메틸옥세탄, 3-에틸-3-히드록시메틸옥세탄, 3,3-옥세탄디메탄싸이올, 2-에틸헥실옥세탄, 4-(3-메틸옥세탄-3-일)벤조나이트릴, N-(2,2-디메틸프로필)-3-메틸-3-옥세탄메탄아민, N-(1,2-디메틸부틸)-3-메틸-3-옥세탄메탄아민, 자일렌 비스 옥세탄, 3-에틸-3[{(3-에틸옥세탄-3-일)메톡시}메틸]옥세탄, (3-에틸옥세탄-3-일)메틸 메타크릴레이트, 4-[(3-에틸옥세탄-3-일)메톡시]부탄-1-올, 이들의 조합, 및 이들의 화학적 반응물 중에서 적어도 하나를 포함할 수 있다. 다만, 상기 헤테로 고리 화합물은 상기 예시 물질들에 제한되는 것은 아니다.
상기 환원성 경화제는 금속 표면의 금속 산화물을 제거하여 금속 표면을 환원시킴과 동시에 상기 헤테로 고리 화합물의 상기 에폭시기 또는 상기 옥세탄기와 화학적으로 반응하여 경화될 수 있다. 상기 환원성 경화제는 아민기 및 카르복실기를 포함할 수 있다. 일부 실시예에서, 상기 환원성 경화제는 복수의 아민기 및 복수의 카르복실기를 포함할 수 있다. 예를 들어, 상기 환원성 경화제는 알파(α)-아미노산, 베타(β)-아미노산, 감마(γ)-아미노산, 델타(δ)-아미노산, 안트라닐산, 3-아미노벤조산, 파라아미노벤조산 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다. 예를 들어, 상기 환원성 경화제는 글리신, 알라닌, 발린, 류신, 이소류신, 라이신, 아르기닌, 히스티딘, 아스파르트산, 아스파라긴, 글루타민, 글루탐산, 페닐알라닌, 티로신, 트립토판, 시스테인, 메티오닌, 세린, 오리니틴, 3-페닐세린, 트레오닌, L-도파, 노르류신, 페니실아민, 사르코신, 프롤린, 하이드록시프롤린, 3-하이드록시프롤린, 3,4-디하이드로프롤린, 피페콜린산, β-알라닌, 3-아미노부틴산, 이소세린, 3-아미노이소부티르산, 3-아미노-2-페닐프로피온산, 3-아미노-5-메틸헥산산, 3-아미노-4-페닐부티르산, 3-아미노-4-하이드록시부티르산, 3-아미노-4-하이드록시펜탄산, 3-아미노-4-메틸펜탄산, 3-아미노-3-페닐프로피온산, 피롤리딘-3-카르복실산, γ-아미노부티르산, 4-아미노-3-하이드록시부티르산, 3-피롤리딘-2-일-프로피온산, 3-아미노사이클로헥산카르복실산, 4-구아니디노부티르산, 4-아미노벤조산, 3-아미노벤조산, 2-아미노벤조산, 3,5-디아미노벤조산, 4-아미노살리실산, 5-아미노살리실산, 3-아미노이소니코틴산, 4-아미노니코틴산, 5-아미노니코틴산, 2-아미노니코틴산, 6-아미노니코틴산, 2-아미노이소니코틴산, 6-아미노피콜린산, 이들의 조합, 및 이들의 화학적 반응물 중에서 적어도 하나를 포함할 수 있다. 다만, 상기 환원성 경화제는 상기 예시 물질들에 제한되는 것은 아니다.
상기 헤테로 고리 화합물 및 상기 환원성 경화제의 혼합비는 하기 조건식 1을 만족하는 것일 수 있다.
[조건식 1]
0.5≤(b+c)/a≤1.5, a>0, b≥0, c>0
상기 조건식 1에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수일 수 있다. 즉, 상기 a는 상기 헤테로 고리 화합물 내의 에폭시기 또는 옥세탄기의 몰수일 수 있다. 상기 b는 상기 환원성 경화제에 포함된 상기 아민기 내의 활성 수소의 몰수일 수 있다. 상기 c는 상기 환원성 경화제에 포함된 상기 카르복실기의 몰수일 수 있다. 본 명세서에서 활성 수소는, 반응성이 큰 원자 상태의 수소로서, OH, NH2　등과 같이 전기음성도가 큰 O 또는 N 등에 결합한 수소원자를 의미할 수 있다. 즉, 상기 활성 수소는 아민의 질소 원자에 결합된 수소원자를 의미할 수 있고, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수일 수 있다. 이 때, (b+c)/a가 0.5 내지 1.5인 경우, 본 발명에 따른 도전 접착용 조성물은 경화 특성 및 환원 특성이 향상될 수 있다. 이와는 다르게, (b+c)/a가 0.5보다 작거나 또는 1.5보다 높을 경우, 도전 접착용 조성물의 경화 특성 및 환원 특성이 저하될 수 있다.
상기 광 개시제는 광에 의해 해리되어 상기 헤테로 고리 화합물에 포함된 상기 에폭시기 또는 상기 옥세탄기를 개시하여 중합 반응을 진행시킬 수 있다. 이에 더하여, 상기 광 개시제는 금속 표면의 금속 산화물을 제거하여 금속 표면을 환원시키는 기능을 수행할 수 있다. 상기 광 개시제는 광산발생제(Photo-acid generators), 광염발생제(Photo-base generators), 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광 개시제는 3-메틸-2-부테닐테트라메틸렌설포니움 헥사플로로안티모네이트 염, 이터븀 트리플로로메텐설포네이트 염, 사마륨 트리플로로메텐설포네이트 염, 에르븀 트리플로로메텐설포네이트 염, 트리아릴설포니움 헥사플로로안티모네이트 염, 트리아릴설포니움 헥사플로로포스페이트 염, 란타늄 트리플로로메텐설포네이트 염, 테트라부틸포스포니움 메텐설포네이트 염, 에틸트리페닐포스포니움 브로마이드 염, 디페닐디오도니움 헥사플로로안티모네이트 염, 디페닐디오도니움 헥사플로로포스페이트 염, 디토릴리오도니움 헥사플로로포스페이트 염, 9-(4-히드록시에톡시페닐)시안스레니움 헥사플로로포스페이트 염, 1-(3-메틸부트-2-에닐)테트라히드로-1H-싸이오페니움 헥사플로로안티모네이트 염 등의 오니움염(일 예로, 아이오도니움염, 설포니움염, 포스포늄염, 디아조니움염, 피리디니움염, 또는 이미드류), 2-(9-Oxoxanthen-2-yl)propionic Acid 1,5,7-Triazabicyclo[4.4.0]dec-5-ene Salt, 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다. 다만, 상기 광 개시제는 상기 예시 물질들에 제한되는 것은 아니다. 일 예로, 상기 광 개시제는 상기 헤테로 고리 화합물 100 중량부 대비 0.1 중량부 내지 10 중량부로 포함될 수 있다.
상기 도전 접착제용 조성물은 아민계 경화제, 산무수물계 경화제, 및 환원제 중에서 적어도 하나를 더 포함할 수 있다.
상기 아민계 경화제는 상기 헤테로 고리 화합물에 포함된 상기 에폭시기 또는 상기 옥세탄기와 화학적으로 반응하여 경화될 수 있다. 상기 아민계 경화제는 아민기를 포함할 수 있다. 일부 실시예에서, 상기 아민계 경화제는 복수의 아민기를 포함할 수 있다. 상기 아민계 경화제는 카르복실기를 포함하지 않을 수 있다. 예를 들어, 상기 아민계 경화제는 다이에틸렌트리아민, 트리에틸렌디아민, 트리에틸렌테트라아민, 테트라에틸렌펜타아민, 다이에틸아미노프로필렌아민, 아미노에틸피페라진, 멘탄다이아민, 이소프론다이아민, 메타페닐렌다이아민, 다이아미노다이페닐메탄, 다이아미노다이페닐설폰, 2-메틸-4-니트로아닐린, 디시안디아미드, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸리움트리멜리테이트, 에폭시이미다졸 어덕트, 이들의 조합, 및 이들의 화학적 반응물 중에서 적어도 하나를 포함할 수 있다.
상기 산무수물계 경화제는 상기 헤테로 고리 화합물에 포함된 상기 에폭시기 또는 상기 옥세탄기와 화학적으로 반응하여 경화될 수 있다. 상기 산무수물계 경화제는 산무수물기를 포함할 수 있다. 일부 실시예에서, 상기 산무수물계 경화제는 복수의 산무수물기를 포함할 수 있다. 예를 들어, 상기 산무수물계 경화제는 프탈산 무수물, 트라이멜리트산 무수물, 피로멜리트산 이무수물, 벤조페논테트라카본산 이무수물, 말레산 무수물, 테트라하이드로프탈산 무수물, 메틸 테트라하이드로 무수프탈산, 무수 엔도메틸렌테트라 하이드로프탈산, 메틸엔도메틸렌테트라하이드로무수프탈산, 메틸부테닐테트라하이드로무수프탈산, 도데세닐무수숙신산, 헥사하이드로무수프탈산, 메틸헥사하이드로무수프탈산, 무수숙신산, 메틸시클로헥센디카르본산무수물, 클로렌드산무수물, 이들의 조합, 및 이들의 화학적 반응물 중에서 적어도 하나를 포함할 수 있다.
상기 환원제는 금속 표면의 금속 산화물을 제거하여 금속 표면을 환원시키는 기능을 수행할 수 있고, 상기 헤테로 고리 화합물에 포함된 상기 에폭시기 또는 상기 옥세탄기와 화학적으로 반응하여 경화될 수 있다. 상기 환원제는 카르복실기를 포함할 수 있다. 일부 실시예에서, 상기 환원제는 복수의 카르복실기를 포함할 수 있다. 상기 환원제는 아민기를 포함하지 않을 수 있다. 예를 들어, 상기 환원제는 폼산, 아세트산, 프로피온산, 부티르산, 발레르산, 카프로산, 카프릴산, 데칸산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 올레산, 리놀레산, 알파-리놀렌산, 사이클로헥산카르복실산, 페닐아세트산, 벤조산, 클로로벤조산, 브로모벤조산, 니트로벤조산, 프탈산, 아이소프탈산, 테레프탈산, 살리실산, 하이드록시벤조산, 안트라닐산, 아미노벤조산, 메톡시벤조산, 글루타르산, 말레산, 아젤라인산, 아비에트산, 아디프산, 아스코르빈산, 아크릴산, 시트르산 등의 카르복실산, 이들의 조합, 및 이들의 화학적 반응물 중에서 적어도 하나를 포함할 수 있다.
상기 아민계 경화제, 상기 산무수물계 경화제, 및 상기 환원제의 혼합비는 하기 조건식 2를 만족하는 것일 수 있다.
[조건식 2]
0.5≤(b+c+d+e+f)/a≤1.5, (b+c)≥(d+e+f), a>0, b≥0, c>0, d≥0, e≥0, f≥0, d+e+f≠0
상기 조건식 2에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수일 수 있다. 즉, 상기 a는 상기 헤테로 고리 화합물 내의 에폭시기 또는 옥세탄기의 몰수일 수 있다. 상기 b는 상기 환원성 경화제에 포함된 상기 아민기 내의 활성 수소의 몰수일 수 있다. 즉, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수일 수 있다. 상기 c는 상기 환원성 경화제에 포함된 상기 카르복실기의 몰수일 수 있다. 상기 d는 상기 아민계 경화제에 포함된 상기 아민기 내의 활성 수소의 몰수일 수 있다. 즉, 상기 d는 상기 아민계 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수일 수 있다. 상기 e는 상기 산무수물계 경화제에 포함된 상기 산무수물기의 몰수일 수 있다. 상기 f는 상기 환원제에 포함된 상기 카르복실기의 몰수일 수 있다. 이 때, (b+c+d+e+f)/a가 0.5 내지 1.5인 경우, 본 발명에 따른 도전 접착용 조성물은 경화 특성 및 환원 특성이 향상될 수 있다. 이와는 다르게, (b+c+d+e+f)/a가 0.5보다 작거나 또는 1.5보다 높을 경우, 도전 접착용 조성물의 경화 특성 및 환원 특성이 저하될 수 있다. 또한, (b+c)<(d+e+f)인 경우, 도전 접착용 조성물의 가사 시간(pot life) 특성이 저하될 수 있다. 도전 접착용 조성물 내의 물질들이 혼합된 후, 물질들 간에 반응이 일어나 점도가 점점 증가하여 사용할 수 없는 상태가 될 수 있다. 본 명세서에서, 가사 시간(pot life)은 도전 접착용 조성물 내의 물질들이 혼합된 후, 도전 접착용 조성물을 사용할 수 있을 때까지의 시간을 의미할 수 있다.
상기 도전 접착제용 조성물은 도전성 입자, 비전도성 입자, 변형제(Deforming agents), 촉매, 잠재성 경화제, 열산발생제(Thermal-acid generators), 감응제(Sensitizers), 킬레이트제(Chelating agents), 염료, 카본블랙, 그래핀, 탄소 나노튜브, 풀러렌, 및 이들의 조합 중에서 적어도 하나를 더 포함할 수 있다. 상기 변형제는 표면 장력을 제어하는 기능을 할 수 있다. 예를 들어, 상기 도전성 입자는 주석(Sn), 구리(Cu), 은(Ag), 비스무트(Bi), 인듐(In), 납(Pd), 카드뮴(Cd), 안티몬(Sb), 갈륨(Ga), 비소(As), 게르마늄(Ge), 아연(Zn), 알루미늄(Al), 금(Au), 실리콘(Si), 니켈(Ni), 인(P) 등의 금속, 비금속, 및 이들의 조합으로부터 선택되는 합금 중에서 적어도 하나를 포함할 수 있다. 상기 합금은 예를 들어, 96.5Sn/3.5Ag, 55.5Bi/44.5Pb, 96.5Sn/3.0Ag/0.5Cu, 52Bi/32Pb/16Sn, 58Bi/42Sn, 57Bi/42Sn/1Ag, 50In/50Sn, 33In/67Bi, 17Sn/26In/57Bi 또는 52In/48Sn 등의 조성비로 구성될 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 도전 접착제용 조성물은 반도체 칩과 기판을 전기적으로 접합할 수 있고, 이후 도전 접착제용 조성물은 경화되어 반도체 칩과 기판을 전기적으로 연결시키는 접합부를 보호할 수 있다. 본 발명에 따른 도전 접착제용 조성물은 광 및 열에 의해 개시될 수 있어 경화 특성이 향상될 수 있고, 금속 산화막 제거 효율 및 가사 시간(pot life) 특성이 향상될 수 있다. 이에 따라, 가열 공정 및 광 조사가 조합된 다양한 방식의 접합 공정이 가능할 수 있다. 이에 더하여, 광 조사 공정에 의해 도전 접착제용 조성물의 경화물의 표면에 패턴이 형성될 수 있고, 이에 따른 기능성이 부여될 수 있다. 궁극적으로 본 발명의 도전 접착제용 조성물을 이용함에 따라, 디스플레이, 사이니지(signage), AR/VR용 디스플레이, 카메라 모듈, 센서, 반도체, 전력 반도체, 또는 전장 부품 등 다양한 전자 패키지 분야에 응용될 수 있다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 2를 참조하면, 기판(100)이 제공될 수 있다. 상기 기판(100)은 그 상면에 인접하는 기판 패드들(110)을 포함할 수 있다. 솔더 범프들(151)은 상기 기판 패드들(110) 및 칩 패드들(210) 중 적어도 하나의 상에 형성될 수 있다. 상기 솔더 범프들(151)은 도전 물질을 포함할 수 있고, 솔더 볼, 범프, 및 필라 중 적어도 하나의 형태를 가질 수 있다. 예를 들어, 상기 솔더 범프들(151)은 주석(Sn), 구리(Cu), 은(Ag), 비스무트(Bi), 인듐(In), 납(Pd), 카드뮴(Cd), 안티몬(Sb), 갈륨(Ga), 비소(As), 게르마늄(Ge), 아연(Zn), 알루미늄(Al), 금(Au), 실리콘(Si), 니켈(Ni), 인(P) 등의 금속, 비금속 및 이들의 조합으로부터 선택되는 합금 중에서 적어도 하나를 포함할 수 있다. 상기 합금은 예를 들어, 96.5Sn/3.5Ag, 55.5Bi/44.5Pb, 96.5Sn/3.0Ag/0.5Cu, 52Bi/32Pb/16Sn, 58Bi/42Sn, 57Bi/42Sn/1Ag, 50In/50Sn, 33In/67Bi, 17Sn/26In/57Bi 또는 52In/48Sn 등의 조성비로 구성될 수 있으나, 이에 제한되는 것은 아니다. 도전 접착막(171)이 상기 기판(100)의 상면, 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 형성될 수 있다. 상기 도전 접착막(171)은 상기 솔더 범프들(151)을 덮을 수 있다. 상기 도전 접착막(171)을 형성하는 것은, 상기 도전 접착제용 조성물을 도포하는 것을 포함할 수 있다. 상기 솔더 범프(151)를 형성하는 것은 상기 도전 접착막(171)을 형성한 후, 또는 상기 도전 접착막(171)을 형성하기 전에 수행될 수 있다.
반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 상기 반도체 칩(200)은 상기 기판 패드(110)에 대응하는 칩 패드들(210)를 포함할 수 있다.
도 3을 참조하면, 상기 칩 패드들(210)의 각각이 대응하는 기판 패드(110) 상에 배치되도록, 그리고, 상기 솔더 범프들(151)의 각각이 상기 기판 패드(110) 및 상기 칩 패드(210) 사이에 배치되도록, 상기 반도체 칩(200)이 정렬될 수 있다. 이에 따라, 상기 칩 패드들(210)은 상기 솔더 범프들(151)과 직접 접촉할 수 있다. 상기 반도체 칩(200)의 하면이 상기 도전 접착막(171)의 상면의 일부를 덮도록 배치될 수 있다. 일부 실시예에서, 상기 도전 접착막(171)의 상면은 상기 반도체 칩(200)의 하면보다 높은 레벨에 위치할 수 있다. 일부 실시예예서, 상기 도전 접착막(171)은 상기 반도체 칩(200)의 측벽들을 덮을 수 있다. 다만, 이에 제한되는 것은 아니고, 도시된 바와는 다르게, 상기 도전 접착막(171)의 상면은 상기 반도체 칩(200)의 하면과 실질적으로 동일한 레벨에 위치하거나 낮은 레벨에 위치할 수 있다. 본 명세서에서, 레벨은 상기 기판(100)의 상면으로부터의 수직적인 높이를 의미할 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 가열 공정(L1)이 수행될 수 있다. 예를 들어, 상기 가열 공정은 적외선 가열, 저항 가열, 아크 가열, 유도 가열, 유전 가열, 및 전자빔 가열 중에서 적어도 하나를 포함할 수 있다. 일 예로, 상기 적외선 가열은 적외선(Infrared Radiation, IR) 레이저를 조사하는 공정을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 상기 도전 접착제용 조성물의 온도를 제어할 수 있는 공정이라면 제한 없이 포함될 수 있다.
도 4를 참조하면, 상기 가열 공정(L1)에 의해, 솔더 접합부들(150)이 형성될 수 있고, 상기 솔더 접합부들(150)에 의해 상기 칩 패드들(210) 및 상기 기판 패드들(110)이 전기적으로 연결될 수 있다. 상기 솔더 접합부들(150)을 형성하는 것은, 상기 가열 공정(L1)에 의해 상기 솔더 범프들(151)을 용융시키는 것, 상기 솔더 범프들(151)을 상기 칩 패드들(210) 및 상기 기판 패드들(110) 상에 웨팅시키는 것, 및 상기 용융된 솔더 범프들(151)을 냉각시키는 것을 포함할 수 있다. 일 예로, 상기 솔더 접합부들(150)을 형성하는 공정은 리플로우(reflow) 공정을 포함할 수 있다. 일부 실시예에서, 상기 칩 패드들(210) 및 상기 기판 패드들(110)의 효율적인 연결을 위해, 상기 반도체 칩(200) 상에 가압 공정이 더 수행될 수 있다. 보다 상세하게는, 상기 가열 공정(L1)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 광 조사 공정(L2)이 수행될 수 있다. 예를 들어, 상기 광 조사 공정(L2)은 자외선(Ultraviolet, UV)을 조사하는 공정을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 가열 공정(L1)과 상기 광 조사 공정(L2)은 그 선후 관계에 있어 특별히 제한되지 않을 수 있다. 예를 들어, 상기 가열 공정(L1) 후 상기 광 조사 공정(L2)이 수행될 수 있고, 상기 광 조사 공정(L2) 후 상기 가열 공정(L1)이 수행될 수 있다. 본 발명의 일 실시예에 따르면, 상기 광 조사 공정(L2)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
다시 도 1을 참조하면, 상기 광 조사 공정(L2)에 의해, 도전 접착 경화물(170)이 형성될 수 있다. 상기 도전 접착 경화물(170)을 형성하는 것은 상기 도전 접착막(171)을 경화하되, 상기 도전 접착 경화물(170)의 상면에 요철부(P1)를 형성하는 것을 포함할 수 있다. 상기 광 조사 공정(L2)에 의해 상기 도전 접착막(171)의 상면이 수축(shrink)되어 경화될 수 있고, 상기 도전 접착 경화물(170)의 상면에 상기 요철부(P1)가 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 도전 접착 경화물(170)의 경화도를 높여 화학적, 기계적 신뢰성을 높이기 위하여 후경화 공정을 더 수행할 수 있다. 예를 들어, 상기 후경화 공정은 50℃ 내지 300℃에서 수행될 수 있다.
상기 광 조사 공정(L2)이 수행되기 전의 상기 도전 접착막(171)의 상면의 사진을 도 5a에 나타내었다. 상기 광 조사 공정(L2)에 의해 상기 요철부(P1)가 형성된 상기 도전 접착 경화물(170)의 상면의 사진을 도 5b에 나타내었다. 도 5a를 참조하면, 상기 광 조사 공정(L2)이 수행되기 전의 상기 도전 접착막(171)의 상면은 실질적으로 편평(flat)한 것을 확인할 수 있다. 도 5b 를 참조하면, 상기 광 조사 공정(L2)에 의해 상기 도전 접착 경화물(170)의 상면에 상기 요철부(P1)가 형성된 것을 확인할 수 있다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 6을 참조하면, 기판(100)이 제공될 수 있다. 상기 기판(100)은 그 상면에 인접하는 기판 패드들(110)을 포함할 수 있다. 솔더 범프들(151)은 상기 기판 패드들(110) 및 칩 패드들(210) 중 적어도 하나의 상에 형성될 수 있다. 도전 접착막(171)이 상기 기판(100)의 상면, 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 형성될 수 있다. 상기 도전 접착막(171)은 상기 솔더 범프들(151)을 덮을 수 있다. 상기 도전 접착막(171)을 형성하는 것은, 상기 도전 접착제용 조성물을 도포하는 것을 포함할 수 있다.
반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 상기 반도체 칩(200)은 상기 기판 패드들(110)에 대응하는 칩 패드들(210)를 포함할 수 있다. 상기 반도체 칩(200)을 제공하는 것은, 상기 반도체 칩(200)의 일면 이상과 접촉하는 몰드(260)를 제공하는 것을 포함할 수 있다. 상기 몰드(260)는 상기 반도체 칩(200)의 상면, 또는 상면 및 측벽을 덮을 수 있다. 상기 몰드(260)는 상기 반도체 칩(200)의 하면 및 상기 칩 패드들(210)을 노출시킬 수 있다. 상기 반도체 칩(200)에 의해 노출된 상기 몰드(260)의 하면은 몰드 요철부(P2)를 포함할 수 있다. 예를 들어, 상기 몰드(260)는 폴리디메틸실록산(polydimethylsiloxane, PDMS)을 포함할 수 있다.
도 7을 참조하면, 상기 칩 패드들(210)의 각각이 대응하는 기판 패드(110) 상에 배치되도록, 그리고, 상기 솔더 범프들(151) 각각이 상기 기판 패드(110) 및 상기 칩 패드(210) 사이에 배치되도록, 상기 반도체 칩(200)이 정렬될 수 있다. 이에 따라, 상기 칩 패드들(210)은 상기 솔더 범프들(151)과 직접 접촉할 수 있다. 상기 반도체 칩(200)의 하면이 상기 도전 접착막(171)의 상면의 일부를 덮도록 배치될 수 있다. 상기 몰드(260)의 하면이 상기 도전 접착막(171)의 상면의 다른 일부를 덮도록 배치될 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 가열 공정(L1)이 수행될 수 있다. 예를 들어, 예를 들어, 상기 가열 공정은 적외선 가열, 저항 가열, 아크 가열, 유도 가열, 유전 가열, 및 전자빔 가열 중에서 적어도 하나를 포함할 수 있다. 일 예로, 상기 적외선 가열은 적외선(Infrared Radiation, IR) 레이저를 조사하는 공정을 포함할 수 있다.
도 8을 참조하면, 상기 가열 공정(L1)에 의해, 솔더 접합부들(150)이 형성될 수 있고, 상기 칩 패드들(210) 및 상기 기판 패드들(110)이 전기적으로 연결될 수 있다. 상기 솔더 접합부들(150)을 형성하는 것은, 상기 가열 공정(L1)에 의해 상기 솔더 범프들(151)을 용융시키는 것, 상기 솔더 범프들(151)을 상기 칩 패드들(210) 및 상기 기판 패드들(110) 상에 웨팅시키는 것, 및 상기 용융된 솔더 범프들(151)을 냉각시키는 것을 포함할 수 있다. 일 예로, 상기 솔더 접합부들(150)을 형성하는 공정은 리플로우(reflow) 공정을 포함할 수 있다. 일부 실시예에서, 상기 칩 패드들(210) 및 상기 기판 패드들(110)의 효율적인 연결을 위해, 상기 반도체 칩(200) 상에 가압 공정이 더 수행될 수 있다. 보다 상세하게는, 상기 가열 공정(L1)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 광 조사 공정(L2)이 수행될 수 있다. 예를 들어, 상기 광 조사 공정(L2)은 자외선(Ultraviolet, UV)을 조사하는 공정을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 가열 공정(L1)과 상기 광 조사 공정(L2)은 그 선후 관계에 있어 특별히 제한되지 않을 수 있다. 본 발명의 일 실시예에 따르면, 상기 광 조사 공정(L2)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
본 발명의 일 실시예에 따르면, 도 6 내지 도 9에 도시된 바와 달리 상기 몰드(260)가 상기 반도체 칩(200)의 상면, 또는 상면 및 측벽 일부만 덮을 경우 상기 몰드(260)의 하면이 상기 도전 접착막(171)의 상면과 직접 접촉하기 어려울 수 있는데, 이때 상기 가압 공정에 의해 상기 몰드(260)가 변형되면서 상기 몰드(260)의 하면이 상기 도전 접착막(171)의 상면과 직접 접촉할 수 있다.
도 9를 참조하면, 상기 광 조사 공정(L2)에 의해, 도전 접착 경화물(170)이 형성될 수 있다. 상기 도전 접착 경화물(170)을 형성하는 것은 상기 몰드(260)의 하면의 상기 몰드 요철부(P2)의 패턴을 상기 도전 접착막(171)의 상면에 전사시켜, 상기 도전 접착막(171)을 경화하는 것을 포함할 수 있다. 이에 따라, 상기 광 조사 공정(L2)에 의해 상기 도전 접착 경화물(170)의 상면에 요철부(P1)가 형성될 수 있다.
상기 몰드(260)의 하면의 사진을 도 10a에 나타내었다. 상기 광 조사 공정(L2)에 의해, 상기 몰드(260)의 하면 패턴이 전사된 상기 도전 접착 경화물(170)의 상면의 사진을 도 10b에 나타내었다. 도 10a 및 도 10b를 참조하면, 상기 몰드(260)의 하면 패턴이 상기 도전 접착막(171)의 상면에 전사되어, 상기 도전 접착 경화물(170)의 상면에 상기 요철부(P1)가 형성된 것을 확인할 수 있다.
다시 도 1을 참조하면, 상기 몰드(260)가 제거될 수 있다.
도 11은 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하여 제조된 반도체 패키지를 설명하기 위한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 11을 참조하면, 반도체 패키지(20)는 기판(100), 반도체 칩(200), 솔더 접합부(150) 및 도전 접착 경화물(170)을 포함할 수 있다.
기판(100)이 제공될 수 있다. 상기 기판(100)은 그 상면에 인접하는 기판 패드들(110)을 포함할 수 있다. 반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 상기 반도체 칩(200)은 상기 기판 패드들(110)에 대응하는 칩 패드들(210)을 포함할 수 있다.
상기 솔더 접합부들(150)이 상기 기판(100) 및 상기 반도체 칩(200) 사이에 개재될 수 있다. 상기 솔더 접합부들(150)에 의해, 상기 기판(100) 및 상기 반도체 칩(200)은 전기적으로 연결될 수 있다. 상기 솔더 접합부들(150)은 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이에 배치될 수 있다. 상기 기판 패드들(110)의 각각은 상기 솔더 접합부들(150) 중 대응하는 하나 이상을 통해, 상기 칩 패드들(210) 중 대응하는 하나에 전기적으로 연결될 수 있다.
도전 접착 경화물(170)이 상기 기판(100)의 상면 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 배치될 수 있다. 상기 도전 접착 경화물(170)은 상기 기판(100) 및 상기 반도체 칩(200) 사이에 개재될 수 있다. 상기 도전 접착 경화물(170)은 상기 솔더 접합부들(150) 사이의 공간을 채울 수 있고, 상기 솔더 접합부들(150)을 밀봉할 수 있다. 상기 도전 접착 경화물(170)은 상기 기판(100)의 상면, 상기 반도체 칩(200)의 하면, 및 상기 반도체 칩(200)의 측면을 덮을 수 있다. 일부 실시예에서, 상기 도전 접착 경화물(170)은 상기 반도체 칩(200)의 하부 측벽을 덮을 수 있다. 상기 도전 접착 경화물(170)의 상면은 요철부(P1)를 포함할 수 있다. 보다 상세하게, 상기 반도체 칩(200)에 의해 노출된 상기 도전 접착 경화물(170)의 상면은 상기 요철부(P1)를 포함할 수 있다.
상기 도전 접착 경화물(170)은 도전 접착제용 조성물(161)의 경화물 (160), 도전성 입자(152), 및 비전도성 입자(153)을 포함할 수 있다. 상기 도전 접착제용 조성물(161)은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하는 헤테로 고리 화합물, 아민기 및 카르복실기를 포함하는 환원성 경화제, 및 광 개시제를 포함할 수 있다. 상기 헤테로 고리 화합물, 상기 환원성 경화제, 및 상기 광 개시제에 대한 설명은 앞서 도 1을 참조하여 설명한 바와 동일하다.
상기 도전 접착제용 조성물(161)은 아민기를 포함하는 아민계 경화제, 산무수물기를 포함하는 산무수물계 경화제, 및 카르복실기를 포함하는 환원제 중에서 적어도 하나를 더 포함할 수 있다. 상기 아민계 경화제, 상기 산무수물계 경화제, 및 상기 환원제에 대한 설명은 앞서 도 1을 참조하여 설명한 바와 동일하다.
상기 도전 접착제용 조성물(161)은 변형제(Deforming agents), 촉매, 잠재성 경화제, 열산발생제(Thermal-acid generators), 감응제(Sensitizers), 킬레이트제(Chelating agents), 염료, 카본블랙, 그래핀, 탄소 나노튜브, 풀러렌, 및 이들의 조합 중에서 적어도 하나를 더 포함할 수 있다.
상기 도전성 입자(152)는 일 예로, 솔더 입자를 포함할 수 있다. 상기 도전성 입자(152)는 복수 개로 제공될 수 있다. 상기 도전성 입자들(152)은 도전성 물질을 포함할 수 있고, 예를 들어, 주석(Sn), 구리(Cu), 은(Ag), 비스무트(Bi), 인듐(In), 납(Pd), 및 이들의 합금 중에서 적어도 하나를 포함할 수 있다. 상기 합금은 예를 들어, 96.5Sn/3.5Ag, 55.5Bi/44.5Pb, 96.5Sn/3.0Ag/0.5Cu, 52Bi/32Pb/16Sn, 58Bi/42Sn, 57Bi/42Sn/1Ag, 50In/50Sn, 33In/67Bi, 17Sn/26In/57Bi 또는 52In/48Sn 등의 조성비로 구성될 수 있으나, 이에 제한되는 것은 아니다. 일 예로, 상기 도전성 입자(152)의 직경은 5 nm 내지 5 mm일 수 있다. 상기 도전성 입자들(152)은 상기 도전 접착제용 조성물의 총 부피 대비 0 초과 60 부피% 이하, 또는 상기 도전 접착제용 조성물의 총 부피 대비 1 부피% 내지 60 부피%로 포함될 수 있다. 다만, 상기 도전성 입자(152)의 크기 및/또는 함량은 상기 범위에 제한되지 않고, 다양하게 변형될 수 있다.
상기 솔더 접합부(150)는 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이에 제공된 도전성 입자들(152)의 융합 및 상기 기판 패드들(110) 및 상기 칩 패드들(210) 상에 웨팅(wetting)에 의해 형성될 수 있다. 본 명세서에서 웨팅(wetting)은, 액체 또는 고체가 고체 표면 위에 퍼지는 것을 의미할 수 있다. 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 상기 솔더 접합부(150)에 의해, 상기 기판 패드들(110) 및 상기 칩 패드들(210)은 전기적으로 연결될 수 있다.
상기 비전도성 입자(153)는 솔더 입자들의 융합 및 웨팅(wetting) 중에 상기 기판(100) 및 상기 반도체 칩(200) 사이의 거리를 조정하거나 일정하게 유지하고, 인접한 솔더 접합부들(150) 간의 통전을 방지하는 기능을 할 수 있다. 상기 비전도성 입자(153)는 복수 개로 제공될 수 있다. 일 예로, 상기 비전도성 입자들(153)은 폴리머 입자 또는 무기 입자를 포함할 수 있다. 예를 들어, 상기 폴리머 입자는 PMMA(Polymethylmethacrylate), PBMA (Polybutylmethacrylate) 등의 아크릴 폴리머 계열의 입자, 폴리카보네이트(Polycarbonate) 계열의 입자, 폴리스티렌(Polystyrene) 등의 스티렌 폴리머 계열의 입자, 실리콘(silicone) 계열의 입자 중에서 적어도 하나를 포함할 수 있고, 상기 무기 입자는 알루미나, 실리카, 질화 붕소 및 실리콘 카바이드 중에서 적어도 하나를 포함할 수 있다.
도 12 내지 도 14는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 12를 참조하면, 기판(100)이 제공될 수 있다. 상기 기판(100)은 그 상면에 인접하는 기판 패드들(110)을 포함할 수 있다. 도전 접착막(171)이 상기 기판(100)의 상면, 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 형성될 수 있다. 상기 도전 접착막(171)은 상기 기판(100)의 상면 및 상기 기판 패드들(110)을 덮을 수 있다. 상기 도전 접착막(171)은 도전 접착제용 조성물(161), 도전성 입자들(152), 및 비전도성 입자들(153)을 포함할 수 있다. 상기 도전 접착막(171)을 형성하는 것은, 상기 도전 접착제용 조성물(161), 도전성 입자들(152), 및 비전도성 입자들(153)을 포함하는 조성물을 도포하는 것을 포함할 수 있다.
반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 상기 반도체 칩(200)은 상기 기판 패드들(110)에 대응하는 칩 패드들(210)를 포함할 수 있다.
도 13을 참조하면, 상기 칩 패드들(210)의 각각이 대응하는 기판 패드(110) 상에 배치되도록, 상기 반도체 칩(200)이 정렬될 수 있다. 이에 따라, 상기 칩 패드들(210) 및 상기 기판 패드들(110) 사이에 상기 도전성 입자들(152) 및 상기 비전도성 입자들(153)이 개재될 수 있다. 상기 반도체 칩(200)의 하면이 상기 도전 접착막(171)의 상면의 일부를 덮도록 배치될 수 있다. 일부 실시예에서, 상기 도전 접착막(171)의 상면은 상기 반도체 칩(200)의 하면보다 높은 레벨에 위치할 수 있다. 다만, 이에 제한되는 것은 아니고, 도시된 바와는 다르게, 상기 도전 접착막(171)의 상면은 상기 반도체 칩(200)의 하면과 실질적으로 동일한 레벨에 위치하거나 낮은 레벨에 위치할 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 가열 공정(L1)이 수행될 수 있다. 예를 들어, 상기 가열 공정은 저항 가열, 아크 가열, 유도 가열, 유전 가열, 적외선 가열, 및 전자빔 가열 중에서 적어도 하나를 포함할 수 있다. 일 예로, 상기 적외선 가열은 적외선(Infrared Radiation, IR) 레이저를 조사하는 공정을 포함할 수 있다.
도 14를 참조하면, 상기 가열 공정(L1)에 의해, 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 도전성 입자들(152)이 융합 및 웨팅(wetting)되어 솔더 접합부들(150)을 형성할 수 있다. 이에 따라, 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 상기 솔더 접합부들(150)에 의해, 상기 기판 패드들(110) 및 상기 칩 패드들(210)이 전기적으로 연결될 수 있다. 일부 실시예에서, 상기 도전성 입자들(152)의 효율적인 융합 및 웨팅(wetting)을 위해, 상기 반도체 칩(200) 상에 가압 공정이 더 수행될 수 있다. 보다 상세하게는, 상기 가열 공정(L1)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 광 조사 공정(L2)이 수행될 수 있다. 예를 들어, 상기 광 조사 공정(L2)은 자외선(Ultraviolet, UV)을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 가열 공정(L1)과 상기 광 조사 공정(L2)은 그 선후 관계에 있어 특별히 제한되지 않을 수 있다. 예를 들어, 상기 가열 공정(L1) 후 상기 광 조사 공정(L2)이 수행될 수 있고, 상기 광 조사 공정(L2) 후 상기 가열 공정(L1)이 수행될 수 있다. 본 발명의 일 실시예에 따르면, 상기 광 조사 공정(L2)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
다시 도 11을 참조하면, 상기 광 조사 공정(L2)에 의해, 도전 접착 경화물(170)이 형성될 수 있다. 상기 도전 접착 경화물(170)을 형성하는 것은 상기 도전 접착막(171)을 경화하되, 상기 도전 접착 경화물(170)의 상면에 요철부(P1)를 형성하는 것을 포함할 수 있다.
도 15 내지 도 18은 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 15를 참조하면, 기판(100)이 제공될 수 있다. 상기 기판(100)은 그 상면에 인접하는 기판 패드들(110)을 포함할 수 있다. 도전 접착막(171)이 상기 기판(100)의 상면, 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 형성될 수 있다. 상기 도전 접착막(171)은 상기 기판(100)의 상면 및 상기 기판 패드들(110)을 덮을 수 있다. 상기 도전 접착막(171)은 도전 접착제용 조성물(161), 도전성 입자들(152), 및 비전도성 입자들(153)을 포함할 수 있다. 상기 도전 접착막(171)을 형성하는 것은, 상기 도전 접착제용 조성물(161), 도전성 입자들(152), 및 비전도성 입자들(153)을 포함하는 조성물을 도포하는 것을 포함할 수 있다.
반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 상기 반도체 칩(200)은 상기 기판 패드들(110)에 대응하는 칩 패드들(210)를 포함할 수 있다. 상기 반도체 칩(200)을 제공하는 것은, 상기 반도체 칩(200)의 일면 이상과 접촉하는 몰드(260)를 제공하는 것을 포함할 수 있다. 상기 몰드(260)는 상기 반도체 칩(200)의 상면 또는 상면 및 측벽을 덮을 수 있다. 상기 몰드(260)는 상기 반도체 칩(200)의 하면 및 상기 칩 패드들(210)을 노출시킬 수 있다. 상기 반도체 칩(200)에 의해 노출된 상기 몰드(260)의 하면은 몰드 요철부(P2)를 포함할 수 있다.
도 16을 참조하면, 상기 칩 패드들(210)의 각각이 대응하는 기판 패드(110) 상에 배치되도록, 상기 반도체 칩(200)이 정렬될 수 있다. 이에 따라, 상기 칩 패드들(210) 및 상기 기판 패드들(110) 사이에 상기 도전성 입자들(152) 및 상기 비전도성 입자들(153)이 개재될 수 있다. 상기 반도체 칩(200)의 하면이 상기 도전 접착막(171)의 상면의 일부를 덮도록 배치될 수 있다. 상기 몰드(260)의 하면이 상기 도전 접착막(171)의 상면의 다른 일부를 덮도록 배치될 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 가열 공정(L1)이 수행될 수 있다. 예를 들어, 상기 가열 공정은 적외선 가열, 저항 가열, 아크 가열, 유도 가열, 유전 가열, 및 전자빔 가열 중에서 적어도 하나를 포함할 수 있다. 일 예로, 상기 적외선 가열은 적외선(Infrared Radiation, IR) 레이저를 조사하는 공정을 포함할 수 있다.
도 17을 참조하면, 상기 가열 공정(L1)에 의해, 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 도전성 입자들(152)이 융합 및 웨팅(wetting)되어 솔더 접합부들(150)을 형성할 수 있다. 이에 따라, 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 상기 솔더 접합부들(150)에 의해, 상기 기판 패드들(110) 및 상기 칩 패드들(210)이 전기적으로 연결될 수 있다. 일부 실시예에서, 상기 도전성 입자들(152)의 효율적인 융합 및 웨팅(wetting)을 위해, 상기 반도체 칩(200) 상에 가압 공정이 더 수행될 수 있다. 보다 상세하게는, 상기 가열 공정(L1)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 광 조사 공정(L2)이 수행될 수 있다. 예를 들어, 상기 광 조사 공정(L2)은 자외선(Ultraviolet, UV)을 조사하는 공정을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 가열 공정(L1)과 상기 광 조사 공정(L2)은 그 선후 관계에 있어 특별히 제한되지 않을 수 있다. 본 발명의 일 실시예에 따르면, 상기 광 조사 공정(L2)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
본 발명의 일 실시예에 따르면, 도 15 내지 도 18에 도시된 바와 달리 상기 몰드(260)가 상기 반도체 칩(200)의 상면, 또는 상면 및 측벽 일부만 덮을 경우 상기 몰드(260)의 하면이 상기 도전 접착막(171)의 상면과 직접 접촉하기 어려울 수 있는데, 이때 상기 가압 공정에 의해 상기 몰드(260)가 변형되면서 상기 몰드(260)의 하면이 상기 도전 접착막(171)의 상면과 직접 접촉할 수 있다.
도 18을 참조하면, 상기 광 조사 공정(L2)에 의해, 도전 접착 경화물(170)이 형성될 수 있다. 상기 도전 접착 경화물(170)을 형성하는 것은 상기 몰드(260)의 하면의 상기 몰드 요철부(P2)의 패턴을 상기 도전 접착막(171)의 상면에 전사시켜, 상기 도전 접착막(171)을 경화하는 것을 포함할 수 있다. 이에 따라, 상기 광 조사 공정(L2)에 의해 상기 도전 접착 경화물(170)의 상면에 요철부(P1)가 형성될 수 있다.
도 19는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하여 제조된 반도체 패키지를 설명하기 위한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 19를 참조하면, 반도체 패키지(30)는 기판(100), 반도체 칩(200), 솔더 접합부(150) 및 도전 접착 경화물(170)을 포함할 수 있다.
기판(100)이 제공될 수 있다. 상기 기판(100)은 그 상면에 인접하는 기판 패드들(110)을 포함할 수 있다. 반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 상기 반도체 칩(200)은 상기 기판 패드들(110)에 대응하는 칩 패드들(210)을 포함할 수 있다.
상기 솔더 접합부들(150)이 상기 기판(100) 및 상기 반도체 칩(200) 사이에 개재될 수 있다. 상기 솔더 접합부들(150)에 의해, 상기 기판(100) 및 상기 반도체 칩(200)은 전기적으로 연결될 수 있다. 상기 솔더 접합부들(150)은 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이에 배치될 수 있다. 상기 기판 패드들(110)의 각각은 상기 솔더 접합부들(150) 중 대응하는 하나를 통해, 상기 칩 패드들(210) 중 대응하는 하나에 전기적으로 연결될 수 있다.
도전 접착 경화물(170)이 상기 기판(100)의 상면, 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 배치될 수 있다. 상기 도전 접착 경화물(170)은 상기 기판(100) 및 상기 반도체 칩(200) 사이에 개재될 수 있다. 상기 도전 접착 경화물(170)은 복수 개로 제공될 수 있고, 상기 도전 접착 경화물들(170)은 수평적으로 이격될 수 있다. 상기 도전 접착 경화물들(170)의 각각은 상기 솔더 접합부(150)를 밀봉할 수 있고, 기판 패드(110) 및 칩 패드(210)를 덮을 수 있다. 상기 도전 접착 경화물들(170)은 상기 기판(100)의 상면의 일부, 상기 반도체 칩(200)의 하면의 일부, 및 상기 반도체 칩(200)의 측면의 일부를 덮을 수 있다. 일부 실시예에서, 상기 도전 접착 경화물(170)은 상기 반도체 칩(200)의 하부 측벽을 덮을 수 있다. 상기 도전 접착 경화물(170)의 상면은 요철부(P1)를 포함할 수 있다. 보다 상세하게, 상기 반도체 칩(200)에 의해 노출된 상기 도전 접착 경화물(170)의 상면은 상기 요철부(P1)를 포함할 수 있다. 상기 도전 접착 경화물(170)은 도전 접착제용 조성물을 포함할 수 있다. 상기 도전 접착 경화물(170)은 도전 접착제용 조성물의 경화물을 포함할 수 있다. 상기 도전 접착제용 조성물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하는 헤테로 고리 화합물, 아민기 및 카르복실기를 포함하는 환원성 경화제, 및 광 개시제를 포함할 수 있다. 상기 헤테로 고리 화합물, 상기 환원성 경화제, 및 상기 광 개시제에 대한 설명은 앞서 도 1을 참조하여 설명한 바와 동일하다.
상기 도전 접착제용 조성물은 아민기를 포함하는 아민계 경화제, 산무수물기를 포함하는 산무수물계 경화제, 및 카르복실기를 포함하는 환원제 중에서 적어도 하나를 더 포함할 수 있다. 상기 아민계 경화제, 상기 산무수물계 경화제, 상기 환원제에 대한 설명은 앞서 도 1을 참조하여 설명한 바와 동일하다.
상기 도전 접착제용 조성물은 도전성 입자, 비전도성 입자, 변형제(Deforming agents), 촉매, 잠재성 경화제, 열산발생제(Thermal-acid generators), 감응제(Sensitizers), 킬레이트제(Chelating agents), 염료, 카본블랙, 그래핀, 탄소 나노튜브, 풀러렌, 및 이들의 조합 중에서 적어도 하나를 더 포함할 수 있다. 상기 도전성 입자에 대한 설명은 앞서 도 1을 참조하여 설명한 바와 동일하다.
다시 도 11을 참조하면, 상기 몰드(260)가 제거될 수 있다.
도 20 내지 도 22는 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 20을 참조하면, 기판(100)이 제공될 수 있다. 상기 기판(100)은 그 상면에 인접하는 기판 패드들(110)을 포함할 수 있다. 서로 수평적으로 이격된 도전 접착막들(171)이 상기 기판(100)의 상면, 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 형성될 수 있다. 상기 도전 접착막들(171)은 상기 기판 패드들(110)의 상면들을 각각 덮을 수 있다. 상기 도전 접착막들(171)의 각각은 도전 접착제용 조성물(161), 및 도전성 입자들(152)을 포함할 수 있다. 상기 도전 접착막(171)을 형성하는 것은, 상기 도전 접착제용 조성물(161), 및 도전성 입자들(152)을 포함하는 조성물을 도포하는 것을 포함할 수 있다.
반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 상기 반도체 칩(200)은 상기 기판 패드들(110)에 대응하는 칩 패드들(210)를 포함할 수 있다.
도 21을 참조하면, 상기 칩 패드들(210)의 각각이 대응하는 기판 패드(110) 상에 배치되도록, 상기 반도체 칩(200)이 정렬될 수 있다. 이에 따라, 상기 도전 접착막들(171)의 각각이 상기 칩 패드(210) 및 상기 기판 패드(110) 사이에 개재될 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 가열 공정(L1)이 수행될 수 있다. 예를 들어, 상기 가열 공정은 적외선 가열, 저항 가열, 아크 가열, 유도 가열, 유전 가열, 및 전자빔 가열 중에서 적어도 하나를 포함할 수 있다. 일 예로, 상기 적외선 가열은 적외선(Infrared Radiation, IR) 레이저를 조사하는 공정을 포함할 수 있다.
도 22를 참조하면, 상기 가열 공정(L1)에 의해, 솔더 접합부들(150)이 형성될 수 있고, 상기 솔더 접합부들(150)에 의해 상기 칩 패드들(210) 및 상기 기판 패드들(110)이 전기적으로 연결될 수 있다. 상기 솔더 접합부들(150)을 형성하는 것은, 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 도전성 입자들(152)이 융합 및 웨팅(wetting)되는 것을 포함할 수 있다. 이에 따라, 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 상기 솔더 접합부들(150)에 의해, 상기 기판 패드들(110) 및 상기 칩 패드들(210)이 전기적으로 연결될 수 있다. 일부 실시예에서, 상기 도전성 입자들(152)의 효율적인 융합 및 웨팅(wetting)을 위해, 상기 반도체 칩(200) 상에 가압 공정이 더 수행될 수 있다. 보다 상세하게는, 상기 가열 공정(L1)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다. 상기 가열 공정(L1) 및/또는 가압 공정에 의해, 상기 도전 접착제용 조성물(161)을 포함하는 상기 도전 접착막들(171)의 각각이 상기 기판(100)의 상면의 일부, 상기 반도체 칩(200)의 하면의 일부, 및 상기 반도체 칩 (200)의 측면의 일부에 개재되도록 흘러나올 수 있다. 이에 따라, 상기 도전 접착막들(171)의 각각은 상기 솔더 접합부(150)를 밀봉할 수 있고, 기판 패드(110) 및 칩 패드(210)를 덮을 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 광 조사 공정(L2)이 수행될 수 있다. 예를 들어, 상기 광 조사 공정(L2)은 자외선(Ultraviolet, UV)을 조사하는 공정을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 가열 공정(L1)과 상기 광 조사 공정(L2)은 그 선후 관계에 있어 특별히 제한되지 않을 수 있다. 본 발명의 일 실시예에 따르면, 상기 광 조사 공정(L2)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
다시 도 19를 참조하면, 상기 광 조사 공정(L2)에 의해, 도전 접착 경화물(170)이 형성될 수 있다. 상기 도전 접착 경화물(170)을 형성하는 것은 상기 도전 접착막(171)을 경화하되, 상기 도전 접착 경화물(170)의 상면에 요철부(P1)를 형성하는 것을 포함할 수 있다.
도 23 내지 도 26은 본 발명의 일 실시예에 따른 도전 접착제용 조성물을 이용하는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 23을 참조하면, 기판(100)이 제공될 수 있다. 상기 기판(100)은 그 상면에 인접하는 기판 패드들(110)을 포함할 수 있다. 서로 수평적으로 이격된 도전 접착막들(171)이 상기 기판(100)의 상면, 및 상기 반도체 칩(200)의 하면 중 적어도 하나의 상에 형성될 수 있다. 상기 도전 접착막들(171)은 상기 기판 패드들(110)의 상면들을 각각 덮을 수 있다. 상기 도전 접착막들(171)의 각각은 도전 접착제용 조성물(161), 및 도전성 입자들(152)을 포함할 수 있다. 상기 도전 접착막(171)을 형성하는 것은, 상기 도전 접착제용 조성물(161), 및 도전성 입자들(152)을 포함하는 조성물 을 도포하는 것을 포함할 수 있다.
반도체 칩(200)이 상기 기판(100) 상에 제공될 수 있다. 상기 반도체 칩(200)은 상기 기판 패드들(110)에 대응하는 칩 패드들(210)를 포함할 수 있다. 상기 반도체 칩(200)을 제공하는 것은, 상기 반도체 칩(200)의 일면 이상과 접촉하는 몰드(260)를 제공하는 것을 포함할 수 있다. 상기 몰드(260)는 상기 반도체 칩(200)의 상면 또는 상면 및 측벽을 덮을 수 있다. 상기 몰드(260)는 상기 반도체 칩(200)의 하면 및 상기 칩 패드들(210)을 노출시킬 수 있다. 상기 반도체 칩(200)에 의해 노출된 상기 몰드(260)의 하면은 몰드 요철부(P2)를 포함할 수 있다.
도 24을 참조하면, 상기 칩 패드들(210)의 각각이 대응하는 기판 패드(110) 상에 배치되도록, 상기 반도체 칩(200)이 정렬될 수 있다. 이에 따라, 상기 도전 접착막들(171)의 각각이 상기 칩 패드(210) 및 상기 기판 패드(110) 사이에 개재될 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 가열 공정(L1)이 수행될 수 있다. 예를 들어, 상기 가열 공정은 적외선 가열, 저항 가열, 아크 가열, 유도 가열, 유전 가열, 및 전자빔 가열 중에서 적어도 하나를 포함할 수 있다. 일 예로, 상기 적외선 가열은 적외선(Infrared Radiation, IR) 레이저를 조사하는 공정을 포함할 수 있다.
도 25를 참조하면, 상기 가열 공정(L1)에 의해, 솔더 접합부들(150)이 형성될 수 있고, 상기 솔더 접합부들(150)에 의해 상기 칩 패드들(210) 및 상기 기판 패드들(110)이 전기적으로 연결될 수 있다. 상기 솔더 접합부들(150)을 형성하는 것은, 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 도전성 입자들(152)이 융합 및 웨팅(wetting)되는 것을 포함할 수 있다. 이에 따라, 상기 기판 패드들(110) 및 상기 칩 패드들(210) 사이의 상기 솔더 접합부들(150)에 의해, 상기 기판 패드들(110) 및 상기 칩 패드들(210)은 전기적으로 연결될 수 있다. 일부 실시예에서, 상기 도전성 입자들(152)의 효율적인 융합 및 웨팅(wetting)을 위해, 상기 반도체 칩(200) 상에 가압 공정이 더 수행될 수 있다. 보다 상세하게는, 상기 가열 공정(L1)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다. 상기 가열 공정(L1) 및/또는 가압 공정에 의해, 상기 도전 접착제용 조성물(161)을 포함하는 상기 도전 접착막들(171)의 각각이 상기 기판(100)의 상면의 일부, 상기 반도체 칩(200)의 하면의 일부, 및 상기 반도체 칩(200)의 측면의 일부에 개재되도록 흘러나올 수 있다. 이에 따라, 상기 도전 접착막들(171)의 각각은 상기 솔더 접합부(150)를 밀봉할 수 있고, 기판 패드(110) 및 칩 패드(210)를 덮을 수 있다.
상기 기판(100), 상기 반도체 칩(200), 및 상기 도전 접착막(171) 중 적어도 하나의 상에 광 조사 공정(L2)이 수행될 수 있다. 예를 들어, 상기 광은 자외선(Ultraviolet, UV)을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 가열 공정(L1)과 상기 광 조사 공정(L2)은 그 선후 관계에 있어 특별히 제한되지 않을 수 있다. 본 발명의 일 실시예에 따르면, 상기 광 조사 공정(L2)은 상기 기판(100) 상에 제공된 상기 반도체 칩(200)을 특정 압력으로 누르는 가압 공정 하에서 수행될 수 있다.
본 발명의 일 실시예에 따르면, 도 23 내지 도 26에 도시된 바와 달리 상기 몰드(260)가 상기 반도체 칩(200)의 상면, 또는 상면 및 측벽 일부만 덮을 경우 상기 몰드(260)의 하면이 상기 도전 접착막(171)의 상면과 직접 접촉하기 어려울 수 있는데, 이때 상기 가압 공정에 의해 상기 몰드(260)가 변형되면서 상기 몰드(260)의 하면이 상기 도전 접착막(171)의 상면과 직접 접촉할 수 있다.
도 26을 참조하면, 상기 광 조사 공정(L2)에 의해, 도전 접착 경화물(170)이 형성될 수 있다. 상기 도전 접착 경화물(170)을 형성하는 것은 상기 몰드(260)의 하면의 상기 몰드 요철부(P2)의 패턴을 상기 도전 접착막(171)의 상면에 전사시켜, 상기 도전 접착막(171)을 경화하는 것을 포함할 수 있다. 이에 따라, 상기 광 조사 공정(L2)에 의해 상기 도전 접착 경화물(170)의 상면에 요철부(P1)가 형성될 수 있다.
다시 도 19를 참조하면, 상기 몰드(260)가 제거될 수 있다.
실시예
상기 헤테로 고리 화합물로 DGEBA(Diglycidyl ether bisphenol A)를, 상기 환원성 경화제로 L-Lysine을, 상기 광 개시제로 UVI-6976를, 상기 아민계 경화제로 DDM(4,4'-Diaminodiphenylmethane)을, 상기 산무수물계 경화제로 THPA(Tetrahydro phthalic anhydride)를, 상기 환원제로 Pimelic acid를 사용하여, 도전 접착제용 조성물을 제조하였다. DGEBA(Diglycidyl ether bisphenol A) 100 중량부 대비 하기 표 1에 나타난 바와 같이 구성성분들의 중량부를 조절하여 실시예 1, 실시예 2, 및 비교예 1을 제조하였다.
구성성분 실시예 1 실시예 2 비교예 1
DGEBA (Diglycidyl ether bisphenol A) 100.0 100.0 100
L-Lysine 13.7 12.0 -
UVI-6976 4.0 4.0 4.0
DDM (4,4'-Diaminodiphenylmethane) 3.0 11.0
THPA (Tetrahydro phthalic anhydride) 10.0 37.0
Pimelic acid 4.8 16.0
실험예
상기 실시예1, 실시예 2, 및 비교예 1에 따라 제조된 도전 접착제용 조성물의 산화막 제거기능, 가사시간, 광 조사 후 표면 점착력을 하기와 같이 평가하였다.
실험예 1: 산화막 제거기능 평가
상기 실시예1, 실시예 2, 및 비교예 1에 따라 제조된 도전 접착제용 조성물을 구리로 표면 처리된 기판 위에 약 150 μm 두께로 도포하고, 약 150 μm 직경의 SAC305 (Sn-3.0Ag-0.5Cu) 솔더 볼 10개를 올려놓았다. 이후, 상온에서 2 ℃/sec의 승온 속도로 240 ℃까지 가열하였고, 240 ℃에서 5초간 유지하였고, -2 ℃/sec의 속도로 상온까지 냉각하였다. 상기 솔더 볼 10개 중 산화막이 제거되어 상기 기판 위에 웨팅된 총 솔더 볼의 개수를 측정하였고, 그 결과를 하기 표 2에 나타냈다.
실험예 2: 가사시간 측정
상기 실시예1, 실시예 2, 및 비교예 1에 따라 제조된 도전 접착제용 조성물을 약 25 ℃, 50% RH 조건에서 ASTM D 2196에 따른 브룩필드 점도계 (Brookfield viscometer, HBDV-II+P)를 이용하여 초기 점도를 측정하였다. 약 25 ℃, 50% RH 조건에 방치한 후, 초기 점도 대비 점도가 20% 이상 증가할 때의 방치 시간을 측정하여 이를 가사시간으로 정하였고, 그 결과를 하기 표 2에 나타냈다.
실험예 3: 광 조사 후 표면 점착력 평가
상기 실시예1, 실시예 2, 및 비교예 1에 따라 제조된 도전 접착제용 조성물을 약 25 ℃, 50% RH 조건에서 약 200 μm 두께로 유리 기판상에 도포하고, UV 광 (UVA, 1 J/cm2)을 조사하였다. 이후, JIS-Z-3284에 따른 점착력 테스터 (Tackiness tester, TK-1S)를 이용하여 상기 조성물의 점착력을 측정하였고, 그 결과를 하기 표 2에 나타냈다.
산화막 제거기능 [개] 가사시간
[시간]		 광 조사 후 표면 점착력 [kPa]
실시예 1 10 >72 0
실시예 2 9 >72 0
비교예 1 5 18 0
상기 표 2에 나타난 결과를 통해, 본 발명에 따른 도전 접착제용 조성물은 광 및 열에 의해 개시될 수 있고, 금속 산화막 제거 효율 및 가사 시간(pot life) 특성이 향상된 것을 확인할 수 있다. 이에 더하여, 광 조사 공정에 의해 도전 접착제용 조성물이 경화되어 표면 점착력이 제거될 수 있음을 확인하였다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 산소를 포함하는 헤테로 고리 화합물, 상기 헤테로 고리 화합물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하고;
    아민기 및 카르복실기를 포함하는 환원성 경화제; 및
    상기 헤테로 고리 화합물에 포함된 상기 에폭시기 또는 상기 옥세탄기를 개시하여 중합 반응을 진행시키는 광 개시제를 포함하되,
    상기 헤테로 고리 화합물 및 상기 환원성 경화제의 혼합비는 하기 조건식 1을 만족하는 도전 접착제용 조성물:
    [조건식 1]
    0.5≤(b+c)/a≤1.5, a>0, b≥0, c>0
    상기 조건식 1에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수이고, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 c는 상기 카르복실기의 몰수임.
  2. 제1 항에 있어서,
    상기 헤테로 고리 화합물은 비스페놀-A형 에폭시 수지, 비스페놀-F형 에폭시 수지, 노볼락 에폭시 수지, 수소화 비스페놀-A형 에폭시 수지, 옥틸렌 옥사이드, p-부틸 페놀 글리시딜 에테르, 부틸 글리시딜 에테르, 크레실 글리시딜 에테르, 스티렌 옥사이드, 알릴 글리시딜 에테르, 페닐 글리시딜 에테르, 부타디엔 디옥사이드, 디비닐벤젠 디옥사이드, 디글리시딜 에테르, 부탄디올 디글리시딜 에테르, 리모넨 디옥사이드, 비닐사이클로헥센 디옥사이드, 디에틸렌 글라이콜 디글리시딜 에테르, 4-비닐시클로헥센 디옥사이드, 시클로헥센 비닐 모노옥사이드, (3,4-에폭시시클로헥실)메틸 3,4-에폭시시클로헥실카르복실레이트, 3,4-에폭시시클로헥실메틸 메타크릴레이트, 3,4-에폭시시클로헥산카르복실레이트, 2-(3,4-에폭시시클로헥실)-1,3-디옥솔레인, 비스(3,4-에폭시시클로헥실메틸)아디페이트, 3-메틸옥세탄, 2-메틸옥세탄, 3-옥세탄올, 2-메틸렌옥세탄, 3-메틸-3-히드록시메틸옥세탄, 3-에틸-3-히드록시메틸옥세탄, 3,3-옥세탄디메탄싸이올, 2-에틸헥실옥세탄, 4-(3-메틸옥세탄-3-일)벤조나이트릴, N-(2,2-디메틸프로필)-3-메틸-3-옥세탄메탄아민, N-(1,2-디메틸부틸)-3-메틸-3-옥세탄메탄아민, 자일렌 비스 옥세탄, 3-에틸-3[{(3-에틸옥세탄-3-일)메톡시}메틸]옥세탄, (3-에틸옥세탄-3-일)메틸 메타크릴레이트, 4-[(3-에틸옥세탄-3-일)메톡시]부탄-1-올, 및 이들의 조합 중에서 적어도 하나를 포함하는 도전 접착제용 조성물.
  3. 제1 항에 있어서,
    상기 환원성 경화제는 알파(α)-아미노산, 베타(β)-아미노산, 감마(γ)-아미노산, 델타(δ)-아미노산, 글리신, 알라닌, 발린, 류신, 이소류신, 라이신, 아르기닌, 히스티딘, 아스파르트산, 아스파라긴, 글루타민, 글루탐산, 페닐알라닌, 티로신, 트립토판, 시스테인, 메티오닌, 세린, 오리니틴, 3-페닐세린, 트레오닌, L-도파, 노르류신, 페니실아민, 사르코신, 프롤린, 하이드록시프롤린, 3-하이드록시프롤린, 3,4-디하이드로프롤린, 피페콜린산, β-알라닌, 3-아미노부틴산, 이소세린, 3-아미노이소부티르산, 3-아미노-2-페닐프로피온산, 3-아미노-5-메틸헥산산, 3-아미노-4-페닐부티르산, 3-아미노-4-하이드록시부티르산, 3-아미노-4-하이드록시펜탄산, 3-아미노-4-메틸펜탄산, 3-아미노-3-페닐프로피온산, 피롤리딘-3-카르복실산, γ-아미노부티르산, 4-아미노-3-하이드록시부티르산, 3-피롤리딘-2-일-프로피온산, 3-아미노사이클로헥산카르복실산, 4-구아니디노부티르산, 4-아미노벤조산, 3-아미노벤조산, 2-아미노벤조산, 3,5-디아미노벤조산, 4-아미노살리실산, 5-아미노살리실산, 3-아미노이소니코틴산, 4-아미노니코틴산, 5-아미노니코틴산, 2-아미노니코틴산, 6-아미노니코틴산, 2-아미노이소니코틴산, 6-아미노피콜린산, 및 이들의 조합 중에서 적어도 하나를 포함하는 도전 접착제용 조성물.
  4. 제1 항에 있어서,
    상기 광 개시제를 상기 헤테로 고리 화합물 100 중량부 대비 0.1 중량부 내지 10 중량부로 포함하는 도전 접착제용 조성물.
  5. 제1 항에 있어서,
    아민기를 포함하는 아민계 경화제;
    산무수물기를 포함하는 산무수물계 경화제; 및
    카르복실기를 포함하는 환원제 중에서 적어도 하나를 더 포함하되,
    상기 아민계 경화제, 상기 산무수물계 경화제, 및 상기 환원제의 혼합비는 하기 조건식 2를 만족하는 도전 접착제용 조성물:
    [조건식 2]
    0.5≤(b+c+d+e+f)/a≤1.5, (b+c)≥(d+e+f), a>0, b≥0, c>0, d≥0, e≥0, f≥0, d+e+f≠0
    상기 조건식 2에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수이고, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 c는 상기 환원성 경화제에 포함된 상기 카르복실기의 몰수이고, 상기 d는 상기 아민계 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 e는 상기 산무수물계 경화제에 포함된 상기 산무수물기의 몰수이고, 상기 f는 상기 환원제에 포함된 상기 카르복실기의 몰수임.
  6. 제5 항에 있어서,
    상기 아민계 경화제는 다이에틸렌트리아민, 트리에틸렌디아민, 트리에틸렌테트라아민, 테트라에틸렌펜타아민, 다이에틸아미노프로필렌아민, 아미노에틸피페라진, 멘탄다이아민, 이소프론다이아민, 메타페닐렌다이아민, 다이아미노다이페닐메탄, 다이아미노다이페닐설폰, 2-메틸-4-니트로아닐린, 디시안디아미드, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸리움트리멜리테이트, 에폭시이미다졸 어덕트, 및 이들의 조합 중에서 적어도 하나를 포함하는 도전 접착제용 조성물.
  7. 제5 항에 있어서,
    상기 산무수물계 경화제는 프탈산 무수물, 트라이멜리트산 무수물, 피로멜리트산 이무수물, 벤조페논테트라카본산 이무수물, 말레산 무수물, 테트라하이드로프탈산 무수물, 메틸 테트라하이드로 무수프탈산, 무수 엔도메틸렌테트라 하이드로프탈산, 메틸엔도메틸렌테트라하이드로무수프탈산, 메틸부테닐테트라하이드로무수프탈산, 도데세닐무수숙신산, 헥사하이드로무수프탈산, 메틸헥사하이드로무수프탈산, 무수숙신산, 메틸시클로헥센디카르본산무수물, 클로렌드산무수물, 및 이들의 조합 중에서 적어도 하나를 포함하는 도전 접착제용 조성물.
  8. 제5 항에 있어서,
    상기 환원제는 폼산, 아세트산, 프로피온산, 부티르산, 발레르산, 카프로산, 카프릴산, 데칸산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 올레산, 리놀레산, 알파-리놀렌산, 사이클로헥산카르복실산, 페닐아세트산, 벤조산, 클로로벤조산, 브로모벤조산, 니트로벤조산, 프탈산, 아이소프탈산, 테레프탈산, 살리실산, 하이드록시벤조산, 안트라닐산, 아미노벤조산, 메톡시벤조산, 글루타르산, 말레산, 아젤라인산, 아비에트산, 아디프산, 아스코르빈산, 아크릴산, 시트르산, 및 이들의 조합 중에서 적어도 하나를 포함하는 도전 접착제용 조성물.
  9. 제 1 항에 있어서,
    도전성 입자를 더 포함하되,
    상기 도전성 입자는 주석(Sn), 구리(Cu), 은(Ag), 비스무트(Bi), 인듐(In), 납(Pd), 카드뮴(Cd), 안티몬(Sb), 갈륨(Ga), 비소(As), 게르마늄(Ge), 아연(Zn), 알루미늄(Al), 금(Au), 실리콘(Si), 니켈(Ni), 인(P), 및 이들의 조합으로부터 선택되는 합금 중에서 적어도 하나를 포함하는 도전 접착제용 조성물.
  10. 제9 항에 있어서,
    상기 도전성 입자를 상기 도전 접착제용 조성물의 총 부피 대비 1 부피% 내지 60 부피%로 포함하는 도전 접착제용 조성물.
  11. 제1 항에 있어서,
    비전도성 입자를 더 포함하되,
    상기 비전도성 입자는 폴리머 입자 또는 무기 입자를 포함하는 도전 접착제용 조성물.
  12. 기판, 상기 기판은 그 상면에 인접하는 기판 패드를 포함하고;
    반도체 칩, 상기 반도체 칩은 상기 기판 패드에 대응하는 칩 패드를 포함하고;
    상기 기판 및 상기 반도체 칩 사이에 개재되는 솔더 접합부들; 및
    상기 기판의 상면 및 상기 반도체 칩의 하면 중 적어도 하나의 상에 배치된 도전 접착 경화물을 포함하되,
    상기 도전 접착 경화물은 도전 접착제용 조성물의 경화물이고,
    상기 도전 접착제용 조성물은:
    산소를 포함하는 헤테로 고리 화합물, 상기 헤테로 고리 화합물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하고;
    아민기 및 카르복실기를 포함하는 환원성 경화제; 및
    상기 헤테로 고리 화합물에 포함된 상기 에폭시기 또는 상기 옥세탄기를 개시하여 중합 반응을 진행시키는 광 개시제를 포함하되,
    상기 도전 접착제용 조성물의 상기 헤테로 고리 화합물 및 상기 환원성 경화제의 혼합비는 하기 조건식 1을 만족하는 반도체 패키지:
    [조건식 1]
    0.5≤(b+c)/a≤1.5, a>0, b≥0, c>0
    상기 조건식 1에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수이고, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 c는 상기 카르복실기의 몰수임.
  13. 제12 항에 있어서,
    상기 도전 접착 경화물의 상면은 요철부를 포함하는 반도체 패키지.
  14. 기판을 제공하는 것, 상기 기판은 그 상면에 인접하는 기판 패드를 포함하고;
    반도체 칩을 상기 기판 상에 제공하는 것, 상기 반도체 칩은 상기 기판 패드에 대응하는 칩 패드를 포함하고;
    도전 접착막을 제공하는 것, 상기 도전 접착막은 상기 기판의 상면 및 상기 반도체 칩의 하면 중 적어도 하나의 상에 형성되고, 상기 도전 접착막은 도전 접착제용 조성물을 포함하고,
    상기 기판, 상기 반도체 칩, 및 상기 도전 접착막 중 적어도 하나의 상에 가열 공정을 수행하여, 상기 칩 패드 및 상기 기판 패드를 전기적으로 연결시키는 것; 및
    상기 기판, 상기 반도체 칩, 및 상기 도전 접착막 중 적어도 하나의 상에 광을 조사하여, 도전 접착 경화물을 형성하는 것을 포함하되,
    상기 도전 접착 경화물을 형성하는 것은 상기 도전 접착막을 경화하여 상기 도전 접착 경화물의 상면에 요철부를 형성하는 것을 포함하고,
    상기 도전 접착제용 조성물은:
    산소를 포함하는 헤테로 고리 화합물, 상기 헤테로 고리 화합물은 에폭시기 및 옥세탄기 중에서 적어도 하나를 포함하고;
    아민기 및 카르복실기를 포함하는 환원성 경화제; 및
    상기 헤테로 고리 화합물에 포함된 상기 에폭시기 또는 상기 옥세탄기를 개시하여 중합 반응을 진행시키는 광 개시제를 포함하되, 상기 도전 접착제용 조성물의 상기 헤테로 고리 화합물 및 상기 환원성 경화제의 혼합비는 하기 조건식 1을 만족하는 반도체 패키지의 제조 방법:
    [조건식 1]
    0.5≤(b+c)/a≤1.5, a>0, b≥0, c>0
    상기 조건식 1에서, 상기 a는 상기 헤테로 고리 화합물 내의 헤테로 고리의 몰수이고, 상기 b는 상기 환원성 경화제에 포함된 상기 아민기의 질소 원자에 결합된 수소의 몰수이고, 상기 c는 상기 카르복실기의 몰수임.
  15. 제14 항에 있어서,
    상기 가열 공정은 적외선(Infrared Radiation, IR) 레이저를 조사하는 공정을 포함하고,
    상기 광은 자외선(Ultraviolet, UV)을 포함하는 반도체 패키지의 제조 방법.
  16. 제14 항에 있어서,
    상기 반도체 칩을 제공하는 것은 상기 반도체 칩의 일면 이상과 접촉하는 몰드를 제공하는 것을 포함하되,
    상기 반도체 칩에 의해 노출된 상기 몰드의 하면은 몰드 요철부를 포함하는 반도체 패키지의 제조 방법.
  17. 제16 항에 있어서,
    상기 도전 접착 경화물의 상면에 상기 요철부를 형성하는 것은 상기 몰드의 하면의 상기 몰드 요철부의 패턴을 상기 도전 경화물의 상면에 전사시키는 것을 포함하는 반도체 패키지의 제조 방법.
  18. 제14 항에 있어서,
    상기 도전 접착제용 조성물은 도전성 입자들을 더 포함하되,
    상기 가열 공정에 의해, 상기 기판 패드 및 상기 칩 패드 사이의 도전성 입자들이 융합 및 웨팅(wetting)되어 솔더 접합부가 형성되는 반도체 패키지의 제조 방법.
  19. 제14 항에 있어서,
    상기 도전 접착막, 상기 기판 패드, 및 상기 칩 패드는 각각 복수 개로 제공되고,
    상기 도전 접착막들은 서로 수평적으로 이격되고, 상기 도전 접착막들은 각각 상기 기판 패드의 상면 또는 상기 칩 패드들의 하면을 덮는 반도체 패키지의 제조 방법.
  20. 제19 항에 있어서,
    상기 도전 접착막들의 각각은 상기 칩 패드 및 상기 기판 패드 사이에 개재되고,
    상기 가열 공정에 의해, 상기 도전 접착막들의 각각이 상기 기판의 상면의 일부, 상기 반도체 칩의 하면의 일부, 및 상기 반도체 칩의 측면의 일부에 개재되도록 흘러나오는 반도체 패키지의 제조 방법.
KR1020210101819A 2020-09-09 2021-08-03 도전 접착제용 조성물, 이의 경화물을 포함하는 반도체 패키지, 및 이를 이용한 반도체 패키지의 제조 방법 KR102584580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/467,557 US20220077099A1 (en) 2020-09-09 2021-09-07 Composition for conductive adhesive, semiconductor package comprising cured product thereof, and method of manufacturing semiconductor package using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200115437 2020-09-09
KR1020200115437 2020-09-09

Publications (2)

Publication Number Publication Date
KR20220033418A KR20220033418A (ko) 2022-03-16
KR102584580B1 true KR102584580B1 (ko) 2023-10-05

Family

ID=80937836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210101819A KR102584580B1 (ko) 2020-09-09 2021-08-03 도전 접착제용 조성물, 이의 경화물을 포함하는 반도체 패키지, 및 이를 이용한 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR102584580B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813260B1 (ko) * 2011-01-14 2018-01-02 삼성전자주식회사 패턴형성 가능한 접착 조성물, 이를 이용한 반도체 패키지, 및 이의 제조방법
JP6280400B2 (ja) * 2014-03-07 2018-02-14 日東電工株式会社 アンダーフィル材、積層シート及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010084939A (ja) * 2008-09-08 2010-04-15 Fuji Koki Corp 四方切換弁
KR101952004B1 (ko) * 2014-08-29 2019-02-25 후루카와 덴키 고교 가부시키가이샤 도전성 접착제 조성물
JP2016125664A (ja) * 2014-12-26 2016-07-11 パナソニックＩｐマネジメント株式会社 可搬型空気調和装置及び空気調和システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813260B1 (ko) * 2011-01-14 2018-01-02 삼성전자주식회사 패턴형성 가능한 접착 조성물, 이를 이용한 반도체 패키지, 및 이의 제조방법
JP6280400B2 (ja) * 2014-03-07 2018-02-14 日東電工株式会社 アンダーフィル材、積層シート及び半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPWO2010084939 A1
JPWO2016125664 A1

Also Published As

Publication number Publication date
KR20220033418A (ko) 2022-03-16

Similar Documents

Publication Publication Date Title
TW543166B (en) Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
KR101302913B1 (ko) 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
US20220077099A1 (en) Composition for conductive adhesive, semiconductor package comprising cured product thereof, and method of manufacturing semiconductor package using the same
US8420722B2 (en) Composition and methods of forming solder bump and flip chip using the same
JP4862963B2 (ja) 半導体装置の製造方法
WO2006030674A1 (ja) フリップチップ実装方法及びフリップチップ実装体
KR101175682B1 (ko) 조성물, 및 이를 이용한 솔더 범프 형성방법 및 플립칩 형성방법
JP2011111557A (ja) 接着剤組成物、回路接続材料、接続体及び回路部材の接続方法、並びに半導体装置
JP2004207483A (ja) 電子部品装置
KR102584580B1 (ko) 도전 접착제용 조성물, 이의 경화물을 포함하는 반도체 패키지, 및 이를 이용한 반도체 패키지의 제조 방법
JP5771084B2 (ja) 半導体チップ実装体の製造方法及び封止樹脂
TW202226473A (zh) 半導體封裝體用底部填充膜及利用其的半導體封裝體的製造方法
JP2005320491A (ja) 接着剤組成物、それを用いたフィルム状接着剤及び回路接続材料、並びに回路部材の接続構造及びその製造方法
KR101117757B1 (ko) 비유동성 언더필용 수지조성물 및 이를 이용한 비유동성 언더필 필름
JP2019160788A (ja) 導電材料、接続構造体及び接続構造体の製造方法
JP2006057021A (ja) 電子部品装置
JP2012216831A (ja) 半導体チップ実装体の製造方法
WO2022158460A1 (ja) はんだ接合用樹脂組成物
JP2019099610A (ja) 接続構造体の製造方法、導電材料及び接続構造体
JP5447008B2 (ja) 端子間の接続方法及び接続端子の製造方法
WO2020116313A1 (ja) 補強用樹脂組成物、電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
KR20220154028A (ko) 도전 접착제용 필름 제조 방법
JP2006057020A (ja) 液状エポキシ樹脂組成物
JP2011165981A (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP2019204784A (ja) 導電材料、接続構造体及び接続構造体の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant