KR102579252B1 - 발광 표시 장치 및 이의 제조 방법 - Google Patents
발광 표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102579252B1 KR102579252B1 KR1020180074365A KR20180074365A KR102579252B1 KR 102579252 B1 KR102579252 B1 KR 102579252B1 KR 1020180074365 A KR1020180074365 A KR 1020180074365A KR 20180074365 A KR20180074365 A KR 20180074365A KR 102579252 B1 KR102579252 B1 KR 102579252B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bank
- sub
- light emitting
- roughness
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title description 20
- 230000003746 surface roughness Effects 0.000 claims description 71
- 230000001939 inductive effect Effects 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- 230000000903 blocking effect Effects 0.000 claims description 15
- 230000005525 hole transport Effects 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 218
- 239000010408 film Substances 0.000 description 36
- 239000010409 thin film Substances 0.000 description 19
- 230000008859 change Effects 0.000 description 18
- 239000000463 material Substances 0.000 description 15
- 238000009832 plasma treatment Methods 0.000 description 13
- 230000001965 increasing effect Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004381 surface treatment Methods 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 239000012495 reaction gas Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 229910001873 dinitrogen Inorganic materials 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 101100451713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HTL1 gene Proteins 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 101100232347 Mus musculus Il11ra1 gene Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 201000001366 familial temporal lobe epilepsy 2 Diseases 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 구조를 변경하여, 서브 화소들에 공통적으로 공통층들이 적층되는 구조에서 누설 전류를 방지하는 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
Description
본 발명은 표시 장치에 관한 것으로, 특히, 서브 화소들에 공통적으로 공통층들이 적층되는 구조에서 누설 전류를 방지하는 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
최근 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 표시 장치(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이 같은 평판 표시장치의 구체적인 예로는 액정 표시장치(Liquid Crystal Display device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출 표시장치(Field Emission Display device: FED), 유기 발광 표시장치(Organic Light Emitting Device: OLED) 및 양자점 표시 장치(Quantum Dot Display Device) 등을 들 수 있다.
이 중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 유기 발광 표시 장치나 양자점 발광 표시 장치와 같은 자발광 표시 장치가 경쟁력 있는 어플리케이션(application)으로 고려되고 있다.
이러한 자발광 표시 장치들은 기판에 구비된 서브 화소들에 발광층을 구비하고 상기 발광층의 하부와 상부에 공통층들을 구비하여 발광층의 발광 효율을 상승시키고 있다. 그런데, 공통층들이 서브 화소들에 공유되어 구비되어 있어, 수직 방향으로 발광하는데 대해 인접 서브 화소들의 공통층들에서 수평으로 흐르는 누설 전류가 발생하며, 이는 특정 서브 화소를 동작시켜도 인접 서브 화소가 누설 전류로 약하게 발광하는 문제점을 야기하여, 표시 불량의 원인이 된다.
본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로, 특히 서브 화소들에 공통적으로 공통층들이 적층되는 구조에서 누설 전류를 방지하는 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
본 발명의 발광 표시 장치 및 이의 제조 방법은 발광부 사이의 구조를 변경하여 인접 서브 화소간에 발생되는 누설 전류를 방지하고, 이를 통해 누설 발광을 해소하고자 한 것이다.
일 예에 따른 본 발명의 발광 표시 장치는 복수개의 서브 화소를 갖는 기판과, 상기 서브 화소들에 각각 구비된 제 1 전극과, 상기 서브 화소들에 발광부를 정의하며, 상면의 표면 거칠기(surface roughness)가 상기 제 1 전극 상면의 표면 거칠기보다 큰 뱅크와, 상기 제 1 전극들과 뱅크를 덮으며, 상기 복수개의 서브 화소들에 걸쳐 구비된 제 1 공통층과, 상기 제 1 공통층 상부에, 상기 각 서브 화소들의 발광부에 대응되어 구비된 발광층 및 상기 발광층 상에, 상기 복수개의 서브 화소들에 걸쳐 구비된 제 2 공통층 상에 구비된 제 2 전극을 포함할 수 있다.
상기 뱅크 하측에, 상기 제 1 전극들 사이에 대응하여 거칠기 유도층을 더 구비할 수 있다.
상기 뱅크의 표면 거칠기는 상기 거칠기 유도층의 표면 거칠기를 따를 수 있다.
상기 뱅크의 상면은 플라즈마 처리될 수 있다.
상기 거칠기 유도층은 실리콘 산화막일 수 있다.
상기 거칠기 유도층과 상기 제 1 전극 하층에 공통으로 실리콘 질화막을 더 포함할 수 있다.
상기 발광층은 상기 뱅크 상에도 연장되어 구비될 수 있다.
상기 제 1 공통층은 정공 주입층과, 정공 수송층과 및 전자 저지층 중 적어도 한 층 이상을 포함하며, 상기 제 2 공통층은 정공 저지층과, 전자 수송층 및 전자 주입층 중 적어도 한 층 이상을 포함할 수 있다.
상기 제 1 및 제 2 공통층은 각각 상기 기판에 대해 중첩한 면적이 상기 발광층이 기판에 대해 중첩한 면적보다 클 수 있다.
상기 거칠기 유도층의 두께는 1000Å 이상이며, 상기 뱅크의 두께보다 얇을 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 발광 표시 장치의 제조 방법은 복수개의 서브 화소를 갖는 기판을 준비하는 단계와, 상기 서브 화소들에 각각 제 1 전극을 구비하는 단계와, 상기 서브 화소들에 발광부를 정의하며, 상면의 표면 거칠기(surface roughness)가 상기 제 1 전극 상면의 표면 거칠기보다 큰 뱅크를 구비하는 단계와, 상기 제 1 전극들과 뱅크를 덮으며, 상기 복수개의 서브 화소들에 걸쳐 제 1 공통층을 구비하는 단계와, 상기 제 1 공통층 상에, 상기 각 서브 화소들의 발광부에 대응되어 발광층을 구비하는 단계와, 상기 발광층 상에, 상기 서브 화소들에 걸쳐 제 2 공통층을 구비하는 단계 및 상기 제 2 공통층 상에 제 2 전극을 구비하는 단계를 포함할 수 있다.
그리고, 상기 제 1 전극을 구비하는 단계와, 상기 뱅크를 구비하는 단계 사이에, 상기 제 1 전극들 사이에 대응된 거칠기 유도층을 구비하는 단계를 더 포함할 수 있다.
상기 뱅크를 구비하는 단계 후, 상기 뱅크 상면에, 플라즈마 처리하는 단계를 더 포함할 수 있다.
본 발명의 발광 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 본 발명의 발광 표시 장치는 뱅크 상부 표면의 거칠기를 크게 하여, 그 상부에 위치하는 공통층들에서 전류가 수평으로 흐르는 경로를 길게 하여, 저항을 크게 하여 수평 누설 전류를 제한할 수 있다. 따라서, 특정 서브 화소를 구동시 인접 화소에서 누설 광이 발생되는 현상을 방지할 수 있다.
둘째, 본 발명의 발광 표시 장치에서 뱅크 하측의 거칠기 유도층을 구비하여 뱅크 상부의 표면 변화를 일으키거나 혹은 뱅크 상측에 직접적으로 플라즈마 처리를 하여 뱅크 상부 표면 변화를 일으키거나 혹은 앞서 설명한 두 방법을 모두 적용하여 뱅크 상부 표면 변화를 최대화할 수 있다. 이를 통해 뱅크 상부 표면에서 저항값이 크게 작용하여 인접 서브 화소가 수평 누설 전류가 전달됨을 차단할 수 있다.
도 1은 본 발명의 발광 표시 장치를 나타낸 평면도
도 2는 본 발명의 발광 표시 장치의 제 1 내지 제 3 서브 화소를 나타낸 단면도
도 3은 도 2의 뱅크 영역을 확대한 단면도
도 4는 표면 거칠기 인자의 정의를 나타내는 도면
도 5는 도 3의 유기 발광 소자의 변형예를 나타낸 단면도
도 6은 본 발명의 발광 표시 장치의 다른 형태에 따른 유기 발광 소자를 나타낸 단면도
도 7은 비교예에 따른 발광 표시 장치의 뱅크 및 주변부를 나타낸 단면도
도 8a 및 도 8b는 본 발명의 발광 표시 장치의 제 1, 제 2 실시예에 따른 뱅크 및 주변부를 나타낸 단면도
도 9는 비교예와 본 발명의 제 1, 제 2 실시예에 따른 발광 표시장치의 청색 서브 화소 발광시 파장별 세기를 나타낸 그래프
도 10a 내지 도 10f는 다양한 뱅크 하부층의 구성에 따라 뱅크 상부면이 갖는 표면 거칠기를 나타낸 단면도
도 11은 본 발명의 제 1실시예에 따른 발광 표시 장치의 제조 방법을 나타낸 공정 순서도
도 12는 본 발명의 제 2 실시예에 따른 발광 표시 장치의 제조 방법을 나타낸 공정 순서도
도 2는 본 발명의 발광 표시 장치의 제 1 내지 제 3 서브 화소를 나타낸 단면도
도 3은 도 2의 뱅크 영역을 확대한 단면도
도 4는 표면 거칠기 인자의 정의를 나타내는 도면
도 5는 도 3의 유기 발광 소자의 변형예를 나타낸 단면도
도 6은 본 발명의 발광 표시 장치의 다른 형태에 따른 유기 발광 소자를 나타낸 단면도
도 7은 비교예에 따른 발광 표시 장치의 뱅크 및 주변부를 나타낸 단면도
도 8a 및 도 8b는 본 발명의 발광 표시 장치의 제 1, 제 2 실시예에 따른 뱅크 및 주변부를 나타낸 단면도
도 9는 비교예와 본 발명의 제 1, 제 2 실시예에 따른 발광 표시장치의 청색 서브 화소 발광시 파장별 세기를 나타낸 그래프
도 10a 내지 도 10f는 다양한 뱅크 하부층의 구성에 따라 뱅크 상부면이 갖는 표면 거칠기를 나타낸 단면도
도 11은 본 발명의 제 1실시예에 따른 발광 표시 장치의 제조 방법을 나타낸 공정 순서도
도 12는 본 발명의 제 2 실시예에 따른 발광 표시 장치의 제조 방법을 나타낸 공정 순서도
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
도 1은 본 발명의 발광 표시 장치를 나타낸 평면도이며, 도 2는 본 발명의 발광 표시 장치의 제 1 내지 제 3 서브 화소를 나타낸 단면도이다. 도 3은 도 2의 뱅크 영역을 확대한 단면도이다.
도 1과 같이, 본 발명의 발광 표시 장치는 다각형, 바람직하게는 직사각형의 기판(100)을 포함하며, 상기 기판(100) 상의 구성 요소를 포함한다.
그리고, 상기 기판(100)은 크게 중앙에 표시 영역(AA)과 그 외곽의 외곽 영역으로 구분된다. 상기 표시 영역(AA) 내에는, 개구부에 발광부(EM)를 정의하는 뱅크(150)가 구비된 서브 화소(SP)들이 매트릭스 상으로 배열된다.
상기 서브 화소(SP)들을 회로적으로 살펴보면, 각 서브 화소(SP)는 서로 교차하는 게이트 라인(GL: GL1, GL2, …GLn)과 데이터 라인(DL: DL1, DL2, … DLm)에 의해 구획된다. 또한, 상기 표시 영역(AA) 내에는, 각 서브 화소(SP)에 구비되는 서브화소 회로(PC)를 구동하도록 상기 데이터 라인과 동일 방향으로 구동 전압이 인가되는 구동 전압 라인(VDDL)이 더 구비되며, 상기 구동 전압 라인은 서브화소 회로(PC)의 일부인 구동 박막 트랜지스터(D-Tr)에 연결된다.
상기 라인들에 연결된 서브화소 회로(PC)를 설명하면, 서브화소 회로(PC)는 상기 게이트 라인(GL)과 데이터 라인(DL)의 교차부에 구비된 스위칭 박막 트랜지스터(S-Tr), 스위칭 박막 트랜지스터(S-Tr)과 구동 전압 라인(VDDL) 사이에 구비된 구동 박막 트랜지스터(D-Tr), 구동 박막 트랜지스터(D-Tr)와 연결된 유기발광 다이오드(OLED) 및 상기 구동 박막 트랜지스터(D-Tr)의 게이트 전극과 드레인 전극(혹은 소스 전극) 사이에 구비된 스토리지 캐패시터(Cst)를 포함한다.
여기서, 스위칭 박막 트랜지스터(S-Tr)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 형성되어, 해당 서브 화소를 선택하는 기능을 하며, 그리고, 구동 박막 트랜지스터(D-Tr)는 스위칭 박막 트랜지스터(S-Tr)에 의해 선택된 서브 화소의 발광 소자(Light Emitting Device)를 구동하는 기능을 한다.
또한, 상기 기판(100)의 가장 자리에 해당되는 외곽 영역에는 상기 게이트 라인(GL)에 스캔 신호를 공급하는 게이트 구동부(GD)과 상기 데이터 라인(DL)에는 데이터 신호를 공급하는 데이터 구동부(DD)를 포함한다. 그리고, 상기 구동 전압 라인(VDDL)은 상기 외곽 영역에 제 1 전원(VDD)을 구비하여 구동 전압을 인가받거나 혹은 데이터 구동부(DD)를 통해 구동 전압을 인가받을 수 있다.
여기서, 상기 게이트 구동부(GD) 및 데이터 구동부(DD)/제 1 전원(VDD)는, 상기 표시 영역의 박막 트랜지스터 형성시 상기 기판(100) 상의 외곽 영역에 직접 내장하여 형성할 수도 있고, 혹은 기판(100)의 외곽 영역에 별도로 필름이나 인쇄 회로 기판의 형상을 부착시켜 이루어질 수도 있다. 이러한 회로 구동부는 어느 경우나 표시 영역 외곽 영역에 구비하는 것으로, 이를 위해 표시 영역(AA)은 기판(100)의 에지보다 안쪽에서 정의된다.
또한, 게이트 구동부(GD)는 복수의 게이트 라인(GL)에 스캔 신호를 순차적으로 공급한다. 예를 들면, 게이트 구동부(GD)는 제어회로로써, 타이밍 컨트롤러(미도시)등으로부터 공급되는 제어신호에 대응하여 복수의 게이트 라인(GL)에 스캔 신호를 공급한다.
또한, 데이터 구동부(DD)는 타이밍 컨트롤러(미도시)등의 외부로부터 공급되는 제어 신호에 대응하여 데이터 라인(DL) 중 선택된 데이터 라인(DL1~DLm)들로 데이터 신호를 공급한다. 데이터 라인(DL1~DLm)들로 공급된 데이터 신호는 게이트 라인(GL~GLn)으로 스캔 신호가 공급될 때마다 스캔 신호에 의해 선택된 서브 화소(SP)로 공급된다. 이를 통해, 서브 화소(SP)는 데이터 신호에 대응하는 전압을 충전하고 이에 대응하는 휘도로 발광한다.
한편, 상기 기판(100)은 플라스틱, 유리, 세라믹 등으로 이루어지는 절연 기판일 수 있으며, 기판(100)이 플라스틱으로 구성될 경우, 슬림하며 휘어질 수 있는 플렉서블(flexible)한 특성을 가질 수 있다. 다만, 기판(100)의 재료는 이에 국한되지 않으며, 금속을 포함하고 배선이 형성되는 측에 절연성 버퍼층을 더 구비한 형태로도 이루어질 수도 있다.
또한, 상기 서브 화소(SP)들은 복수개, 예를 들어 각각 서로 다른 색상의 광을 발광하는 3개 또는 4개의 서브 화소들을 세트로 하여 화소로 정의될 수 있다.
이러한 서브 화소(SP)는 특정한 한 종류의 컬러필터가 형성되거나, 또는 컬러필터가 형성되지 않고 발광 소자가 특별한 색상을 발광할 수 있는 단위를 의미한다. 서브 화소(SP)에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)을 포함하며, 경우에 따라 선택적으로 백색(W)를 더 포함할 수 있으나, 본 발명이 이에 국한되는 것은 아니다.
이하의 설명에는 발광 소자의 예로, 유기 발광 소자가 이용된 점을 주로 예시하고 있으나, 본 발명은 이에 한하지 않으며, 발광 소자 내에 두 개의 전극 사이에 공통층이 서브 화소들에 공유되어 있는 구조라면 어느 경우나 적용할 수 있다.
예를 들어, 발광 소자로 유기 발광 소자(OLED: Organic Light Emitting Diode)를 이용시, 이는 구동 박막 트랜지스터(D-Tr)와 연결되며, 각 서브 화소에 구비된 제 1 전극과, 상기 제 1 전극과 대향하는 제 2 전극 및 상기 제 1, 제 2 전극 사이에 유기 스택을 포함한다. 상기 유기 스택 내에는 유기 발광층을 포함하며, 그 하부 및/또는 상부에 유기 공통층을 포함할 수 있다.
한편, 발광 표시 장치(10)의 발광 방식은 상면발광(Top Emission)과 하면발광 (Bottom Emission) 및 양면발광(Dual Emission) 방식 등으로 구분될 수 있다. 경우에 따라, 대면적의 발광 표시 장치는 저항성이 높은 제 2 전극을 기판(100) 내 표시 영역(AA)의 전면에 형성시키는 과정에서 제 2 전극(도 2 및 도 3의 140 참조)의 전압강하가 발생할 수 있으므로, 보조 배선을 더 구비하고, 상기 보조 배선과 제 2 전극과의 접속을 꾀할 수 있다.
발광 소자는 각 서브 화소에서 서브화소 회로(PC)와 연결되어, 선택적으로 동작하며, 구동 전류 인가에 따라 자발광 소자로서 기능한다. 즉, 본 발명의 발광 표시 장치는 발광 소자를 각 서브 화소에 구비함으로써, 별도의 광원없이 표시가 가능하다.
자발광 소자의 예로 유기 발광 소자, 양자점 등을 이용한 무기 발광 소자, 혹은 유무기 재료를 발광 재료를 포함한 발광 소자가 가능할 것이다.
본 발명의 발광 표시 장치는 자발광 소자를 각 서브 화소에 구비하되, 서브 화소들에 공통층이 이용되어 이로 인한 인접 서브 화소간 누설 전류를 영향을 방지하고자 뱅크 상부 표면의 요철을 가해 공통층의 저항을 크게 하도록 구성을 변경한 것이다. 즉, 뱅크 상부 표면의 요철이 누설 전류 경로를 길게 하여, 인접 서브 화소간 누설 전류의 전달을 방지하거나 최소화할 수 있다.
본 발명의 구체적인 발광 표시 장치의 구조를 도 2 및 도 3을 통해 설명한다.
도 2 및 도 3과 같이, 본 발명의 발광 표시 장치는 복수개의 서브 화소를 갖는 기판(100)과, 상기 서브 화소들(SP: R_SP, G_SP, B_SP)에 각각 구비된 제 1 전극(120)과, 상기 서브 화소들(SP: R_SP, G_SP, B_SP)에 발광부(EM)를 정의하며, 상면의 표면 거칠기(surface roughness)가 상기 제 1 전극(120) 상면의 표면 거칠기보다 큰 뱅크(150)와, 상기 제 1 전극들(120)과 뱅크(150)를 덮으며, 상기 복수개의 서브 화소들(SP)에 걸쳐 구비된 유기 스택(130)과, 상기 유기 스택(130) 내에, 상기 각 서브 화소들의 발광부에 구비된 발광층(133a, 133b) 및 상기 유기 스택(130) 상에 구비된 제 2 전극(140)을 포함한다.
도시된 예에서, 기능적으로 각 서브 화소(SP: R_SP, G_SP, B_SP)에서 제 1 전극(120), 유기 스택(130) 및 제 2 전극(140)이 유기 발광 소자(OLED)로 기능한다.
일예로, 도 3은 상기 유기 발광 소자(OLED)에서 제 1 전극(120)은 반사 전극을 포함하고, 제 2 전극(140)은 투명 전극 또는 반사투과 전극으로 상부 발광 방식에 적용된 예를 나타내었으나, 이에 한정되지 않으며, 제 1, 제 2 전극을 반전시켜 하부 발광 방식으로 이용할 수도 있고, 혹은 영역별로 구별하여 상부 발광 방식의 영역과 하부 발광 방식의 영역을 혼용할 수 있고, 또 다른 예로는 두 전극에 모두 투명 전극을 이용하여 양면 발광 방식의 예를 적용할 수도 있다.
본 발명의 발광 표시 장치에서 주목하는 것은 서브 화소(SP)의 발광부(EM)보다는 발광부(EM) 주변의 영역, 즉, 뱅크(150)이다.
뱅크(150)의 상부 표면은 도 2 및 도 3과 같이, 표면 거칠기를 크게 갖는 것으로, 이는 일반적인 뱅크의 형성 공정이나, 뱅크 자체의 물성으로 자연적으로 발생하는 것이 아니라 뱅크 표면에 특정 처리를 하여 표면 거칠기를 크게 하거나 혹은 뱅크 하측에 특정 구성을 더 부가하고, 특정 구성이 뱅크 상부 표면에 일정 이상의 표면 거칠기를 유도하여 갖게 하는 것이다.
본 발명에서 뱅크(150) 상부 표면의 거칠기는 표면 거칠기를 평가하는 인자 Rq (root mean square average of roughness profile ordinates)로 평가되었으며, 표면 거칠기는 도 4를 참조하여 설명한다.
도 4는 표면 거칠기 인자(Rq)의 정의를 나타내는 도면이다. 도 4와 같이, 표면 거칠기 인자 Rq는 기준 표면에 대한 변화(yi)를 N 개의 지점에서 측정 후, N개의 지점들의 기준 표면에 대한 변화(yi)의 제곱들을 더하고, 이를 N 으로 나누어 그 값의 제곱근을 산출하여 도출한다.
예를 들어, 폴리 이미드 혹은 폴리 아미드 등의 단일 재료로 뱅크를 형성시 뱅크 상부면에서의 표면 거칠기 인자 Rq는 1.6 이하에 상당하다.
본 발명의 발광 표시 장치에서 제 1 전극(120)은 상기 반사 전극을 포함한 금속층으로 예를 들어 스퍼터링 방식으로 증착되어 형성되는 것으로, 폴리 이미드 혹은 폴리 아미드 등의 코팅 공정으로 형성한 뱅크의 표면과 유사하거나 보다 표면 거칠기가 크며, 대략 1.4 내지 2.2 수준의 표면 거칠기 인자 Rq를 갖는다.
도 2 및 도 3에 도시된 본 발명의 발광 표시 장치에서, 뱅크(150)는 하측에 표면 거칠기를 크게 유도하는 거칠기 유도층(115)을 구비하여 상부면 표면 거칠기를 상기 제 1 전극(120)보다 크게 갖는 것으로, 이를 통해 상기 제 1 전극(120) 상부에 형성되는 유기 스택(130)에 수평으로 누설 전류가 흐르더라도 뱅크(150) 상부에서 불규칙한 표면을 갖게 되어 누설 전류가 흐르는 경로(L)가 길게 된다. 이에 따라 인접 화소간 갖는 저항(R)은 ρ* L/A (ρ는 유기 스택의 비저항, L은 뱅크 상부면의 표면 거칠기로 갖는 경로 및 A 는 단면적)의 식으로 관찰시 경로 'L'의 증가로 단일 재료로 이루어져 특정 처리가 없이 형성된 뱅크의 일반적인 완만한 상부 표면보다 크게 된다. 따라서, 일측 서브 화소에서 다른 서브 화소로 진행하는 누설 전류를 줄이거나 방지할 수 있다. 이를 통해 서브 화소간 개별 구동이 가능하여, 특정 서브 화소를 동작시 인접 서브 화소가 약하게 발광하는 누설 발광 현상을 방지할 수 있다.
상기 거칠기 유도층(115)은 거칠기 유도층(115) 상부에 형성되는 층(도 2 및 도 3에서 뱅크(150))의 표면 거칠기를 크게 하는 것으로, 표면 거칠기 인자 Rq의 값을 제 1 전극(120)의 표면 이상으로 하는 것이며, 이를 통해 뱅크(150) 상부의 유기 스택(130)에서 수평 방향으로 흐르는 누설 전류를 저지한다.
거칠기 유도층(115)는 뱅크(150)의 하부에 위치하는 것으로, 그 자체로 자신의 표면 거칠기가 클 수도 있지만, 이는 절대적이지 않고, 그보다는 거칠기 유도층(115) 상부에 형성되는 층의 표면 거칠기를 크게 하는 것이다. 예를 들어, 거칠기 유도층(115)의 재료로 본 발명의 발명자는 실리콘 산화막을 이용하였지만, 자신 외의 상부에 형성되는 물질층의 상부 표면의 거칠기를 크게 유도할 수 있는 물질이라면 다른 재료로도 대체될 수 있다.
본 발명의 발명자는 실험에서, 실리콘 산화막(SiOx)은 3600의 두께를 형성하고, 이어 폴리 이미드를 1㎛ 내지 3㎛ 의 두께로 뱅크(150)를 형성할 때, 폴리 이미드 단독으로 1㎛ 내지 3㎛으로 뱅크를 형성시보다 상기 뱅크(150) 상부 표면의 거칠기를 크게 함을 실험을 확인할 수 있었다. 실리콘 산화막과 같은 거칠기 유도층(115)의 더 구비시 거칠기 유도층(115)을 구비하지 않은 경우 대비 대략 Rq를 0.8 이상 크게 할 수 있다.
여기서, 상기 거칠기 유도층(115)은 상기 뱅크(150)의 두께보다 1/3 이하 수준의 두께를 갖더라도 뱅크(150) 상부의 표면 거칠기를 크게 하는 것으로, 거칠기 유도층(115) 자신 표면의 거칠기를 뱅크(150)의 상부가 따르게 하는 경우뿐만 아니라 거칠기 유도층(115) 자신 표면의 거칠기 이상을 갖도록 뱅크(150)의 상부 표면의 거칠기를 변경할 수도 있다.
한편, 거칠기 유도층(115)은 모든 재료가 가능한 것이 아니다. 예를 들어, 뱅크(150) 하측에 폴리 이미드나 폴리 아크릴 혹은 BCB와 같은 유기 재료가 구비되는 경우에는 뱅크 상부 표면에서의 표면 거칠기 인자 Rq의 변화가 미미하다. 그리고, 상기 뱅크(150) 하측에 실리콘 질화막과 같은 무기 재료가 이용되는 경우에는 오히려 뱅크 단일 물질로 형성시보다 뱅크 상부 표면에서의 표면 거칠기 인자 Rq의 값이 줄어들 수 있다. 또한, 금속 재료로 거칠기 유도층(115)을 형성시는 인접한 서브 화소들의 제 1 전극(120)에 영향을 줄 수 있어 바람직하지 않다. 이에 본 발명의 발명자는 거칠기 유도층(115)을 실리콘 산화막과 같은 무기 재료를 이용하여 형성하였다.
그리고, 거칠기 유도층(115) 외에 상기 뱅크(150) 상부 표면의 거칠기를 크게 하기 위해 뱅크(150) 상부 표면에 플라즈마 처리를 더 진행하기도 한다. 경우에 따라, 뱅크(150) 상부 표면의 거칠기를 보다 크게 하기 위해 거칠기 유도층(115) 적용과 뱅크(150) 상에 플라즈마 처리를 함께 진행하기도 한다.
거칠기 유도층(115) 및 뱅크(115) 외의 유기 발광 소자(OLED)의 구성에 대해 설명한다.
각 서브 화소에 구비된 제 1 전극(120)은 각 서브 화소(SP)에 나뉘어 형성된 것으로, 이는 독립적으로 각 서브 화소(SP)를 발광하기 위해서이다. 도 3에는 제 1 전극(120)이 반사 전극(120b)과 그 하부 및 상부에 위치하는 투명 전극(120a, 120c)의 삼중층으로 이루어진 예를 나타내었으나 이에 한정되지 않고, 반사 전극(120b)의 단일층으로도 형성될 수도 있고, 혹은 반사 전극(120b)과 상부 또는 하부에 투명 전극(120a 또는 120c)을 구비한 2층으로 형성할 수도 있고, 경우에 따라, 반사 전극과 투명 전극의 교번 형성을 반복한 복수층으로 형성할 수도 있다.
상기 유기 스택(130)은 예를 들어, 각 서브 화소에 아래에서부터 차례로, 정공 주입층(131), 정공 수송층(132), 발광층(133a, 133b), 전자 수송층 (및 전자 주입층)(134)을 포함하여 적층된다. 유기 스택(130) 중 발광층(133a, 133b)을 기본 구성으로 하며, 나머지 층들은 선택적일 수 있으며, 각 층은 각각 단일층으로도 복수층으로 형성될 수 있다.
정공 주입층(131), 정공 수송층(132), 전자 수송층 (및 전자 주입층)(134)은 서브 화소들(SP:R_SP, G_SP, B_SP)에 공통으로 구비되어 이들을 공통층이라고도 한다. 도시된 바와 같이, 이들은 유기층들로 형성될 수도 있고, 유기층 내에 무기물을 일부 포함하여 형성될 수도 있다. 혹은 도시된 유기 발광 소자 외의 무기 발광 소자를 이용하는 경우에는 무기물층을 포함할 수도 있다.
경우에 따라, 상기 발광층(133a, 133b)의 하부와 상부에 바로 접하여 전자 저지층 및 정공 저지층이 더 형성되기도 한다. 그러나, 이는 필수적인 것이 아니며, 필요에 따라 구비된다. 그리고, 상기 전자 저지층 및 정공 저지층은 기판(100)에 정의된 복수개의 서브 화소 중 선택적으로 구비될 수 있다.
도 3에서는 발광층(133a, 133b)이 각 서브 화소에서 나뉘어 패터닝된 바가 도시되어 있으나 이에 한하지 않으며 탠덤 방식과 같은 경우에는 발광층은 공통층과 같이, 서브 화소들에 걸쳐 구비될 수도 있다.
상기 제 1 전극(120)은 박막 트랜지스터(TFT)와 연결되어 선택적으로 구동된다.
기판(100) 상에는 버퍼층(101)이 형성되고, 상기 버퍼층(101) 상에 박막 트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 반도체층(102)과, 상기 반도체층(102) 상에 게이트 절연막(105) 및 게이트 전극(103)과, 상기 반도체층(102)의 양측에 접속된 소스 전극(106a) 및 드레인 전극(106b)을 포함한다.
반도체층(102)은 비정질 실리콘, 결정질 실리콘, 산화물 반도체 중 어느 하나이거나 이들 중 하나 이상을 적층시켜 형성한 구성일 수도 있다.
상기 소스 전극(106a) 및 드레인 전극(106)과 상기 반도체층(102)이 접속되는 부위를 제외하고 상기 반도체층(102) 및 게이트 전극(103)을 덮으며 층간 절연막(104)이 구비된다.
그리고, 상기 소스 전극(106a) 및 드레인 전극(106)과 상기 층간 절연막(104)을 덮으며 보호막(110)이 형성된다. 상기 보호막(110)은 상기 제 1 전극(120) 하측에 위치하며 상기 박막 트랜지스터(TFT)를 보호하며, 상기 제 1 전극(120)이 형성되는 면이 평탄하도록 ?ㅄ쨈?.
또한, 상기 제 2 전극(104) 상부에는 캐핑층(160)이 전면 형성되어 상기 제 2 전극(104)에서의 광추출을 돕고 상기 유기 발광 소자(OLED)을 보호한다. 상기 캐핑층(160)은 투명한 유기 재료로 대략 1.6 내지 2.2의 굴절률을 갖는 재료이다. 경우에 따라, 상기 캐핑층(160)의 형성은 선택적일 수 있다.
본 발명의 발광 표시 장치에 있어서, 각 서브 화소(SP)의 발광부(EM)를 정의하는 뱅크(150)의 상부 표면은 거칠기가 큰 것으로, 이로 인해 뱅크(150)의 상부 표면 상에 위치하는 유기 스택(130)의 표면을 흐르는 수평 전류의 경로가 길게 된다.
이하, 유기 스택에 다른 예를 갖는 다른 형태의 본 발명의 발광 표시 장치를 살펴본다.
도 5는 본 발명의 발광 표시 장치의 유기 발광 소자의 변형예를 나타낸 단면도이다.
도 5와 같이, 본 발명의 발광 표시 장치의 유기 발광 소자의 변형예는 도 3의 구성에 대비하여, 기판에 구비된 복수개의 서브 화소 중 제 1, 제 2 전극(120, 140) 사이에서 발광층(133a, 133c)의 위치를 조정할 필요가 있을 때, 구비되는 층으로, 정공 수송 보조층(1321, 1322)이 정공 수송층(132)과 발광층(133a, 133b)이 더 구비되고 공통적으로 전자 저지층(EBL(1323))을 정공 수송층 혹은 정공 수송 보조층(1321, 1322)과 발광층(133a, 133b, 133c) 사이의 층간에 더 구비한 형태이다. 상기 발광층(133a, 133b, 133c)과 제 2 전극(140) 사이에는 공통층으로서 전자 수송층(134)이 구비된다.
기판(100)에는 예를 들어, 적색, 녹색 및 청색의 서브 화소(R_SP, G_SP, B_SP)가 구비될 수 있으며, 이 중 상대적으로 파장이 긴 발광층들에 대해 제 1 전극(120)으로부터 광학 거리를 길게 하도록 발광층(133a, 133c)의 위치를 조정하는 경우가 있다.
보다 장파장인 적색 서브 화소(R_SP)에서 정공 수송 보조층(1321)의 두께가 보다 단파장인 녹색 서브 화소(G_SP)에서의 정공 수송 보조층(1322)의 두께보다 두껍다.
이와 같이, 도 3 또는 도 5와 같이, 발광층을 각 서브 화소에 발광색별로 패터닝되어 구비되는 경우, 상기 발광층(133a, 133b, 133c)들이 뱅크(150) 상부에서 제거되어 있어, 상기 공통층들(131, 132, 134)이 상기 기판(100)에 대해 중첩한 면적이 상기 발광층(133a, 133c)이 기판(100)에 대해 중첩한 면적보다 클 수 있다.
도 6은 본 발명의 발광 표시 장치의 다른 형태에 따른 유기 발광 소자를 나타낸 단면도이다.
도 6의 본 발명의 발광 표시 장치의 다른 형태에 따른 유기 발광 소자는 제 1 전극(120)과 제 2 전극(140) 사이에 유기 스택을, 전하 생성층(CGL)을 사이에 둔 복수 스택으로 구비하여 형성한 것이다.
각 스택은 발광층(EML)과 그 하측과 상부에 제 1 공통층(HTL1)과 제 2 공통층(ETL1)을 구비하며, 제 1 공통층(HTL1)은 정공 주입층, 정공 수송층, 전자 저지층 중 적어도 한 층을 포함할 수 있으며, 제 2 공통층(ETL1)은 정공 저지층, 전자 수송층, 전자 주입층을 적어도 한 층 포함할 수 있다.
도 6의 형태는 일종의 탠덤 방식으로 형성되는 것으로, 제 1, 제 2 공통층(HTL1, ETL1)과 마찬가지로 발광층(EML) 역시 각 서브 화소들에 걸쳐 구비되며, 표시 영역에서 발광층(EML)과 제 1, 제 2 공통층(HTL1, ETL2)들이 영역 구분없이 일체로 형성되어 있다. 즉, 상기 발광층(EML)을 포함한 복수 스택의 구성이 영역들의 구분없이 일체로 형성되어 뱅크 상에도 상기 스택이 동일 구성을 갖게 되며, 상술한 본 발명의 발광 표시 장치의 요철을 갖는 뱅크(150) 표면을 통해 인접 서브 화소들 사이에 뱅크(150) 표면에서 경로를 길게 가져 인접 서브 화소간의 누설 전류를 방지할 수 있다.
본 발명의 발광 표시 장치는 뱅크 상부 표면에 특징을 가지며, 뱅크 표면이 갖는 거칠기가 큰 요철에 의해 인접 서브 화소간 누설 전류를 방지하고자 한 것으로, 공통층을 서브 화소들에 공유하고 있는 상술한 유기 발광 소자들의 어느 형태들에 대해서나 효과를 갖는다.
이하, 구체적으로 발광부(EM)를 제외한 뱅크의 형상에 대해 비교예와 본 발명의 실시예들의 예를 살펴본다.
도 7은 비교예에 따른 발광 표시 장치의 뱅크 및 주변부를 나타낸 단면도이다.
도 7과 같이, 비교예에 따른 발광 표시 장치는 인접한 서브 화소들에 각각 제 1 전극(20a, 20b)이 구분되어 보호층(10) 상에 구비되어 있으며, 상기 보호층(10) 상에 발광부를 제외한 영역에 뱅크(30)가 구비된다. 이 경우, 상기 뱅크(30)의 상부 및 측부의 표면 거칠기가 대체적으로 표면 거칠기 인자 Rq가 1.2에 상당하다. 그리고, 상기 뱅크(30)와 제 1 전극(20a, 20b) 상부에 형성되는 유기물 성분의 공통층(40)은 서로 인접한 서브 화소들의 제 1 전극(20a, 20b)과 뱅크(30)의 표면이 균일한 표면 거칠기를 갖거나 제 1 전극(20a, 20b)보다 뱅크(30)의 표면 거칠기가 오히려 낮아 제 1 전극(20a, 20b) 사이에 형성되는 뱅크(30) 상부의 공통층(40)의 수평 경로가 짧다. 따라서, 공통층(40) 상에 전면 제 2 전극(미도시) 형성 후, 예를 들어, 좌측의 서브 화소의 제 1 전극(20a)과, 제 2 전극에 전압을 인가하여 수직 전계를 가해 발광을 꾀할 때, 인접 서브 화소들에 공유되어 있는 공통층(40)의 존재로 인해 수평 누설 전류를 발생되어 의도하지 않는 우측의 서브 화소에서의 발광이 발생되는 문제점이 있다.
도 8a 및 도 8b는 본 발명의 발광 표시 장치의 제 1, 제 2 실시예에 따른 뱅크 및 주변부를 나타낸 단면도이다.
도 8a와 같이, 본 발명의 제 1 실시예에 따른 발광 표시 장치에서, 뱅크(150) 하측에는 실리콘 산화막(SiOx)으로 이루어진 거칠기 유도층(115)이 형성되어 상기 뱅크(150)의 상부 표면에 표면 거칠기를 크게 하여 요철을 발생시킨다. 뱅크(150) 상부 표면에 요철을 갖지만 본 발명의 제 1 실시예에서는 뱅크(150) 형성 공정에 특정 처리를 수행하지 않고, 도 7과 동일한 방식으로 뱅크 형성 공정을 진행한 것이다. 이러한 뱅크(150) 상부 표면이 요철을 갖는 변화는, 실리콘 산화막의 거칠기 유도층(115)과 뱅크(150) 물질간의 표면 반발력에 의해 뱅크(150) 상부 표면에 변화가 발생되는 것으로 추정되기도 한다.
이에 따라, 거칠기 유도층(115)이 영역을 제외한 영역의 제 1 전극(1200a, 1200b) 상부는 완만하며, 이어 형성하는 유기 스택(130)이 서로 인접한 서브 화소(SP)들의 발광부(도 2의 EM참조)에 대응되는 제 1 전극(1200a, 1200b) 상에는 완만한 제 1 전극(1200a, 1200b)의 상부 표면을 따라 형성되고, 이와 대조되어 뱅크(150)의 상부 표면은 표면 거칠기가 큰 요철을 가져 선택적으로 뱅크(150) 상부 표면에서만 유기 스택(130)이 갖는 경로가 길게 되며, 이로 인해 공통층을 포함하는 유기 스택(130)에서 뱅크(150) 상부의 저항을 크게 하여, 수평 방향으로 진행하는 수평 누설 전류에 의한 영향을 줄일 수 있다.
한편, 인접한 서브 화소들의 상기 제 1 전극(1200a, 1200b)들은 서로 간의 이격을 유지하는 한 뱅크(150)와 중첩하여 형성할 수 있다. 이 경우, 제 1 전극(1200a, 1200b)들은 뱅크(150) 하측의 거칠기 유도층(115)과도 중첩할 수 있다.
상기 유기 스택(130)은 도 2, 3, 5, 6에서 설명한 정공 주입층, 정공 수송층, 전자 저지층, 정공 저지층, 발광층, 전자 수송층 및 전자 주입층을 전체 혹은 일부를 선택하여 형성하는 것으로, 발광층은 도 3과, 도 5와 같이, 서브 화소의 발광부(EM)에만 형성되거나 서브 화소(SP)간 구분하여 형성될 수도 있고, 혹은 도 6과 같이, 전체 서브 화소(SP)들에 걸쳐 표시 영역(도 1의 AA 참조)에서 일체형으로 형성될 수도 있다. 어느 경우나 본 발명의 제 1 실시예에 따른 유기 발광 소자를 갖는 발광 표시 장치를 구현시 뱅크(150) 상부의 표면 요철로 인접 서브 화소간 누설 전류를 방지하거나 줄일 수 있다.
상기 거칠기 유도층(115)은 너무 두께가 얇으면 상부에 형성되는 뱅크(150)의 상부 표면의 변화를 일으키지 못하므로, 1000 이상의 두께로 형성하며, 두께가 두꺼운 경우 뱅크(150) 표면의 변화는 일으킬 수 있으나, 여러 번에 걸쳐 증착 공정을 해야 하는 어려움이 있으므로, 5000 이하의 두께로 형성하여, 증착 공정을 단순화한다. 또한, 상기 거칠기 유도층(115)은 뱅크(150)의 두께보다 얇은 두께를 갖게 하여, 증착 공정을 단순화하고, 뱅크(150) 상부측의 거칠기 변화를 일으키도록 한다.
특히, 수평 누설 전류는 유기 스택(130) 중 제 1 전극(1200a, 1200b)에 최인접한 공통층에 의한 영향이 클 수 있다. 도시된 바와 같이, 뱅크(150) 표면에 거친 요철을 가질 때, 뱅크(150) 상에 최인접한 공통층이 제 1 전극(1200a, 1200b) 상에 위치하는 공통층과 표면 거칠기 차를 가장 크게 갖는다. 이 경우, 뱅크(150) 상면에서 불규칙한 두께로 형성되거나 일부 형성되지 않게 되어 인접 서브 화소로 흐르는 수평 누설 전류의 경로를 끊기도 한다.
한편, 도시된 예에는 상기 제 1 전극(1200a, 1200b)과 거칠기 유도층(115)이 실리콘 질화막(SiNx)의 보호층(110) 상에 형성된 예를 나타내었으나, 보호층(110)의 재료는 실리콘 질화막에 한정되지 않으며, BCB, 포토 아크릴 등의 유기 평탄화 재료를 포함할 수도 있다. 이러한 다른 재료로 보호층(110)을 형성할 경우에도 뱅크(150) 하측에 거칠기 유도층(115)을 구비함에 의해 뱅크(150) 상측 표면의 표면 거칠기를 크게 할 수 있다.
도 8b는 상술한 본 발명의 제 1 실시예에 따른 발광 표시 장치에 비교하여, 뱅크(250) 하측에 거칠기 유도층(115)을 구비함과 동시에 뱅크(250) 상부에 플라즈마 처리를 진행하여 뱅크(250) 상부 표면의 거칠기 변화를 더 크게 하고 불규칙적으로 변화시킨 것이다.
이에 따라, 거칠기 유도층(115)이 영역을 제외한 영역의 제 1 전극(1200a, 1200b) 상부는 완만하며, 이어 형성하는 유기 스택(230)이 서로 인접한 서브 화소(SP)들의 발광부(도 2의 EM참조)에 대응되는 제 1 전극(1200a, 1200b) 상에는 완만한 제 1 전극(1200a, 1200b)의 상부 표면을 따라 형성되고, 이와 대조되어 뱅크(250)의 상부 표면은 표면 거칠기가 큰 요철을 가져 선택적으로 뱅크(250) 상부 표면에서만 유기 스택(230)이 갖는 경로가 길게 되며, 이로 인해 공통층을 포함하는 유기 스택(130)에서 뱅크(250) 상부의 저항을 크게 하여, 수평 방향으로 진행하는 수평 누설 전류에 의한 영향을 줄일 수 있다.
도 8a와 같이, 뱅크(150) 하측에 거칠기 유도층(115)을 구비한 경우 표면 거칠기 Rq는 대략 2.4 정도로 상승하며, 도 8b와 같이, 뱅크(250) 하측에 거칠기 유도층(115)을 구비함과 동시에 뱅크(250) 상면에 플라즈마 처리를 더 진행하는 경우에는 뱅크(250) 상면의 표면 거칠기 Rq가 대략 4.0 정도로 상승하여, 뱅크(250) 상부의 표면 거칠기 변화가 더 큼을 알 수 있다.
도 9는 비교예와 본 발명의 제 1, 제 2 실시예에 따른 발광 표시장치의 청색 서브 화소 발광시 파장별 세기를 나타낸 그래프이다.
상술한 비교예 및 본 발명의 제 1, 제 2 실시예에 따른 발광 표시 장치에서, 도시되어 있는 뱅크(30, 150, 250)의 좌측 서브 화소를 청색 서브 화소라 하고, 우측 서브 화소를 적색 서브 화소라 할 때, 청색 서브 화소의 제 1 전극(20a, 1200a)에만 전압을 인가하고 인접한 적색 서브 화소의 제 1 전극(20b, 1200b)에는 전압을 인가하지 않은 경우, 청색 서브 화소에서의 제 1 전극(20a)과 제 2 전극의 수직 전계 형성에 의해 430nm 내지 480nm에서의 피크 특성을 갖는 청색 발광이 발생된다(청색의 피크 파장의 최고 세기는 0.2 이상이기 때문에 그래프 상에서 관찰되지 않음). 그런데, 비교예의 경우, 청색 서브 화소와 인접한 적색 서브 화소에서 제 1 전극(20b)에 전압을 인가하지 않더라도 공통층(40)에서 수평 누설 전류 발생으로 600nm 내지 650nm의 범위의 피크 파장에서 세기 0.058의 적색 누설 발광이 관찰된다.
반면, 본 발명의 제 1 실시예의 경우는 적색 서브 화소에서 600nm 내지 650nm 의 범위의 피크 파장에서 세기 0.042의 적색 발광이 관찰되고, 제 2 실시예의 경우는 적색 서브 화소에서 600nm 내지 650nm 의 범위의 피크 파장에서 세기 0.038의 적색 발광이 관찰되는 것으로, 비교예 대비 적색 서브 화소에서의 누설 발광 세기가 현저히 줄어듦을 알 수 있다. 경우에 따라, 상기 뱅크(150 또는 250) 상부의 표면 거칠기를 더 길게 하거나 불규칙성을 심하게 하여 적색 서브 화소의 누설 발광을 더 줄일 수 있다.
한편, 청색 서브 화소의 구동시 청색 피크 파장의 세기는 0.3 이상으로, 본 발명의 제 2 실시예에서의 적색 서브 화소에서 관찰되는 적색 피크 파장의 발광 세기 0.038은 청색 피크 파장 세기의 1/8 미만의 수준인데, 이 경우, 장치적으로 적색 발광이 추출되더라도 시청자는 시인하지 못할 수준이 된다. 즉, 본 발명의 발광 표시 장치에서 뱅크 표면의 표면 거칠기를 일정 수준 이상으로 크게 하면 시청자가 누설 발광 시인을 방지할 수 있는 것이다.
이하에서는 뱅크 하부의 다양한 구성에 따라 본 발명의 발명자가 측정한 뱅크 상측의 표면 거칠기 변화를 나타낸다.
도 10a 내지 도 10f는 다양한 뱅크 하부층의 구성에 따라 뱅크 상부면이 갖는 표면 거칠기를 나타낸 단면도이다.
도 10a와 같이, 뱅크(Bank) 하측에 실리콘 질화막(SiNx) 구비시 뱅크(Bank) 표면의 표면 거칠기 Rq의 값은 1.2가 된다. 이는 일반적으로 보호막을 실리콘 질화막으로 하고, 그 상부에 뱅크 형성시 표면 거칠기가 낮음을 의미한다.
도 10b와 같이, 포토 아크릴 등의 성분으로 평탄화층(PLN) 형성 후, 뱅크(Bank) 형성시 뱅크(Bank) 표면의 표면 거칠기 Rq의 값은 1.6이 된다.
도 10c와 같이, 하부에 막없이 단일로 뱅크(Bank)를 구비하는 경우, 뱅크(Bank)의 상부 표면의 표면 거칠기 Rq의 값은 1.5이다.
도 10d와 같이, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)을 차례로 형성 후 뱅크(Bank)를 형성하는 경우, 뱅크(Bank) 상부 표면의 거칠기 Rq의 값은 2.4이다.
도 10e와 같이, 단일의 실리콘 산화막(SiOx) 형성 후, 뱅크(Bank)를 형성하는 경우, 뱅크(Bank) 상부 표면 거칠기 Rq의 값은 2.4이다.
즉, 도 10a, 도 10d, 도 10e의 각 뱅크(Bank)의 상부 표면 거칠기를 관찰하여 보면, 뱅크(Bank) 하측에 실리콘 질화막(SiNx)을 구비시는 오히려 뱅크(Bank) 상부 표면이 자체로 가진 표면 거칠기를 낮추는 경향이 있으며, 실리콘 산화막(SiOx)는 뱅크(Bank) 하측 중에서도 뱅크(Bank)와 인접하여 구비하였을 때 뱅크(Bank) 상부 표면의 거칠기 변화에 영향을 주는 점을 고찰할 수 있다.
도 10d과 같이, 단일의 실리콘 산화막(SiOx) 형성 후, 뱅크(Bank)를 형성하고, 이어, 도 10f와 같이, 뱅크(Bank) 상측에 플라즈마 표면처리를 하는 경우, 상기 뱅크(Bank)의 표면 거칠기 Rq의 값은 4.0으로 상승한다.
플라즈마 표면 처리는 반응 가스로 산소 가스(O2 가스)를 포함하는 경우보다는 질소 가스(N2 가스)와 같이, 활성화 에너지가 작은 기체로 하여, 타 부위에 영향없이 뱅크(Bank)의 상부 표면의 거칠기만 심화시키는 것이 바람직하다. 왜냐하면 반응 가스로 N2O2와 같이, 활성 에너지가 큰 산소 가스(O2 가스)를 포함시 플라즈마 처리시 상기 뱅크(Bank)의 상부 표면의 식각량이 커져 전체 상부 뱅크(Bank) 표면의 요철을 깍아버리는 경향이 있다. 이를 방지하도록 질소 가스(N2 가스)를 플라즈마 반응 가스로 하여, 뱅크(Bank) 표면이 갖는 요철 특성을 유지하되, 요철의 불규칙성을 가중시키는 방향으로 뱅크(Bank) 상부 표면의 거칠기를 심화시킨다.
| 실험예 |
구분 | Gas 조성(N2:O2) | 파워(W) | 시간(초) | 1차(Rq) | 2차(Rq) | 평균값(Rq) |
| 1 | N2O2 플라즈마 |
9:1 | 600 | 150 | 2.6 | 2.3 | 2.4 |
| 2 | 8:2 | 2.5 | 2.5 | 2.5 | |||
| 3 | N2 플라즈마 |
10:0 | 600 | 150 | 4.1 | 3.9 | 4.0 |
상기 표 1을 통해, 각 뱅크의 표면 처리에 이용된 플라즈마 반응 가스에 따라, 동일한 파워와 동일한 시간을 적용하여도, 플라즈마 처리 후의 뱅크 표면 거칠기 변화가 상이함을 알 수 있다. 즉, 실험예 1, 2의 산소 가스를 포함한 경우와 실험예 3의 질소 가스만을 이용한 경우를 대비하여 보면, 실험예 1에서의 뱅크 상부 표면의 표면 거칠기는 2.4~2.5 이나, 실험예 2에서의 뱅크 상부 표면 거칠기는 4.0으로 상대적으로 반응 가스로 플라즈마 표면 처리에서 질소 가스만을 이용할 경우, 표면 거칠기를 심화시킴을 확인할 수 있었다.
| 실험예 | 하부막 | 플라즈마 | 위치 | 1차 (Rq) |
2차 (Rq) |
평균값 (Rq) |
||
| 가스(N2:O2) | 파워(W) | 시간(초) | ||||||
| 3 | SiOx | 10:0 | 600 | 150 | 뱅크 | 4.1 | 3.9 | 4.0 |
| 4 | 제1전극 | 2.5 | 2.4 | 2.5 | ||||
| 5 | SiOx | 플라즈마처리없음 | 뱅크 | 2.4 | 2.5 | 2.4 | ||
| 6 | 제1전극 | 2.2 | 2.5 | 2.3 | ||||
| 7 | SiNx | 뱅크 | 1.3 | 1.2 | 1.2 | |||
| 8 | 제1전극 | 2.5 | 2.4 | 2.5 | ||||
표 2의 결과를 살펴보면, 실험예 3과 같이, 뱅크 하부막으로 실리콘 산화막을 적용시 뱅크 상부 표면의 Rq는 4.0인데 반해, 실험예 4와 같이, 제 1 전극 하부에 실리콘 산화막을 적용시 Rq 값은 2.5로 상대적으로 제 1 전극은 플라즈마 처리를 하더라도 상부측의 거칠기 변화가 크지 않음을 알 수 있다. 즉, 본 발명의 발광 표시 장치에서는 제 1 전극을 형성하고, 거칠기 유도층을 실리콘 산화막을 형성 후, 발광부를 정의하는 뱅크를 형성한 후에 표면 처리를 전면 진행하는데, 상대적으로 뱅크 상부의 표면 거칠기 변화만 크게 되어 뱅크 상부에서의 누설 전류 전달이 저지됨을 예상할 수 있다.실험예 5, 6의 경우에는 하부막으로 실리콘 산화막(SiOx)을 갖는 경우에 플라즈마 처리를 하지 않을 경우, 뱅크 상측의 Rq 값이 상대적으로 제 1 전극 대비 크지만 그 값이 미미한 점을 나타내고 있어, 실험의 3, 4의 플라즈마 처리시와 비교하여 뱅크 상부측의 누설 전류 방지 효과가 작음을 예상할 수 있다.
실험예 7, 8은 SiNx을 하부막을 형성 후 상부에 발광부에 제 1 전극을 형성하고, 발광부에 대해 오픈된 뱅크 형성시, 표면 처리 없는 상태에서의 제 1 전극 상측과 뱅크 상측의 표면 거칠기 Rq를 측정한 것으로, 오히려 실험예 7과 같이, 뱅크 상부는 1.2의 Rq 값을 갖고, 제 1 전극 상부는 2.5의 Rq값을 갖는 것으로, 뱅크 상부의 표면 거칠기가 작아 이러한 도 7의 배치를 갖는 경우 뱅크 상부의 표면 저항이 줄어들어 특정 서브 화소의 구동시 인접 서브 화소에서의 누설 광 현상 관찰이 심함을 알 수 있다.
이하, 본 발명의 발광 표시 장치를 제조 방법을 도 3 및 이하의 공정 순서도를 참조하여 설명한다.
도 11은 본 발명의 제 1실시예에 따른 발광 표시 장치의 제조 방법을 나타낸 공정 순서도이다.
도 3 및 도 11과 같이, 본 발명의 제 1 실시예에 따른 발광 표시 장치의 제조 방법은 다음의 순서로 이루어진다.
복수개의 서브 화소(SP: R_SP, G_SP, B_SP)를 갖는 기판(100)를 준비한다(100S). 여기서, 상기 기판(100)의 각 서브 화소(SP)들에서 도 3에 도시된 바와 같이, 박막 트랜지스터(TFT)가 포함되어 있다.
이어, 상기 서브 화소들(SP: R_SP, G_SP, B_SP)에 각각 제 1 전극(120)을 구비한다(110S). 여기서, 제 1 전극(120)은 박막 트랜지스터(TFT)와 접속된다.
상기 서브 화소들(SP: R_SP, G_SP, B_SP)의 발광부(EM)를 제외한 영역에 대응하여 거칠기 유도층(115)을 형성한다(120S). 예를 들어, 거칠기 유도층(115)은 실리콘 산화막일 수 있다.
이어, 상기 서브 화소들(SP: R_SP, G_SP, B_SP)에 발광부(EM)를 정의하며, 상기 거칠기 유도층(115)을 덮으며 상면의 표면 거칠기(surface roughness)가 상기 제 1 전극(120) 상면의 표면 거칠기보다 큰 뱅크(150)를 구비한다(130S). 여기서, 상기 뱅크(150) 상면의 표면 거칠기의 변화는 뱅크(150)의 물성에 기인한 것이 아닌 상기 거칠기 유도층(115)과의 반발력에 의한 것으로 추정된다.
이어, 상기 제 1 전극들(110)과 뱅크를 덮으며, 상기 서브 화소들(SP: R_SP, G_SP, B_SP)에 걸쳐 제 1 공통층(131, 132)을 형성한다.
이어, 상기 제 1 공통층(132) 상에, 상기 각 서브 화소들의 발광부(EM)에 발광층(133a, 133b)을 형성한다.
이어, 상기 복수개의 서브 화소들(SP: R_SP, G_SP, B_SP)에 걸쳐 제 2 공통층(134)을 형성한다. 여기서, 상기 제 1 공통층(131, 132), 발광층(133a, 133b) 및 제 2 공통층(134)을 포함하여 유기 스택(도 3의 130)이라 하며, 유기 스택의 형성(140S)은 도 3의 도시된 형태 외에도 도 5과 같이 특정 서브 화소에 정공 수송 보조층을 더 형성하고 전자 저지층을 더 구비할 수 있으며, 또는 도 6과 같이 탠덤 방식으로 복수개의 스택을 여러 서브 화소들에 공통적으로 패터닝하지 않고 구비할 수도 있다.
이어, 상기 제 2 공통층(134) 상에 제 2 전극(140)을 형성한다(150S).
이어, 도 3과 같이, 상기 제 2 전극(140) 상에 캐핑층(160)을 더 형성하여 발광 표시 장치의 형성을 수행할 수 있다.
경우에 따라 상기 캐핑층(160) 상부에 봉지층 혹은 대향 기판이 더 구비될 수 있다.
그리고, 상기 제 1 전극을 구비하는 단계와, 상기 뱅크를 구비하는 단계 사이에, 상기 제 1 전극들 사이에 대응된 거칠기 유도층을 구비하는 단계를 더 포함할 수 있다.
상기 뱅크를 구비하는 단계 후, 상기 뱅크 상면에, 플라즈마 처리하는 단계를 더 포함할 수 있다.
도 12는 본 발명의 제 2실시예에 따른 발광 표시 장치의 제조 방법을 나타낸 공정 순서도이다.
도 3 및 도 12와 같이, 본 발명의 제 2 실시예에 따른 발광 표시 장치의 제조 방법은 다음의 순서로 이루어진다.
복수개의 서브 화소(SP: R_SP, G_SP, B_SP)를 갖는 기판(100)를 준비한다(200S). 여기서, 상기 기판(100)의 각 서브 화소(SP)들에서 도 3에 도시된 바와 같이, 박막 트랜지스터(TFT)가 포함되어 있다.
이어, 상기 서브 화소들(SP: R_SP, G_SP, B_SP)에 각각 제 1 전극(120)을 구비한다(210S). 여기서, 제 1 전극(120)은 박막 트랜지스터(TFT)와 접속된다.
상기 서브 화소들(SP: R_SP, G_SP, B_SP)의 발광부(EM)를 제외한 영역에 대응하여 거칠기 유도층(115)을 형성한다(220S). 예를 들어, 거칠기 유도층(115)은 실리콘 산화막일 수 있다.
이어, 상기 서브 화소들(SP: R_SP, G_SP, B_SP)에 발광부(EM)를 정의하며, 상기 거칠기 유도층(115)을 덮으며 상면의 표면 거칠기(surface roughness)가 상기 제 1 전극(120) 상면의 표면 거칠기보다 큰 뱅크(150)를 구비한다(230S). 여기서, 상기 뱅크(150) 상면의 표면 거칠기의 변화는 뱅크(150)의 물성에 기인한 것이 아닌 상기 거칠기 유도층(115)과의 반발력에 의한 것으로 추정된다.
더불어, 본 발명의 제 2 실시예에 따른 발광 표시 장치의 제조 방법에서는 뱅크(150) 형성 후 플라즈마 처리를 진행한다(240S). 이 때, 플라즈마 처리는 뱅크만을 오픈시켜 마스크를 구비한 상태로 진행할 수도 있으나, 이 경우 외에도 마스크 없이 전면에 진행할 수도 있다. 이 경우, 플라즈마 반응 가스로는 산소를 포함하지 않고, 질소 가스만으로 진행하여, 상기 뱅크(도 8b의 250 참조)의 표면 거칠기를 심화시켜 표면 거칠기의 Rq 값을 상승시킨다. 이 때, 마스크 없이 플라즈마 처리를 진행하여도 상기 제 1 전극(120)에서의 Rq 변화는 미미하여 플라즈마 처리 후 상기 제 1 전극(110) 상부와 뱅크(250) 상부의 Rq 차는 1.6 이상이 되며, 이로 인해 특정 서브 화소 구동시 뱅크(150) 상측에서의 수평 누설 전류의 전달이 현저히 저하된다. 이로 인한 효과는 도 9에서 확인할 수 있다.
이어, 상기 제 1 전극들(110)과 뱅크를 덮으며, 상기 서브 화소들(SP: R_SP, G_SP, B_SP)에 걸쳐 제 1 공통층(131, 132)을 형성한다.
이어, 상기 제 1 공통층(132) 상에, 상기 각 서브 화소들의 발광부(EM)에 발광층(133a, 133b)을 형성한다.
이어, 상기 복수개의 서브 화소들(SP: R_SP, G_SP, B_SP)에 걸쳐 제 2 공통층(134)을 형성한다. 여기서, 상기 제 1 공통층(131, 132), 발광층(133a, 133b) 및 제 2 공통층(134)을 포함하여 유기 스택(도 3의 130)이라 하며, 유기 스택의 형성(250S)은 도 3의 도시된 형태 외에도 도 5과 같이 특정 서브 화소에 정공 수송 보조층을 더 형성하고 전자 저지층을 더 구비할 수 있으며, 또는 도 6과 같이 탠덤 방식으로 복수개의 스택을 여러 서브 화소들에 공통적으로 패터닝하지 않고 구비할 수도 있다.
이어, 상기 제 2 공통층(134) 상에 제 2 전극(140)을 형성한다(260S).
본 발명의 발광 표시 장치의 제조 방법의 제 1 실시예와 제 2 실시예의 차이는 뱅크 형성 후 표면 플라즈마 처리에 차이를 갖는 것이다. 경우에 따라 거칠기 유도층을 구비하지 않고 도 12의 240S 단계의 표면 플라즈마 처리를 진행하여 뱅크 상부 표면의 거칠기를 크게할 수도 있다.
상술한 예에서는 상기 뱅크 표면에 요철을 형성하기 위해 뱅크 하부측에 거칠기 유도층을 구비하거나 혹은 뱅크 상부에 표면 처리를 한 예를 설명하였다.
이를 통해 본 발명의 발광 표시 장치는 뱅크 상부 표면의 거칠기를 크게 하여, 그 상부에 위치하는 공통층들에서 전류가 수평으로 흐르는 경로를 길게 하여, 저항을 크게 하여 수평 누설 전류를 제한할 수 있다. 따라서, 특정 서브 화소를 구동시 인접 화소에서 누설 광이 발생되는 현상을 방지할 수 있다.
또한, 본 발명의 발광 표시 장치에서 뱅크 하측의 거칠기 유도층을 구비하여 뱅크 상부의 표면 변화를 일으키거나 혹은 뱅크 상측에 직접적으로 플라즈마 처리를 하여 뱅크 상부 표면 변화를 일으키거나 혹은 앞서 설명한 두 방법을 모두 적용하여 뱅크 상부 표면 변화를 최대화할 수 있다. 이를 통해 뱅크 상부 표면에서 저항값이 크게 작용하여 인접 서브 화소가 수평 누설 전류가 전달됨을 차단할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 보호막
115: 거칠기 유도층 120: 제 1 전극
130: 유기 스택 140: 제 2 전극
150, 250: 뱅크
115: 거칠기 유도층 120: 제 1 전극
130: 유기 스택 140: 제 2 전극
150, 250: 뱅크
Claims (13)
- 복수개의 서브 화소를 갖는 기판;
상기 서브 화소들에 각각 구비된 제 1 전극;
상기 서브 화소들에 발광부를 정의하며, 상면의 표면 거칠기(surface roughness)가 상기 제 1 전극 상면의 표면 거칠기보다 큰 뱅크;
상기 제 1 전극들과 뱅크를 덮으며, 상기 복수개의 서브 화소들에 걸쳐 구비된 제 1 공통층;
상기 제 1 공통층 상부에, 상기 각 서브 화소들의 발광부에 대응되어 구비된 발광층;
상기 발광층 상에, 상기 복수개의 서브 화소들에 걸쳐 구비된 제 2 공통층 상에 구비된 제 2 전극; 및
상기 뱅크 하측에, 상기 제 1 전극들 사이에 대응하여 구비된 거칠기 유도층을 포함한 발광 표시 장치.
- 삭제
- 제 1항에 있어서,
상기 뱅크의 표면 거칠기는 상기 거칠기 유도층의 표면 거칠기를 따른 발광 표시 장치. - 제 1항에 있어서,
상기 뱅크의 상면은 플라즈마 처리된 발광 표시 장치. - 제 1항에 있어서,
상기 거칠기 유도층은 실리콘 산화막인 발광 표시 장치. - 제 1항에 있어서,
상기 거칠기 유도층과 상기 제 1 전극 하층에 공통으로 실리콘 질화막을 더 포함한 발광 표시 장치. - 제 1항에 있어서,
상기 발광층은 상기 뱅크 상에도 연장되어 구비된 발광 표시 장치. - 제 1항에 있어서,
상기 제 1 공통층은 정공 주입층과, 정공 수송층과 및 전자 저지층 중 적어도 한 층 이상을 포함하며,
상기 제 2 공통층은 정공 저지층과, 전자 수송층 및 전자 주입층 중 적어도 한 층 이상을 포함한 발광 표시 장치. - 제 1항에 있어서,
상기 제 1 및 제 2 공통층은 각각 상기 기판에 대해 중첩한 면적이 상기 발광층이 기판에 대해 중첩한 면적보다 큰 발광 표시 장치. - 제 1항에 있어서,
상기 거칠기 유도층의 두께는 1000Å 이상이며, 상기 뱅크의 두께보다 얇은 발광 표시 장치. - 복수개의 서브 화소를 갖는 기판을 준비하는 단계;
상기 서브 화소들에 각각 제 1 전극을 구비하는 단계;
상기 제 1 전극들 사이에 대응된 거칠기 유도층을 구비하는 단계;
상기 서브 화소들에 발광부를 정의하며, 상면의 표면 거칠기(surface roughness)가 상기 제 1 전극 상면의 표면 거칠기보다 큰 뱅크를 구비하는 단계;
상기 제 1 전극들과 뱅크를 덮으며, 상기 복수개의 서브 화소들에 걸쳐 제 1 공통층을 구비하는 단계;
상기 제 1 공통층 상에, 상기 각 서브 화소들의 발광부에 대응되어 발광층을 구비하는 단계;
상기 발광층 상에, 상기 서브 화소들에 걸쳐 제 2 공통층을 구비하는 단계; 및
상기 제 2 공통층 상에 제 2 전극을 구비하는 단계를 포함한 발광 표시 장치의 제조 방법.
- 삭제
- 제 11항에 있어서,
상기 뱅크를 구비하는 단계 후, 상기 뱅크 상면에, 플라즈마 처리하는 단계를 더 포함한 발광 표시 장치의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180074365A KR102579252B1 (ko) | 2018-06-27 | 2018-06-27 | 발광 표시 장치 및 이의 제조 방법 |
| US16/453,420 US10950680B2 (en) | 2018-06-27 | 2019-06-26 | Light-emitting display device and method of manufacturing the same |
| CN201910568758.8A CN110649067B (zh) | 2018-06-27 | 2019-06-27 | 发光显示装置及其制造方法 |
| EP19183049.6A EP3588573A1 (en) | 2018-06-27 | 2019-06-27 | Light-emitting display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180074365A KR102579252B1 (ko) | 2018-06-27 | 2018-06-27 | 발광 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200001415A KR20200001415A (ko) | 2020-01-06 |
| KR102579252B1 true KR102579252B1 (ko) | 2023-09-15 |
Family
ID=67139609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180074365A KR102579252B1 (ko) | 2018-06-27 | 2018-06-27 | 발광 표시 장치 및 이의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10950680B2 (ko) |
| EP (1) | EP3588573A1 (ko) |
| KR (1) | KR102579252B1 (ko) |
| CN (1) | CN110649067B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735791A (zh) * | 2018-07-05 | 2018-11-02 | 云谷（固安）科技有限公司 | 显示面板及其制造方法和显示终端 |
| KR20200096367A (ko) * | 2019-02-01 | 2020-08-12 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR20210032599A (ko) * | 2019-09-16 | 2021-03-25 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210072465A (ko) * | 2019-12-09 | 2021-06-17 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| CN111969116B (zh) * | 2020-07-31 | 2022-09-06 | 合肥维信诺科技有限公司 | 一种显示面板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302723A (ja) | 2005-04-22 | 2006-11-02 | Hitachi Displays Ltd | 有機発光表示装置 |
| JP2014123527A (ja) * | 2012-12-21 | 2014-07-03 | Semiconductor Energy Lab Co Ltd | 発光装置及びその製造方法 |
| JP2015050037A (ja) * | 2013-09-02 | 2015-03-16 | 株式会社ジャパンディスプレイ | 発光素子表示装置及び発光素子表示装置の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4306231B2 (ja) | 2002-11-19 | 2009-07-29 | カシオ計算機株式会社 | 表示装置並びに表示装置の製造方法及び製造装置 |
| US7816863B2 (en) * | 2003-09-12 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
| TW201246615A (en) * | 2011-05-11 | 2012-11-16 | Siliconware Precision Industries Co Ltd | Package structure and method of making same |
| JP6111399B2 (ja) * | 2012-02-08 | 2017-04-12 | 株式会社Ｊｏｌｅｄ | 表示パネルおよびその製造方法 |
| KR102048952B1 (ko) | 2013-02-06 | 2019-11-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| TW201442226A (zh) * | 2013-03-21 | 2014-11-01 | Sony Corp | 顯示裝置及其製造方法、以及電子機器 |
| JP2015053215A (ja) | 2013-09-09 | 2015-03-19 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネッセンス表示装置及びその製造方法 |
| TWI545735B (zh) * | 2013-09-09 | 2016-08-11 | Japan Display Inc | Organic electroluminescent display device and manufacturing method thereof |
| KR20160066650A (ko) * | 2014-12-02 | 2016-06-13 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 및 표시 장치 |
| KR102399414B1 (ko) | 2014-12-30 | 2022-05-18 | 엘지디스플레이 주식회사 | 다층의 스택 구조를 갖는 유기발광 다이오드 표시장치 |
| US10304813B2 (en) * | 2015-11-05 | 2019-05-28 | Innolux Corporation | Display device having a plurality of bank structures |
| CN105590957B (zh) * | 2016-03-03 | 2019-07-12 | 深圳市华星光电技术有限公司 | 一种基于喷墨打印技术的有机发光显示装置及其制造方法 |
| KR101982160B1 (ko) | 2016-12-23 | 2019-08-28 | 주식회사 포스코 | 저온인성이 우수한 극후강재 용접이음부 및 그 용접방법 |
| KR20180079092A (ko) * | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | 인-셀 터치 유기 발광 표시 장치 |
| US10903282B2 (en) * | 2017-09-29 | 2021-01-26 | Lg Display Co., Ltd. | Organic light emitting display device |
| KR20200025618A (ko) * | 2018-08-31 | 2020-03-10 | 엘지디스플레이 주식회사 | 발광 표시 장치 |
-
2018
- 2018-06-27 KR KR1020180074365A patent/KR102579252B1/ko active IP Right Grant
-
2019
- 2019-06-26 US US16/453,420 patent/US10950680B2/en active Active
- 2019-06-27 CN CN201910568758.8A patent/CN110649067B/zh active Active
- 2019-06-27 EP EP19183049.6A patent/EP3588573A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302723A (ja) | 2005-04-22 | 2006-11-02 | Hitachi Displays Ltd | 有機発光表示装置 |
| JP2014123527A (ja) * | 2012-12-21 | 2014-07-03 | Semiconductor Energy Lab Co Ltd | 発光装置及びその製造方法 |
| JP2015050037A (ja) * | 2013-09-02 | 2015-03-16 | 株式会社ジャパンディスプレイ | 発光素子表示装置及び発光素子表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110649067A (zh) | 2020-01-03 |
| EP3588573A1 (en) | 2020-01-01 |
| KR20200001415A (ko) | 2020-01-06 |
| US10950680B2 (en) | 2021-03-16 |
| US20200006458A1 (en) | 2020-01-02 |
| CN110649067B (zh) | 2022-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102579252B1 (ko) | 발광 표시 장치 및 이의 제조 방법 | |
| KR102662898B1 (ko) | 유기 발광 표시 장치 | |
| US10651259B2 (en) | Display device with transparent capacitor | |
| KR101882579B1 (ko) | 표시 장치 | |
| US8581271B2 (en) | Display apparatus using separate organic electroluminescent elements in a single pixel | |
| KR102193091B1 (ko) | 낮은 반사율을 갖는 블랙 매트릭스를 구비한 평판 표시장치 및 그 제조 방법 | |
| JP5672695B2 (ja) | 表示装置 | |
| JP6514679B2 (ja) | 有機発光ダイオード表示装置 | |
| KR102370715B1 (ko) | 양자점을 포함하는 유기발광 다이오드 표시장치 | |
| EP3462514B1 (en) | Electroluminescent display device | |
| US9997572B2 (en) | Display device having a light scattering structure | |
| US20090026446A1 (en) | Organic light emitting device and manufacturing method thereof | |
| TW201740558A (zh) | 光電裝置及電子機器 | |
| KR102431372B1 (ko) | 컬러필터 어레이 기판 및 이를 포함하는 유기전계발광 표시장치 | |
| KR101274699B1 (ko) | 유기 발광 소자 | |
| JP2015069757A (ja) | 有機ｅｌ表示装置 | |
| KR20200058039A (ko) | 유기발광표시장치 | |
| JP2019096439A (ja) | 有機ｅｌ表示装置 | |
| KR20160035685A (ko) | 휘도 시야각 및 색 시야각을 개선한 유기발광 다이오드 표시장치 | |
| JP2007141790A (ja) | 表示装置 | |
| KR102355594B1 (ko) | 투명 표시장치 | |
| KR20220078266A (ko) | 전계 발광 표시장치 | |
| KR20230103692A (ko) | 발광 소자를 포함한 표시 장치 | |
| KR20240005528A (ko) | 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |