KR102577874B1

KR102577874B1 - 공간 광 변조기 및 그의 제조방법

Info

Publication number: KR102577874B1
Application number: KR1020210180426A
Authority: KR
Inventors: 백우성; 이미경; 조건재; 송남철
Original assignee: 주식회사 셀코스
Priority date: 2021-12-16
Filing date: 2021-12-16
Publication date: 2023-09-13
Also published as: KR20230091371A

Abstract

본 발명에 따른 공간 광 변조기 및 그의 제조방법은, 순차적으로 적층되는 하부 배향막(lower alignment layer), 액정(liquid crystal), 상부 배향막, 투명 전극(transparent electrode), 그리고 커버 글라스(cover galss)를 가지면서, 하부 배향막 아래에 백플레인(back plane)을 형성하는 것을 포함한다. 상기 백플레인은, 하부 배향막 아래에 순차적으로 적층되는 하부 백플레인과 상부 백플레인을 포함한다.

Description

공간 광 변조기 및 그의 제조방법{SPATIAL LIGHT MODULATOR AND METHOD OF FABRICATING THE SAME}

본 발명은, 순차적으로 적층되는 백플레인(backplane), 하부 배향막(lower alignment layer), 액정(liquid crystal), 상부 배향막, 투명 전극(transparent electrode), 그리고 커버 글라스(cover galss)를 가지는 공간 광 변조기 및 그의 제조방법에 관한 것이다.

최근에, CRT로 시작된 전자디스플레이 기술은 TFT-LCD, PDP, AMOLED등의 평판 디스플레이 기술로 진화하였고, 향후에는 플렉서블(혹은 스트레쳐블) 디스플레이, 공간 디스플레이로 발전될 것으로 예상되고 있다. 여기서, 상기 공간 디스플레이는 관찰자에게 디스플레이 되는 사물의 입체감을 느낄 수 있게 해주는 3D 디스플레이의 일종으로 최근 급속한 발전이 이루어지고 있다.

여러 종류의 3D 디스플레이 중 디지털 홀로그래피는 가장 자연스러운 시차를 제공함으로써 궁극적으로 지향해야 할 디스플레이로 알려져 있다. 이러한 홀로그래피 영상을 구현하기 위해서는 공간 광 변조기(Spatial Light Modulator, SLM)가 필요하다. 공간 광 변조는 빛을 어떤 형태로든 변화시키는 것을 나타내는 말이다.

이하, 발명의 설명은 실리콘 기판의 백플레인을 기반으로 하여 픽셀화되고 액정을 사용하는 LCoS(liquid crystal on silicon) 방식의 공간 광 변조기에 중점을 두기로 한다. 상기 LCoS 방식의 공간 광 변조기(이하, '공간 광 변조기'로 지칭함)는 실리콘 기반 CMOS 반도체 기판 기술과 다양한 액정 동작모드를 결합하여 구현된다.

즉, 개략적으로 볼 때, 도 1에서 공간 광 변조기(40)는 실리콘 기판을 기반으로 하는 백플레인(backplane)과 액정 패널(20)과 투명 전극(30)을 갖는다. 상기 백플래인은 실리콘 기판에 구동 회로를 가지며 실리콘 기판을 복수의 화소로 구획화하고 개별 화소에서 구동 회로와 전기적으로 접속하는 반사판(10)을 갖는다.

상기 구동 회로는 공간 광 변조기(40) 주변에 위치되는 컴퓨터 모니터의 이미지에 대응하는 전기 신호를 인가받아 복수의 화소(pixel)에서 개별 화소의 반사판(10)에 전기 신호를 전송한다. 따라서, 예를 들면, 도 1에서 도시된 바와 같이, 상기 투명 전극(30)은 제1 전위(V1; 공통 전위)를 가지고, 상기 반사판(10)은 3 개의 화소에서 개별 화소에 제2 전위(V2) 또는 제3 전위(V3) 또는 제4 전위(V4)를 갖는다.

상기 액정 패널(20)은 반사판(10)과 투명 전극(30) 사이에서 반사판(10)과 투명 전극(30)의 전위차에 따라 액정(15)을 일 방향으로 편향시킨다. 상기 액정 패널(20)의 액정(15)이 편향되는 동안, 상기 공간 광 변조기(40)는 외부로부터 조사되는 레이저 광을 투명 전극(30)과 액정 패널(20)과 반사판(10)에 입사(입사광(L1 & L2)을 참조)시키면서 반사판(10)과 액정 패널(20)과 투명전극(30)을 향해 다시 반사(반사광(L3 & L4)을 참조)시킨다.

상기 레이저 광은 투명 전극(20)과 반사판(10) 사이에서 액정 패널(20)을 2번 지나면서 위상을 변조하여 공간 광 변조기(40)의 외부에 컴퓨터 모니터의 영상을 홀로그래피 영상(58)으로 디스플레이한다. 상기 홀로그래피 영상(58)은 간섭성을 갖는 레이저 광을 사용하기 때문에 간섭성에 의해 물체 표면에서 빛이 랜덤하게 요동하며 흩어지는 특성을 갖는다.

그러나, 상기 액정 패널(20)이 인접한 두 개의 반사판(10) 사이의 영역에 위치되는 액정(15)을 일 방향으로 편향시키지 않거나 의도되지 않은 방향으로 편향시키기 때문에, 상기 입사광(L2)과 반사광(L4)은 도 2와 같이 위상 변조없이 홀로그래피 영상(58)에 참여하여 홀로그래피 영상(58)에서 전체 이미지 대비 역상을 가지는 이미지(54; DC noise)로 나타난다.

상기 역상 이미지(54)을 제거하기 위해, 상기 공간 광 변조기(40)는 투명 전극의 선단에 볼록 랜즈를 별도로 구비하여 홀로그램 영상을 디스플레이하거나 홀로그래피 영상을 정축(on-axis) 대신 비축(off-axis)으로 디스플레이하도록 조정되거나 홀로그래피 영상 데이터에 대해 미분 연산을 적용받게 되어서 홀로그래피 영상을 디스플레이 하는데 복잡하고 열악한 디스플레이 환경을 갖는다.

한편, 상기 공간 광 변조기(40)는 한국공개특허공보 제10-2013-0137825호에도 종래기술로써 유사하게 개시되고 있다.

한국공개특허공보 제10-2013-0137825호

본 발명은, 종래의 문제점을 해결하기 위해 안출된 것으로, LCoS(liquid crystal on silicon) 방식으로 홀로그래피 영상을 디스플레이하는 동안, 액정 패널 주변에서 인접한 두 개의 반사판의 전위와 상관없이 홀로그래피 영상에서 전체 이미지 대비 역상 이미지를 용이하게 제거하여 단순하고 양호한 디스플레이 환경을 제공하는데 적합한 공간 광 변조기 및 그의 제조방법을 제공하는데 그 목적이 있다.

본 발명에 따른 공간 광 변조기는, 순차적으로 적층되는 하부 배향막(lower alignment layer), 액정 패널(liquid crystal panel), 상부 배향막, 투명 전극(transparent electrode), 그리고 커버 글라스(cover galss)를 가지면서, 상기 하부 배향막 아래에 백플레인(backplane)을 포함하고, 상기 백플레인은, 상기 하부 배향막 아래에 순차적으로 적층되는 하부 백플레인과 상부 백플레인을 포함하고, 상기 하부 백플래인은, 구동 회로를 가지면서 복수의 화소를 구현하도록, 인접한 두 개의 화소에서 개별 화소에 트랜지스터와 커패시터를 가지는 실리콘 기판과, 상기 트랜지스터와 상기 커패시터 상에 순차적으로 적층되어 상기 트랜지스터 및 상기 커패시터 중 적어도 하나와 전기적으로 접속하는 복수의 하부 금속 패턴을 포함하고, 상기 상부 백플레인은, 상기 복수의 하부 금속 패턴 상에 위치되어 하부 최상위 금속 패턴과 접촉하는 상부 금속 패턴과, 상기 상부 금속 패턴 주변에 위치되어 상기 인접한 두 개의 화소 사이의 영역을 덮는 적어도 하나의 광흡수 패턴을 가지는 것을 특징으로 한다.

상기 공간 광 변조기는, 상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮고 상기 복수의 하부 금속 패턴을 둘러싸는 제1 층간 절연막; 상기 하부 최상위 금속 패턴 상에서 상기 상부 금속 패턴 주변에 위치되는 제2 층간절연막과 상기 광흡수 패턴; 및 상기 상부 금속 패턴 상에 위치되는 제3 층간절연막을 더 포함하고, 개별 하부 금속 패턴 및 상기 상부 금속 패턴은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고, 상기 제2 층간절연막과 상기 광흡수 패턴은, 서로 다른 레벨에 위치될 수 있다.

개별 하부 금속 패턴이, 순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때, 상기 제1 층간 절연막은, 상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 상기 하부 라인형 배선과 동일 레벨에 위치되고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 제2 층간 절연막은, 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막과 접촉하고, 상기 상부 판형 배선 아래에서 상기 상부 비아를 둘러싸고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 광흡수 패턴은, 상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 상부 판형 배선 및 상기 제2 층간절연막과 접촉하여 상기 상부 판형 배선과 동일한 레벨에 위치되고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 제3 층간 절연막은, 상기 상부 판형 배선과 상기 광흡수 패턴 상에서 상기 상부 판형 배선과 상기 광흡수 패턴과 접촉하고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 공간 광 변조기는, 상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮고 상기 복수의 하부 금속 패턴을 둘러싸는 제1 층간 절연막; 상기 하부 최상위 금속 패턴 상에서 상기 상부 금속 패턴 주변에 위치되는 상기 광흡수 패턴; 및 상기 상부 금속 패턴 상에 위치되는 제2 층간절연막을 더 포함하고, 개별 하부 금속 패턴 및 상기 상부 금속 패턴은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함할 수 있다,

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 광흡수 패턴은, 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막과 접촉하고, 상기 상부 판형 배선 아래에서 상기 상부 비아를 둘러싸고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 제2 층간 절연막은, 상기 상부 판형 배선 상에서 상기 상부 판형 배선과 접촉하고, 상기 상부 판형 배선 주변에서 상기 인접한 두 개의 화소 사이의 상기 영역에 삽입되어 상기 광흡수 패턴과 접촉하고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 공간 광 변조기는, 상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮고 상기 복수의 하부 금속 패턴을 둘러싸는 제1 층간 절연막; 상기 하부 최상위 금속 패턴 상에서 상기 상부 금속 패턴 주변에 위치되는 제1 광흡수 패턴과 제2 광흡수 패턴; 및 상기 상부 금속 패턴 상에 위치되는 제2 층간절연막을 더 포함하고, 개별 하부 금속 패턴 및 상기 상부 금속 패턴은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 제1 광흡수 패턴은, 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막과 접촉하고, 상기 상부 판형 배선 아래에서 상기 상부 비아를 둘러싸고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 제2 광흡수 패턴은, 상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 상부 판형 배선 및 상기 제1 광흡수 패턴과 접촉하여 상기 상부 판형 배선과 동일한 레벨에 위치되고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 제2 층간 절연막은, 상기 상부 판형 배선과 상기 제2 광흡수 패턴 상에서 상기 상부 판형 배선과 상기 제2 광흡수 패턴과 접촉하고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 공간 광 변조기는, 상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮고 상기 복수의 하부 금속 패턴을 둘러싸는 제1 층간 절연막; 상기 하부 최상위 금속 패턴 상에서 상기 상부 금속 패턴 주변에 위치되는 제2 층간절연막과 상기 광흡수 패턴; 및 상기 상부 금속 패턴 상에 위치되는 제3 층간절연막을 더 포함하고, 개별 하부 금속 패턴 및 상기 상부 금속 패턴은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고, 상기 제2 층간절연막과 상기 광흡수 패턴은, 동일 레벨에 위치될 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 제2 층간 절연막은, 상기 하부 최상위 금속 패턴 상에서 상기 하부 최상위 금속 패턴과 접촉하고, 상기 상부 판형 배선 아래에서 상기 상부 비아를 둘러싸고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 광흡수 패턴은, 상기 상부 판형 배선 아래에서 상기 인접한 두 개의 화소 사이의 상기 영역에 위치되고, 상기 상부 판형 배선 아래에서 상기 제2 층간 절연막에 의해 둘러싸이고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 상부 금속 패턴이, 순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때, 상기 제3 층간 절연막은, 상기 상부 판형 배선 상에서 상기 상부 판형 배선과 접촉하고, 상기 상부 판형 배선 주변에서 상기 인접한 두 개의 화소 사이의 상기 영역에 삽입되어 상기 광흡수 패턴과 접촉하고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

본 발명에 따른 공간 광 변조기의 제조방법은, 순차적으로 적층되는 하부 배향막(lower alignment layer), 액정 패널(liquid crystal panel), 상부 배향막, 투명 전극(transparent electrode), 그리고 커버 글라스(cover galss)를 가지면서, 상기 하부 배향막 아래에 백플레인(back plane)을 형성하는 것을 포함하고, 상기 백플레인은, 실리콘 기판에 구동 회로를 가지면서 복수의 화소를 구현하도록, 인접한 두 개의 화소에서 개별 화소에 트랜지스터와 커패시터를 가지고, 상기 트랜지스터와 상기 커패시터 상에 순차적으로 적층되어 상기 트랜지스터 및 상기 커패시터 중 적어도 하나와 전기적으로 접속하는 복수의 하부 금속 패턴을 가지며, 상기 복수의 하부 금속 패턴 상에 위치되어 하부 최상위 금속 패턴과 접촉하는 상부 금속 패턴을 가지고, 상기 상부 금속 패턴 주변에 위치되어 상기 인접한 두 개의 화소 사이의 영역을 덮는 적어도 하나의 광흡수 패턴을 가지는 것을 특징으로 한다.

상기 백플레인을 형성하는 것은, 하부 백플레인을 준비하고, 상기 하부 백플레인 상에 상부 백플레인을 형성하는 것을 포함하고, 상기 하부 백플레인은, 상기 실리콘 기판, 그리고 상기 복수의 하부 금속 패턴, 그리고 제1 층간 절연막을 가지고, 상기 상부 백플레인은, 제2 층간 절연막, 그리고 상기 상부 금속 패턴, 상기 광흡수 패턴, 제3 층간절연막을 가지고, 제1 내지 제3 층간 절연막은, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

개별 하부 금속 패턴이, 순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때, 상기 하부 백플레인을 준비하는 것은, 상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮으면서 상기 복수의 하부 금속 패턴을 둘러싸는 상기 제1 층간절연막을 형성하는 것을 포함하고, 상기 개별 하부 금속 패턴은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고, 상기 제1 층간절연막은, 상기 인접한 두 개의 화소 사이의 상기 영역에서 하부 최상위 금속 패턴의 하부 라인형 배선과 동일한 레벨을 이룰 수 있다.

상기 상부 백플레인을 형성하는 것은, 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에 상기 제2 층간 절연막을 형성하고, 상기 제2 층간 절연막에 상기 하부 최상위 금속 패턴을 노출시키는 비아홀을 형성하고, 상기 제2 층간 절연막의 상기 비아홀을 통해서 상기 하부 최상위 금속 패턴과 전기적으로 접속하는 상기 상부 금속 패턴을 형성하고, 상기 제2 층간 절연막 상에서 상기 상부 금속 패턴 주변에 상기 광흡수 패턴을 형성하고, 상기 제2 층간 절연막과 상기 광흡수 패턴 상에 제3 층간절연막을 형성하는 것을 포함할 수 있다.

상기 제2 층간절연막의 상기 비아홀을 형성하는 것은, 제1 포토 공정을 적용하여 상기 제2 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 정렬하는 개구부를 가지도록 제1 포토레지스트 막을 형성하고, 제1 식각 공정을 적용하여 상기 제1 포토레지스트 막을 식각 마스크 그리고 상기 하부 최상위 금속 패턴을 식각 저지막으로 사용해서 상기 제1 포토레지스트 막의 상기 개구부를 통해 상기 제2 층간 절연막을 식각하고, 제2 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 제1 포토레지스트 막을 제거시키는 것을 포함할 수 있다.

상기 상부 금속 패턴을 형성하는 것은, 제1 증착 공정을 적용하여 상기 제2 층간 절연막을 덮으면서 상기 비아홀을 채우는 상부 금속 막을 형성하고, 제2 포토 공정을 적용하여 상기 상부 금속 막 상에 상기 비아홀과 정렬하는포토레지스트 패턴을 형성하고, 제3 식각 공정을 적용하여 상기 포토레지스트 패턴을 식각 마스크 그리고 상기 제2 층간 절연막을 식각 저지막으로 사용해서 상기 상부 금속 막을 식각하고, 제4 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 포토레지스트 패턴을 제거시키는 것을 포함하고, 상기 상부 금속 막은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고, 상기 상부 금속 패턴은, 상기 제2 층간 절연막의 상기 비아홀에 상부 비아와 상기 제2 층간 절연막 상에 상부 판형 배선을 가질 수 있다.

상기 상부 금속 패턴이, 상기 제2 층간 절연막의 상기 비아홀에 상부 비아와 상기 제2 층간 절연막 상에 상부 판형 배선을 가지는 때, 상기 광흡수 패턴을 형성하는 것은, 제2 증착 공정을 적용하여 상기 상부 판형 배선을 덮으면서 상기 인접한 두 개의 화소 사이의 영역에 삽입되는 광흡수 막을 형성하고, 연마 공정을 적용하여 상기 상부 판형 배선을 식각 저지막을 사용해서 상기 광흡수 막을 식각하는 것을 포함하고, 상기 광흡수 막은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 백플레인을 형성하는 것은, 하부 백플레인을 준비하고, 상기 하부 백플레인 상에 상부 백플레인을 형성하는 것을 포함하고, 상기 하부 백플레인은, 상기 실리콘 기판, 그리고 상기 복수의 하부 금속 패턴, 그리고 제1 층간 절연막을 가지고, 상기 상부 백플레인은, 상기 광흡수 패턴, 그리고 상기 상부 금속 패턴, 그리고 제2 층간절연막을 가지고, 제1 및 제2 층간 절연막은, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 상부 백플레인을 형성하는 것은, 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에 상기 광흡수 패턴을 형성하고, 상기 광흡수 패턴에 상기 하부 최상위 금속 패턴을 노출시키는 비아홀을 형성하고, 상기 광흡수 패턴의 상기 비아홀을 통해서 상기 하부 최상위 금속 패턴과 전기적으로 접속하는 상기 상부 금속 패턴을 형성하고, 상기 상부 금속 패턴을 덮으면서 상기 인접한 두 개의 화소 사이의 상기 영역에 삽입되는 제3 층간절연막을 형성하는 것을 포함할 수 있다.

상기 광흡수 패턴의 상기 비아홀을 형성하는 것은, 제1 포토 공정을 적용하여 상기 광흡수 패턴 상에서 상기 하부 최상위 금속 패턴과 정렬하는 개구부를 가지도록 제1 포토레지스트 막을 형성하고, 제1 식각 공정을 적용하여 상기 제1 포토레지스트 막을 식각 마스크 그리고 상기 하부 최상위 금속 패턴을 식각 저지막으로 사용해서 상기 제1 포토레지스트 막의 상기 개구부를 통해 상기 광흡수 패턴을 식각하고, 제2 식각 공정을 적용하여 상기 광흡수 패턴으로부터 상기 제1 포토레지스트 막을 제거시키는 것을 포함하고, 상기 광흡수 패턴은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 상부 금속 패턴을 형성하는 것은, 증착 공정을 적용하여 상기 광흡수 패턴을 덮으면서 상기 비아홀을 채우는 상부 금속 막을 형성하고, 제2 포토 공정을 적용하여 상기 상부 금속 막 상에 상기 비아홀과 정렬하는포토레지스트 패턴을 형성하고, 제3 식각 공정을 적용하여 상기 포토레지스트 패턴을 식각 마스크 그리고 상기 광흡수 패턴을 식각 저지막으로 사용해서 상기 상부 금속 막을 식각하고, 제4 식각 공정을 적용하여 상기 광흡수 패턴으로부터 상기 포토레지스트 패턴을 제거시키는 것을 포함하고, 상기 상부 금속 막은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고, 상기 상부 금속 패턴은, 상기 광흡수 패턴의 상기 비아홀에 상부 비아와 상기 광흡수 패턴 상에 상부 판형 배선을 가질 수 있다.

상기 백플레인을 형성하는 것은, 하부 백플레인을 준비하고, 상기 하부 백플레인 상에 상부 백플레인을 형성하는 것을 포함하고, 상기 하부 백플레인은, 상기 실리콘 기판, 그리고 상기 복수의 하부 금속 패턴, 그리고 제1 층간 절연막을 가지고, 상기 상부 백플레인은, 제1 광흡수 패턴, 그리고 상기 상부 금속 패턴, 그리고 제2 광흡수 패턴, 그리고 제2 층간절연막을 가지고, 제1 및 제2 층간 절연막은, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 상부 백플레인을 형성하는 것은, 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에 상기 제1 광흡수 패턴을 형성하고, 상기 제1 광흡수 패턴에 상기 하부 최상위 금속 패턴을 노출시키는 비아홀을 형성하고, 상기 제1 광흡수 패턴의 상기 비아홀을 통해서 상기 하부 최상위 금속 패턴과 전기적으로 접속하는 상기 상부 금속 패턴을 형성하고, 상기 상부 금속 패턴 주변에서 상기 제1 광흡수 패턴 상에 상기 제2 광흡수 패턴을 형성하고, 상기 상부 금속 패턴과 상기 제2 광흡수 패턴 상에 제3 층간절연막을 형성하는 것을 포함할 수 있다.

상기 제1 광흡수 패턴의 상기 비아홀을 형성하는 것은, 제1 포토 공정을 적용하여 상기 제1 광흡수 패턴 상에서 상기 하부 최상위 금속 패턴과 정렬하는 개구부를 가지도록 제1 포토레지스트 막을 형성하고, 제1 식각 공정을 적용하여 상기 제1 포토레지스트 막을 식각 마스크 그리고 상기 하부 최상위 금속 패턴을 식각 저지막으로 사용해서 상기 제1 포토레지스트 막의 상기 개구부를 통해 상기 제1 광흡수 패턴을 식각하고, 제2 식각 공정을 적용하여 상기 제1 광흡수 패턴으로부터 상기 제1 포토레지스트 막을 제거시키는 것을 포함하고, 상기 제1 광흡수 패턴은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 상부 금속 패턴을 형성하는 것은, 제1 증착 공정을 적용하여 상기 제1 광흡수 패턴을 덮으면서 상기 비아홀을 채우는 상부 금속 막을 형성하고, 제2 포토 공정을 적용하여 상기 상부 금속 막 상에 상기 비아홀과 정렬하는포토레지스트 패턴을 형성하고, 제3 식각 공정을 적용하여 상기 포토레지스트 패턴을 식각 마스크 그리고 상기 제1 광흡수 패턴을 식각 저지막으로 사용해서 상기 상부 금속 막을 식각하고, 제4 식각 공정을 적용하여 상기 제1 광흡수 패턴으로부터 상기 포토레지스트 패턴을 제거시키는 것을 포함하고, 상기 상부 금속 막은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고, 상기 상부 금속 패턴은, 상기 제1 광흡수 패턴의 상기 비아홀에 상부 비아와 상기 제1 광흡수 패턴 상에 상부 판형 배선을 가질 수 있다.

상기 상부 금속 패턴이, 상기 제1 광흡수 패턴의 상기 비아홀에 상부 비아와 상기 제1 광흡수 패턴 상에 상부 판형 배선을 가지는 때, 상기 제2 광흡수 패턴을 형성하는 것은, 제2 증착 공정을 적용하여 상기 상부 판형 배선을 덮으면서 상기 인접한 두 개의 화소 사이의 영역에 삽입되는 광흡수 막을 형성하고, 연마 공정을 적용하여 상기 상부 판형 배선을 식각 저지막을 사용해서 상기 광흡수 막을 식각하는 것을 포함하고, 상기 광흡수 막은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 백플레인을 형성하는 것은, 하부 백플레인을 준비하고, 상기 하부 백플레인 상에 상부 백플레인을 형성하는 것을 포함하고, 상기 하부 백플레인은, 상기 실리콘 기판, 그리고 상기 복수의 하부 금속 패턴, 그리고 제1 층간 절연막을 가지고, 상기 상부 백플레인은, 제2 층간절연막, 그리고 광흡수 패턴, 그리고 상기 상부 금속 패턴, 그리고 제3 층간절연막을 가지고, 제1 내지 제3 층간 절연막은, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함할 수 있다.

상기 상부 백플레인을 형성하는 것은, 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에 상기 제2 층간 절연막을 형성하고, 상기 제2 층간 절연막에서 상기 인접한 두 개의 화소 사이의 상기 영역에 광흡수 패턴을 형성하고, 상기 제2 층간 절연막에 상기 하부 최상위 금속 패턴을 노출시키는 비아홀을 형성하고, 상기 제2 층간 절연막의 상기 비아홀을 통해서 상기 하부 최상위 금속 패턴과 전기적으로 접속하는 상기 상부 금속 패턴을 형성하고, 상기 상부 금속 패턴을 덮으면서 상기 인접한 두 개의 화소 사이의 상기 영역에 삽입되는 제3 층간절연막을 형성하는 것을 포함할 수 있다.

상기 광흡수 패턴을 형성하는 것은, 제1 포토 공정을 적용하여 상기 제2 층간 절연막 상에서 상기 인접한 두 개의 화소 사이의 상기 영역에 제1 개구부를 가지는 제1 포토레지스트 막을 형성하고, 제1 식각 공정을 적용하여 상기 제1 포토레지스트 막을 식각 마스크 그리고 상기 제2 층간 절연막을 식각 저지막으로 사용해서 상기 제1 포토레지스트 막의 상기 제1 개구부를 통해 상기 제2 층간 절연막을 식각함과 함께 상기 제2 층간 절연막에 관통홀을 형성하고, 제2 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 제1 포토레지스트 막을 제거시키고, 제1 증착 공정을 적용하여 상기 제2 층간 절연막을 덮으면서 상기 제2 층간 절연막의 상기 관통홀을 채우는 광흡수 막을 형성하고, 연마 공정을 적용하여 상기 제2 층간 절연막을 식각 저지막으로 사용해서 상기 광흡수 막을 식각하는 것을 포함하고, 상기 광흡수 막은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함할 수 있다.

상기 제2 층간 절연막의 상기 비아홀을 형성하는 것은, 제2 포토 공정을 적용하여 상기 제2 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 정렬하는 제2 개구부를 가지도록 제2 포토레지스트 막을 형성하고, 제3 식각 공정을 적용하여 상기 제2 포토레지스트 막을 식각 마스크 그리고 상기 하부 최상위 금속 패턴을 식각 저지막으로 사용해서 상기 제2 포토레지스트 막의 상기 제2 개구부를 통해 상기 제2 층간 절연막을 식각하고, 제4 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 제2 포토레지스트 막을 제거시키는 것을 포함할 수 있다.

상기 상부 금속 패턴을 형성하는 것은, 제2 증착 공정을 적용하여 상기 제2 층간 절연막과 상기 광흡수 패턴을 덮으면서 상기 비아홀을 채우는 상부 금속 막을 형성하고, 제3 포토 공정을 적용하여 상기 상부 금속 막 상에 상기 비아홀과 정렬하는포토레지스트 패턴을 형성하고, 제5 식각 공정을 적용하여 상기 포토레지스트 패턴을 식각 마스크 그리고 상기 광흡수 패턴을 식각 저지막으로 사용해서 상기 상부 금속 막을 식각하고, 제6 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 포토레지스트 패턴을 제거시키는 것을 포함하고, 상기 상부 금속 막은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고, 상기 상부 금속 패턴은, 상기 제2 층간 절연막의 상기 비아홀에 상부 비아와 상기 제2 층간 절연막 상에 상부 판형 배선을 가질 수 있다.

본 발명의 일 실시예에 따른 공간 광 변조기 및 그의 제조방법은, 순차적으로 적층되는 백플레인(backplane), 하부 배향막(lower alignment layer), 액정 패널(liquid crystal panel), 상부 배향막, 투명 전극(transparent electrode), 그리고 커버 글라스(cover galss)를 구비하고,

백플레인에서, 구동 회로를 가지면서 복수의 화소로 구획화되는 실리콘 기판, 그리고 실리콘 기판 상에서 개별 화소의 트랜지스터와 커패시터 중 적어도 하나와 전기적으로 접속하는 복수의 하부 금속 패턴, 그리고 하부 최상위 금속 패턴과 전기적으로 접속하면서 반사판으로 기능하는 상부 금속 패턴, 그리고 인접한 두 개의 화소 사이의 영역에서 상부 금속 패턴 주변에 광흡수 패턴을 형성하고,

외부로부터 조사되는 레이저 광을 투명 전극과 액정 패널과 반사판에 입사시키면서 반사판과 액정 패널과 투명전극을 향해 다시 반사시키는 동안, 광흡수 패턴을 사용하여 인접한 두 개의 화소 사이의 영역에서 레이저 광을 반사없이 흡수하므로,

LCoS(liquid crystal on silicon) 방식으로 홀로그래피 영상을 디스플레이하는 동안, 액정 패널 주변에서 인접한 두 개의 반사판의 전위와 상관없이 홀로그래피 영상에서 전체 이미지 대비 역상 이미지를 용이하게 제거하여 단순하고 양호한 디스플레이 환경을 제공할 수 있다.

도 1은 종래 기술에 따른 공간 광 변조기를 보여주는 개략도이다.
도 2는 도 1의 공간 광 변조기로부터 출력되는 홀로그래피 영상을 보여주는 이미지이다.
도 3은 본 발명에 따른 공간 광 변조기를 개략적으로 보여주는 단면도이다.
도 4는 도 3의 공간 광 변조기에서 백플레인을 보여주는 단면도이다.
도 5는 도 4의 백플레인에 대한 제1 변형예를 보여주는 단면도이다.
도 6은 도 4의 백플레인에 대한 제2 변형예를 보여주는 단면도이다.
도 7은 도 4의 백플레인에 대한 제3 변형예를 보여주는 단면도이다.
도 8 내지 도 18은 도 3의 공간 광 변조기의 제조방법에서 도 4의 백플레인의 제조방법을 설명해주는 단면도이다.
도 19 내지 도 23은 도 5의 백플레인의 제조방법을 설명해주는 단면도이다.
도 24 내지 도 26은 도 6의 백플레인의 제조방법을 설명해주는 단면도이다.
도 27 내지 도 34는 도 7의 백플레인의 제조방법을 설명해주는 단면도이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 제한적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 제한된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 3은 본 발명에 따른 공간 광 변조기를 개략적으로 보여주는 단면도이고, 도 4는 도 3의 공간 광 변조기에서 백플레인을 보여주는 단면도이다.

도 3 및 도 4를 참조하면, 본 발명의 따른 공간 광 변조기(510)는, 도 3에 도시된 바와 같이, 순차적으로 적층되는 하부 배향막(lower alignment layer; 460), 액정 패널(liquid crystal panel; 470), 상부 배향막(480), 투명 전극(transparent electrode; 490), 그리고 커버 글라스(cover galss; 500)를 가지면서, 하부 배향막(460) 아래에 백플레인(backplane; 도 3 또는 도 4의 200)을 포함한다.

개략적으로 살펴볼 때, 상기 백플레인(200)은, 도 4와 같이, 하부 배향막(460) 아래에 순차적으로 적층되는 하부 백플레인(R1)과 상부 백플레인(R2)을 포함한다. 상기 하부 백플래인(R1)은, 구동 회로를 가지면서 복수의 화소를 구현하도록, 인접한 두 개의 화소(P1, P2)에서 개별 화소(P1 또는 P2)에 트랜지스터와 커패시터(70)를 가지는 실리콘 기판(60)과, 트랜지스터와 커패시터(70) 상에 순차적으로 적층되어 트랜지스터 및 커패시터(70) 중 적어도 하나와 전기적으로 접속하는 복수의 하부 금속 패턴(80)을 포함한다.

상기 상부 백플레인(R2)은, 도 4와 같이, 복수의 하부 금속 패턴(80) 상에 위치되어 하부 최상위 금속 패턴(80)과 접촉하는 상부 금속 패턴(145)과, 상부 금속 패턴(145) 주변에 위치되어 인접한 두 개의 화소(P1, P2) 사이의 영역을 덮는 광흡수 패턴(175)을 갖는다. 상세하게 살펴볼 때, 상기 공간 광 변조기(510)는, 도 4와 같이, 제1 층간 절연막(90)과, 제2 층간 절연막(110)과, 광흡수 패턴(175)과, 제3 층간절연막(195)을 더 포함한다.

상기 제1 층간 절연막(90)은, 실리콘 기판(60) 상에서 트랜지스터와 커패시터(70)를 덮고 복수의 하부 금속 패턴(80)을 둘러싼다. 상기 제2 층간 절연막(110)과 광흡수 패턴(175)은, 하부 최상위 금속 패턴(80) 상에서 상부 금속 패턴(145) 주변에 위치된다. 상기 제3 층간절연막(195)은, 상부 금속 패턴(145) 상에 위치된다. 여기서, 개별 하부 금속 패턴(80) 및 상부 금속 패턴(145)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 제2 층간절연막(110)과 광흡수 패턴(175)은, 도 4와 같이, 서로 다른 레벨에 위치된다.

개별 하부 금속 패턴(80)이, 도 4와 같이, 순차적으로 적층되는 하부 비아(80A)와 하부 라인형 배선(80B)을 가지는 때, 상기 제1 층간 절연막(90)은, 도 4와 같이, 인접한 두 개의 화소(P1, P2) 사이의 영역에서 하부 최상위 금속 패턴(80)의 하부 라인형 배선(80B)과 동일 레벨에 위치되고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

상기 상부 금속 패턴(145)이, 도 4와 같이, 순차적으로 적층되는 상부 비아(145A)와 상부 판형 배선(145B)을 가지는 때, 상기 제2 층간 절연막은, 도 4와 같이, 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90) 상에서 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90)과 접촉하고, 상부 판형 배선(145B) 아래에서 상부 비아(145A)를 둘러싸고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

상기 상부 금속 패턴(145)이, 도 4와 같이, 순차적으로 적층되는 상부 비아(145A)와 상부 판형 배선(145B)을 가지는 때, 상기 광흡수 패턴(175)은, 도 4와 같이, 인접한 두 개의 화소(P1, P2) 사이의 영역에서 상부 판형 배선(145B) 및 제2 층간절연막(110)과 접촉하여 상부 판형 배선(145B)과 동일한 레벨에 위치되고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

상기 상부 금속 패턴(145)이, 도 4와 같이, 순차적으로 적층되는 상부 비아(145A)와 상부 판형 배선(145B)을 가지는 때, 상기 제3 층간 절연막은, 도 4와 같이, 상부 판형 배선(145B)과 광흡수 패턴(175) 상에서 상부 판형 배선(145B)과 광흡수 패턴(175)과 접촉하고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

도 5는 도 4의 백플레인에 대한 제1 변형예를 보여주는 단면도이다.

도 5를 참조하면, 본 발명에 따른 백플레인(290)은, 도 4의 백플레인(200)과 유사한 구조를 가지나, 상기 백플레인(290)에서 상부 백플레인(R3)은, 도 4의 백플레인(200)에서 상부 백플레인(R2)와 다른 구조를 갖는다. 좀 더 상세하게 살펴볼 때, 상기 백플레인(290)은, 제1 층간 절연막(90)과, 광흡수 패턴(220)과, 제2 층간절연막(280)을 포함한다. 상기 제1 층간 절연막(90)은, 실리콘 기판(60) 상에서 트랜지스터와 커패시터(70)를 덮고 복수의 하부 금속 패턴(80)을 둘러싼다.

상기 광흡수 패턴(220)은, 하부 최상위 금속 패턴(80) 상에서 상부 금속 패턴(145) 주변에 위치된다. 상기 제2 층간절연막(280)은, 상부 금속 패턴(145) 상에 위치된다. 여기서, 개별 하부 금속 패턴(80) 및 상부 금속 패턴(255)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다.

개별 하부 금속 패턴(80)이, 순차적으로 적층되는 하부 비아(80A)와 하부 라인형 배선(80B)을 가지는 때, 상기 제1 층간 절연막(90)은, 인접한 두 개의 화소(P1, P2) 사이의 영역에서 하부 최상위 금속 패턴(80)의 하부 라인형 배선(80B)과 동일 레벨에 위치되고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

상기 상부 금속 패턴(255)이, 순차적으로 적층되는 상부 비아(255A)와 상부 판형 배선(255B)을 가지는 때, 상기 광흡수 패턴(220)은, 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90) 상에서 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90)과 접촉하고, 상부 판형 배선(255B) 아래에서 상부 비아(255A)를 둘러싸고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

상기 상부 금속 패턴(255)이, 순차적으로 적층되는 상부 비아(255A)와 상부 판형 배선(255B)을 가지는 때, 상기 제2 층간 절연막(280)은, 상부 판형 배선(255B) 상에서 상부 판형 배선(255B)과 접촉하고, 상부 판형 배선(255B) 주변에서 인접한 두 개의 화소(P1, P2) 사이의 영역에 삽입되어 광흡수 패턴(220)과 접촉하고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

도 6은 도 4의 백플레인에 대한 제2 변형예를 보여주는 단면도이다.

도 6을 참조하면, 본 발명에 따른 백플레인(330)은, 도 4의 백플레인(200)과 유사한 구조를 가지나, 상기 백플레인(330)에서 상부 백플레인(R4)은, 도 4의 백플레인(200)에서 상부 백플레인(R2)와 다른 구조를 갖는다. 좀 더 상세하게 살펴볼 때, 상기 백플레인(330)은, 제1 층간 절연막(90)과, 제1 광흡수 패턴(220)과, 제2 광흡수 패턴(305)과, 제2 층간절연막(320)을 포함한다.

상기 제1 층간 절연막(90)은, 실리콘 기판(60) 상에서 트랜지스터와 상기 커패시터(70)를 덮고 복수의 하부 금속 패턴(80)을 둘러싼다. 상기 제1 광흡수 패턴(220)과 제2 광흡수 패턴(305)은, 하부 최상위 금속 패턴(80) 상에서 상부 금속 패턴(255) 주변에 위치된다. 상기 제2 층간절연막(320)은, 상부 금속 패턴(255) 상에 위치된다. 여기서, 개별 하부 금속 패턴(80) 및 상부 금속 패턴(255)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다.

상기 상부 금속 패턴(255)이, 순차적으로 적층되는 상부 비아(255A)와 상부 판형 배선(255B)을 가지는 때, 상기 제1 광흡수 패턴(220)은, 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90) 상에서 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90)과 접촉하고, 상부 판형 배선(255B) 아래에서 상부 비아(255A)를 둘러싸고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

상기 상부 금속 패턴(255)이, 순차적으로 적층되는 상부 비아(255A)와 상부 판형 배선(255B)을 가지는 때, 상기 제2 광흡수 패턴(305)은, 인접한 두 개의 화소(P1, P2) 사이의 영역에서 상부 판형 배선(255B) 및 제1 광흡수 패턴(220)과 접촉하여 상부 판형 배선(255B)과 동일한 레벨에 위치되고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

상기 상부 금속 패턴(255)이, 순차적으로 적층되는 상부 비아(255A)와 상부 판형 배선(255B)을 가지는 때, 상기 제2 층간 절연막(320)은, 상부 판형 배선(255B)과 제2 광흡수 패턴(305) 상에서 상부 판형 배선(255B)과 제2 광흡수 패턴(305)과 접촉하고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

도 7은 도 4의 백플레인에 대한 제3 변형예를 보여주는 단면도이다.

도 7을 참조하면, 본 발명에 따른 백플레인(450)은, 도 4의 백플레인(200)과 유사한 구조를 가지나, 상기 백플레인(450)에서 상부 백플레인(R5)은, 도 4의 백플레인(200)에서 상부 백플레인(R2)와 다른 구조를 갖는다. 좀 더 상세하게 살펴볼 때, 상기 백플레인(450)은, 제1 층간 절연막(90)과, 제2 층간절연막(350)과, 광흡수 패턴(385)과, 제3 층간절연막(440)을 포함한다.

상기 제1 층간 절연막(90)은, 실리콘 기판(60) 상에서 트랜지스터와 커패시터(70)를 덮고 복수의 하부 금속 패턴(80)을 둘러싼다. 상기 제2 층간절연막(350)과 광흡수 패턴(385)은, 하부 최상위 금속 패턴(80) 상에서 상부 금속 패턴(415) 주변에 위치된다. 상기 제3 층간절연막(440)은, 상부 금속 패턴(415) 상에 위치된다. 여기서, 개별 하부 금속 패턴(80) 및 상부 금속 패턴(415)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 제2 층간절연막(350)과 광흡수 패턴(385)은, 동일 레벨에 위치된다.

상기 상부 금속 패턴(415)이, 순차적으로 적층되는 상부 비아(415A)와 상부 판형 배선(415B)을 가지는 때, 상기 제2 층간 절연막(440)은, 하부 최상위 금속 패턴(80) 상에서 하부 최상위 금속 패턴(80)과 접촉하고, 상부 판형 배선(415B) 아래에서 상부 비아(415A)를 둘러싸고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

상기 상부 금속 패턴(415)이, 순차적으로 적층되는 상부 비아(415A)와 상부 판형 배선(415B)을 가지는 때, 상기 광흡수 패턴(385)은, 상부 판형 배선(415B) 아래에서 인접한 두 개의 화소(P1, P2) 사이의 영역에 위치되고, 상부 판형 배선(415B) 아래에서 제2 층간 절연막(350)에 의해 둘러싸이고, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

상기 상부 금속 패턴(415)이,순차적으로 적층되는 상부 비아(415A)와 상부 판형 배선(415B)을 가지는 때, 상기 제3 층간 절연막(440)은, 상부 판형 배선(415B) 상에서 상부 판형 배선(415B)과 접촉하고, 상부 판형 배선(415B) 주변에서 인접한 두 개의 화소(P1, P2) 사이의 영역에 삽입되어 광흡수 패턴(385)과 접촉하고, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

도 8 내지 도 18은 도 3의 공간 광 변조기의 제조방법에서 도 4의 백플레인의 제조방법을 설명해주는 단면도이다.

도 8 내지 도 18을 참조하면, 본 발명에 따른 공간 광 변조기(spatial light modulatior; SLM, 510)의 제조방법은, 도 3에서, 순차적으로 적층되는 하부 배향막(lower alignment layer; 460), 액정 패널(liquid crystal panel; 470), 상부 배향막(480), 투명 전극(transparent electrode; 490), 그리고 커버 글라스(cover galss; 500)를 가지면서, 하부 배향막(460) 아래에 백플레인(back plane; 도 4의 200)을 형성하는 것을 포함한다.

개략적으로 살펴볼 때, 상기 백플레인(200)은, 도 4와 같이, 실리콘 기판(60)에 구동 회로를 가지면서 복수의 화소를 구현하도록, 인접한 두 개의 화소(P1, P2)에서 개별 화소(P1 또는 P2)에 트랜지스터와 커패시터(70)를 가지고, 트랜지스터와 커패시터(70) 상에 순차적으로 적층되어 트랜지스터 및 커패시터(70) 중 적어도 하나와 전기적으로 접속하는 복수의 하부 금속 패턴(80)을 가지며, 복수의 하부 금속 패턴(80) 상에 위치되어 하부 최상위 금속 패턴(80)과 접촉하는 상부 금속 패턴(도 4의 145)을 가지고, 상부 금속 패턴(145) 주변에 위치되어 인접한 두 개의 화소(P1, P2) 사이의 영역을 덮는 광흡수 패턴(175)을 갖는다.

좀 더 상세하게 살펴볼 때, 상기 백플레인(200)을 형성하는 것은, 도 4에서, 하부 백플레인(R1)을 준비하고, 하부 백플레인(R1) 상에 상부 백플레인(R2)을 형성하는 것을 포함한다. 상기 하부 백플레인(R1)은, 도 4에서, 실리콘 기판(60), 그리고 복수의 하부 금속 패턴(80), 그리고 제1 층간 절연막(90)을 갖는다. 상기 상부 백플레인은, 도 4에서, 제2 층간 절연막(110), 그리고 상부 금속 패턴(145), 광흡수 패턴(175), 제3 층간절연막(195)을 갖는다. 제1 내지 제3 층간 절연막(90, 110, 195)은, 도 4에서, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

개별 하부 금속 패턴(80)이, 도 4와 같이, 순차적으로 적층되는 하부 비아(80A)와 하부 라인형 배선(80B)을 가지는 때, 상기 하부 백플레인(R1)을 준비하는 것은, 도 4 및 도 8을 고려하면, 실리콘 기판(60) 상에서 트랜지스터와 커패시터(70)를 덮으면서 복수의 하부 금속 패턴(80)을 둘러싸는 제1 층간절연막(90)을 형성하는 것을 포함한다. 상기 개별 하부 금속 패턴(80)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 제1 층간절연막(90)은, 도 4 및 도 8을 고려하면, 인접한 두 개의 화소(P1, P2) 사이의 영역에서 하부 최상위 금속 패턴(80)의 하부 라인형 배선(80B)과 동일한 레벨을 이룬다.

상기 상부 백플레인(R2)을 형성하는 것은, 도 8 내지 도 18에서, 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90) 상에 제2 층간 절연막(110)을 형성하고, 제2 층간 절연막(110)에 하부 최상위 금속 패턴(80)을 노출시키는 비아홀(105)을 형성하고, 제2 층간 절연막(110)의 비아홀(105)을 통해서 하부 최상위 금속 패턴(80)과 전기적으로 접속하는 상부 금속 패턴(145)을 형성하고, 제2 층간 절연막(110) 상에서 상부 금속 패턴(145) 주변에 광흡수 패턴(175)을 형성하고, 제2 층간 절연막(110)과 광흡수 패턴(175) 상에 제3 층간절연막(190)을 형성하는 것을 포함한다.

상기 제2 층간절연막(110)의 비아홀(105)을 형성하는 것은, 도 9 내지 도 11에서, 제1 포토 공정을 적용하여 제2 층간 절연막(110) 상에서 하부 최상위 금속 패턴(80)과 정렬하는 개구부(125)를 가지도록 제1 포토레지스트 막(130)을 형성하고, 제1 식각 공정을 적용하여 제1 포토레지스트 막(130)을 식각 마스크 그리고 하부 최상위 금속 패턴(80)을 식각 저지막으로 사용해서 제1 포토레지스트 막(130)의 개구부(125)를 통해 제2 층간 절연막(110)을 식각하고, 제2 식각 공정을 적용하여 제2 층간 절연막(110)으로부터 제1 포토레지스트 막(130)을 제거시키는 것을 포함한다.

상기 상부 금속 패턴(145)을 형성하는 것은, 도 12 내지 도 15에서, 제1 증착 공정을 적용하여 제2 층간 절연막(110)을 덮으면서 비아홀(105)을 채우는 상부 금속 막(150)을 형성하고, 제2 포토 공정을 적용하여 상부 금속 막(150) 상에 비아홀(105)과 정렬하는포토레지스트 패턴(160)을 형성하고, 제3 식각 공정을 적용하여 포토레지스트 패턴(160)을 식각 마스크 그리고 제2 층간 절연막(110)을 식각 저지막으로 사용해서 상부 금속 막(150)을 식각하고, 제4 식각 공정을 적용하여 제2 층간 절연막(110)으로부터 포토레지스트 패턴(160)을 제거시키는 것을 포함한다. 상기 상부 금속 막(150)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 상부 금속 패턴(145)은, 도 4와 같이, 제2 층간 절연막(110)의 비아홀(105)에 상부 비아(145A)와 제2 층간 절연막(110) 상에 상부 판형 배선(145B)을 갖는다.

상기 상부 금속 패턴이, 도 4에서, 제2 층간 절연막(110)의 비아홀(105)에 상부 비아(145A)와 제2 층간 절연막(110) 상에 상부 판형 배선(145B)을 가지는 때, 상기 광흡수 패턴(175)을 형성하는 것은, 도 16 및 도 17에서, 제2 증착 공정을 적용하여 상부 판형 배선(145B)을 덮으면서 인접한 두 개의 화소(P1, P2) 사이의 영역에 삽입되는 광흡수 막(180)을 형성하고, 연마 공정을 적용하여 상부 판형 배선(145B)을 식각 저지막을 사용해서 광흡수 막(180)을 식각하는 것을 포함한다. 여기서, 상기 광흡수 막(180)은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

도 19 내지 도 23은 도 5의 백플레인의 제조방법을 설명해주는 단면도이다.

도 19 내지 도 23을 참조하면, 본 발명에 따른 백플레인(290)의 제조방법은, 도 8 내지 도 18의 백플레인(200)의 제조방법과 유사하다. 좀 더 상세하게 살펴볼 때, 상기 백플레인(290)을 형성하는 것은, 도 5에서, 하부 백플레인(R1)을 준비하고, 하부 백플레인(R1) 상에 상부 백플레인(R3)을 형성하는 것을 포함한다. 상기 하부 백플레인(R1)은, 도 5에서, 실리콘 기판(60), 그리고 복수의 하부 금속 패턴(80), 그리고 제1 층간 절연막(90)을 갖는다.

상기 상부 백플레인(R2)은, 도 5에서, 광흡수 패턴(220), 그리고 상부 금속 패턴(255), 그리고 제2 층간절연막(280)을 갖는다. 제1 및 제2 층간 절연막(90, 280)은, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

개별 하부 금속 패턴(80)이, 도 5에서, 순차적으로 적층되는 하부 비아(80A)와 하부 라인형 배선(80B)을 가지는 때, 상기 하부 백플레인(R1)을 준비하는 것은, 도 5 및 도 19를 고려하면, 실리콘 기판(60) 상에서 트랜지스터와 커패시터(70)를 덮으면서 복수의 하부 금속 패턴(80)을 둘러싸는 제1 층간절연막(90)을 형성하는 것을 포함한다. 여기서, 상기 개별 하부 금속 패턴(80)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 제1 층간절연막(90)은, 도 5 및 도 19를 고려하면, 인접한 두 개의 화소(P1, P2) 사이의 영역에서 하부 최상위 금속 패턴(80)의 하부 라인형 배선(80B)과 동일한 레벨을 이룬다.

상기 상부 백플레인을 형성하는 것은, 도 19 내지 도 23에서, 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90) 상에 광흡수 패턴(220)을 형성하고, 광흡수 패턴(220)에 하부 최상위 금속 패턴(80)을 노출시키는 비아홀(215)을 형성하고, 광흡수 패턴(220)의 비아홀(215)을 통해서 하부 최상위 금속 패턴(80)과 전기적으로 접속하는 상부 금속 패턴(255)을 형성하고, 상부 금속 패턴(255)을 덮으면서 인접한 두 개의 화소(P1, P2) 사이의 영역에 삽입되는 제3 층간절연막(280)을 형성하는 것을 포함한다.

상기 광흡수 패턴(220)의 비아홀(215)을 형성하는 것은, 도 20 및 도 21을 고려해 볼 때, 제1 포토 공정을 적용하여 광흡수 패턴(220) 상에서 하부 최상위 금속 패턴(80)과 정렬하는 개구부(235)를 가지도록 제1 포토레지스트 막(240)을 형성하고, 제1 식각 공정을 적용하여 제1 포토레지스트 막(240)을 식각 마스크 그리고 하부 최상위 금속 패턴(80)을 식각 저지막으로 사용해서 제1 포토레지스트 막(240)의 개구부(235)를 통해 광흡수 패턴(220)을 식각하고, 제2 식각 공정을 적용하여 광흡수 패턴(220)으로부터 제1 포토레지스트 막(240)을 제거시키는 것을 포함한다. 여기서, 상기 광흡수 패턴(220)은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

상기 상부 금속 패턴(255)을 형성하는 것은, 도 21 내지 도 23을 고려해 볼 때, 증착 공정을 적용하여 광흡수 패턴(220)을 덮으면서 비아홀(215)을 채우는 상부 금속 막(260)을 형성하고, 제2 포토 공정을 적용하여 상부 금속 막(260) 상에 비아홀(215)과 정렬하는포토레지스트 패턴(270)을 형성하고, 제3 식각 공정을 적용하여 포토레지스트 패턴(270)을 식각 마스크 그리고 광흡수 패턴(220)을 식각 저지막으로 사용해서 상부 금속 막(260)을 식각하고, 제4 식각 공정을 적용하여 광흡수 패턴(220)으로부터 포토레지스트 패턴(270)을 제거시키는 것을 포함한다. 여기서, 상기 상부 금속 막(260)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 상부 금속 패턴(255)은, 도 5에서, 광흡수 패턴(220)의 비아홀(215)에 상부 비아(255A)와 광흡수 패턴(220) 상에 상부 판형 배선(255B)을 갖는다.

도 24 내지 도 26은 도 6의 백플레인의 제조방법을 설명해주는 단면도이다

도 24 내지 도 26을 참조허면, 본 발명에 따른 백플레인(330)의 제조방법은, 도 8 내지 도 18의 백플레인(200)의 제조방법과 유사하다. 좀 더 상세하게 살펴볼 때, 상기 백플레인(330)을 형성하는 것은, 도 6에서, 하부 백플레인(R1)을 준비하고, 하부 백플레인(R1) 상에 상부 백플레인(R4)을 형성하는 것을 포함한다. 상기 하부 백플레인(R1)은, 도 6에서, 실리콘 기판(60), 그리고 복수의 하부 금속 패턴(80), 그리고 제1 층간 절연막(90)을 갖는다.

상기 상부 백플레인(R2)은, 도 6에서, 제1 광흡수 패턴(220), 그리고 상부 금속 패턴(255), 그리고 제2 광흡수 패턴(305), 그리고 제2 층간절연막(320)을 갖는다. 제1 및 제2 층간 절연막(90, 320)은, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

개별 하부 금속 패턴(80)이, 도 6에서, 순차적으로 적층되는 하부 비아(80A)와 하부 라인형 배선(80B)을 가지는 때, 상기 하부 백플레인(R1)을 준비하는 것은, 도 6 및 도 24를 고려하면, 실리콘 기판(60) 상에서 트랜지스터와 커패시터(70)를 덮으면서 복수의 하부 금속 패턴(80)을 둘러싸는 제1 층간절연막(90)을 형성하는 것을 포함한다. 여기서, 상기 개별 하부 금속 패턴(80)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 제1 층간절연막(90)은, 도 6 및 도 24를 고려하면, 인접한 두 개의 화소(PA, P2) 사이의 영역에서 하부 최상위 금속 패턴(80)의 하부 라인형 배선(80B)과 동일한 레벨을 이룬다.

상기 상부 백플레인(R2)을 형성하는 것은, 도 24 내지 도 26에서, 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90) 상에 제1 광흡수 패턴(220)을 형성하고, 제1 광흡수 패턴(220)에 하부 최상위 금속 패턴(80)을 노출시키는 비아홀(215)을 형성하고, 제1 광흡수 패턴(220)의 비아홀(215)을 통해서 하부 최상위 금속 패턴(80)과 전기적으로 접속하는 상부 금속 패턴(255)을 형성하고, 상부 금속 패턴(255) 주변에서 제1 광흡수 패턴(220) 상에 제2 광흡수 패턴(305)을 형성하고, 상부 금속 패턴(255)과 제2 광흡수 패턴(305) 상에 제3 층간절연막(320)을 형성하는 것을 포함한다.

상기 제1 광흡수 패턴(220)의 비아홀(215)을 형성하는 것은, 도 19 및 도 20 및 도 24를 고려하면, 제1 포토 공정을 적용하여 제1 광흡수 패턴(220) 상에서 하부 최상위 금속 패턴(80)과 정렬하는 개구부(235)를 가지도록 제1 포토레지스트 막(240)을 형성하고, 제1 식각 공정을 적용하여 제1 포토레지스트 막(240)을 식각 마스크 그리고 하부 최상위 금속 패턴(80)을 식각 저지막으로 사용해서 제1 포토레지스트 막(240)의 개구부(235)를 통해 제1 광흡수 패턴(220)을 식각하고, 제2 식각 공정을 적용하여 제1 광흡수 패턴(220)으로부터 제1 포토레지스트 막(240)을 제거시키는 것을 포함한다. 상기 제1 광흡수 패턴(220)은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

상기 상부 금속 패턴(255)을 형성하는 것은, 도 21 및 도 22 및 도 24를 고려하면, 제1 증착 공정을 적용하여 제1 광흡수 패턴(220)을 덮으면서 비아홀(215)을 채우는 상부 금속 막(260)을 형성하고, 제2 포토 공정을 적용하여 상부 금속 막(260) 상에 비아홀(215)과 정렬하는포토레지스트 패턴(270)을 형성하고, 제3 식각 공정을 적용하여 포토레지스트 패턴(270)을 식각 마스크 그리고 제1 광흡수 패턴(220)을 식각 저지막으로 사용해서 상부 금속 막(260)을 식각하고, 제4 식각 공정을 적용하여 제1 광흡수 패턴(220)으로부터 포토레지스트 패턴(270)을 제거시키는 것을 포함한다. 여기서, 상기 상부 금속 막(260)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 상부 금속 패턴(255)은, 도 6에서, 제1 광흡수 패턴(220)의 비아홀(215)에 상부 비아(255A)와 제1 광흡수 패턴(220) 상에 상부 판형 배선(255B)을 갖는다.

상기 상부 금속 패턴(255)이, 도 6에서, 제1 광흡수 패턴(220)의 비아홀(215)에 상부 비아(255A)와 제1 광흡수 패턴(220) 상에 상부 판형 배선(255B)을 가지는 때, 상기 제2 광흡수 패턴(305)을 형성하는 것은, 도 24 및 도 26에서, 제2 증착 공정을 적용하여 상부 판형 배선(255B)을 덮으면서 인접한 두 개의 화소(P1, P2) 사이의 영역에 삽입되는 광흡수 막(310)을 형성하고, 연마 공정을 적용하여 상부 판형 배선(255B)을 식각 저지막을 사용해서 광흡수 막(310)을 식각하는 것을 포함한다. 여기서, 상기 광흡수 막(310)은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

도 27 내지 도 34는 도 7의 백플레인의 제조방법을 설명해주는 단면도이다

도 27 내지 도 34를 참조하면, 본 발명에 따른 백플레인(450)의 제조방법은, 도 8 내지 도 18의 백플레인(200)의 제조방법과 유사하다. 좀 더 상세하게 살펴볼 때, 상기 백플레인(450)을 형성하는 것은, 도 7에서, 하부 백플레인(R1)을 준비하고, 하부 백플레인(R1) 상에 상부 백플레인(R2)을 형성하는 것을 포함한다. 상기 하부 백플레인(R1)은, 도 7에서, 실리콘 기판(60), 그리고 복수의 하부 금속 패턴(80), 그리고 제1 층간 절연막(90)을 갖는다.

상기 상부 백플레인(R2)은, 도 7에서, 제2 층간절연막(350), 그리고 광흡수 패턴(385), 그리고 상부 금속 패턴(415), 그리고 제3 층간절연막(440)을 갖는다. 제1 내지 제3 층간 절연막(90, 350, 440)은, 실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함한다.

개별 하부 금속 패턴(80)이, 도 7에서,순차적으로 적층되는 하부 비아(80A)와 하부 라인형 배선(80B)을 가지는 때, 상기 하부 백플레인(R1)을 준비하는 것은, 도 7에서, 실리콘 기판(60) 상에서 트랜지스터와 커패시터(70)를 덮으면서 복수의 하부 금속 패턴(80)을 둘러싸는 제1 층간절연막(90)을 형성하는 것을 포함한다. 여기서, 상기 개별 하부 금속 패턴(80)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 제1 층간절연막(90)은, 도 7 및 도 27을 고려하면, 인접한 두 개의 화소(PA, P2) 사이의 영역에서 하부 최상위 금속 패턴(80)의 하부 라인형 배선(80B)과 동일한 레벨을 이룬다.

상기 상부 백플레인(R2)을 형성하는 것은, 도 27 내지 도 34에서, 하부 최상위 금속 패턴(80)과 제1 층간 절연막(90) 상에 제2 층간 절연막(350)을 형성하고, 제2 층간 절연막(350)에서 인접한 두 개의 화소(P1, P2) 사이의 영역에 광흡수 패턴(385)을 형성하고, 제2 층간 절연막(350)에 하부 최상위 금속 패턴(80)을 노출시키는 비아홀(348)을 형성하고, 제2 층간 절연막(350)의 비아홀(348)을 통해서 하부 최상위 금속 패턴(80)과 전기적으로 접속하는 상부 금속 패턴(415)을 형성하고, 상부 금속 패턴(415)을 덮으면서 인접한 두 개의 화소(PA, P2) 사이의 영역에 삽입되는 제3 층간절연막(440)을 형성하는 것을 포함한다.

상기 광흡수 패턴을 형성하는 것은, 도 28 내지 도 30에서, 제1 포토 공정을 적용하여 제2 층간 절연막(350) 상에서 인접한 두 개의 화소(P1, P2) 사이의 영역에 제1 개구부(365)를 가지는 제1 포토레지스트 막(370)을 형성하고, 제1 식각 공정을 적용하여 제1 포토레지스트 막(370)을 식각 마스크 그리고 제2 층간 절연막(350)을 식각 저지막으로 사용해서 제1 포토레지스트 막(370)의 제1 개구부(365)를 통해 제2 층간 절연막(350)을 식각함과 함께 제2 층간 절연막(350)에 관통홀(344)을 형성하고, 제2 식각 공정을 적용하여 제2 층간 절연막(350)으로부터 제1 포토레지스트 막(370)을 제거시키고, 제1 증착 공정을 적용하여 제2 층간 절연막(350)을 덮으면서 제2 층간 절연막(350)의 관통홀(344)을 채우는 광흡수 막(390)을 형성하고, 연마 공정을 적용하여 제2 층간 절연막(350)을 식각 저지막으로 사용해서 광흡수 막(390)을 식각하는 것을 포함한다. 여기서, 상기 광흡수 막(390)은, 블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함한다.

상기 제2 층간 절연막(350)의 비아홀(348)을 형성하는 것은, 도 31 및 도 32를 고려하면, 제2 포토 공정을 적용하여 제2 층간 절연막(350) 상에서 하부 최상위 금속 패턴(80)과 정렬하는 제2 개구부(395)를 가지도록 제2 포토레지스트 막(400)을 형성하고, 제3 식각 공정을 적용하여 제2 포토레지스트 막(400)을 식각 마스크 그리고 하부 최상위 금속 패턴(80)을 식각 저지막으로 사용해서 제2 포토레지스트 막(400)의 제2 개구부(395)를 통해 제2 층간 절연막(350)을 식각하고, 제4 식각 공정을 적용하여 제2 층간 절연막(350)으로부터 제2 포토레지스트 막(400)을 제거시키는 것을 포함한다.

상기 상부 금속 패턴(415)을 형성하는 것은, 도 32 내지 도 34에서, 제2 증착 공정을 적용하여 제2 층간 절연막(350)과 광흡수 패턴(385)을 덮으면서 비아홀(348)을 채우는 상부 금속 막(420)을 형성하고, 제3 포토 공정을 적용하여 상부 금속 막(420) 상에 비아홀(348)과 정렬하는포토레지스트 패턴(430)을 형성하고, 제5 식각 공정을 적용하여 포토레지스트 패턴(430)을 식각 마스크 그리고 광흡수 패턴(385)을 식각 저지막으로 사용해서 상부 금속 막(420)을 식각하고, 제6 식각 공정을 적용하여 제2 층간 절연막(350)으로부터 포토레지스트 패턴(430)을 제거시키는 것을 포함한다. 여기서, 상기 상부 금속 막(420)은, 알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함한다. 상기 상부 금속 패턴(415)은, 도 7 및 도 34를 고려하면, 제2 층간 절연막(350)의 비아홀(348)에 상부 비아(415A)와 제2 층간 절연막(350) 상에 상부 판형 배선(415B)을 갖는다.

60; 실리콘 기판, 70; 커패시터
80; 하부 금속 패턴, 80A; 하부 비아
80B; 하부 라인형 배선, 90; 제1 층간 절연막
110; 제2 층간 절연막, 145; 상부 금속 패턴
145A; 상부 비아, 145B; 상부 판형 배선
175; 광흡수 패턴, 195; 제2 층간 절연막
200; 백플레인, R1; 하부 백플레인
R2; 상부 백플레인, P1, P2; 화소(pixel)

Claims

순차적으로 적층되는 하부 배향막(lower alignment layer), 액정 패널(liquid crystal panel), 상부 배향막, 투명 전극(transparent electrode), 그리고 커버 글라스(cover galss)를 가지는 공간 광 변조기(spatial light modulatior; SLM)에 있어서,
상기 하부 배향막 아래에 백플레인(backplane)을 포함하고,
상기 백플레인은,
상기 하부 배향막 아래에 순차적으로 적층되는 하부 백플레인과 상부 백플레인을 포함하고,
상기 하부 백플레인은,
구동 회로를 가지면서 복수의 화소를 구현하도록, 인접한 두 개의 화소에서 개별 화소에 트랜지스터와 커패시터를 가지는 실리콘 기판과,
상기 트랜지스터와 상기 커패시터 상에 순차적으로 적층되어 상기 트랜지스터 및 상기 커패시터 중 적어도 하나와 전기적으로 접속하는 복수의 하부 금속 패턴을 포함하고,
상기 상부 백플레인은,
상기 복수의 하부 금속 패턴 상에 위치되어 하부 최상위 금속 패턴과 접촉하는 상부 금속 패턴과,
상기 상부 금속 패턴 주변에 위치되어 상기 인접한 두 개의 화소 사이의 영역을 덮는 적어도 하나의 광흡수 패턴을 가지는, 공간 광 변조기.
제1 항에 있어서,
상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮고 상기 복수의 하부 금속 패턴을 둘러싸는 제1 층간 절연막;
상기 하부 최상위 금속 패턴 상에서 상기 상부 금속 패턴 주변에 위치되는 제2 층간절연막과 상기 광흡수 패턴; 및
상기 상부 금속 패턴 상에 위치되는 제3 층간절연막을 더 포함하고,
개별 하부 금속 패턴 및 상기 상부 금속 패턴은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 제2 층간절연막과 상기 광흡수 패턴은,
서로 다른 레벨에 위치되는, 공간 광 변조기.
제2 항에 있어서,
개별 하부 금속 패턴이,
순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때,
상기 제1 층간 절연막은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 상기 하부 라인형 배선과 동일 레벨에 위치되고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제2 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 제2 층간 절연막은,
상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막과 접촉하고,
상기 상부 판형 배선 아래에서 상기 상부 비아를 둘러싸고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제2 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 광흡수 패턴은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 상부 판형 배선 및 상기 제2 층간절연막과 접촉하여 상기 상부 판형 배선과 동일한 레벨에 위치되고,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기.
제2 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 제3 층간 절연막은,
상기 상부 판형 배선과 상기 광흡수 패턴 상에서 상기 상부 판형 배선과 상기 광흡수 패턴과 접촉하고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제1 항에 있어서,
상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮고 상기 복수의 하부 금속 패턴을 둘러싸는 제1 층간 절연막;
상기 하부 최상위 금속 패턴 상에서 상기 상부 금속 패턴 주변에 위치되는 상기 광흡수 패턴; 및
상기 상부 금속 패턴 상에 위치되는 제2 층간절연막을 더 포함하고,
개별 하부 금속 패턴 및 상기 상부 금속 패턴은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하는, 공간 광 변조기.
제7 항에 있어서,
개별 하부 금속 패턴이,
순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때,
상기 제1 층간 절연막은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 상기 하부 라인형 배선과 동일 레벨에 위치되고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제7 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 광흡수 패턴은,
상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막과 접촉하고,
상기 상부 판형 배선 아래에서 상기 상부 비아를 둘러싸고,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기.
제7 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 제2 층간 절연막은,
상기 상부 판형 배선 상에서 상기 상부 판형 배선과 접촉하고,
상기 상부 판형 배선 주변에서 상기 인접한 두 개의 화소 사이의 상기 영역에 삽입되어 상기 광흡수 패턴과 접촉하고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제1 항에 있어서,
상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮고 상기 복수의 하부 금속 패턴을 둘러싸는 제1 층간 절연막;
상기 하부 최상위 금속 패턴 상에서 상기 상부 금속 패턴 주변에 위치되는 제1 광흡수 패턴과 제2 광흡수 패턴; 및
상기 상부 금속 패턴 상에 위치되는 제2 층간절연막을 더 포함하고,
개별 하부 금속 패턴 및 상기 상부 금속 패턴은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하는, 공간 광 변조기.
제11 항에 있어서,
개별 하부 금속 패턴이,
순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때,
상기 제1 층간 절연막은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 상기 하부 라인형 배선과 동일 레벨에 위치되고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제11 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 제1 광흡수 패턴은,
상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 상기 제1 층간 절연막과 접촉하고,
상기 상부 판형 배선 아래에서 상기 상부 비아를 둘러싸고,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기.
제11 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 제2 광흡수 패턴은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 상부 판형 배선 및 상기 제1 광흡수 패턴과 접촉하여 상기 상부 판형 배선과 동일한 레벨에 위치되고,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기.
제11 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 제2 층간 절연막은,
상기 상부 판형 배선과 상기 제2 광흡수 패턴 상에서 상기 상부 판형 배선과 상기 제2 광흡수 패턴과 접촉하고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제1 항에 있어서,
상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮고 상기 복수의 하부 금속 패턴을 둘러싸는 제1 층간 절연막;
상기 하부 최상위 금속 패턴 상에서 상기 상부 금속 패턴 주변에 위치되는 제2 층간절연막과 상기 광흡수 패턴; 및
상기 상부 금속 패턴 상에 위치되는 제3 층간절연막을 더 포함하고,
개별 하부 금속 패턴 및 상기 상부 금속 패턴은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 제2 층간절연막과 상기 광흡수 패턴은,
동일 레벨에 위치되는, 공간 광 변조기.
제16 항에 있어서,
개별 하부 금속 패턴이,
순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때,
상기 제1 층간 절연막은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 상기 하부 라인형 배선과 동일 레벨에 위치되고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제16 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 제2 층간 절연막은,
상기 하부 최상위 금속 패턴 상에서 상기 하부 최상위 금속 패턴과 접촉하고,
상기 상부 판형 배선 아래에서 상기 상부 비아를 둘러싸고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
제16 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 광흡수 패턴은,
상기 상부 판형 배선 아래에서 상기 인접한 두 개의 화소 사이의 상기 영역에 위치되고,
상기 상부 판형 배선 아래에서 상기 제2 층간 절연막에 의해 둘러싸이고,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기.
제16 항에 있어서,
상기 상부 금속 패턴이,
순차적으로 적층되는 상부 비아와 상부 판형 배선을 가지는 때,
상기 제3 층간 절연막은,
상기 상부 판형 배선 상에서 상기 상부 판형 배선과 접촉하고,
상기 상부 판형 배선 주변에서 상기 인접한 두 개의 화소 사이의 상기 영역에 삽입되어 상기 광흡수 패턴과 접촉하고,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기.
순차적으로 적층되는 하부 배향막(lower alignment layer), 액정 패널(liquid crystal panel), 상부 배향막, 투명 전극(transparent electrode), 그리고 커버 글라스(cover galss)를 가지는 공간 광 변조기(spatial light modulatior; SLM)의 제조방법에 있어서,
상기 하부 배향막 아래에 백플레인(back plane)을 형성하는 것을 포함하고,
상기 백플레인은,
실리콘 기판에 구동 회로를 가지면서 복수의 화소를 구현하도록, 인접한 두 개의 화소에서 개별 화소에 트랜지스터와 커패시터를 가지고,
상기 트랜지스터와 상기 커패시터 상에 순차적으로 적층되어 상기 트랜지스터 및 상기 커패시터 중 적어도 하나와 전기적으로 접속하는 복수의 하부 금속 패턴을 가지며,
상기 복수의 하부 금속 패턴 상에 위치되어 하부 최상위 금속 패턴과 접촉하는 상부 금속 패턴을 가지고,
상기 상부 금속 패턴 주변에 위치되어 상기 인접한 두 개의 화소 사이의 영역을 덮는 적어도 하나의 광흡수 패턴을 가지는, 공간 광 변조기의 제조방법.
제21 항에 있어서,
상기 백플레인을 형성하는 것은,
하부 백플레인을 준비하고,
상기 하부 백플레인 상에 상부 백플레인을 형성하는 것을 포함하고,
상기 하부 백플레인은,
상기 실리콘 기판, 그리고 상기 복수의 하부 금속 패턴, 그리고 제1 층간 절연막을 가지고,
상기 상부 백플레인은,
제2 층간 절연막, 그리고 상기 상부 금속 패턴, 상기 광흡수 패턴, 제3 층간절연막을 가지고,
제1 내지 제3 층간 절연막은,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기의 제조방법.
제22 항에 있어서,
개별 하부 금속 패턴이,
순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때,
상기 하부 백플레인을 준비하는 것은,
상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮으면서 상기 복수의 하부 금속 패턴을 둘러싸는 상기 제1 층간절연막을 형성하는 것을 포함하고,
상기 개별 하부 금속 패턴은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 제1 층간절연막은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 하부 라인형 배선과 동일한 레벨을 이루는, 공간 광 변조기의 제조방법.
제22 항에 있어서,
상기 상부 백플레인을 형성하는 것은,
하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에 상기 제2 층간 절연막을 형성하고,
상기 제2 층간 절연막에 상기 하부 최상위 금속 패턴을 노출시키는 비아홀을 형성하고,
상기 제2 층간 절연막의 상기 비아홀을 통해서 상기 하부 최상위 금속 패턴과 전기적으로 접속하는 상기 상부 금속 패턴을 형성하고,
상기 제2 층간 절연막 상에서 상기 상부 금속 패턴 주변에 상기 광흡수 패턴을 형성하고,
상기 제2 층간 절연막과 상기 광흡수 패턴 상에 제3 층간절연막을 형성하는 것을 포함하는, 공간 광 변조기의 제조방법.
제24 항에 있어서,
상기 제2 층간절연막의 상기 비아홀을 형성하는 것은,
제1 포토 공정을 적용하여 상기 제2 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 정렬하는 개구부를 가지도록 제1 포토레지스트 막을 형성하고,
제1 식각 공정을 적용하여 상기 제1 포토레지스트 막을 식각 마스크 그리고 상기 하부 최상위 금속 패턴을 식각 저지막으로 사용해서 상기 제1 포토레지스트 막의 상기 개구부를 통해 상기 제2 층간 절연막을 식각하고,
제2 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 제1 포토레지스트 막을 제거시키는 것을 포함하는, 공간 광 변조기의 제조방법.
제24 항에 있어서,
상기 상부 금속 패턴을 형성하는 것은,
제1 증착 공정을 적용하여 상기 제2 층간 절연막을 덮으면서 상기 비아홀을 채우는 상부 금속 막을 형성하고,
제2 포토 공정을 적용하여 상기 상부 금속 막 상에 상기 비아홀과 정렬하는포토레지스트 패턴을 형성하고,
제3 식각 공정을 적용하여 상기 포토레지스트 패턴을 식각 마스크 그리고 상기 제2 층간 절연막을 식각 저지막으로 사용해서 상기 상부 금속 막을 식각하고,
제4 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 포토레지스트 패턴을 제거시키는 것을 포함하고,
상기 상부 금속 막은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 상부 금속 패턴은,
상기 제2 층간 절연막의 상기 비아홀에 상부 비아와 상기 제2 층간 절연막 상에 상부 판형 배선을 가지는, 공간 광 변조기의 제조방법.
제24 항에 있어서,
상기 상부 금속 패턴이,
상기 제2 층간 절연막의 상기 비아홀에 상부 비아와 상기 제2 층간 절연막 상에 상부 판형 배선을 가지는 때,
상기 광흡수 패턴을 형성하는 것은,
제2 증착 공정을 적용하여 상기 상부 판형 배선을 덮으면서 상기 인접한 두 개의 화소 사이의 영역에 삽입되는 광흡수 막을 형성하고,
연마 공정을 적용하여 상기 상부 판형 배선을 식각 저지막을 사용해서 상기 광흡수 막을 식각하는 것을 포함하고,
상기 광흡수 막은,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기의 제조방법.
제21 항에 있어서,
상기 백플레인을 형성하는 것은,
하부 백플레인을 준비하고,
상기 하부 백플레인 상에 상부 백플레인을 형성하는 것을 포함하고,
상기 하부 백플레인은,
상기 실리콘 기판, 그리고 상기 복수의 하부 금속 패턴, 그리고 제1 층간 절연막을 가지고,
상기 상부 백플레인은,
상기 광흡수 패턴, 그리고 상기 상부 금속 패턴, 그리고 제2 층간절연막을 가지고,
제1 및 제2 층간 절연막은,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기의 제조방법.
제28 항에 있어서,
개별 하부 금속 패턴이,
순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때,
상기 하부 백플레인을 준비하는 것은,
상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮으면서 상기 복수의 하부 금속 패턴을 둘러싸는 상기 제1 층간절연막을 형성하는 것을 포함하고,
상기 개별 하부 금속 패턴은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 제1 층간절연막은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 하부 라인형 배선과 동일한 레벨을 이루는, 공간 광 변조기의 제조방법.
제28 항에 있어서,
상기 상부 백플레인을 형성하는 것은,
하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에 상기 광흡수 패턴을 형성하고,
상기 광흡수 패턴에 상기 하부 최상위 금속 패턴을 노출시키는 비아홀을 형성하고,
상기 광흡수 패턴의 상기 비아홀을 통해서 상기 하부 최상위 금속 패턴과 전기적으로 접속하는 상기 상부 금속 패턴을 형성하고,
상기 상부 금속 패턴을 덮으면서 상기 인접한 두 개의 화소 사이의 상기 영역에 삽입되는 제3 층간절연막을 형성하는 것을 포함하는, 공간 광 변조기의 제조방법.
제30 항에 있어서,
상기 광흡수 패턴의 상기 비아홀을 형성하는 것은,
제1 포토 공정을 적용하여 상기 광흡수 패턴 상에서 상기 하부 최상위 금속 패턴과 정렬하는 개구부를 가지도록 제1 포토레지스트 막을 형성하고,
제1 식각 공정을 적용하여 상기 제1 포토레지스트 막을 식각 마스크 그리고 상기 하부 최상위 금속 패턴을 식각 저지막으로 사용해서 상기 제1 포토레지스트 막의 상기 개구부를 통해 상기 광흡수 패턴을 식각하고,
제2 식각 공정을 적용하여 상기 광흡수 패턴으로부터 상기 제1 포토레지스트 막을 제거시키는 것을 포함하고,
상기 광흡수 패턴은,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기의 제조방법.
제30 항에 있어서,
상기 상부 금속 패턴을 형성하는 것은,
증착 공정을 적용하여 상기 광흡수 패턴을 덮으면서 상기 비아홀을 채우는 상부 금속 막을 형성하고,
제2 포토 공정을 적용하여 상기 상부 금속 막 상에 상기 비아홀과 정렬하는포토레지스트 패턴을 형성하고,
제3 식각 공정을 적용하여 상기 포토레지스트 패턴을 식각 마스크 그리고 상기 광흡수 패턴을 식각 저지막으로 사용해서 상기 상부 금속 막을 식각하고,
제4 식각 공정을 적용하여 상기 광흡수 패턴으로부터 상기 포토레지스트 패턴을 제거시키는 것을 포함하고,
상기 상부 금속 막은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 상부 금속 패턴은,
상기 광흡수 패턴의 상기 비아홀에 상부 비아와 상기 광흡수 패턴 상에 상부 판형 배선을 가지는, 공간 광 변조기의 제조방법.
제21 항에 있어서,
상기 백플레인을 형성하는 것은,
하부 백플레인을 준비하고,
상기 하부 백플레인 상에 상부 백플레인을 형성하는 것을 포함하고,
상기 하부 백플레인은,
상기 실리콘 기판, 그리고 상기 복수의 하부 금속 패턴, 그리고 제1 층간 절연막을 가지고,
상기 상부 백플레인은,
제1 광흡수 패턴, 그리고 상기 상부 금속 패턴, 그리고 제2 광흡수 패턴, 그리고 제2 층간절연막을 가지고,
제1 및 제2 층간 절연막은,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기의 제조방법.
제33 항에 있어서,
개별 하부 금속 패턴이,
순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때,
상기 하부 백플레인을 준비하는 것은,
상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮으면서 상기 복수의 하부 금속 패턴을 둘러싸는 상기 제1 층간절연막을 형성하는 것을 포함하고,
상기 개별 하부 금속 패턴은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 제1 층간절연막은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 하부 라인형 배선과 동일한 레벨을 이루는, 공간 광 변조기의 제조방법.
제33 항에 있어서,
상기 상부 백플레인을 형성하는 것은,
하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에 상기 제1 광흡수 패턴을 형성하고,
상기 제1 광흡수 패턴에 상기 하부 최상위 금속 패턴을 노출시키는 비아홀을 형성하고,
상기 제1 광흡수 패턴의 상기 비아홀을 통해서 상기 하부 최상위 금속 패턴과 전기적으로 접속하는 상기 상부 금속 패턴을 형성하고,
상기 상부 금속 패턴 주변에서 상기 제1 광흡수 패턴 상에 상기 제2 광흡수 패턴을 형성하고,
상기 상부 금속 패턴과 상기 제2 광흡수 패턴 상에 제3 층간절연막을 형성하는 것을 포함하는, 공간 광 변조기의 제조방법.
제35 항에 있어서,
상기 제1 광흡수 패턴의 상기 비아홀을 형성하는 것은,
제1 포토 공정을 적용하여 상기 제1 광흡수 패턴 상에서 상기 하부 최상위 금속 패턴과 정렬하는 개구부를 가지도록 제1 포토레지스트 막을 형성하고,
제1 식각 공정을 적용하여 상기 제1 포토레지스트 막을 식각 마스크 그리고 상기 하부 최상위 금속 패턴을 식각 저지막으로 사용해서 상기 제1 포토레지스트 막의 상기 개구부를 통해 상기 제1 광흡수 패턴을 식각하고,
제2 식각 공정을 적용하여 상기 제1 광흡수 패턴으로부터 상기 제1 포토레지스트 막을 제거시키는 것을 포함하고,
상기 제1 광흡수 패턴은,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기의 제조방법.
제35 항에 있어서,
상기 상부 금속 패턴을 형성하는 것은,
제1 증착 공정을 적용하여 상기 제1 광흡수 패턴을 덮으면서 상기 비아홀을 채우는 상부 금속 막을 형성하고,
제2 포토 공정을 적용하여 상기 상부 금속 막 상에 상기 비아홀과 정렬하는포토레지스트 패턴을 형성하고,
제3 식각 공정을 적용하여 상기 포토레지스트 패턴을 식각 마스크 그리고 상기 제1 광흡수 패턴을 식각 저지막으로 사용해서 상기 상부 금속 막을 식각하고,
제4 식각 공정을 적용하여 상기 제1 광흡수 패턴으로부터 상기 포토레지스트 패턴을 제거시키는 것을 포함하고,
상기 상부 금속 막은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 상부 금속 패턴은,
상기 제1 광흡수 패턴의 상기 비아홀에 상부 비아와 상기 제1 광흡수 패턴 상에 상부 판형 배선을 가지는, 공간 광 변조기의 제조방법.
제35 항에 있어서,
상기 상부 금속 패턴이,
상기 제1 광흡수 패턴의 상기 비아홀에 상부 비아와 상기 제1 광흡수 패턴 상에 상부 판형 배선을 가지는 때,
상기 제2 광흡수 패턴을 형성하는 것은,
제2 증착 공정을 적용하여 상기 상부 판형 배선을 덮으면서 상기 인접한 두 개의 화소 사이의 영역에 삽입되는 광흡수 막을 형성하고,
연마 공정을 적용하여 상기 상부 판형 배선을 식각 저지막을 사용해서 상기 광흡수 막을 식각하는 것을 포함하고,
상기 광흡수 막은,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기의 제조방법.
제21 항에 있어서,
상기 백플레인을 형성하는 것은,
하부 백플레인을 준비하고,
상기 하부 백플레인 상에 상부 백플레인을 형성하는 것을 포함하고,
상기 하부 백플레인은,
상기 실리콘 기판, 그리고 상기 복수의 하부 금속 패턴, 그리고 제1 층간 절연막을 가지고,
상기 상부 백플레인은,
제2 층간절연막, 그리고 광흡수 패턴, 그리고 상기 상부 금속 패턴, 그리고 제3 층간절연막을 가지고,
제1 내지 제3 층간 절연막은,
실리콘 옥사이드(Silicon Oxide(SiOx)), 실리콘 옥시나이트라이드(Silicon oxynitride(SiOxNyHz)), 실리콘 나이트라이드(Silicon Nitride(SixNyHz)), 그리고 포스포실리케이트 글라스(phosphosilicate glass; PSG) 중 적어도 하나를 포함하는, 공간 광 변조기의 제조방법.
제39 항에 있어서,
개별 하부 금속 패턴이,
순차적으로 적층되는 하부 비아와 하부 라인형 배선을 가지는 때,
상기 하부 백플레인을 준비하는 것은,
상기 실리콘 기판 상에서 상기 트랜지스터와 상기 커패시터를 덮으면서 상기 복수의 하부 금속 패턴을 둘러싸는 상기 제1 층간절연막을 형성하는 것을 포함하고,
상기 개별 하부 금속 패턴은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 제1 층간절연막은,
상기 인접한 두 개의 화소 사이의 상기 영역에서 상기 하부 최상위 금속 패턴의 하부 라인형 배선과 동일한 레벨을 이루는, 공간 광 변조기의 제조방법.
제39 항에 있어서,
상기 상부 백플레인을 형성하는 것은,
하부 최상위 금속 패턴과 상기 제1 층간 절연막 상에 상기 제2 층간 절연막을 형성하고,
상기 제2 층간 절연막에서 상기 인접한 두 개의 화소 사이의 상기 영역에 광흡수 패턴을 형성하고,
상기 제2 층간 절연막에 상기 하부 최상위 금속 패턴을 노출시키는 비아홀을 형성하고,
상기 제2 층간 절연막의 상기 비아홀을 통해서 상기 하부 최상위 금속 패턴과 전기적으로 접속하는 상기 상부 금속 패턴을 형성하고,
상기 상부 금속 패턴을 덮으면서 상기 인접한 두 개의 화소 사이의 상기 영역에 삽입되는 제3 층간절연막을 형성하는 것을 포함하는, 공간 광 변조기의 제조방법.
제41 항에 있어서,
상기 광흡수 패턴을 형성하는 것은,
제1 포토 공정을 적용하여 상기 제2 층간 절연막 상에서 상기 인접한 두 개의 화소 사이의 상기 영역에 제1 개구부를 가지는 제1 포토레지스트 막을 형성하고,
제1 식각 공정을 적용하여 상기 제1 포토레지스트 막을 식각 마스크 그리고 상기 제2 층간 절연막을 식각 저지막으로 사용해서 상기 제1 포토레지스트 막의 상기 제1 개구부를 통해 상기 제2 층간 절연막을 식각함과 함께 상기 제2 층간 절연막에 관통홀을 형성하고,
제2 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 제1 포토레지스트 막을 제거시키고,
제1 증착 공정을 적용하여 상기 제2 층간 절연막을 덮으면서 상기 제2 층간 절연막의 상기 관통홀을 채우는 광흡수 막을 형성하고,
연마 공정을 적용하여 상기 제2 층간 절연막을 식각 저지막으로 사용해서 상기 광흡수 막을 식각하는 것을 포함하고,
상기 광흡수 막은,
블랙 카본 실리콘옥사이드(Black Carbon SiO2)를 포함하는, 공간 광 변조기의 제조방법.
제41 항에 있어서,
상기 제2 층간 절연막의 상기 비아홀을 형성하는 것은,
제2 포토 공정을 적용하여 상기 제2 층간 절연막 상에서 상기 하부 최상위 금속 패턴과 정렬하는 제2 개구부를 가지도록 제2 포토레지스트 막을 형성하고,
제3 식각 공정을 적용하여 상기 제2 포토레지스트 막을 식각 마스크 그리고 상기 하부 최상위 금속 패턴을 식각 저지막으로 사용해서 상기 제2 포토레지스트 막의 상기 제2 개구부를 통해 상기 제2 층간 절연막을 식각하고,
제4 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 제2 포토레지스트 막을 제거시키는 것을 포함하는, 공간 광 변조기의 제조방법.
제41 항에 있어서,
상기 상부 금속 패턴을 형성하는 것은,
제2 증착 공정을 적용하여 상기 제2 층간 절연막과 상기 광흡수 패턴을 덮으면서 상기 비아홀을 채우는 상부 금속 막을 형성하고,
제3 포토 공정을 적용하여 상기 상부 금속 막 상에 상기 비아홀과 정렬하는포토레지스트 패턴을 형성하고,
제5 식각 공정을 적용하여 상기 포토레지스트 패턴을 식각 마스크 그리고 상기 광흡수 패턴을 식각 저지막으로 사용해서 상기 상부 금속 막을 식각하고,
제6 식각 공정을 적용하여 상기 제2 층간 절연막으로부터 상기 포토레지스트 패턴을 제거시키는 것을 포함하고,
상기 상부 금속 막은,
알루미늄(Al)과 은(Ag) 중 적어도 하나를 포함하고,
상기 상부 금속 패턴은,
상기 제2 층간 절연막의 상기 비아홀에 상부 비아와 상기 제2 층간 절연막 상에 상부 판형 배선을 가지는, 공간 광 변조기의 제조방법.