KR102571786B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102571786B1
KR102571786B1 KR1020160002692A KR20160002692A KR102571786B1 KR 102571786 B1 KR102571786 B1 KR 102571786B1 KR 1020160002692 A KR1020160002692 A KR 1020160002692A KR 20160002692 A KR20160002692 A KR 20160002692A KR 102571786 B1 KR102571786 B1 KR 102571786B1
Authority
KR
South Korea
Prior art keywords
substrate
light extraction
light
light emitting
extraction lines
Prior art date
Application number
KR1020160002692A
Other languages
Korean (ko)
Other versions
KR20170083347A (en
Inventor
김회준
홍준희
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020160002692A priority Critical patent/KR102571786B1/en
Publication of KR20170083347A publication Critical patent/KR20170083347A/en
Application granted granted Critical
Publication of KR102571786B1 publication Critical patent/KR102571786B1/en

Links

Images

Classifications

    • H01L33/22
    • H01L33/36
    • H01L33/385
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는, 일면과 타면을 연결하는 측면을 포함하는 기판; 및 상기 기판의 일면에 배치되는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광구조물을 포함하고, 상기 기판의 측면에는 제1방향으로 이격된 복수 개의 광 추출 라인을 포함하고, 상기 제1방향은 상기 기판의 두께방향이고, 상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인과 상기 기판의 일면 사이의 최단거리는 70㎛이상 120㎛이하일 수 있다.Embodiments include a substrate including a side connecting one side and the other side; and a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer disposed on one surface of the substrate, and a plurality of light extraction lines spaced apart in a first direction on a side surface of the substrate, wherein the The first direction is a thickness direction of the substrate, and a shortest distance between a light extraction line closest to one surface of the substrate and one surface of the substrate among the plurality of light extraction lines may be greater than or equal to 70 μm and less than or equal to 120 μm.

Description

발광소자{LIGHT EMITTING DEVICE}Light emitting device {LIGHT EMITTING DEVICE}

실시 예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

발광소자(Light Emitting Device)는 전기에너지를 빛 에너지로 변환하는 화합물 반도체 소자로서, 화합물반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting device (Light Emitting Device) is a compound semiconductor device that converts electrical energy into light energy, and various colors can be implemented by adjusting the composition ratio of the compound semiconductor.

질화물반도체 발광소자는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 갖고 있다. 따라서, LCD(Liquid Crystal Display) 표시 장치의 백라이트, 조명 장치, 자동차 헤드 라이트로 응용이 확대되고 있다.Nitride semiconductor light emitting devices have advantages of low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness compared to existing light sources such as fluorescent lamps and incandescent lamps. Therefore, applications are expanding to backlights of LCD (Liquid Crystal Display) display devices, lighting devices, and automobile headlights.

실시 예는 광 추출 효율이 우수한 발광소자를 제공한다.The embodiment provides a light emitting device with excellent light extraction efficiency.

본 발명의 일 실시 예에 따른 발광소자는, 일면과 타면을 연결하는 측면을 포함하는 기판; 및 상기 기판의 일면에 배치되는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광구조물을 포함하고, 상기 기판의 측면에는 제1방향으로 이격된 복수 개의 광 추출 라인을 포함하고, 상기 제1방향은 상기 기판의 두께방향이고, 상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인과 상기 기판의 일면 사이의 최단거리는 90㎛이상 120㎛이하이다.A light emitting device according to an embodiment of the present invention includes a substrate including a side surface connecting one surface and the other surface; and a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer disposed on one surface of the substrate, and a plurality of light extraction lines spaced apart in a first direction on a side surface of the substrate, wherein the The first direction is the thickness direction of the substrate, and the shortest distance between a light extraction line closest to one surface of the substrate and one surface of the substrate among the plurality of light extraction lines is 90 μm or more and 120 μm or less.

상기 복수 개의 광 추출 라인 중에서 상기 기판의 타면과 가장 가까운 광 추출 라인과 상기 기판의 타면 사이의 최단거리는 70㎛이상 90㎛이하일 수 있다.Among the plurality of light extraction lines, a shortest distance between a light extraction line closest to the other surface of the substrate and the other surface of the substrate may be greater than or equal to 70 μm and less than or equal to 90 μm.

상기 복수 개의 광 추출 라인 사이의 간격은 35㎛이상 50㎛이하일 수 있다.An interval between the plurality of light extraction lines may be greater than or equal to 35 μm and less than or equal to 50 μm.

상기 제1방향으로 상기 복수 개의 광 추출 라인의 폭은 3㎛이상 15㎛이하일 수 있다.A width of the plurality of light extraction lines in the first direction may be greater than or equal to 3 μm and less than or equal to 15 μm.

상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인의 폭이 가장 넓을 수 있다.Among the plurality of light extraction lines, a light extraction line closest to one surface of the substrate may have the widest width.

실시 예에 따른 발광소자는, 상기 제2반도체층상에 배치되는 반사전극층; 상기 반사전극층이 배치된 발광구조물을 커버하는 제1절연층; 상기 제1절연층을 관통하여 상기 제1반도체층과 연결되는 제1전극패드; 및 상기 제1절연층을 관통하여 상기 제2반도체층과 연결되는 제2전극패드를 포함할 수 있다.A light emitting device according to an embodiment may include a reflective electrode layer disposed on the second semiconductor layer; a first insulating layer covering the light emitting structure on which the reflective electrode layer is disposed; a first electrode pad connected to the first semiconductor layer through the first insulating layer; and a second electrode pad connected to the second semiconductor layer through the first insulating layer.

상기 복수 개의 광 추출 라인은 나머지 영역에 비해 표면이 거칠 수 있다.The plurality of light extraction lines may have a rougher surface than the rest of the area.

실시 예에 따르면, 기판의 측면에서 광 추출 효율이 우수해진다.According to the embodiment, light extraction efficiency is improved on the side of the substrate.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various advantageous advantages and effects of the present invention are not limited to the above description, and will be more easily understood in the process of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시 예에 따른 발광소자를 보여주는 도면이고,
도 2는 기판의 측면에 형성된 광 추출 라인을 설명하기 위한 도면이고,
도 3a 내지 도 3c는 레이저 간섭에 의해 불연속 구간을 갖는 광 추출 라인을 보여주는 사진이고,
도 4는 기판의 측면에 형성된 광 추출 라인을 보여주는 사진이고,
도 5는 기판의 측면에 형성된 광 추출 라인에서 광이 출사되는 사진이고,
도 6은 본 발명의 일 실시 에에 따른 발광소자 패키지를 보여주는 도면이고,
도 7a 내지 도 7d는 본 발명의 일 실시 예에 따른 발광소자 패키지 제조방법을 설명하기 위한 도면이다.
1 is a view showing a light emitting device according to an embodiment of the present invention,
2 is a view for explaining a light extraction line formed on a side surface of a substrate;
3A to 3C are photographs showing light extraction lines having discontinuous sections due to laser interference;
4 is a photograph showing a light extraction line formed on a side surface of a substrate;
5 is a photograph in which light is emitted from a light extraction line formed on a side surface of a substrate;
6 is a view showing a light emitting device package according to an embodiment of the present invention;
7A to 7D are views for explaining a method of manufacturing a light emitting device package according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated and described in the drawings. However, this is not intended to limit the embodiments of the present invention to specific embodiments, and should be understood to include all changes, equivalents, or substitutes included in the spirit and technical scope of the embodiments.

제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms including ordinal numbers, such as first and second, may be used to describe various components, but the components are not limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a second element may be named a first element without departing from the scope of rights of an embodiment, and similarly, the first element may also be named a second element. The terms and/or include any combination of a plurality of related recited items or any of a plurality of related recited items.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this application are only used to describe specific embodiments, and are not intended to limit the embodiments of the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where an element is described as being formed “on or under” of another element, on or under (on or under) or under) includes both elements formed by directly contacting each other or by indirectly placing one or more other elements between the two elements. In addition, when expressed as "on or under", it may include the meaning of not only the upward direction but also the downward direction based on one element.

이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, the embodiment will be described in detail with reference to the accompanying drawings, but the same or corresponding components regardless of reference numerals are given the same reference numerals, and overlapping descriptions thereof will be omitted.

도 1은 본 발명의 일 실시 예에 따른 발광소자를 보여주는 도면이고, 도 2는 기판의 측면에 형성된 광 추출 라인을 설명하기 위한 도면이고, 도 3a 내지 도 3c는 레이저 간섭에 의해 불연속 구간을 갖는 광 추출 라인을 보여주는 사진이다.1 is a view showing a light emitting device according to an embodiment of the present invention, FIG. 2 is a view for explaining a light extraction line formed on a side surface of a substrate, and FIGS. 3A to 3C have a discontinuous section by laser interference. This is a picture showing the light extraction line.

도 1을 참고하면, 실시 예에 따른 발광소자(100)는, 기판(110), 발광구조물(120), 제1절연층(142), 제1전극패드(150), 제2전극패드(160)를 포함한다.Referring to FIG. 1 , a light emitting device 100 according to an embodiment includes a substrate 110, a light emitting structure 120, a first insulating layer 142, a first electrode pad 150, and a second electrode pad 160. ).

기판(110)은 전도성 기판 또는 절연성 기판을 포함한다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), GaN, SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 110 includes a conductive substrate or an insulating substrate. The substrate 110 may be a material suitable for growing semiconductor materials or a carrier wafer. The substrate 110 may be formed of a material selected from sapphire (Al 2 O 3 ), GaN, SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto.

발광구조물(120)은 기판(110)의 일면(111)에 배치되며, 제1반도체층(121), 활성층(122), 및 제2반도체층(123)을 포함한다. 발광구조물(120)은 기판(110)을 절단하는 과정에서 복수 개로 분리될 수 있다.The light emitting structure 120 is disposed on one surface 111 of the substrate 110 and includes a first semiconductor layer 121 , an active layer 122 , and a second semiconductor layer 123 . The light emitting structure 120 may be separated into a plurality of pieces in the process of cutting the substrate 110 .

도 2를 참고하면, 기판(110)은 일면(111), 타면(112), 및 일면(111)과 타면(112)을 연결하는 측면(113)을 포함한다. 측면(113)에는 두께 방향으로 복수 개의 광 추출 라인(DL)이 형성될 수 있다. Referring to FIG. 2 , the substrate 110 includes one surface 111 , the other surface 112 , and a side surface 113 connecting the one surface 111 and the other surface 112 . A plurality of light extraction lines DL may be formed on the side surface 113 in the thickness direction.

광 추출 라인(DL)은 레이저에 의해 부분적으로 용융된 후 냉각되어 무정형 구조를 갖는 라인일 수 있다. 이러한 광 추출 라인(DL)은 상대적으로 취약하여 약한 충격에 의해 두께 방향으로 절단될 수 있다. The light extraction line DL may have an amorphous structure by being partially melted by a laser and then cooled. The light extraction line DL is relatively fragile and may be cut in the thickness direction by a weak impact.

광 추출 라인(DL)은 측면(113)의 나머지 표면에 비해 거친 표면을 갖는다. 따라서, 실시 예는 기판(110)을 절단하기 위한 광 추출 라인(DL)의 개수를 최대로 조절하여 표면 거칠기(surface roughness)를 조절함으로써 광 추출 효율을 개선할 수 있다.The light extraction line DL has a rough surface compared to the rest of the surface of the side surface 113 . Therefore, in the embodiment, the light extraction efficiency may be improved by adjusting surface roughness by maximally adjusting the number of light extraction lines DL for cutting the substrate 110 .

도 2에서는 예시적으로 광 추출 라인(DL)이 3개인 것으로 설명하나, 광 추출 라인(DL)은 후술하는 바와 같이 정해진 조건을 만족하는 범위 내에서 최대 개수로 형성되어 표면 거칠기를 증가시킬 수 있다.In FIG. 2, it is described that there are three light extraction lines DL as an example, but the maximum number of light extraction lines DL can be formed within a range that satisfies a predetermined condition as will be described later to increase surface roughness. .

복수 개의 광 추출 라인(DL) 중에서 기판(110)의 일면(111)과 가장 가까운 광 추출 라인 (이하 제1광 추출 라인, DL1)과 기판(110)의 일면(111) 사이의 최단거리(d1)는 70㎛이상 120㎛이하, 또는 90㎛이상 110㎛이하일 수 있다. Among the plurality of light extraction lines DL, the shortest distance d1 between the light extraction line closest to the surface 111 of the substrate 110 (hereinafter referred to as the first light extraction line DL1) and the surface 111 of the substrate 110 ) may be 70 μm or more and 120 μm or less, or 90 μm or more and 110 μm or less.

제1광 추출 라인(DL1)과 발광구조물(120) 사이의 간격이 70㎛미만인 경우 발광구조물(120)과 너무 근접 배치되므로 기판을 절단하는 과정에서 칩이 손상되어 발광하지 않을 수 있다. 또한, 제1광 추출 라인(DL1)과 발광구조물(120) 사이의 간격이 120㎛를 초과하는 경우 광 추출 라인(DL)을 형성할 수 있는 간격이 좁아져 간섭이 발생하는 문제가 있다.If the distance between the first light extraction line DL1 and the light emitting structure 120 is less than 70 μm, the light emitting structure 120 may be disposed too close to the light emitting structure 120, and thus the chip may be damaged during cutting the substrate and may not emit light. In addition, when the distance between the first light extraction line DL1 and the light emitting structure 120 exceeds 120 μm, the distance at which the light extraction line DL can be formed is narrowed, resulting in interference.

복수 개의 광 추출 라인(DL) 중에서 기판(110)의 타면(112)과 가장 가까운 광 추출 라인(이하 제2광 추출 라인, DL2)과 기판(110)의 타면(112) 사이의 최단거리(d2)는 70㎛이상 90㎛이하, 또는 75㎛이상 85㎛이하일 수 있다. Among the plurality of light extraction lines DL, the shortest distance d2 between the light extraction line closest to the other surface 112 of the substrate 110 (hereinafter referred to as the second light extraction line DL2) and the other surface 112 of the substrate 110 ) may be 70 μm or more and 90 μm or less, or 75 μm or more and 85 μm or less.

제2광 추출 라인(DL2)과 기판(110)의 타면(112)과의 거리가 70㎛미만인 경우 스폿의 깊이가 너무 얕아 광 추출 라인이 불연속적으로 형성될 수 있다. 제2광 추출 라인(DL2)과 기판(110)의 타면(112)과의 거리가 90㎛를 초과하는 경우 광 추출 라인(DL)을 형성할 수 있는 간격이 좁아져 간섭이 발생하는 문제가 있다.When the distance between the second light extraction line DL2 and the other surface 112 of the substrate 110 is less than 70 μm, the light extraction line may be discontinuously formed because the spot depth is too shallow. When the distance between the second light extraction line DL2 and the other surface 112 of the substrate 110 exceeds 90 μm, the distance between which the light extraction line DL can be formed is narrowed, resulting in interference. .

복수 개의 광 추출 라인(DL) 사이의 간격(L1)은 35㎛이상 50㎛이하, 또는 35㎛이상 45㎛이하일 수 있다. 간격이 35㎛미만인 경우 레이저 조사시 간섭에 의해 광 추출 라인(DL)이 생성되지 않는 구간이 발생할 수 있다. 간격이 50㎛를 초과하는 경우에는 광 추출 라인(DL)의 개수가 줄어들어 광 추출 효율이 감소한다.The distance L1 between the plurality of light extraction lines DL may be 35 μm or more and 50 μm or less, or 35 μm or more and 45 μm or less. When the interval is less than 35 μm, a section in which the light extraction line DL is not generated may occur due to interference during laser irradiation. When the interval exceeds 50 μm, the number of light extraction lines DL is reduced and light extraction efficiency is reduced.

도 3a 내지 3c는 두께가 250㎛인 기판의 측면에 다양한 간격으로 광 추출 라인을 형성한 사진이다. 도 3a와 같이 제2광 추출 라인(DL2)과 기판의 타면(112) 사이의 거리가 50㎛인 경우 제2광 추출 라인(DL2)의 일부 영역에서 불연속 구간(P)이 발생한 것을 볼 수 있다. 또한, 도 3b와 같이 제2광 추출 라인(DL2)과 이웃한 광 추출 라인(DL3)의 간격이 20㎛인 경우 레이저 간섭에 의해 제2광 추출 라인(DL2)의 일부 영역에서 불연속 구간(P)이 발생한 것을 볼 수 있다.3a to 3c are photographs of light extraction lines formed at various intervals on the side of a substrate having a thickness of 250 μm. As shown in FIG. 3A , when the distance between the second light extraction line DL2 and the other surface 112 of the substrate is 50 μm, it can be seen that a discontinuous section P occurs in a part of the second light extraction line DL2. . In addition, as shown in FIG. 3B, when the distance between the second light extraction line DL2 and the adjacent light extraction line DL3 is 20 μm, a discontinuous section (P) occurs in a part of the second light extraction line DL2 due to laser interference. ) can be seen.

도 2를 참고하면, 광 추출 라인(DL)의 개수(N)는 하기 관계식 1을 만족할 수 있다.Referring to FIG. 2 , the number N of light extraction lines DL may satisfy the following relational expression 1.

[관계식 1][Relationship 1]

여기서, Dtotal은 기판(110)의 두께이고, d1은 제1광 추출 라인(DL1)과 기판(110)의 일면(111) 사이의 최단거리이고, d2는 제2광 추출 라인(DL2)과 기판(110)의 타면(112) 사이의 최단거리이고, L1은 복수 개의 광 추출 라인(DL) 사이의 이격 거리이다.Here, D total is the thickness of the substrate 110, d1 is the shortest distance between the first light extraction line DL1 and one surface 111 of the substrate 110, and d2 is the second light extraction line DL2 and It is the shortest distance between the other surfaces 112 of the substrate 110, and L1 is the separation distance between the plurality of light extraction lines DL.

앞서 설명한 바와 같이 d1은 70㎛이상 120㎛이하일 수 있고, d2는 70㎛이상 90㎛이하일 수 있고, L1은 35㎛이상 50㎛이하일 수 있다.As described above, d1 may be 70 μm or more and 120 μm or less, d2 may be 70 μm or more and 90 μm or less, and L1 may be 35 μm or more and 50 μm or less.

즉, 복수 개의 광 추출 라인(DL)의 개수는 발광구조물(120)과 이격되어야 하는 최소거리(d1)와 기판(110)의 표면과 이격되어야 하는 최소거리(d2)를 뺀 기판(110)의 나머지 두께에서 균일한 간격(L1)으로 형성될 수 있는 최대의 개수일 수 있다. 따라서, 불연속 구간이 발생하는 것을 억제하면서도 최대 개수의 광 추출 라인(DL)을 형성할 수 있다. That is, the number of the plurality of light extraction lines DL is obtained by subtracting the minimum distance d1 to be separated from the light emitting structure 120 and the minimum distance d2 to be separated from the surface of the substrate 110. It may be the maximum number that can be formed at uniform intervals L1 in the remaining thickness. Accordingly, it is possible to form the maximum number of light extraction lines DL while suppressing the occurrence of discontinuous sections.

기판(110)의 두께가 250㎛인 경우, d1이 90㎛이고, d2가 80㎛이고, L1이 40㎛인 경우 광 추출 라인(DL)의 개수는 3개일 수 있다. 이때, 광 추출 라인의 개수(N)은 정수이므로 소수점은 반올림할 수 있다.When the thickness of the substrate 110 is 250 μm, d1 is 90 μm, d2 is 80 μm, and L1 is 40 μm, the number of light extraction lines DL may be three. In this case, since the number N of light extraction lines is an integer, decimal points may be rounded off.

도 4를 참고하면, 제1광 추출 라인(DL1)은 기판(110)의 일면(111)으로부터 90㎛의 높이에 배치되고, 제3광 추출 라인(DL3)은 기판의 일면(111)으로부터 130㎛의 높이에 배치되고, 제2광 추출 라인(DL2)은 기판의 일면(111)으로부터 170㎛의 높이에 배치될 수 있다. 이 경우 모든 광 추출 라인에서 불연속 구간이 없는 것을 확인할 수 있다. 도 5를 참조하면, 광 추출 라인(DL)에서 광 추출 효과가 우수한 것을 알 수 있다.Referring to FIG. 4 , the first light extraction line DL1 is disposed at a height of 90 μm from one surface 111 of the substrate 110, and the third light extraction line DL3 is disposed at a height of 130 μm from the one surface 111 of the substrate 110. The second light extraction line DL2 may be disposed at a height of 170 μm from one surface 111 of the substrate. In this case, it can be confirmed that there is no discontinuous section in all light extraction lines. Referring to FIG. 5 , it can be seen that the light extraction effect is excellent in the light extraction line DL.

하기 표1은 광 추출 라인의 간격 및 개수를 다르게 제어하고 칩 레벨에서 광출력(Po)을 측정한 결과이고, 표 2는 패키지 레벨에서 광량(lm)을 평가한 결과이다. 제1실시예는 기판(110)의 일면(111)에서 70㎛ 높이와 170㎛의 높이에서 2개의 광 추출 라인(DL)을 형성하였고, 제2실시예는 기판(110)의 일면(111)에서 70㎛, 120㎛, 170㎛에서 3개의 광 추출 라인(DL)을 형성하였고, 제3실시예는 기판(110)의 일면(111)에서 90㎛, 130㎛, 170㎛에서 3개의 광 추출 라인(DL)을 형성하였다.Table 1 below shows the results of measuring the light output Po at the chip level while controlling the number and spacing of the light extraction lines differently, and Table 2 shows the results of evaluating the amount of light lm at the package level. In the first embodiment, two light extraction lines DL were formed at a height of 70 μm and a height of 170 μm on one surface 111 of the substrate 110, and in the second embodiment, one surface 111 of the substrate 110 3 light extraction lines DL were formed at 70 μm, 120 μm, and 170 μm, and in the third embodiment, three light extraction lines DL at 90 μm, 130 μm, and 170 μm were formed on one surface 111 of the substrate 110. A line DL was formed.

제1실시예Example 1 제2실시예Example 2 제3실시예3rd embodiment 사이즈size 1100 × 11001100 × 1100 1100 × 11001100 × 1100 1100 × 11001100 × 1100 prober Poprober Po 480.8(100%)480.8 (100%) 483.5(100.6%)483.5 (100.6%) 487.8(101.5%)487.8 (101.5%) 적분구 PoIntegrating Sphere Po 512.06(100%)512.06 (100%) 518.73(101.3%)518.73 (101.3%) 514.24(100.4%)514.24 (100.4%)

제1실시예Example 1 제2실시예Example 2 제3실시예3rd embodiment 광도(lm)luminous intensity (lm) 169.0(100%)169.0 (100%) 170.0(100.6%)170.0 (100.6%) 170.5(100.9%)170.5 (100.9%) CxCx 0.2800.280 0.2790.279 0.2830.283 CyCy 0.2520.252 0.2530.253 0.2570.257

표 1과 표 2를 살펴보면, 제1실시예에 비해 제2실시예와 제2실시예의 광도가 상승함을 알 수 있다. 이는 광 추출 라인의 개수가 많아져 광 추출 효율이 개선되었기 때문으로 판단된다.Looking at Tables 1 and 2, it can be seen that the luminous intensities of the second embodiment and the second embodiment are increased compared to the first embodiment. This is considered to be because the light extraction efficiency is improved as the number of light extraction lines increases.

다시 도 1을 참고하면, 제1반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체일 수 있으며, 제1반도체층(121)에 제1도펀트가 도핑될 수 있다. 제1반도체층(121)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1반도체층(121)은 n형 반도체층일 수 있다.Referring back to FIG. 1 , the first semiconductor layer 121 may be a compound semiconductor such as group III-V or group II-VI, and the first semiconductor layer 121 may be doped with a first dopant. The first semiconductor layer 121 is a semiconductor material having a composition formula of In x1 Al y1 Ga 1 -x1- y1 N (0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1), for example It may be selected from GaN, AlGaN, InGaN, InAlGaN, and the like. Also, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first semiconductor layer 121 doped with the first dopant may be an n-type semiconductor layer.

활성층(122)은 제1반도체층(121)을 통해서 주입되는 전자(또는 정공)과 제2반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 본 실시 예에서 발광 파장에는 제한이 없다.The active layer 122 is a layer where electrons (or holes) injected through the first semiconductor layer 121 and holes (or electrons) injected through the second semiconductor layer 123 meet. The active layer 122 transitions to a lower energy level as electrons and holes recombine, and may generate light having a wavelength corresponding to the transition. In this embodiment, the emission wavelength is not limited.

활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다. The active layer 122 may have a structure of any one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure, and the active layer 122 The structure of is not limited to this.

제2반도체층(123)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2반도체층(123)에 제2도펀트가 도핑될 수 있다. 제2반도체층(123)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2반도체층(123)은 p형 반도체층일 수 있다.The second semiconductor layer 123 may be implemented with a compound semiconductor such as group III-V or group II-VI, and the second semiconductor layer 123 may be doped with a second dopant. The second semiconductor layer 123 is a semiconductor material having a composition formula of In x5 Al y2 Ga 1-x5-y2 N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1) or AlInN, AlGaAs , GaP, GaAs, GaAsP, may be formed of a material selected from AlGaInP. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second semiconductor layer 123 doped with the second dopant may be a p-type semiconductor layer.

도시되지는 않았으나 활성층(122)과 제2반도체층(123) 사이에는 전자 차단층(EBL)이 배치될 수 있다. 전자 차단층은 제1반도체층(121)에서 공급된 전자가 제2반도체층(123)으로 빠져나가는 흐름을 차단하여, 활성층(122) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. Although not shown, an electron blocking layer (EBL) may be disposed between the active layer 122 and the second semiconductor layer 123 . The electron blocking layer blocks the flow of electrons supplied from the first semiconductor layer 121 to the second semiconductor layer 123, thereby increasing the probability of recombination of electrons and holes in the active layer 122.

발광구조물(120)은 제2반도체층(123)과 활성층(122)을 관통하여 제1반도체층(121)이 노출되는 제1홈(H1)이 형성될 수 있다. 제1홈(H1)에 의해 제1반도체층(121)도 일부 식각될 수 있다. 제1홈(H1)은 복수 개일 수 있다. 제1홈(H1)에는 제1오믹전극(151)이 배치되어 제1반도체층(121)과 전기적으로 연결될 수 있다. 제2반도체층(123)의 하부에는 제2오믹전극(131)이 배치될 수 있다.In the light emitting structure 120 , a first groove H1 through which the first semiconductor layer 121 is exposed may be formed through the second semiconductor layer 123 and the active layer 122 . The first semiconductor layer 121 may also be partially etched by the first groove H1. The number of first grooves H1 may be plural. A first ohmic electrode 151 may be disposed in the first groove H1 to be electrically connected to the first semiconductor layer 121 . A second ohmic electrode 131 may be disposed under the second semiconductor layer 123 .

제1오믹전극(151)과 제2오믹전극(131)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ti, Al, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 오믹전극의 두께는 특별히 제한하지 않는다.The first ohmic electrode 151 and the second ohmic electrode 131 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), and indium gallium oxide (IGZO). zinc oxide), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ti, Al , Ni, Cr, and optional compounds or alloys thereof, and may be formed of at least one layer. The thickness of the ohmic electrode is not particularly limited.

보호층(141)은 제1오믹전극(151)을 활성층(122) 및 제2반도체층(123)으로부터 절연할 수 있다. 보호층(141)은 제1오믹전극(151)과 제2오믹전극(131)이 형성되는 영역을 제외하고는 발광구조물(120)에 전체적으로 형성될 수 있다.The protective layer 141 may insulate the first ohmic electrode 151 from the active layer 122 and the second semiconductor layer 123 . The protective layer 141 may be entirely formed on the light emitting structure 120 except for a region where the first ohmic electrode 151 and the second ohmic electrode 131 are formed.

보호층(141)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 보호층(141)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 보호층(141)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The protective layer 141 may include an insulating material or an insulating resin formed of at least one of oxide, nitride, fluoride, and sulfide having at least one of Al, Cr, Si, Ti, Zn, and Zr. The protective layer 141 may be selectively formed from, for example, SiO2, Si3N4, Al2O3, and TiO2. The protective layer 141 may be formed as a single layer or multiple layers, but is not limited thereto.

반사전극층(132)은 제2오믹전극(131)상에 배치될 수 있다. 반사전극층(132)은 금속성 또는 비금속성 재질로 형성될 수 있다. 금속성 반사전극층(132)은 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 중 어느 하나를 포함할 수 있다.The reflective electrode layer 132 may be disposed on the second ohmic electrode 131 . The reflective electrode layer 132 may be formed of a metallic or non-metallic material. The metallic reflective electrode layer 132 is In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al , Ni, Cu, and may include any one of metals selected from WTi.

제1절연층(142)은 반사전극층(132)이 배치된 발광구조물(120)을 전체적으로 커버한다. 제1절연층(142)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 제1절연층(142)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 제1절연층(142)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first insulating layer 142 entirely covers the light emitting structure 120 on which the reflective electrode layer 132 is disposed. The first insulating layer 142 may include an insulating material or an insulating resin formed of at least one of oxide, nitride, fluoride, and sulfide having at least one of Al, Cr, Si, Ti, Zn, and Zr. The first insulating layer 142 may be selectively formed from, for example, SiO2, Si3N4, Al2O3, and TiO2. The first insulating layer 142 may be formed as a single layer or multiple layers, but is not limited thereto.

제1절연층(142)은 반사층일 수 있다. 구체적으로 제1절연층(142)은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 제1층과 제2층은 굴절률이 1.5~2.4 사이인 전도성 또는 절연성 물질로 형성될 수 있다. 이러한 구조는 DBR(distributed bragg reflection) 구조일 수 있다. 또한, 낮은 굴절률을 갖는 유전체층과 금속층이 적층된 구조(Omnidirectional Reflector)일 수도 있다.The first insulating layer 142 may be a reflective layer. Specifically, the first insulating layer 142 includes a structure in which two or more pairs of first layers having a first refractive index and second layers having a second refractive index are alternately stacked, and the first layer and the second layer have a refractive index It can be formed of a conductive or insulating material that is between 1.5 and 2.4. Such a structure may be a distributed bragg reflection (DBR) structure. In addition, a dielectric layer having a low refractive index and a metal layer may be stacked (omnidirectional reflector).

이러한 구성에 의하여 활성층(122)에서 제2반도체층(123) 방향으로 방출된 광은 대부분 기판(110)측으로 반사될 수 있다. 따라서, 반사 효율이 증가하고, 광 추출 효율이 개선될 수 있다.With this configuration, most of the light emitted from the active layer 122 toward the second semiconductor layer 123 may be reflected toward the substrate 110 . Accordingly, reflection efficiency can be increased and light extraction efficiency can be improved.

제1전극패드(150)는 제1절연층(142)을 관통하여 제1오믹전극(151)과 전기적으로 연결될 수 있다. 제1오믹전극(151)은 기판(110)에 가까워질수록 면적이 커지는데 반해, 제1전극패드(150)는 기판(110)에 가까워질수록 면적이 작아진다.The first electrode pad 150 may be electrically connected to the first ohmic electrode 151 through the first insulating layer 142 . The area of the first ohmic electrode 151 increases as it approaches the substrate 110, while the area of the first electrode pad 150 decreases as it approaches the substrate 110.

제2전극패드(160)는 제1절연층(142)을 관통하여 제2오믹전극(131) 및 반사전극층(132)과 전기적으로 연결될 수 있다. The second electrode pad 160 may pass through the first insulating layer 142 and be electrically connected to the second ohmic electrode 131 and the reflective electrode layer 132 .

제1전극패드(150)와 제2전극패드(160)는 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 중 어느 하나를 포함할 수 있다.The first electrode pad 150 and the second electrode pad 160 are In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, It may include any one of metals selected from Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi.

도 6은 본 발명의 일 실시 예에 따른 발광소자 패키지를 보여주는 도면이다.6 is a view showing a light emitting device package according to an embodiment of the present invention.

도 6을 참고하면, 기판(110)에는 파장변환층(180)이 배치될 수 있다. 파장변환층(180)에 의해 활성층(122)에서 발광된 청색 파장대의 광은 백색광으로 변환될 수 있다. 이러한 구조의 패키지는 칩 스케일 패키지(CSP)일 수 있다.Referring to FIG. 6 , a wavelength conversion layer 180 may be disposed on the substrate 110 . Light in a blue wavelength band emitted from the active layer 122 by the wavelength conversion layer 180 may be converted into white light. A package having this structure may be a chip scale package (CSP).

파장변환층(180)은 고분자 수지에 형광체 또는 양자점 등이 분산될 수 있다. 형광체의 종류는 특별히 제한하지 않는다. 백색광을 구현하기 위해 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 적어도 어느 하나의 형광물질이 포함될 수 있다.In the wavelength conversion layer 180, phosphors or quantum dots may be dispersed in a polymer resin. The type of phosphor is not particularly limited. At least one of YAG-based, TAG-based, silicate-based, sulfide-based, and nitride-based fluorescent materials may be included to implement white light.

도 7a를 참고하면, 기판(110) 상에 제1반도체층(121), 활성층(122), 제2반도체층(123)을 순차로 형성한다. 이후, 제2반도체층(123), 활성층(122)을 식각하여 제1반도체층(121)을 노출하는 제1홈(H1)을 적어도 하나 형성할 수 있다.Referring to FIG. 7A , a first semiconductor layer 121 , an active layer 122 , and a second semiconductor layer 123 are sequentially formed on a substrate 110 . Thereafter, at least one first groove H1 exposing the first semiconductor layer 121 may be formed by etching the second semiconductor layer 123 and the active layer 122 .

도 7b를 참고하면, 제1홈(H1)이 형성된 발광구조물(120)에 보호층(141)을 형성한 후, 일부 제거하여 제1오믹전극(151)과 제2오믹전극(131)을 형성할 수 있다. Referring to FIG. 7B , after the protective layer 141 is formed on the light emitting structure 120 in which the first groove H1 is formed, a portion of the protective layer 141 is removed to form the first ohmic electrode 151 and the second ohmic electrode 131. can do.

제2오믹전극(131) 위에는 반사전극층(142)을 형성한다. 반사전극층(142)은 스퍼터를 이용하여 Ag/Ni/Ti순으로 형성할 수 있다. 이때, 제2오믹전극(131)과 반사전극층(142)의 접합력을 높이기 위해 플라즈마 크리닝(Plasma Clean) 공정을 수행할 수 있다.A reflective electrode layer 142 is formed on the second ohmic electrode 131 . The reflective electrode layer 142 may be formed in the order of Ag/Ni/Ti using sputtering. At this time, a plasma cleaning process may be performed to increase bonding strength between the second ohmic electrode 131 and the reflective electrode layer 142 .

이후, 그 위에 전체적으로 제1절연층(142)을 형성한다. 각 층들을 형성하는 방법에는 제한이 없다. 마스크 패턴을 이용할 수도 있고 포토 레지스트를 이용할 수도 있다. After that, the first insulating layer 142 is formed entirely thereon. There is no limitation on the method of forming each layer. A mask pattern may be used or a photoresist may be used.

도 7c를 참고하면, 제1절연층(142)의 일부를 식각하고 그 위에 제1전극패드(150)와 제2전극패드(160)를 각각 형성한다. Referring to FIG. 7C , a portion of the first insulating layer 142 is etched, and a first electrode pad 150 and a second electrode pad 160 are respectively formed thereon.

도 7d를 참고하면, 기판의 두께 방향으로 광 추출 라인을 형성하여 스크라이빙할 수 있다. 레이저는 상대적으로 장파장을 갖는 레이저가 사용될 수 있으며, 예를 들어, 약 800 ~ 1200㎚의 파장을 갖는 스텔스 레이저(stealth laser)가 사용될 수 있다.Referring to FIG. 7D , scribing may be performed by forming a light extraction line in the thickness direction of the substrate. A laser having a relatively long wavelength may be used, and for example, a stealth laser having a wavelength of about 800 to 1200 nm may be used.

스텔스 레이저는 파장이 1064㎚인 YAG 레이저가 사용될 수 있다. 또한, 스텔스 레이저는 100㎑의 주파수이며, 0.45W의 출력을 갖고, 직경이 1∼2㎛인 레이저 스폿(LS)을 사용할 수 있다. 또한, 레이저 발진기는 고반복 타입을 사용할 수 있으며, 레이저광의 이동 속도는 약 480㎜/s 일 수 있다. As the stealth laser, a YAG laser with a wavelength of 1064 nm may be used. In addition, the stealth laser has a frequency of 100 kHz, has an output of 0.45 W, and can use a laser spot (LS) having a diameter of 1 to 2 μm. In addition, a high repetition type laser oscillator may be used, and the moving speed of the laser light may be about 480 mm/s.

이러한 스텔스 레이저를 기판(110)의 내부에 초점을 맞추어 조사하여 레이저 스폿(LS)을 깊이 방향으로 복수 개 형성한다. 복수 개의 레이저 스폿(LS)의 깊이 및 간격은 전술한 광 추출 라인에 대응될 수 있다.A plurality of laser spots LS are formed in the depth direction by focusing the stealth laser on the inside of the substrate 110 . Depths and intervals of the plurality of laser spots LS may correspond to the aforementioned light extraction lines.

레이저 스폿(LS)은 기판(110)이 레이저에 의해 가열되어 용융됨으로서 형성되는 영역으로, 이 용융된 부분이 냉각되는 과정에서 결정구조가 아몰퍼스(amorphous) 구조로 변형된 영역이다. 이와 같은 아몰퍼스 구조는 충격에 쉽게 파손되므로, 레이저 스폿(LS)은 기판(110)을 단위 소자인 반도체 발광소자(100)로 분할하기 위한 기점으로 사용될 수 있다.The laser spot LS is an area formed by heating and melting the substrate 110 by a laser, and is an area in which the crystal structure is transformed into an amorphous structure in the process of cooling the molten portion. Since such an amorphous structure is easily damaged by impact, the laser spot LS may be used as a starting point for dividing the substrate 110 into the semiconductor light emitting device 100 as a unit device.

기판의 두께가 250nm인 경우 레이저 스폿(LS)은 3개일 수 있다. 이때, 기판의 타면(112)에서 가장 가까운 레이저 스폿(LS2)은 타면에서 70㎛이상 90㎛이하의 깊이로 형성하고, 기판의 일면(111)과 가장 가까운 레이저 스폿(LS1)은 기판의 일면(111)에서 70㎛이상 120㎛이하의 높이에서 형성할 수 있다. 또한, 복수 개의 레이저 스폿(LS1, LS2, LS3)의 간격은 35㎛이상 50㎛이하로 제어할 수 있다.When the thickness of the substrate is 250 nm, the number of laser spots LS may be three. At this time, the laser spot LS2 closest to the other side 112 of the substrate is formed at a depth of 70 μm or more and 90 μm or less on the other side, and the laser spot LS1 closest to one side 111 of the substrate is one side of the substrate ( 111) can be formed at a height of 70 μm or more and 120 μm or less. In addition, the distance between the plurality of laser spots LS1, LS2, and LS3 can be controlled to be 35 μm or more and 50 μm or less.

이후, 기판(110)에 충격을 가하여 레이저 조사한 영역을 절단하여 복수 개의 발광소자로 분리할 수 있다. 이때, 절단된 기판의 측면은 복수 개의 광 추출 라인이 형성되어 거칠기가 증가하고 광 추출 효율이 증가한다.Thereafter, an impact may be applied to the substrate 110 to cut the area irradiated with the laser to separate a plurality of light emitting devices. At this time, a plurality of light extraction lines are formed on the side surface of the cut substrate to increase roughness and increase light extraction efficiency.

실시 예의 발광 소자는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광 소자는 표시 장치, 조명 장치, 지시 장치에 더 적용될 수 있다.The light emitting device of the embodiment may further include an optical member such as a light guide plate, a prism sheet, or a diffusion sheet to function as a backlight unit. In addition, the light emitting device of the embodiment may be further applied to a display device, a lighting device, and a pointing device.

이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.In this case, the display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.

반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다. A reflector is disposed on the bottom cover, and the light emitting module emits light. The light guide plate is disposed in front of the reflector to guide light emitted from the light emitting module forward, and the optical sheet includes a prism sheet and is disposed in front of the light guide plate. A display panel is disposed in front of the optical sheet, an image signal output circuit supplies image signals to the display panel, and a color filter is disposed in front of the display panel.

그리고, 조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.In addition, the lighting device may include a light source module including a substrate and a light emitting device according to an embodiment, a heat dissipation unit dissipating heat from the light source module, and a power supply unit processing or converting an electrical signal received from the outside and providing the electrical signal to the light source module. . Furthermore, the lighting device may include a lamp, a head lamp, or a street lamp.

이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.The embodiments of the present invention described above are not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible within a range that does not deviate from the technical spirit of the embodiments. It will be clear to those skilled in the art.

110: 기판
120: 발광구조물
121: 제1반도체층
122: 활성층
123: 제2반도체층
DL1, DL2, DL3: 광 추출 라인
110: substrate
120: light emitting structure
121: first semiconductor layer
122: active layer
123: second semiconductor layer
DL1, DL2, DL3: light extraction lines

Claims (9)

일면과 타면을 연결하는 측면을 포함하는 기판; 및
상기 기판의 일면에 배치되는 제1반도체층, 활성층, 및 제2반도체층을 포함하는 발광구조물을 포함하고,
상기 기판의 측면에는 제1방향으로 이격된 복수 개의 광 추출 라인을 포함하고, 상기 제1방향은 상기 기판의 두께방향이고,
상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인과 상기 기판의 일면 사이의 제1 최단거리는 70㎛이상 120㎛이하이고,
상기 복수 개의 광 추출 라인 중에서 상기 기판의 타면과 가장 가까운 광 추출 라인과 상기 기판의 타면 사이의 제2 최단거리는 70㎛이상 90㎛이하이고,
상기 복수 개의 광 추출 라인 사이의 이격 영역의 거리는 상기 제1 최단거리 및 상기 제2 최단거리보다 작고,
상기 복수 개의 광 추출 라인의 거칠기는 상기 기판의 측면의 상기 이격 영역의 거칠기보다 크고,
상기 복수 개의 광 추출 라인의 폭은 상기 이격 영역 보다 작은 발광소자.
A substrate including a side surface connecting one surface and the other surface; and
A light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer disposed on one surface of the substrate,
A side surface of the substrate includes a plurality of light extraction lines spaced apart in a first direction, the first direction being a thickness direction of the substrate;
A first shortest distance between a light extraction line closest to one surface of the substrate and one surface of the substrate among the plurality of light extraction lines is 70 μm or more and 120 μm or less,
The second shortest distance between the light extraction line closest to the other surface of the substrate and the other surface of the substrate among the plurality of light extraction lines is 70 μm or more and 90 μm or less,
The distance of the separation area between the plurality of light extraction lines is smaller than the first shortest distance and the second shortest distance,
The roughness of the plurality of light extraction lines is greater than the roughness of the separation region on the side surface of the substrate;
A width of the plurality of light extraction lines is smaller than that of the separation area.
삭제delete 제1항에 있어서,
상기 복수 개의 광 추출 라인 사이의 간격은 35㎛이상 50㎛이하인 발광소자.
According to claim 1,
An interval between the plurality of light extraction lines is greater than or equal to 35 μm and less than or equal to 50 μm.
제1항에 있어서,
상기 제1방향으로 상기 복수 개의 광 추출 라인의 폭은 3㎛이상 15㎛이하 인 발광소자.
According to claim 1,
A width of the plurality of light extraction lines in the first direction is greater than or equal to 3 μm and less than or equal to 15 μm.
제1항에 있어서,
상기 복수 개의 광 추출 라인 중에서 상기 기판의 일면과 가장 가까운 광 추출 라인의 폭이 가장 넓은 발광소자.
According to claim 1,
A light emitting device having a width of a light extraction line closest to one surface of the substrate among the plurality of light extraction lines.
제1항에 있어서,
상기 제2반도체층상에 배치되는 반사전극층;
상기 반사전극층이 배치된 발광구조물을 커버하는 제1절연층;
상기 제1절연층을 관통하여 상기 제1반도체층과 연결되는 제1전극패드; 및
상기 제1절연층을 관통하여 상기 제2반도체층과 연결되는 제2전극패드를 포함하는 발광소자.
According to claim 1,
a reflective electrode layer disposed on the second semiconductor layer;
a first insulating layer covering the light emitting structure on which the reflective electrode layer is disposed;
a first electrode pad connected to the first semiconductor layer through the first insulating layer; and
A light emitting device comprising a second electrode pad connected to the second semiconductor layer through the first insulating layer.
제1항에 있어서,
상기 복수 개의 광 추출 라인은 나머지 영역에 비해 표면이 거친 발광소자.
According to claim 1,
The plurality of light extraction lines have a rougher surface than the rest of the light emitting device.
제1항에 있어서,
상기 광 추출 라인의 개수(N)는 하기 관계식 1을 만족하는 발광소자.
[관계식 1]

여기서, Dtotal은 상기 기판의 두께이고, d1은 상기 기판의 일면과 가장 가까운 광 추출 라인과 상기 기판의 일면 사이의 제1 최단거리이고, d2는 상기 기판의 타면과 가장 가까운 광 추출 라인과 상기 기판의 타면 사이의 제2 최단거리이고, L1은 복수 개의 광 추출 라인 사이의 이격거리이다.
According to claim 1,
The number N of the light extraction lines satisfies the following relational expression 1.
[Relationship 1]

Here, D total is the thickness of the substrate, d1 is the first shortest distance between the light extraction line closest to one surface of the substrate and one surface of the substrate, and d2 is the light extraction line closest to the other surface of the substrate and the light extraction line closest to the other surface of the substrate. The second shortest distance between the other surfaces of the substrate, and L1 is the separation distance between the plurality of light extraction lines.
제8항에 있어서,
상기 제2 최단거리(d2)는 70㎛이상 90㎛이하이고, 상기 복수 개의 광 추출 라인 사이의 이격거리(L1)는 35㎛이상 50㎛이하인 발광소자.
According to claim 8,
The second shortest distance d2 is 70 μm or more and 90 μm or less, and the separation distance L1 between the plurality of light extraction lines is 35 μm or more and 50 μm or less.
KR1020160002692A 2016-01-08 2016-01-08 Light emitting device KR102571786B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160002692A KR102571786B1 (en) 2016-01-08 2016-01-08 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160002692A KR102571786B1 (en) 2016-01-08 2016-01-08 Light emitting device

Publications (2)

Publication Number Publication Date
KR20170083347A KR20170083347A (en) 2017-07-18
KR102571786B1 true KR102571786B1 (en) 2023-08-28

Family

ID=59430679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002692A KR102571786B1 (en) 2016-01-08 2016-01-08 Light emitting device

Country Status (1)

Country Link
KR (1) KR102571786B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7169513B2 (en) * 2019-12-23 2022-11-11 日亜化学工業株式会社 Method for manufacturing light-emitting element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021250A (en) * 2011-07-14 2013-01-31 Toshiba Corp Semiconductor light-emitting element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021250A (en) * 2011-07-14 2013-01-31 Toshiba Corp Semiconductor light-emitting element

Also Published As

Publication number Publication date
KR20170083347A (en) 2017-07-18

Similar Documents

Publication Publication Date Title
EP3306680B1 (en) Light-emitting element
JP6712474B2 (en) Light emitting device and light emitting device package including the same
KR102038443B1 (en) Light emitting device and light emitting device package
CN108140700B (en) Light emitting device
EP3306681B1 (en) Light-emitting element
KR102175345B1 (en) Light emitting device and lighting system
KR102569249B1 (en) Light emitting device package
KR102413447B1 (en) Light emitting device
JP6878406B2 (en) Light emitting element and light emitting element package containing it
KR102571786B1 (en) Light emitting device
JP2014053579A (en) Light emitting diode element and light emitting device
KR102343872B1 (en) Light emitting device and package including the same
KR102445547B1 (en) Light emitting device and light emitting device package including the device
KR102618107B1 (en) Light emitting device and light module
KR20170058775A (en) Light emitting device package
KR102234117B1 (en) Light emitting device and lighting system
KR20170020074A (en) Light emitting device package
KR102445539B1 (en) Light emitting device and lighting apparatus
KR102153125B1 (en) Light emitting device and lighting system
KR20190038105A (en) Light emitting device package and method of manufacturing the same
KR102181429B1 (en) Light emitting device and lighting system
KR102405589B1 (en) Semiconductor device
KR20190127188A (en) Semiconductor device
KR102237136B1 (en) Light emitting device and light system
KR102425318B1 (en) Light emitting device and light emitting device including the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant