KR102405589B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR102405589B1 KR102405589B1 KR1020170065655A KR20170065655A KR102405589B1 KR 102405589 B1 KR102405589 B1 KR 102405589B1 KR 1020170065655 A KR1020170065655 A KR 1020170065655A KR 20170065655 A KR20170065655 A KR 20170065655A KR 102405589 B1 KR102405589 B1 KR 102405589B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- semiconductor
- conductive
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 200
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 178
- 230000004907 flux Effects 0.000 description 18
- 239000000758 substrate Substances 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229920001807 Urea-formaldehyde Polymers 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명에 따른 반도체소자는 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물; 및 상기 반도체구조물의 둘레에 배치되는 반사층; 을 포함하고, 상기 반도체구조물은 반도체소자의 외부로 광이 방출되는 영역인 제1영역 및 반도체구조물에서 발광되는 영역인 제2영역을 포함하고, 상기 제1영역과 제2영역은 서로 다른 면적을 가질 수 있다.
본 발명에 따른 반도체소자를 통해 보다 낮은 구동 전류를 통해 고휘도를 구현할 수 있다.A semiconductor device according to the present invention includes a semiconductor structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and a reflective layer disposed around the semiconductor structure. and, wherein the semiconductor structure includes a first region that is a region from which light is emitted to the outside of the semiconductor device and a second region that is a region that emits light from the semiconductor structure, wherein the first region and the second region have different areas. can have
Through the semiconductor device according to the present invention, it is possible to realize high luminance through a lower driving current.
Description
본 발명은 반도체소자에 관한 것이다.The present invention relates to a semiconductor device.
3-5족 또는 2-6족 화합물 반도체는 넓고 조정이 용이한 밴드갭 에너지를 가지는 등의 많은 장점으로 인해, 광 통신 수단의 송신모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL:Cold Cathcode Fluorescence Lamp)을 대체하는 발광다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광다이오드 조명장치, 자동차 헤드 라이트 및 신호등에까지 응용되고 있다.The Group 3-5 or Group 2-6 compound semiconductor has many advantages, such as having a wide and easily adjustable bandgap energy, so it is a cooling component that constitutes a transmission module of an optical communication means and a backlight of an LCD (Liquid Crystal Display) display device. It is being applied to light emitting diode backlights that replace CCFL (Cold Cathcode Fluorescence Lamp), white light emitting diode lighting devices that can replace fluorescent or incandescent bulbs, automobile headlights, and traffic lights.
최근에는 반도체소자가 고휘도 광원으로 응용되며, 이를 위해 고전압 전원을 인가하여 반도체소자가 구동되고 있다.Recently, a semiconductor device is applied as a high-brightness light source, and for this purpose, a high voltage power is applied to drive the semiconductor device.
고 전류밀도에서 반도체소자의 신뢰성을 확보하기 위해 반도체소자의 개발이 계속해서 이루어지고 있다.In order to secure the reliability of the semiconductor device at high current density, the development of the semiconductor device is continuously being made.
본 발명은 낮은 구동 전류로 고휘도를 구현하는 반도체소자를 제공하고자 한다.An object of the present invention is to provide a semiconductor device that realizes high luminance with a low driving current.
본 발명에 따른 반도체소자는 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물; 및 상기 반도체구조물의 둘레에 배치되는 반사층; 을 포함하고, 상기 반도체구조물은 반도체소자의 외부로 광이 방출되는 영역인 제1영역 및 반도체구조물에서 발광되는 영역인 제2영역을 포함하고, 상기 제1영역은 제2영역보다 작은 면적을 가질 수 있다. A semiconductor device according to the present invention includes: a semiconductor structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and a reflective layer disposed around the semiconductor structure. wherein the semiconductor structure includes a first region that is a region from which light is emitted to the outside of the semiconductor device and a second region that is a region that emits light from the semiconductor structure, wherein the first region has an area smaller than that of the second region. can
또한, 상기 제2영역 대비 상기 제1영역의 면적비율이 0.4 이상 내지 0.6 이하일 수 있다.Also, an area ratio of the first region to the second region may be 0.4 or more and 0.6 or less.
또한, 상기 제2영역 대비 상기 제1영역의 면적비율은 상기 반사층의 배치를 통해 조절될 수 있다.Also, an area ratio of the first region to the second region may be adjusted by disposing the reflective layer.
또한, 상기 제1영역 면적은 상기 제2영역의 40% 이상 내지 60% 이하일 수 있다.Also, an area of the first region may be 40% or more to 60% or less of the second region.
또한, 상기 반사층 면적은 상기 제2영역 면적의 40% 이상 내지 60% 이하인 반도체소자In addition, the area of the reflective layer is 40% or more to 60% or less of the area of the second region.
또한, 상기 반사층은 0.1um 이상 내지 5um 이하의 두께를 가질 수 있다.In addition, the reflective layer may have a thickness of 0.1 μm or more to 5 μm or less.
또한, 상기 반사층은 상기 반도체구조물 상의 4면에 배치될 수 있다.In addition, the reflective layer may be disposed on four surfaces of the semiconductor structure.
본 발명에 따른 반도체소자는 제1도전형반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 상기 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물; 상기 반도체구조물 상에 배치되는 파장변환층; 및 상기 파장변환층의 둘레에 배치되는 반사층;을 포함하고, 상기 반도체구조물은 외부로 광이 방출되는 제1영역, 반도체구조물에서 발광되는 영역은 제2영역을 포함하고, 상기 제1영역은 제2영역보다 작은 면적을 갖고, 상기 제1영역을 통해서 상기 파장변환층에서 여기된 광이 방출될 수 있다.A semiconductor device according to the present invention includes: a semiconductor structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; a wavelength conversion layer disposed on the semiconductor structure; and a reflective layer disposed on the periphery of the wavelength conversion layer, wherein the semiconductor structure includes a first region emitting light to the outside, a region emitting light from the semiconductor structure includes a second region, and the first region includes a first region It has an area smaller than two regions, and the light excited by the wavelength conversion layer may be emitted through the first region.
또한, 상기 파장변환층은 상기 반도체구조물 상면과 같은 면적을 갖고 상기 반도체구조물 상에 배치될 수 있다.Also, the wavelength conversion layer may have the same area as a top surface of the semiconductor structure and be disposed on the semiconductor structure.
또한, 상기 파장변환층은 파장변환물질을 포함하고, 상기 파장변환물질은 형광체일 수 있다.In addition, the wavelength conversion layer may include a wavelength conversion material, and the wavelength conversion material may be a phosphor.
또한, 상기 반사층은 상기 파장변환층 상의 4면에 배치될 수 있다.In addition, the reflective layer may be disposed on four surfaces of the wavelength conversion layer.
본 발명에 따른 반도체소자를 통해 낮은 구동 전류로 고휘도를 구현할 수 있다.High brightness can be realized with low driving current through the semiconductor device according to the present invention.
또한, 반도체소자 내의 전류밀도를 감소시켜 반도체소자의 손상을 방지할 수 있다.In addition, it is possible to prevent damage to the semiconductor device by reducing the current density in the semiconductor device.
또한, 반도체소자의 광 추출 효율을 향상시킬 수 있다.In addition, it is possible to improve the light extraction efficiency of the semiconductor device.
도 1은 제1실시예에 따른 반도체소자 상면도를 도시한 것이다.
도 2는 제1실시예에 따른 반도체소자 단면도를 도시한 것이다.
도 3은 반도체구조물 측면에서 발광된 광의 경로를 나타낸 것이다.
도 4는 제2실시예에 따른 반도체소자 상면도를 도시한 것이다.
도 5는 제2실시예에 따른 반도체소자 단면도를 도시한 것이다.
도 6은 제2영역의 면적에 따른 전류밀도를 나타낸 그래프이다
도 7은 면적비율(제1영역/제2영역)에 따른 광속과 휘도를 나타낸 그래프이다.1 is a top view of a semiconductor device according to a first embodiment.
2 is a cross-sectional view of the semiconductor device according to the first embodiment.
3 shows the path of light emitted from the side of the semiconductor structure.
4 is a top plan view of a semiconductor device according to a second embodiment.
5 is a cross-sectional view of a semiconductor device according to a second embodiment.
6 is a graph showing the current density according to the area of the second region;
7 is a graph showing the luminous flux and luminance according to the area ratio (first region/second region).
본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다.The above-described object and technical configuration of the present invention and details regarding the operational effects thereof will be more clearly understood by the following detailed description.
본 발명의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(On)" 에 또는 "하/아래(Under)"에 배치된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 배치되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the present invention, each layer (film), region, pattern or structure is referred to as “on” or “under/under” the substrate, each layer (film), region, pad or pattern. The description of “disposed to” includes both those that are disposed directly or through another layer. The standards for the upper/above or lower/lower layers of each layer will be described with reference to the drawings.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시예로 변형되는 것은 아니다.The present embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not modified to each embodiment described below.
특정 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에서 관련된 설명으로 이해될 수 있다.Even if a matter described in a specific embodiment is not described in another embodiment, it may be understood as a related description in another embodiment unless a description contradicts or contradicts the matter in the other embodiment.
이하 사용되는 제1, 제2등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.Terms such as first, second, etc. used below are merely identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are not limited by terms such as first and second.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.The singular expression includes the plural expression unless the context clearly dictates otherwise. Terms such as “comprises” or “have” are intended to designate that a feature, number, step, action, component, part, or combination thereof described in the specification exists, and includes one or more other features or numbers, It is to be construed that one or more other features or numbers, steps, operations, components, parts, or combinations thereof may be added to indicate that there is a step, action, component, part, or combination thereof. can
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 제1실시예에 따른 반도체소자의 상면도이고, 도 2는 도 1을 A-A' 방향을 절단한 제1실시예에 따른 반도체소자의 단면도이다.1 is a top view of the semiconductor device according to the first embodiment, and FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment taken along the A-A' direction of FIG. 1 .
도 2에 도시된 바와 같이, 제1실시예에 따른 반도체소자는 제1도전형반도체층(112), 제2도전형반도체층(116) 및 상기 제1도전형반도체층(112)과 상기 제2도전형반도체층(116) 사이에 배치되는 활성층(114)을 포함하는 반도체구조물(110), 기판(150), 제1도전층(144), 제2도전층(142), 관통전극(146), 절연층(170) 및 반사층(120)을 포함할 수 있다.As shown in FIG. 2 , the semiconductor device according to the first embodiment includes a first
제1실시예에 따른 반도체소자는 수직형 반도체소자를 바탕으로 설명하지만, 이에 한정되지는 않고, 수직형 외에 수평형 반도체소자일 수 있다.The semiconductor device according to the first embodiment is described based on a vertical semiconductor device, but is not limited thereto, and may be a horizontal type semiconductor device other than a vertical type.
제1도전형반도체층(112)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 예를 들어 Inx1Aly1Ga1-x1-y1N()의 조성식을 갖는 반도체를 포함하며 GaN, AlGaN, InGaN, InAlGaN 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.The first
제1도전형반도체층(112)에는 제1도펀트가 도핑될 수 있다. 제1도전형반도체층(112)이 n형 반도체인 경우 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn 및 Te 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.The first
제1도전형반도체층(112)은 단층 또는 다층으로 구성될 수 있으나 이에 한정되지는 않는다.The first
상기 제1도전형반도체층(112) 상에 반사층(120)이 배치될 수 있다.A
도시되지 않았으나, 제1도전형반도체층(112)의 표면에 요철을 형성하여 광 추출효율을 향상시킬 수 있다.Although not shown, the light extraction efficiency may be improved by forming irregularities on the surface of the first
활성층(114)은 제1도전형반도체층(112)을 통해서 주입되는 전자(또는 정공)와 제2도전형반도체층(116)을 통해서 주입되는 정공(또는 전자)이 만나, 활성층(114)의 구성물질에 따른 에너지 밴드의 밴드갭 차이에 의해서 빛을 방출하는 층으로, 제1도전형반도체층(112)과 제2도전형반도체층(116)사이에 배치될 수 있다.In the
활성층(114)은 단일양자우물, 다중양자우물(MQW), 양자 선(quantum wire)구조 또는 양자 점(quantum dot)구조 중 어느 하나를 포함할 수 있으나 이에 한정되지는 않는다.The
활성층(114)은 3-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들어 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 적어도 하나 이상을 포함하여 페어구조로 형성 수 있으나, 이에 한정되지는 않는다.The
제2도전형반도체층(116)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어 Inx5A1yGa-x5-y2N()의 조성식을 갖는 반도체를 포함하며 A1InN, A1GaAs, GaP, GaAs, GaAsP, A1GaInP 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.The second
제2도전형반도체층(116)은 제2도펀트가 도핑될 수 있다. 제2도전형반도체층(116)이 p형 반도체인 경우 제2도전형 도펀트는 p형 도펀트로서, Ng, Wn, Ca, Sr, C 및 Ba 등을 포함할 수 있으나 이에 한정되지는 않는다.The second
제1실시예에서는 제1도전형반도체층(112)이 n형 반도체층이고, 제2도전형반도체층(116)이 p형 반도체층으로 가정하여 설명하지만, 이에 한정되지 않고, 제1도전형반도체층(112)이 p형 반도체층이고, 제2도전형반도체층(116)이 n형 반도체층으로 구성될 수도 있다.In the first embodiment, it is assumed that the first
도시되지 않았으나, 활성층(114)과 제2도전형반도체층(116) 사이에는 전자차단층(EBL, Electron Blocking Layer)이 배치될 수 있다. 전자차단층(EBL)은 제1도전형반도체층(112)에서 공급된 전자(또는 정공)가 제2도전형반도체층(116)으로 빠져나가는 흐름을 차단하여 활성층(114) 내에서 전자와 정공이 재결합할 확률을 높여 발광 효율을 개선할 수 있다. 전자차단층의 에너지 밴드갭은 활성층(114) 또는 제2도전형반도체층(116)의 에너지 밴드갭보다 클 수 있다.Although not shown, an electron blocking layer (EBL) may be disposed between the
전자차단층(EBL)은 Inx1A1y1Ga1-x1-y1N()의 조성식을 갖는 반도체물질, AlGaN, InGaN, InA1GaN 등에서 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.The electron blocking layer (EBL) is Inx1A1y1Ga1-x1-y1N ( ) may include at least one of a semiconductor material having a composition formula of AlGaN, InGaN, InA1GaN, and the like, but is not limited thereto.
전자차단층(EBL)은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 제2도전형 도펀트로 도핑된 A1GaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수개가 서로 교대로 배치될 수 있으나, 이에 한정되지는 않는다.The electron blocking layer (EBL) may have a superlattice structure. In the superlattice, A1GaN doped with a second conductivity type dopant may be disposed, and GaN having a different composition ratio of aluminum is formed as a layer. A plurality may be alternately disposed with each other, but is not limited thereto.
반도체구조물(110)의 측벽에 페시베이션층(160)이 배치될 수 있다. 외부로 노출된 활성층(114)이 반도체소자의 발광 중에 전류 누설 경로로 작용할 수 있으므로, 반도체구조물(110)의 측벽에 페시베이션층(160)을 배치함으로써 이러한 문제를 방지할 수 있다.A
상기 페시베이션층(160)은 반도체구조물(110)의 측벽 및 제2도전형반도체층(116) 가장자리보다 더 외곽에 배치된 제2도전층(142) 가장 자리에 배치될 수 있다.The
상기 페시베이션층(160)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 상기 페시베이션층(160)은 ,,,TiO2,AlN 등에서 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 페시베이션층(160)은 설계에 따라 생략될 수 있다.The
제2도전형반도체층(116) 상에 제2도전층(142)이 배치될 수 있다. 제2도전층(142)은 제2도전형반도체층(116)과 면 접촉하며 배치되나, 관통전극(146)이 배치된 영역에서는 존재하지 않을 수 있다.A second
제2도전층(142)의 가장자리는 제2도전형반도체층(116)의 가장자리보다 더 외측으로 연장되어 배치될 수 있다.The edge of the second
제2도전층(142)은 도전성물질로 이루어질 수 있고, Ag, Al, Ti, Cr, Ni, Cu 및 Au 등을 포함하여 단층 또는 다층구조로 구성될 수 있다.The second
제1도전층(144)은 상기 제2도전층(142) 상에 배치될 수 있고, 상기 제2도전층(142)과 제1도전층(144)사이에 절연층(170)이 배치될 수 있다.The first
상기 절연층(170)은 상기 제1도전층(144) 및 제2도전층(142)의 사이 그리고 관통전극(146)의 측벽에 배치되며, 상기 절연층(170)을 통해 제1도전층(144)은 제2도전층(142), 제2도전형반도체층(116) 및 활성층(114)과 전기적으로 절연될 수 있다. The insulating
상기 제1도전층(144)은 도전성물질로 이루어질 수 있고, Ag, Al, Ti, Cr, Ni, Cu 및 Au 중 적어도 하나를 포함하여 단층 또는 다층으로 구성될 수 있다.The first
상기 제1도전층(144) 및 상기 제2도전층(142)은 서로 다른 물질로 구성될 수 있으나 이에 한정되지는 않는다.The first
상기 제1도전층(144) 상에 복수 개의 관통전극(146)이 배치될 수 있고, 상기 관통전극(146)은 절연층(170), 제2도전층(142), 제2도전형반도체층(116) 및 활성층(114)을 관통하여 제1도전형반도체층(112)의 일부를 노출시킬 수 있다.A plurality of through
상기 관통전극(146)은 제1도전형반도체층(112)과 전기적으로 연결될 수 있고, 제1도전형반도체층(112)이 n형 반도체 또는 p형 반도체인지에 따라 n극 또는 p극일 수 있다.The through
상기 관통전극(146)은 반도체소자가 수평형 등 그 형태에 따라 제1도전형반도체층(112) 상면에 형성된 요철 상에 배치될 수 있으나 이에 한정되지는 않는다.The through
각각의 관통전극(146)의 단면의 모양은 원형 또는 다각형일 수 있으나 이에 한정되지는 않는다.The shape of the cross section of each through
상기 절연층(17)은 관통전극(146)의 둘레에 배치되어 관통전극(146)을 제2도전층(142), 제2도전형반도체층(116) 및 활성층(114)과 전기적으로 절연시킬 수 있다.The insulating layer 17 is disposed around the through
기판(150)은 절연성 또는 도전성 기판일 수 있으며, 사파이어, SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다. 상기 기판(150)은 반도체물질성장에 적합한 물질이거나 캐리어 웨이퍼일 수 있다.The
도시되지 않았으나, 상기 기판(150)과 상기 반도체구조물(110) 사이에 버퍼층을 배치할 수 있다.Although not shown, a buffer layer may be disposed between the
상기 반도체구조물(110)상에 반사층(120)이 배치될 수 있고, 상기 반사층(120)은 상기 반도체구조물(110) 둘레를 감싸며 4면에 배치될 수 있다.A
상기 반사층(120)은 상기 반도체구조물(110)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시킬 수 있고, 상기 반도체구조물(110) 측면에서 광이 손실되는 것을 방지할 수 있다.The
도 3은 반도체구조물(110) 측면에서 발광된 광의 경로를 나타낸 것으로, 반사층(120)을 배치함으로써 반도체구조물(110) 측면에서 발광된 광이 반사층(120)에서 반사되어 상기 반도체소자의 광추출효율이 향상되는 것을 확인할 수 있다.3 shows the path of light emitted from the side of the
상기 반사층(120)은 광 투과성이 없는 물질 및 고 반사성 물질로 구성될 수 있다. 예를 들어, 고 반사성 물질은 금속일 수 있으며, 예를 들어 Ag, Ni, Al, 꼬 Pd, Ir, Mg, Zn, Pt, Cu, Au, Hf 등 중에서 하나 이상을 포함하는 금속 또는 합금으로 구성되거나 SiO2나 TiO2가 적층되어 다층구조로 구성될 수 있다.The
상기 반사층(120)의 두께(d)는 0.5um 이상 내지 5um 이하 일 수 있다. 상기 반사층(120)의 두께(d)가 0.5um이상인 경우, 반도체구조물(110)에서 발광되는 광이 반사되어 광속이 향상되므로, 광속특성을 확보할 수 있고, 공정 마진을 확보하기 위해 상기 반사층(120)의 두께(d)가 5um 이하일 수 있다.The thickness d of the
상기 반사층(120)이 배치되는 영역은 광이 방출되지 않으므로, 상기 반사층(120)의 면적을 선택함으로써, 반도체소자의 제1영역(30)의 면적을 조절할 수 있다.Since the region where the
상기 제1영역(30)은 반도체소자 외부로 발광되는 영역을 의미하고, 상기 제2영역(20)은 반도체구조물(110)에서 발광되는 영역을 의미한다. 상기 제2영역(20)과 제1영역(30)이 서로 다른 면적을 가짐으로써, 고휘도 및 광속 향상의 효과를 얻을 수 있다.The
상기 반사층(120)이 배치됨에 따라 상기 제1영역(30)의 면적이 상기 제2영역(20)의 면적보다 작을 수 있다.As the
상기 서술한 반사층(120) 면적, 상기 제2영역(20) 면적 및 상기 제2영역(20) 대비 제1영역(30)의 면적비율에 따른 제1영역(30) 면적에 관해서는 제2실시예를 서술한 후, 자세히 설명하도록 한다.Regarding the area of the
도 4는 제2실시예에 따른 반도체소자의 상면도이고, 도 5는 도 4를 I-I'방향으로 절단한 제2실시예에 따른 반도체소자 단면도이다.4 is a top view of the semiconductor device according to the second embodiment, and FIG. 5 is a cross-sectional view of the semiconductor device according to the second embodiment taken along the line I-I′ of FIG. 4 .
도 5에 도시된 바와 같이, 제2실시예에 따른 반도체소자는 제1도전형반도체층(112), 제2도전형반도체층(116) 및 상기 제1도전형반도체층(1120)과 상기 제2도전형반도체층(114)사이에 배치되는 활성층(114)을 포함하는 반도체구조물(110), 기판(150), 제1도전층(144), 제2도전층(142), 관통전극(142), 절연층(170), 반사층(120) 및 파장변환층(180)을 포함할 수 있다.As shown in FIG. 5 , the semiconductor device according to the second embodiment includes a first
상기 파장변환층(180)을 제외한 구성들은 제1실시예에 따른 반도체소자의 구성과 동일하므로 상세한 설명은 생략한다.Configurations except for the
상기 파장변환층(180)은 상기 반도체구조물(100) 일면과 같은 면적을 가지고, 상기 반도체구조물(100) 상에 배치될 수 있다.The
상기 파장변환층(180)은 상기 반도체구조물(110) 둘레를 감싸며 4면에 배치될 수 있다.The
상기 파장변환층(180)은 상기 반도체구조물(110)로부터 방출된 광을 여기하여 다른 파장의 광으로 변환시킬 수 있다.The
상기 파장변환층(180)은 파장변환물질이 함유된 고분자수지로 이루어질 수 있다. 상기 고분자수지는 투과성 에폭시수지, 실리콘수지, 폴리이미드 수지, 요소수지 및 아크릴수지 중 적어도 하나 이상을 포함할 수 있으나 이에 한정되지는 않는다.The
또한, 상기 파장변환층(180)이 포함하는 파장변환물질은 상기 파장변환층(180)의 전체영역에 분포되어 배치될 수 있고, 상기 파장변환층(180)의일측에 침전되어 배치될 수 있으나 이에 한정되지는 않는다.In addition, the wavelength conversion material included in the
상기 파장변환물질은 형광체일 수 있다. 상기 파장변환물질은 황화물계, 산화물계 또는 질화물계 화합물 중 적어도 하나 이상을 포함할 수 있다. 다만 이에 한정되지 않고, 사용자가 원하는 색을 구현하기 위해 다양하게 선택될 수 있다.The wavelength conversion material may be a phosphor. The wavelength conversion material may include at least one of a sulfide-based compound, an oxide-based compound, and/or a nitride-based compound. However, the present invention is not limited thereto, and various colors may be selected in order to realize a color desired by the user.
상기 반사층(120)은 상기 파장변환층(180) 상부 둘레를 따라 4면에 배치될 수 있고, 상기 반사층(120)이 상기 반도체구조물(110)상에 배치되는 것보다 상기 파장변환층(180) 상에 배치되는 것이 공정 수율 측면에서 효율적일 수 있다. The
또한, 상기 파장변환층(180) 상에 상기 반사층(120)을 배치하는 것이 상기 반도체구조물(110)에서 발광되는 영역은 제2영역(20)을 포함하고, 상기 제1영역 및 제2영역은 서로 다른 면적을 갖고, 상기 제1영역(30)을 통해서 상기 파장변환층(180)에서 여기된 광이 방출될 수 있다.In addition, when the
일반적으로 고휘도 반도체소자를 구현하기 위해서는 높은 구동전류가 필요하고, 이에 따라 반도체소자에 인가되는 전류밀도가 증가하게 된다. 반도체소자의 인가되는 전류밀도가 증가하게 되면, 반도체소자의 손상(defect)이 발생 되어 신뢰성 저하를 초래하게 된다.In general, a high driving current is required to implement a high-brightness semiconductor device, and accordingly, the current density applied to the semiconductor device increases. When the applied current density of the semiconductor device is increased, the semiconductor device is damaged and reliability is deteriorated.
반도체소자의 손상(defect)를 방지하기 위해 반도체소자의 크기를 증가시키면, 반도체소자에 낮은 구동전류가 인가되어 반도체소자 내에 인가되는 전류밀도를 감소시킬수 있으나, 고휘도를 구현할 수 없다. 본 발명에 따른 반도체소자는 제1영역(30) 및 제2영역(20)이 서로 다른 면적을 가짐으로써, 낮은 구동전류로 고휘도 반도체소자를 구현할 수 있다.When the size of the semiconductor device is increased to prevent damage to the semiconductor device, a low driving current is applied to the semiconductor device, thereby reducing the current density applied to the semiconductor device, but high luminance cannot be realized. In the semiconductor device according to the present invention, since the
고휘도를 구현하기 위해 반도체소자의 제1영역(30) 및 제2영역(20)의 면적은 다음과 같은 단계를 통해 선정될 수 있다.In order to realize high luminance, the areas of the
상기 고휘도 반도체소자를 구현하기 위한 제1영역(30) 및 제2영역(20)의 면적을 선정하는 단계는 반도체 소자의 구동전류를 확인하는 단계, 반도체소자의 전류밀도를 확인하는 단계, 전류밀도를 고려하여 제2영역의 면적을 선정하는 단계, 휘도 및 광속을 고려하여 제1영역(30)의 면적을 선정하는 단계를 포함할 수 있다.The step of selecting the area of the
상기 반도체소자의 구동전류를 확인하는 단계는 상기 반도체소자를 설계하기 전 설계자가 반도체소자의 구동전류를 확인한다.In the step of checking the driving current of the semiconductor device, the designer checks the driving current of the semiconductor device before designing the semiconductor device.
상기 반도체소자의 전류밀도를 확인하는 단계에서 상기 반도체소자의 크기에 따라 버틸 수 있는 전류밀도를 확인할 수 있다. 상기 전류밀도는 다양한 데이터를 통해 확인할 수 있다.In the step of ascertaining the current density of the semiconductor device, it is possible to determine the current density that can be sustained according to the size of the semiconductor device. The current density can be confirmed through various data.
예를 들어, 표 1은 구동전류가 3.5A이고, 제1영역(30)과 제2영역(20) 면적이 1:1인 반도체소자의 전류밀도에 대한 데이터이다. 상기 제1영역(30) 및 제2영역(20)을 선정하는 단계에 대해 표 1을 바탕으로 서술하나 이에 한정되는 것은 아니며, 표 1 외에 다른 다양한 데이터들이 활용될 수 있다.For example, Table 1 shows data on the current density of a semiconductor device having a driving current of 3.5A and an area of the
상기 표1를 통해, 상기 반도체소자 크기는 제2영역(20)의 면적에 따라 비례하며, 상기 반도체소자 크기에 따른 전류 밀도값을 확인할 수 있다. Through Table 1, the size of the semiconductor device is proportional to the area of the
또한, 상기 제2영역(20)의 면적이 증가할수록 전류밀도가 감소되는 것과 전류밀도에 따른 제2영역(20)의 면적을 확인할 수 있다.In addition, as the area of the
도 6은 제2영역(20) 면적에 따른 전류밀도 그래프를 나타낸 것으로서, 상기 제2영역(20)면적이 증가할수록 전류밀도가 감소하는 것을 확인할 수 있다.6 is a graph showing the current density according to the area of the
상기 제2영역(20)의 면적을 선정하는 단계에서 상기 표1을 바탕으로 제2영역(20) 면적을 선정할 수 있다.In the step of selecting the area of the
예를 들어, 차량 고휘도 반도체소자인 경우 3A 이상의 구동전류가 인가되고 전류 밀도가 330A/cm2 이상이므로, 제2영역(20)의 면적은 더 낮은 전류밀도를 갖도록1.00mm2 이하의 범위 내에서 선정될 수 있다. 따라서 반도체소자의 적용분야에 따라 상기 표1과 같은 데이터를 참조하여 제2영역(30) 면적이 선정될 수 있다.For example, in the case of a vehicle high-brightness semiconductor device, a driving current of 3A or more is applied and the current density is 330A/cm2 or more. can Accordingly, the area of the
상기 선정된 제2영역(20)은 상기 제1영역(30) 대비 제2영역(20)의 면적이 1:1인 데이터를 바탕으로 선정되었기 때문에, 전류밀도를 감소시키기 위해 제2영역(20)이 증가되면, 제1영역(30)도 증가될 수 있다.Since the selected
상기 휘도는 발광면적 대비 광속으로 발광면적은 감소시키고, 광속은 증가시켜 고휘도를 구현할 수 있다. 제2영역(20)이 증가되면 광속은 증가될 수 있으나, 면적도 함께 증가되어 고휘도를 확보하기 어려울 수 있다.The luminance is the luminous flux compared to the luminous area, so that the luminous area is reduced and the luminous flux is increased to realize high luminance. When the
실시예에 따른 반도체소자는 선정된 제2영역(20)을 통해 광속을 확보하고, 제2영역(20)보다 작은 면적을 갖는 제1영역(30)을 선정하여 발광면적을 감소시켜 고휘도를 구현할 수 있다. The semiconductor device according to the embodiment secures the luminous flux through the selected
따라서, 제2영역(20) 대비 제1영역(30) 면적비율을 바탕으로 휘도를 고려한 제1영역(30)이 선정될 수 있다.Accordingly, the
제1영역(30)의 면적을 선정하는 단계는 상기 제2영역(20) 면적을 선정하는 단계에서 선정된 제2영역(20)의 면적을 바탕으로 표 2 및 도 4를 참조하여 제2영역(20) 대비 제1영역(30) 면적비율을 바탕으로 제1영역(30) 면적을 선정할 수 있다.In the step of selecting the area of the
편의상 제2영역(20) 대비 제1영역(30) 면적비율을 면적비율로 서술한다.For convenience, an area ratio of the
상기 표 2는 면적비율에 따른 광속과 휘도를 나타낸 표이고, 도 4는 표2를 바탕으로 면적비율에 따른 광속 및 휘도를 그래프로 나타낸 것이다.Table 2 is a table showing the luminous flux and luminance according to the area ratio, and FIG. 4 is a graph showing the luminous flux and the luminance according to the area ratio based on Table 2.
도 7에 도시된 바와 같이, 상기 면적비율이 1일 때, 광속 및 휘도가 100%인 것을 기준으로, 상기 면적비율이 증가할수록 면적비율에 비례하여 휘도가 계속 증가하다가 감소하게 되는 것을 확인할 수 있다.As shown in FIG. 7 , when the area ratio is 1, based on the luminous flux and luminance of 100%, as the area ratio increases, it can be confirmed that the luminance continues to increase in proportion to the area ratio and then decreases. .
상기 서술한 광속과 휘도는 반도체소자에서 중요한 요소로서, 특히 차량헤드램프광학 설계 시에 광속은 광폭, 휘도는 원거리를 설계하는 요소이다. 넓은 광폭과 원거리 시인성을 확보하기 위해 두 요소 모두 설계자에서 의해 적정범위가 선정될 수 있다.The above-described luminous flux and luminance are important factors in semiconductor devices, and in particular, when designing a vehicle headlamp optical, the luminous flux is the wide width, and the luminance is the long-distance design factor. In order to secure wide width and long-distance visibility, an appropriate range for both factors may be selected by the designer.
상기 서술한 넓은 광폭과 원거리 시인성을 확보하기 위해, 상기 광속은 75% 이상 내지 96% 이하, 상기 휘도는 160% 이상 내지 190% 이하 일 수 있고, 상기 광속 및 휘도가 범위 내의 값을 가질 수 있도록 상기 면적비율은 0.4 이상 내지 0.6 이하일 수 있다. In order to secure the wide width and long-distance visibility described above, the luminous flux may be 75% or more to 96% or less, and the luminance may be 160% or more to 190% or less, and the luminous flux and luminance may have values within the range. The area ratio may be 0.4 or more and 0.6 or less.
선정된 상기 제2영역(20) 면적과 대비하여 상기 면적비율 범위 내에서 상기 제1영역(30)면적이 선정될 수 있다.Compared to the selected area of the
상기 면적비율은 0.4 이상 내지 0.6 이하일 수 있다.The area ratio may be 0.4 or more and 0.6 or less.
상기 면적비율이 0.4 이상일 경우, 고휘도 및 광속특성을 확보할 수 있고, 상기 면적비율이 0.6이상일 경우, 휘도가 상기 면적비율에 반비례하여 감소하기 때문에, 휘도를 확보하기 위해서 상기 면적비율은 0.6이하일 수 있다.When the area ratio is 0.4 or more, high luminance and luminous flux characteristics can be secured, and when the area ratio is 0.6 or more, the luminance decreases in inverse proportion to the area ratio. have.
상기 반사층(120) 면적은 상기 면적비율을 구현하기 위해 상기 제2영역(20) 면적의 40% 이상 내지 60% 이하일 수 있다.The area of the
상기 면적비율이 0.4 이상일 경우, 상기 면적비율을 구현하기 위해 선정된 제2영역(20)면적 대비 상기 반사층(120)의 면적은 40% 이상일 수 있다.When the area ratio is 0.4 or more, the area of the
상기 면적비율이 0.6 이하일 경우, 상기 면적비율을 구현하기 위해 선정된 제2영역(20) 면적 대비 상기 반사층(120)의 면적은 60%이하일 수 있다.When the area ratio is 0.6 or less, the area of the
상기 서술한 단계들을 통해 선정된 제2영역(20)면적에 따른 반도체구조물(110)을 구현한 후, 상기 반사층(120)을 배치함으로써 면적비율에 따라 선정된 제1영역(30)을 구현할 수 있다.After implementing the
반도체소자 패키지는 반도체소자를 적어도 하나 또는 복수 개를 탑재할 수 있으나, 이에 한정되지는 않는다.The semiconductor device package may mount at least one or a plurality of semiconductor devices, but is not limited thereto.
반도체소자 패키지는 복수 개가 기판 상에 어레이되며, 반도체소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치되어 백라이트 유닛(Backlight Unit)으로 기능할 수 있다.A plurality of semiconductor device packages may be arrayed on a substrate, and optical members such as a light guide plate, a prism sheet, a diffusion sheet, etc. may be disposed on a light path of the semiconductor device package to function as a backlight unit.
또한, 본 발명의 반도체소자 패키지는 표시 장치, 조명 장치, 지시 장치에 적용될 수 있다.In addition, the semiconductor device package of the present invention can be applied to a display device, a lighting device, and an indicator device.
이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광모듈, 도광판 및 광학 시트는 백라이트 유닛을 이룰 수 있다. In this case, the display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
*반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.*The reflector is disposed on the bottom cover, and the light emitting module emits light. The light guide plate is disposed in front of the reflection plate to guide light emitted from the light emitting module forward, and the optical sheet is disposed in front of the light guide plate including a prism sheet. A display panel is disposed in front of the optical sheet, an image signal output circuit supplies an image signal to the display panel, and a color filter is disposed in front of the display panel.
그리고,조명 장치는 기판과 본 발명의 반도체소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더불어 조명 장치는 램프, 헤드 램프 또는 가로등 등을 포함할 수 있다. 또한, 이동 단말의 카메라 플래시는 본 발명의 반도체 소자 패키지를 포함하는 광원 모듈을 포함할 수 있다.In addition, the lighting device includes a light source module including a substrate and the semiconductor device package of the present invention, a heat dissipating unit for dissipating heat from the light source module, and a power supply unit for processing or converting an electrical signal received from the outside and providing it to the light source module can In addition, the lighting device may include a lamp, a head lamp, or a street lamp. In addition, the camera flash of the mobile terminal may include a light source module including the semiconductor device package of the present invention.
이상과 같이 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상과 필수적 특징을 유지한 채로 다른 형태로도 실시될 수 있음을 인지할 수 있을 것이다.Although the present invention has been described as above, those of ordinary skill in the art to which the present invention pertains will recognize that the present invention may be implemented in other forms while maintaining the technical spirit and essential features of the present invention .
본 발명의 범위는 특허청구범위에 의하여 규정되어질 것이지만. 특허청구범위 기재사항으로부터 직접적으로 도출되는 구성은 물론 그와 등가인 구성으로부터 도출되는 모든 변경 또는 변형된 형태 또한 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.Although the scope of the present invention will be defined by the claims. It should be construed as being included in the scope of the present invention, as well as all changes or modifications derived from configurations that are directly derived from the claims described in the claims.
110 : 반도체구조물
112 : 제1도전형반도체층
114 : 활성층
116 : 제2도전형반도체층
120 : 반사층
142 : 제2도전층
144 : 제1도전층
146 : 관통전극
150 : 기판
160 : 페시베이션층
170 : 절연층
180 : 파장변환층110: semiconductor structure
112: first conductive semiconductor layer
114: active layer
116: second conductive semiconductor layer
120: reflective layer
142: second conductive layer
144: first conductive layer
146: through electrode
150: substrate
160: passivation layer
170: insulating layer
180: wavelength conversion layer
Claims (12)
상기 반도체구조물의 제1도전형반도체층의 상면의 둘레에 배치되는 반사층;
상기 반도체구조물과 상기 반사층 사이에 배치된 파장변환층;
상기 반도체구조물의 측벽에 배치되고, 상기 파장변환층의 측면의 적어도 일부를 둘러싸는 패시베이션층;
상기 반도체구조물의 제2도전형반도체층 아래에 배치된 제2도전층;
상기 제2도전층 아래에 배치된 제1도전층;
상기 제2도전층과 상기 제1도전층 사이에 배치된 절연층; 및
상기 제1도전층 상에 배치되고, 상기 절연층, 상기 제2도전층, 상기 제2도전형반도체층 및 상기 활성층을 관통하여 상기 제1도전층과 상기 제1도전형반도체층을 전기적으로 연결하는 복수의 관통전극;을 포함하고,
상기 반도체구조물은 반도체소자의 외부로 광이 방출되는 영역인 제1영역 및 반도체구조물에서 발광되는 영역인 제2영역을 포함하고,
상기 제1영역은 상기 제2영역보다 작은 면적을 갖고,
상기 제2영역 대비 상기 제1영역의 면적비율은 0.4 내지 0.6 이하이고,
상기 반사층의 두께는 0.5um 이상 내지 5um 이하인, 반도체소자.
a semiconductor structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
a reflective layer disposed around the upper surface of the first conductive type semiconductor layer of the semiconductor structure;
a wavelength conversion layer disposed between the semiconductor structure and the reflective layer;
a passivation layer disposed on a sidewall of the semiconductor structure and surrounding at least a portion of a side surface of the wavelength conversion layer;
a second conductive layer disposed under the second conductive type semiconductor layer of the semiconductor structure;
a first conductive layer disposed under the second conductive layer;
an insulating layer disposed between the second conductive layer and the first conductive layer; and
It is disposed on the first conductive layer and passes through the insulating layer, the second conductive layer, the second conductive semiconductor layer and the active layer to electrically connect the first conductive layer and the first conductive semiconductor layer. a plurality of through-electrodes to
The semiconductor structure includes a first region in which light is emitted to the outside of the semiconductor device and a second region in which light is emitted from the semiconductor structure,
The first region has a smaller area than the second region,
An area ratio of the first region to the second region is 0.4 to 0.6 or less,
The thickness of the reflective layer is 0.5um or more to 5um or less, a semiconductor device.
상기 반도체구조물에서 발광된 광이 상기 파장변환층에서 여기되어 상기 제1영역을 통해 방출되는 반도체소자.
According to claim 1,
A semiconductor device in which light emitted from the semiconductor structure is excited by the wavelength conversion layer and emitted through the first region.
상기 파장변환층은 파장변환물질을 포함하고, 상기 파장변환물질은 형광체인 반도체소자.
9. The method of claim 8,
The wavelength conversion layer includes a wavelength conversion material, and the wavelength conversion material is a phosphor.
상기 반사층은 상기 반도체구조물 상의 4면에 배치되는 반도체소자.
According to claim 1,
The reflective layer is a semiconductor device disposed on four surfaces of the semiconductor structure.
상기 반사층은 상기 파장변환층 상의 4면에 배치되는 반도체소자.9. The method of claim 8,
The reflective layer is a semiconductor device disposed on four surfaces on the wavelength conversion layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170065655A KR102405589B1 (en) | 2017-05-26 | 2017-05-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170065655A KR102405589B1 (en) | 2017-05-26 | 2017-05-26 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180129505A KR20180129505A (en) | 2018-12-05 |
KR102405589B1 true KR102405589B1 (en) | 2022-06-08 |
Family
ID=64744200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170065655A KR102405589B1 (en) | 2017-05-26 | 2017-05-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102405589B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153277A (en) * | 2002-10-29 | 2004-05-27 | Lumileds Lighting Us Llc | Light-emitting device spot emitter with enhanced brightness |
KR101477474B1 (en) * | 2007-05-25 | 2014-12-30 | 코닌클리케 필립스 엔.브이. | Illumination device with a wavelength converting element held by a support structure having an aperture |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102252477B1 (en) * | 2014-08-05 | 2021-05-17 | 엘지이노텍 주식회사 | Light emittimng device and light emitting device including the same |
-
2017
- 2017-05-26 KR KR1020170065655A patent/KR102405589B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153277A (en) * | 2002-10-29 | 2004-05-27 | Lumileds Lighting Us Llc | Light-emitting device spot emitter with enhanced brightness |
KR101477474B1 (en) * | 2007-05-25 | 2014-12-30 | 코닌클리케 필립스 엔.브이. | Illumination device with a wavelength converting element held by a support structure having an aperture |
Also Published As
Publication number | Publication date |
---|---|
KR20180129505A (en) | 2018-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100955634B1 (en) | Light emitting device | |
JP6542509B2 (en) | Phosphor and light emitting device package including the same | |
KR102189129B1 (en) | Light emitting device module | |
JP2016152413A (en) | Light-emitting element package and lighting system including the same | |
KR102621240B1 (en) | Semiconductor device | |
JP6878406B2 (en) | Light emitting element and light emitting element package containing it | |
US10734550B2 (en) | Semiconductor device | |
KR102315124B1 (en) | Light emitting device package | |
KR100863804B1 (en) | Gallium nitride light emitting diode and method for manufacturing the same | |
US10385266B2 (en) | Phosphor composition, light emitting element package comprising same, and lighting system | |
KR102401828B1 (en) | Light emitting device package | |
KR20170043312A (en) | Light emitting device package | |
US10982141B2 (en) | Phosphor composition, light-emitting device package comprising same, and lighting apparatus | |
KR102405589B1 (en) | Semiconductor device | |
KR20170133702A (en) | Light emitting device package | |
KR20170058775A (en) | Light emitting device package | |
KR20170020074A (en) | Light emitting device package | |
KR102571786B1 (en) | Light emitting device | |
KR102131309B1 (en) | Phosphor and light emitting device package including the same | |
KR20190038105A (en) | Light emitting device package and method of manufacturing the same | |
KR102425318B1 (en) | Light emitting device and light emitting device including the same | |
KR20170082872A (en) | Light emitting device | |
KR20170124281A (en) | Light emitting device package | |
KR102372022B1 (en) | light emitting device | |
KR102464031B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |