KR102547915B1 - 양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치 - Google Patents

양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치 Download PDF

Info

Publication number
KR102547915B1
KR102547915B1 KR1020180121838A KR20180121838A KR102547915B1 KR 102547915 B1 KR102547915 B1 KR 102547915B1 KR 1020180121838 A KR1020180121838 A KR 1020180121838A KR 20180121838 A KR20180121838 A KR 20180121838A KR 102547915 B1 KR102547915 B1 KR 102547915B1
Authority
KR
South Korea
Prior art keywords
light emitting
quantum dot
auxiliary layer
dot light
layer
Prior art date
Application number
KR1020180121838A
Other languages
English (en)
Other versions
KR20200041590A (ko
Inventor
이태양
빈종관
장경국
최슬기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180121838A priority Critical patent/KR102547915B1/ko
Priority to CN201910956908.2A priority patent/CN111048555B/zh
Priority to US16/599,879 priority patent/US10873048B2/en
Priority to JP2019187431A priority patent/JP6848030B2/ja
Publication of KR20200041590A publication Critical patent/KR20200041590A/ko
Application granted granted Critical
Publication of KR102547915B1 publication Critical patent/KR102547915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 서로 마주하는 제 1 전극 및 제 2 전극과; 상기 제 1 및 제 2 전극 사이에 위치하며 양자점을 포함하는 양자점 발광물질층과; 상기 제 1 전극과 상기 양자점 발광물질층 사이에 위치하는 제 1 전하 보조층과; 상기 양자점 발광물질층과 상기 제 2 전극 사이에 위치하는 제 2 전하 보조층을 포함하고, 상기 양자점은 코어와, 상기 코어를 감싸는 쉘과, 상기 쉘의 표면 일부에 결합된 리간드를 포함하며, 상기 제 1 전하 보조층은 상기 리간드와 접촉하고, 상기 제 2 전하 보조층은 상기 쉘과 접촉하는 양자점 발광다이오드를 제공한다.

Description

양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치{Quantum-dot light emitting diode, Method of fabricating quantum-dot light emitting diode and quantum-dot light emitting display device}
본 발명은 양자점(Quantum dot, QD) 발광다이오드에 관한 것으로, 특히 향상된 전하 균형을 갖는 양자점 발광다이오드 및 양자점 발광표시장치, 양자점 발광다이오드의 제조 방법에 관한 것이다.
사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 유기발광다이오드표시장치(organic light emitting diode display device: OELD) 등과 같은 다양한 평판표시장치가 개발되어 각광받고 있다.
한편, 최근에는 양자점(quantum dot)을 표시장치에 이용하고자 하는 연구가 진행되고 있다.
양자점은 불안정한 상태의 전자가 전도대(conduction band)에서 가전자대(valence band)로 내려오면서 발광한다. 양자점은 흡광계수(extinction coefficient)가 매우 크고 양자효율(quantum yield)도 우수하므로 강한 형광을 발생시킨다. 또한, 양자점의 크기에 따라 발광 파장이 변경되므로, 양자점의 크기를 조절하면 가시광선 전 영역대의 빛을 얻을 수 있다.
양자점을 이용하는 양자점 발광다이오드는, 서로 마주하는 양극 및 음극과, 양극 및 음극 사이에 위치하며 양자점을 포함하는 양자점 발광층을 포함한다. 양극 및 음극으로부터의 정공과 전자가 양자점 발광층에 주입되면, 양자점 발광층으로부터 발광된다.
그런데, 양자점 발광다이오드에서는 전하 불균형 문제가 발생하여 발광 효율이 저하된다. 예를 들어, 정공 주입 속도가 전자 주입 속도보다 느려서, 양자점 발광층에서 정공과 전자의 불균형 문제가 발생된다.
본 발명은, 양자점 발광다이오드에서의 전하 불균형 문제를 해결하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 서로 마주하는 제 1 전극 및 제 2 전극과; 상기 제 1 및 제 2 전극 사이에 위치하며 양자점을 포함하는 양자점 발광물질층과; 상기 제 1 전극과 상기 양자점 발광물질층 사이에 위치하는 제 1 전하 보조층과; 상기 양자점 발광물질층과 상기 제 2 전극 사이에 위치하는 제 2 전하 보조층을 포함하고, 상기 양자점은 코어와, 상기 코어를 감싸는 쉘과, 상기 쉘의 표면 일부에 결합된 리간드를 포함하며, 상기 제 1 전하 보조층은 상기 리간드와 접촉하고, 상기 제 2 전하 보조층은 상기 쉘과 접촉하는 양자점 발광다이오드를 제공한다.
본 발명의 양자점 발광다이오드에 있어서, 상기 제 1 전하 보조층은 정공 보조층이고, 상기 제 2 전하 보조층은 전자 보조층일 수 있다.
본 발명의 양자점 발광다이오드에 있어서, 상기 제 1 전하 보조층은 전자 보조층이고, 상기 제 2 전하 보조층은 정공 보조층일 수 있다.
본 발명의 양자점 발광다이오드에 있어서, 상기 양자점은 서로 인접한 제 1 및 제 2 양자점을 포함하고, 상기 제 1 및 제 2 양자점의 리간드가 서로 접촉할 수 있다.
다른 관점에서, 본 발명은, 기판과; 상기 기판 상에 위치하는 전술한 양자점 발광다이오드와; 상기 기판과 상기 양자점 발광다이오드 사이에 위치하고 상기 양자점 발광다이오드에 연결되는 박막트랜지스터를 포함하는 양자점 발광표시장치를 제공한다.
본 발명의 양자점 발광표시장치에 있어서, 상기 제 1 전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드로 이루어지고 상기 박막트랜지스터에 연결될 수 있다.
또 다른 관점에서, 본 발명은, 제 1 전극을 형성하는 단계와; 상기 제 1 전극 상에 제 1 전하 보조층을 형성하는 단계와; 상기 제 1 전하 보조층 상에 양자점을 포함하는 양자점 발광물질층을 형성하는 단계와; 상기 양자점 발광물질층에 대하여 건식 식각을 진행하는 단계와; 상기 건식 식각 단계 이후에, 상기 양자점 발광물질층 상에 제 2 전하 보조층을 형성하는 단계와; 상기 제 2 전하 보조층 상에 제 2 전극을 형성하는 단계를 포함하는 양자점 발광다이오드의 제조 방법을 제공한다.
본 발명의 양자점 발광다이오드의 제조 방법에 있어서, 상기 제 1 전하 보조층은 정공 보조층이고, 상기 제 2 전하 보조층은 전자 보조층일 수 있다.
본 발명의 양자점 발광다이오드의 제조 방법에 있어서, 상기 제 1 전하 보조층은 전자 보조층이고, 상기 제 2 전하 보조층은 정공 보조층일 수 있다.
본 발명의 양자점 발광다이오드의 제조 방법에 있어서, 상기 양자점은 코어와, 상기 코어를 감싸는 쉘과, 상기 쉘 표면 전체에 결합된 리간드를 포함하고, 상기 건식 식각 단계에 의해 상기 양자점의 상부 측 리간드가 제거됨으로써, 상기 제 1 전하 보조층은 상기 양자점의 상기 리간드와 접촉하고 상기 제 2 전하 보조층은 상기 양자점의 상기 쉘과 접촉할 수 있다.
본 발명의 양자점 발광다이오드의 제조 방법에 있어서, 상기 건식 식각 공정은 비활성 가스를 이용한 스퍼터링 공정일 수 있다.
본 발명의 양자점 발광다이오드 및 양자점 발광표시장치는 일측의 리간드가 제거된 양자점을 포함함으로써, 리간드에 의한 전하 주입 차단 문제가 방지된다.
따라서, 양자점 발광다이오드 및 양자점 발광표시장치에서의 전하 주입 속도가 증가하여, 양자점 발광다이오드 및 양자점 발광표시장치의 발광 효율이 향상된다.
또한, 양자점의 일측 표면에서의 리간드만이 제거되기 때문에, 정공 또는 전자의 주입 속도가 증가하여 양자점 발광다이오드 및 양자점 발광표시장치에서의 전하 균형이 향상되고 양자점 발광다이오드 및 양자점 발광표시장치의 발광 효율이 더욱 향상된다.
또한, 양자점 발광물질층을 형성한 후 비활성 가스를 이용한 건식 식각(스퍼터링 에칭) 공정에 의해 일측의 리간드를 제거하기 때문에, 양자점의 쉘 및 코어에 대한 손상이 방지된다. 따라서, 양자점 발광다이오드 및 양자점 발광표시장치의 발광 효율의 효율 저하가 방지된다.
도 1은 본 발명에 따른 양자점 발광표시장치의 개략적인 회로도이다.
도 2는 본 발명에 따른 양자점 발광표시장치의 개략적인 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 양자점 발광다이오드의 개략적인 단면도이다.
도 4는 양자점을 설명하기 위한 도면이다.
도 5a 및 도 5b는 양자점 발광층의 XPS(X-ray Photoelectron Spectroscopy) 분석 그래프이다.
도 6a 내지 도 6e는 양자점 발광표시장치의 제조 공정을 보여주는 단면도이다.
도 7은 비가공(pristine) 상태의 양자점을 설명하기 위한 도면이다.
도 8은 본 발명의 제 2 실시예에 따른 양자점 발광다이오드의 개략적인 단면도이다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 양자점 발광표시장치의 개략적인 회로도이다.
도 1에 도시한 바와 같이, 양자점 발광표시장치에는, 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(GL), 데이터 배선(DL) 및 파워 배선(PL)이 형성되고, 화소영역(P)에는, 스위칭 박막트랜지스터(Ts), 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 양자점 발광다이오드(D)가 형성된다.
스위칭 박막트랜지스터(Ts)는 게이트 배선(GL) 및 데이터 배선(DL)에 연결되고, 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts)와 파워 배선(PL) 사이에 연결된다. 양자점 발광다이오드(D)는 구동 박막트랜지스터(Td)에 연결된다.
이러한 양자점 발광표시장치에서는, 게이트 배선(GL)에 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되면, 데이터 배선(DL)에 인가된 데이터 신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(Td)는 게이트 전극에 인가된 데이터 신호에 따라 턴-온 되며, 그 결과 데이터 신호에 비례하는 전류가 파워 배선(PL)으로부터 구동 박막트랜지스터(Td)를 통하여 양자점 발광다이오드(D)로 흐르게 되고, 양자점 발광다이오드(D)는 구동 박막트랜지스터(Td)를 통하여 흐르는 전류에 비례하는 휘도로 발광한다.
이때, 스토리지 커패시터(Cst)에는 데이터신호에 비례하는 전압으로 충전되어, 일 프레임(frame) 동안 구동 박막트랜지스터(Td)의 게이트 전극의 전압이 일정하게 유지되도록 한다.
따라서, 양자점 발광표시장치는 원하는 영상을 표시할 수 있다.
도 2는 본 발명에 따른 양자점 발광표시장치의 개략적인 단면도이다.
도 2에 도시된 바와 같이, 양자점 발광표시장치(100)는 기판(150)과, 기판 상에 위치하는 박막트랜지스터(Td)와, 박막트랜지스터(Td)에 연결되는 양자점 발광다이오드(D)를 포함한다.
기판(150)은 유리 기판이나 폴리이미드와 같은 플라스틱 기판일 수 있다. 즉, 기판(150)은 플렉서블 특성을 가질 수 있다.
도시하지 않았으나, 기판(150) 상에는 산화 실리콘 또는 질화 실리콘과 같은 무기절연물질로 이루어지는 버퍼층이 형성될 수 있다.
박막트랜지스터(Td)는 스위칭 박막트랜지스터에 연결되며, 반도체층(152)과, 게이트 전극(160)과, 소스 전극(170)과 드레인 전극(172)을 포함한다.
반도체층(152)은 기판(150) 상에 형성되며, 산화물 반도체 물질로 이루어지거나 다결정 실리콘으로 이루어질 수 있다.
반도체층(152)은 산화물 반도체 물질로 이루어질 경우 반도체층(152) 하부에는 차광패턴(도시하지 않음) 이 형성될 수 있으며, 차광패턴은 반도체층(152)으로 빛이 입사되는 것을 방지하여 반도체층(152)이 빛에 의해 열화되는 것을 방지한다. 이와 달리, 반도체층(152)은 다결정 실리콘으로 이루어질 수도 있으며, 이 경우 반도체층(152)의 양 가장자리에 불순물이 도핑되어 있을 수 있다.
반도체층(152) 상부에는 절연물질로 이루어진 게이트 절연막(154)이 기판(150) 전면에 형성된다. 게이트 절연막(154)은 산화 실리콘 또는 질화 실리콘과 같은 무기절연물질로 이루어질 수 있다.
게이트 절연막(154) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(160)이 반도체층(152)의 중앙에 대응하여 형성된다. 게이트 전극(160)은 스위칭 박막트랜지스터에 연결된다.
게이트 절연막(154)이 기판(150) 전면에 형성되어 있으나, 게이트 절연막(154)은 게이트 전극(160)과 동일한 모양으로 패터닝될 수도 있다.
게이트 전극(160) 상부에는 절연물질로 이루어진 층간 절연막(162)이 기판(150) 전면에 형성된다. 층간 절연막(162)은 산화 실리콘이나 질화 실리콘과 같은 무기 절연물질로 형성되거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기 절연물질로 형성될 수 있다.
층간 절연막(162)은 반도체층(152)의 양측을 노출하는 제 1 및 제 2 콘택홀(164, 166)을 갖는다. 제 1 및 제 2 콘택홀(164, 166)은 게이트 전극(160)의 양측에 게이트 전극(160)과 이격되어 위치한다.
여기서, 제 1 및 제 2 콘택홀(164, 166)은 게이트 절연막(154) 내에도 형성된다. 이와 달리, 게이트 절연막(154)이 게이트 전극(160)과 동일한 모양으로 패터닝될 경우, 제 1 및 제 2 콘택홀(164, 166)은 층간 절연막(162) 내에만 형성될 수도 있다.
층간 절연막(162) 상에는 금속과 같은 도전성 물질로 이루어지는 소스 전극(170)과 드레인 전극(172)이 형성된다.
드레인 전극(172)과 소스 전극(170)은 게이트 전극(160)을 중심으로 이격되어 위치하며, 각각 상기 제 1 및 제 2 콘택홀(164, 166)을 통해 상기 반도체층(152)의 양측과 접촉한다. 소스 전극(170)은 파워 배선(도 1의 PL)에 연결된다.
반도체층(152)과, 게이트 전극(160), 소스 전극(170), 드레인 전극(172)을 포함하는 박막트랜지스터(Td)는 구동소자 역할을 한다.
박막트랜지스터(Td)는 반도체층(152)의 상부에 게이트 전극(160), 상기 소스 전극(170) 및 드레인 전극(172)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 박막트랜지스터(Td)는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 전극과 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 비정질 실리콘으로 이루어질 수 있다.
한편, 스위칭 박막트랜지스터(미도시)는 박막트랜지스터(Td)와 실질적으로 동일한 구조를 가질 수 있다.
박막트랜지스터(Td)의 드레인 전극(172)을 노출하는 드레인 콘택홀(176)을 갖는 보호층(174)이 트랜지스터(Td)를 덮으며 형성된다.
보호층(174) 상에는 드레인 콘택홀(176)을 통해 박막트랜지스터(Td)의 드레인 전극(172)에 연결되는 제 1 전극(110)이 각 화소 영역 별로 분리되어 형성된다.
제 1 전극(110)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 이루어질 수 있다. 예를 들어, 제 1 전극(110)은 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어질 수 있다.
한편, 본 발명의 양자점 발광표시장치(100)가 상부 발광 방식(top-emission type)인 경우, 제 1 전극(110) 하부에는 반사전극 또는 반사층이 더욱 형성될 수 있다. 예를 들어, 반사전극 또는 반사층은 알루미늄-팔라듐-구리(aluminum-palladium-copper: APC) 합금으로 이루어질 수 있다.
또한, 보호층(174) 상에는 제 1 전극(110)의 가장자리를 덮는 뱅크층(115)이 형성된다. 뱅크층(115)은 화소영역에 대응하여 제 1 전극(110)의 중심을 노출시킨다.
제 1 전극(110) 상에는 발광층(112)이 형성된다. 발광층(112)은 양자점(미도시)을 포함하는 양자점 발광물질층(130)과, 양자점 발광물질층(130) 하부에 위치하는 정공 보조층(120)과, 양자점 발광층(130) 상부에 위치하는 전자 보조층(140)을 포함한다.
발광층(112)이 형성된 기판(150) 상부로 제 2 전극(114)이 형성된다. 제 2 전극(114)은 표시영역 전면을 덮으며 일함수 값이 비교적 작은 도전성 물질로 이루어져 캐소드(cathode)로 이용될 수 있다. 예를 들어, 제 2 전극(114)은 알루미늄(Al), 마그네슘(Mg), 알루미늄-마그네슘 합금(AlMg) 중 어느 하나로 이루어질 수 있다.
정공 보조층(120)은 제 1 전극(110)과 양자점 발광물질층(130) 사이에 위치하며, 전자 보조층(140)은 양자점 발광물질층(130)과 제 2 전극(114) 사이에 위치한다.
제 1 전극(110), 발광층(112) 및 제 2 전극(114)는 양자점 발광다이오드(D)를 이룬다.
후술하는 바와 같이, 양자점 발광물질층(130) 내 양자점의 일 측면에서 리간드(ligand)가 제거됨으로써, 양자점 발광다이오드(D) 내 전하 균형이 향상된다. 따라서, 양자점 발광다이오드(D) 및 양자점 발광표시장치(100)의 발광 효율이 향상된다.
도 3은 본 발명의 제 1 실시예에 따른 양자점 발광다이오드의 개략적인 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 양자점 발광다이오드(D)는 제 1 전극(110)과, 제 1 전극(110)과 마주하는 제 2 전극(114)과, 제 1 및 제 2 전극(110, 114) 사이에 위치하는 발광층(112)을 포함하고, 발광층(112)은 양자점 발광물질층(130, EML)과, 제 1 전극(110)과 양자점 발광물질층(130) 사이에 위치하는 정공 보조층(120)과, 양자점 발광물질층(130)과 제 2 전극(114) 사이에 위치하는 전자 보조층(140)을 포함한다.
제 1 전극(110)은 양극일 수 있고, 제 2 전극(114)은 음극일 수 있다.
정공 보조층(120)은 제 1 전극(110)과 양자점 발광물질층(130) 사이에 위치하는 정공수송층(124, HTL)과 제 1 전극(110)과 정공수송층(124) 사이에 위치하는 정공 주입층(122, HIL)을 포함한다. 정공주입층(122)과 정공수송층(124) 중 하나는 생략될 수 있다.
전자 보조층(140)은 양자점 발광물질층(130)과 제 2 전극(114) 사이에 위치하는 전자수송층(142, ETL)과, 전자수송층(142)과 제 2 전극(114) 사이에 위치하는 전자주입층(144, EIL)을 포함한다. 전자수송층(142)과 전자주입층(144) 중 하나는 생략될 수 있다.
양자점 발광물질층(130)은 다수의 양자점(180)을 포함한다. 양자점(180)은 반도체 물질로 이루어진다.
양자점을 설명하기 위한 도면인 도 4를 참조하면, 양자점(180)은 중심에 빛을 내는 코어(182)와, 코어를 감싸는 쉘(184)과, 쉘의 표면 일부에 결합된 리간드(186)를 포함한다.
코어(182)와 쉘(184)은 서로 다른 에너지 밴드갭을 갖는다. 코어(182)와 쉘(184) 각각은 2-6족 또는 3-5족의 나노 반도체 화합물을 포함할 수 있다. 예를 들어, 나노 반도체 화합물은 CdSe, CdS, CdTe, ZnSe, ZnTe, ZnS, HgTe, InAs, InP 및 GaAs 중 어느 하나일 수 있다.
리간드(186)는 C1~C30의 알킬기일 수 있으며, 리간드(186)에 의해 양자점(180)이 용매에 분산된다. 리간드(186)는 쉘(184)의 일측 표면을 노출하며 타측 표면을 덮도록 형성된다. 즉, 양자점(180)의 일측 표면에서 리간드(186)가 제거되고 쉘(184)이 노출된다.
따라서, 정공 보조층(120)은 양자점(180)의 리간드(186)와 접촉하고, 전자 보조층(140)은 양자점(180)의 쉘(184)과 접촉한다. 또한, 인접한 양자점(180)에서는 리간드 간의 접촉이 일어난다.
전술한 바와 같이, 용매에 대한 양자점(180)의 분산 특성 향상을 위해 리간드(186)가 양자점(180)의 쉘(184) 표면에 형성되는데, 리간드(186)는 전하 주입에 대한 배리어로 작용한다. 즉, 양자점(180)의 쉘(184) 표면에 형성된 리간드에 의해 정공 및 전자의 주입이 방해된다.
그러나, 본 발명에서와 같이 양자점(180) 쉘(184) 일측 표면의 리간드(186)가 제거되는 경우, 전하의 주입 속도가 증가하므로 양자점 발광다이오드(D) 및 양자점 발광표시장치(100)의 발광 효율이 향상된다.
또한, 양자점(180)의 일측 표면에서의 리간드(186)만이 제거되기 때문에, 전자의 주입 속도가 증가하여 양자점 발광다이오드(D) 및 양자점 발광표시장치(100)에서의 전하 균형이 향상되고 양자점 발광다이오드(D) 및 양자점 발광표시장치(100)의 발광 효율이 더욱 향상된다.
정공 주입 속도에 비해 전자 주입 속도가 느린 종래 양자점 발광다이오드에서는, 전하 균형이 파괴된다.
그러나, 본 발명의 양자점 발광다이오드(D)에서는, 양자점(180)의 상부측 표면의 리간드가 제거되어 전자 보조층(140)이 양자점(180)의 쉘(184)과 접촉하므로 전자의 주입 속도가 증가하고 전하 균형이 향상된다. 다시 말해, 정공 보조층(120)은 양자점(180)의 리간드(186)와 접촉하므로 정공 주입 속도는 변하지 않지만, 전자 보조층(140)은 양자점(180)의 쉘(184)과 접촉하므로 전자 주입 속도가 증가한다.
또한, 후술하는 바와 같이, 리간드(186)가 쉘(184) 전체에 형성된 양자점을 이용하여 양자점 발광물질층(130)을 형성한 후, 건식 식각에 의해 상부측 리간드가 제거되므로 용매에 대한 양자점(180)의 분산 특성은 저하되지 않는다.
더욱이, 건식 식각에 의해 리간드만이 제거되므로, 습식 식각에 이용되는 액상 식각액에 의한 양자점(180)의 코어(182) 및/또는 쉘(184)의 손상과 하부층, 즉 정공 보조층(120)의 손상이 방지된다.
도 5a 및 도 5b는 양자점 발광층의 XPS(X-ray Photoelectron Spectroscopy) 분석 그래프이다. 도 5a는 건식 식각 공정 전의 양자점의 XPS 분석 그래프이고, 도 5b는 건식 식각 공정 후 쉘 상부표면의 리간드가 제거된 양자점의 XPS 분석 그래프이다. 도 5a 및 도 5b는 양자점 발광층의 표면에서 약 5nm 부분에 대한 XPS 분석 그래프이다.
도 5a에 표시된 바와 같이, 건식 식각 공정 전에는 양자점 표면 전체에 리간드가 형성되므로, 리간드인 알킬기가 검출되었다.
한편, 도 5b에 표시된 바와 같이, 건식 식각 공정에 의해 쉘 상부표면의 리간드가 제거되어 리간드인 알킬기가 검출되지 않았다.
도 6a 내지 도 6e는 양자점 발광표시장치의 제조 공정을 보여주는 단면도이다.
도 6a에 도시된 바와 같이, 기판(150) 상에 구동 박막트랜지스터(Td)가 형성되고, 구동 박막트랜지스터(Td)를 덮으며 구동 박막트랜지스터(Td)의 드레인 전극(172)을 노출하는 드레인 콘택홀(176)을 갖는 보호층(174)이 형성된다.
구체적으로, 기판(150) 상에 반도체 물질을 증착하고 마스크 공정에 의해 패터닝함으로써 반도체층(152)이 형성된다.
다음, 반도체층(152) 상부에는 절연물질로 이루어진 게이트 절연막(154)이 기판(101) 전면에 형성된다.
다음, 게이트 절연막(154) 상에 구리, 알루미늄과 같은 저저항 금속 물질을 증착하고 이에 대한 마스크 공정을 진행함으로써, 게이트 절연막(154) 상에 게이트 전극(160)이 형성된다. 게이트 전극(160)은 반도체층(152)의 중앙에 대응하여 형성된다. 도시하지 않았으나, 게이트 절연막(154) 상에는 제 1 방향을 따라 연장되는 게이트 배선이 형성될 수 있다.
다음, 게이트 전극(160) 상에 절연물질층을 형성하고 마스크 공정을 진행함으로써, 반도체층(152)의 양측을 노출하는 제 1 및 제 2 콘택홀(164, 166)을 갖는 층간 절연막(162)이 형성된다.
다음, 층간 절연막(162) 상에 구리, 알루미늄과 같은 저저항 금속 물질을 증착하고 이에 대한 마스크 공정을 진행함으로써, 층간 절연막(162) 상에 소스 전극(170)과 드레인 전극(172)이 형성된다. 소스 전극(170)과 드레인 전극(172)은 게이트 전극(160)을 중심으로 이격되어 위치하며, 각각 제 1 및 제 2 콘택홀(164, 166)을 통해 반도체층(152)의 양측과 접촉한다.
도시하지 않았으나, 층간 절연막(162) 상에는 제 2 방향을 따라 연장되는 데이터 배선과, 데이터 배선과 평행하게 이격하는 파워 배선이 형성될 수 있다.
반도체층(152)과, 게이트 전극(160), 소스 전극(170), 드레인 전극(172)은 구동 박막트랜지스터(Td)를 이룬다.
다음, 박막트랜지스터(Tr)를 덮는 절연물질층을 형성하고 이에 대하여 마스크 공정을 진행함으로써, 구동 박막트랜지스터(Td)를 노출하는 드레인 콘택홀(176)을 갖는 보호층(174)이 형성된다.
다음, 도 6b에 도시된 바와 같이, 보호층(174) 상에 투명 도전성 물질을 증착하고 마스크 공정을 진행함으로써, 각 화소영역에 제 1 전극(110)을 형성한다. 제 1 전극(110)은 드레인 콘택홀(176)을 통해 구동 박막트랜지스터(Td)의 드레인 전극(172)에 연결된다.
다음, 절연물질층을 형성하고 이에 대하여 마스크 공정을 진행함으로써, 제 1 전극(110)을 가장자리를 덮고 제 1 전극(110)의 중앙을 노출하는 개구부(op)를 갖는 뱅크층(115)을 형성한다.
다음, 도 6c에 도시된 바와 같이, 개구부(도 6b의 op)에 정공 수송물질 및/또는 정공 주입물질을 증착 또는 코팅하여 정공 보조층(120, 제 1 전하 보조층)을 형성한다. 예를 들어, 정공 보조층(120)은 제 1 전극(110) 상에 순차 적층되는 정공 주입층(도 3의 122)와 정공 수송층(도 3의 124)을 포함할 수 있다.
다음, 정공 보조층(120) 상에 쉘의 표면 전체에 리간드가 결합되어 있는 양자점(190) 용액을 코팅하고 건조 공정을 진행함으로써 양자점 발광물질층(130)을 형성한다. 즉, 비가공(pristine) 상태의 양자점(190)을 보여주는 도 7을 참조하면, 도 6c 단계에서의 양자점(190)은 코어(182)와, 코어를 감싸는 쉘(184)과, 쉘(184)의 표면 전체에 결합된 리간드(186)를 포함한다.
다음, 도 6d에 도시된 바와 같이, 양자점층(132)에 대하여 건식 식각 공정을 진행하여 비가공 양자점(도 6c의 190)의 일측 표면에 위치하는 리간드(186)를 제거함으로써 일측 표면에서는 리간드(186)가 제거되고 타측 표면에는 리간드(186)가 존재하는 양자점(180)이 형성된다. (도 4 참조) 따라서, 정공 보조층(120)의 상부면은 양자점(180)의 리간드(186)와 접촉한다.
건식 식각 공정은 비활성 가스, 아르곤을 이용한 스퍼터링 공정일 수 있다. 예를 들어, 건식 식각 공정은 1*10-7~1*10-5 Torr의 압력 조건에서 약 0.2~1분간 진행될 수 있다.
전술한 바와 같이, 리간드(186)가 쉘(184) 표면 전체에 형성된 비가공 양자점(190)이 용매에 분산된 용액이 코팅되어 양자점층(132)이 형성되므로, 양자점의 분산 특성은 저하되지 않는다.
더욱이, 건식 식각 공정에 의해 상부측 리간드가 제거되기 때문에, 습식 식각에 의한 양자점(180)의 코어(182) 및/또는 쉘(184)의 손상과 하부층, 즉 정공 보조층(120)의 손상이 방지된다.
다음, 도 6e에 도시된 바와 같이, 양자점(180)으로 구성되는 양자점 발광물질층(130) 상에 전자 수송물질 및/또는 전자 주입물질을 증착 또는 코팅하여 전자 보조층(140, 제 2 전하 보조층)을 형성한다. 전자 보조층(140)의 하부면은 양자점(180)의 쉘(184)과 접촉한다. 예를 들어, 전자 보조층(140)은 전자 수송층(도 3의 142)과 전자 주입층(도 3의 144)을 포함할 수 있다.
다음, 전자 보조층(140) 상에 금속 물질을 증착하여 제 2 전극(114)을 형성한다.
전술한 바와 같이, 양자점(180)의 상부측 표면의 리간드가 제거되어 전자 보조층(140)이 양자점(180)의 쉘(184)과 접촉하므로 전자의 주입 속도가 증가한다. 따라서, 전자의 주입 속도가 정공의 주입 속도보다 느린 종래 양자점 발광다이오드(D) 및 양자점 발광표시장치(100)에서의 전하 균형 및 발광 효율이 향상된다.
도 8은 본 발명의 제 2 실시예에 따른 양자점 발광다이오드의 개략적인 단면도이다.
도 8에 도시된 바와 같이, 본 발명의 양자점 발광다이오드(D)는 제 1 전극(210)과, 제 1 전극(210)과 마주하는 제 2 전극(214)과, 제 1 및 제 2 전극(210, 214) 사이에 위치하는 발광층(212)을 포함하고, 발광층(212)은 양자점 발광물질층(230, EML)과, 제 1 전극(210)과 양자점 발광물질층(230) 사이에 위치하는 전자 보조층(220, 제 1 전하 보조층)과, 양자점 발광물질층(230)과 제 2 전극(214) 사이에 위치하는 정공 보조층(240, 제 2 전하 보조층)을 포함한다.
제 1 전극(210)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전성 물질로 이루어질 수 있으며 음극일 수 있다. 또한, 제 2 전극(214)은 알루미늄(Al), 마그네슘(Mg), 알루미늄-마그네슘 합금(AlMg)과 같은 도전성 물질로 이루어질 수 있으며 양극일 수 있다. 제 1 전극(210)은 구동 박막트랜지스터(도 2의 Td)에 연결된다.
전자 보조층(220)은 제 1 전극(210)과 양자점 발광물질층(230) 사이에 위치하는 전자수송층(224, ETL)과, 전자수송층(224)과 제 1 전극(210) 사이에 위치하는 전자주입층(222, EIL)을 포함한다. 전자수송층(224)과 전자주입층(222) 중 하나는 생략될 수 있다.
정공 보조층(240)은 양자점 발광물질층(230) 제 2 전극(214) 사이에 위치하는 정공수송층(242, HTL)과 정공수송층(242)과 제 2 전극(214) 사이에 위치하는 정공 주입층(244, HIL)을 포함한다. 정공주입층(244)과 정공수송층(242) 중 하나는 생략될 수 있다.
양자점 발광물질층(230)은 다수의 양자점(280)을 포함한다. 양자점(280)은 반도체 물질로 이루어진다.
양자점을 설명하기 위한 도면인 도 4를 참조하면, 양자점(280)은 중심에 빛을 내는 코어(182)와, 코어를 감싸는 쉘(184)과, 쉘의 표면 일부에 결합된 리간드(186)를 포함한다.
코어(182)와 쉘(184)은 서로 다른 에너지 밴드갭을 갖는다. 코어(182)와 쉘(184) 각각은 2-6족 또는 3-5족의 나노 반도체 화합물을 포함할 수 있다. 예를 들어, 나노 반도체 화합물은 CdSe, CdS, CdTe, ZnSe, ZnTe, ZnS, HgTe, InAs, InP 및 GaAs 중 어느 하나일 수 있다.
리간드(186)는 C1~C30의 알킬기일 수 있으며, 리간드(186)에 의해 양자점(180)이 용매에 분산된다. 리간드(186)는 쉘(184)의 일측 표면을 노출하며 타측 표면을 덮도록 형성된다. 즉, 양자점(280)의 일측 표면에서 리간드(186)가 제거되고 쉘(184)이 노출된다.
따라서, 전자 보조층(220)은 양자점(280)의 리간드(186)와 접촉하고, 정공 보조층(240)은 양자점(280)의 쉘(184)과 접촉한다. 또한, 인접한 양자점(280)에서는 리간드 간의 접촉이 일어난다.
전술한 바와 같이, 용매에 대한 양자점(280)의 분산 특성 향상을 위해 리간드(186)가 양자점(280)의 쉘(184) 표면에 형성되는데, 리간드(186)는 전하 주입에 대한 배리어로 작용한다. 즉, 양자점(280)의 쉘(184) 표면에 형성된 리간드에 의해 정공 및 전자의 주입이 방해된다.
그러나, 본 발명에서와 같이 양자점(280) 쉘(184) 일측 표면의 리간드(186)가 제거되는 경우, 전하의 주입 속도가 증가하므로 양자점 발광다이오드(D) 및 양자점 발광표시장치(도 2의 100)의 발광 효율이 향상된다.
또한, 양자점(280)의 일측 표면에서의 리간드(186)만이 제거되기 때문에, 정공의 주입 속도가 증가하여 양자점 발광다이오드(D) 및 양자점 발광표시장치(100)에서의 전하 균형이 향상되고 양자점 발광다이오드(D) 및 양자점 발광표시장치(100)의 발광 효율이 더욱 향상된다.
전자 주입 속도에 비해 정공 주입 속도가 느린 종래 양자점 발광다이오드에서는, 전하 균형이 파괴된다.
그러나, 본 발명의 양자점 발광다이오드(D)에서는, 양자점(280)의 상부측 표면의 리간드가 제거되어 정공 보조층(240)이 양자점(280)의 쉘(184)과 접촉하므로 정공의 주입 속도가 증가하고 전하 균형이 향상된다. 다시 말해, 전자 보조층(220)은 양자점(280)의 리간드(186)와 접촉하므로 전자 주입 속도는 변하지 않지만, 정공 보조층(240)은 양자점(280)의 쉘(184)과 접촉하므로 정공 주입 속도가 증가한다.
또한, 리간드(186)가 쉘(184) 전체에 형성된 양자점을 이용하여 양자점 발광물질층(230)을 형성한 후, 건식 식각에 의해 상부측 리간드가 제거되므로 용매에 대한 양자점(280)의 분산 특성은 저하되지 않는다.
더욱이, 건식 식각에 의해 리간드만이 제거되므로, 습식 식각에 이용되는 액상 식각액에 의한 양자점(280)의 코어(182) 및/또는 쉘(184)의 손상과 하부층, 즉 전자 보조층(220)의 손상이 방지된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 양자점 발광표시장치 110, 210: 제 1 전극
112, 212: 발광층 114, 214: 제 2 전극
120, 240: 정공 보조층 140, 220: 전자 보조층
122, 244: 정공 주입층 124, 242: 정공 수송층
142, 224: 전자 수송층 144, 222: 전자 주입층
130, 230: 양자점 발광물질층 180, 280: 양자점
182: 코어 184: 쉘
186: 리간드 D: 양자점 발광다이오드

Claims (13)

  1. 서로 마주하는 제 1 전극 및 제 2 전극과;
    상기 제 1 및 제 2 전극 사이에 위치하며 양자점을 포함하는 양자점 발광물질층과;
    상기 제 1 전극과 상기 양자점 발광물질층 사이에 위치하는 제 1 전하 보조층과;
    상기 양자점 발광물질층과 상기 제 2 전극 사이에 위치하는 제 2 전하 보조층을 포함하고,
    상기 양자점은 코어와, 상기 코어를 감싸는 쉘과, 상기 쉘의 표면 일부에 결합된 리간드를 포함하며,
    상기 제 1 전하 보조층은 상기 리간드와 접촉하고, 상기 제 2 전하 보조층은 상기 쉘과 접촉하며,
    상기 양자점은 서로 인접한 제 1 및 제 2 양자점을 포함하고, 상기 제 1 및 제 2 양자점의 리간드가 서로 접촉하는 양자점 발광다이오드.
  2. 제 1 항에 있어서,
    상기 제 1 전하 보조층은 정공 보조층이고, 상기 제 2 전하 보조층은 전자 보조층인 양자점 발광다이오드.
  3. 제 1 항에 있어서,
    상기 제 1 전하 보조층은 전자 보조층이고, 상기 제 2 전하 보조층은 정공 보조층인 양자점 발광다이오드.
  4. 삭제
  5. 기판과;
    상기 기판 상에 위치하는 제 1 항 내지 제 3 항 중 어느 하나의 양자점 발광다이오드와;
    상기 기판과 상기 양자점 발광다이오드 사이에 위치하고 상기 양자점 발광다이오드에 연결되는 박막트랜지스터
    를 포함하는 양자점 발광표시장치.
  6. 제 5 항에 있어서,
    상기 제 1 전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드로 이루어지고 상기 박막트랜지스터에 연결되는 양자점 발광표시장치.
  7. 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 상에 제 1 전하 보조층을 형성하는 단계와;
    상기 제 1 전하 보조층 상에 양자점을 포함하는 양자점 발광물질층을 형성하는 단계와;
    상기 양자점 발광물질층에 대하여 건식 식각을 진행하는 단계와;
    상기 건식 식각 단계 이후에, 상기 양자점 발광물질층 상에 제 2 전하 보조층을 형성하는 단계와;
    상기 제 2 전하 보조층 상에 제 2 전극을 형성하는 단계를 포함하며,
    상기 양자점은 코어와, 상기 코어를 감싸는 쉘과, 상기 쉘 표면 전체에 결합된 리간드를 포함하고,
    상기 건식 식각 단계에 의해 상기 양자점의 상부 측 리간드가 제거됨으로써, 상기 제 1 전하 보조층은 상기 양자점의 상기 리간드와 접촉하고 상기 제 2 전하 보조층은 상기 양자점의 상기 쉘과 접촉하며,
    상기 양자점은 서로 인접한 제 1 및 제 2 양자점을 포함하고, 상기 제 1 및 제 2 양자점의 리간드가 서로 접촉하며,
    상기 건식 식각 단계는 아르곤 가스를 이용하여 1*10-7~1*10-5 Torr 압력 조건에서 0.2~1분간 진행되는 스퍼터링 공정인 양자점 발광다이오드의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제 1 전하 보조층은 정공 보조층이고, 상기 제 2 전하 보조층은 전자 보조층인 양자점 발광다이오드의 제조 방법.
  9. 제 7 항에 있어서,
    상기 제 1 전하 보조층은 전자 보조층이고, 상기 제 2 전하 보조층은 정공 보조층인 양자점 발광다이오드의 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020180121838A 2018-10-12 2018-10-12 양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치 KR102547915B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180121838A KR102547915B1 (ko) 2018-10-12 2018-10-12 양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치
CN201910956908.2A CN111048555B (zh) 2018-10-12 2019-10-10 量子点发光二极管及其制造方法以及量子点发光显示装置
US16/599,879 US10873048B2 (en) 2018-10-12 2019-10-11 Quantum-dot light emitting diode, method of fabricating the quantum-dot light emitting diode and quantum-dot light emitting display device
JP2019187431A JP6848030B2 (ja) 2018-10-12 2019-10-11 量子ドット発光ダイオード、その製造方法、および量子ドット発光表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180121838A KR102547915B1 (ko) 2018-10-12 2018-10-12 양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치

Publications (2)

Publication Number Publication Date
KR20200041590A KR20200041590A (ko) 2020-04-22
KR102547915B1 true KR102547915B1 (ko) 2023-06-23

Family

ID=70160257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180121838A KR102547915B1 (ko) 2018-10-12 2018-10-12 양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치

Country Status (4)

Country Link
US (1) US10873048B2 (ko)
JP (1) JP6848030B2 (ko)
KR (1) KR102547915B1 (ko)
CN (1) CN111048555B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3660907B1 (en) * 2018-11-28 2023-03-22 Samsung Display Co., Ltd. Display device
KR20210149956A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 양자점 조성물, 발광 소자 및 이의 제조 방법
KR20210149974A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 양자점을 포함하는 발광 소자의 제조 방법
WO2022064697A1 (ja) * 2020-09-28 2022-03-31 シャープ株式会社 光電変換素子、表示装置、および光電変換素子の製造方法
WO2022079819A1 (ja) * 2020-10-14 2022-04-21 シャープ株式会社 表示装置
US20230380236A1 (en) * 2020-10-14 2023-11-23 Sharp Kabushiki Kaisha Display device
KR20220100136A (ko) * 2021-01-07 2022-07-15 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513458A (ja) 2002-08-02 2006-04-20 ウルトラドッツ・インコーポレイテッド 量子ドット、量子ドットを持つナノ複合材料、量子ドットを持つ光学デバイス、および関連した製造方法
US20140027713A1 (en) * 2011-04-02 2014-01-30 Qd Vision, Inc. Device including quantum dots

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19502541A1 (de) * 1995-01-27 1996-08-08 Bosch Gmbh Robert Elektrolumineszierendes System
US7888700B2 (en) * 2007-03-08 2011-02-15 Eastman Kodak Company Quantum dot light emitting device
JP2008288171A (ja) * 2007-05-21 2008-11-27 Seiko Epson Corp 薄膜パターン形成方法、薄膜、発光素子、画像表示装置、および、電子機器
JP2009087782A (ja) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd エレクトロルミネッセンス素子の製造方法
KR101557498B1 (ko) 2008-11-05 2015-10-07 삼성전자주식회사 양자점 발광소자 및 그 제조방법
KR101652789B1 (ko) * 2009-02-23 2016-09-01 삼성전자주식회사 다중 양자점층을 가지는 양자점 발광소자
CN102576746B (zh) * 2009-09-28 2015-05-13 株式会社村田制作所 纳米粒子材料和光电转换器件
WO2011074492A1 (ja) * 2009-12-18 2011-06-23 株式会社 村田製作所 薄膜形成方法、及び量子ドットデバイス
KR20110109326A (ko) * 2010-03-31 2011-10-06 엘지디스플레이 주식회사 양자 발광 소자 및 이의 제조 방법
WO2011148791A1 (ja) * 2010-05-24 2011-12-01 株式会社 村田製作所 発光素子、及び発光素子の製造方法、並びに表示装置
KR102093628B1 (ko) * 2013-10-10 2020-03-26 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
WO2015056749A1 (ja) * 2013-10-17 2015-04-23 株式会社村田製作所 ナノ粒子材料、及び発光デバイス
KR102649562B1 (ko) * 2016-08-08 2024-03-19 삼성전자주식회사 전자소자
KR20180047820A (ko) * 2016-11-01 2018-05-10 엘지디스플레이 주식회사 양자점 발광다이오드 및 이를 포함하는 양자점 발광표시장치
KR20180077834A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계발광 표시장치
EP3540807A1 (en) * 2018-03-14 2019-09-18 Samsung Electronics Co., Ltd. Electroluminescent device, manufacturing method thereof, and display device comprising the same
KR20190123694A (ko) * 2018-04-24 2019-11-01 삼성전자주식회사 발광막, 그 제조 방법, 및 이를 포함하는 발광 소자
CN110551495A (zh) * 2018-05-31 2019-12-10 三星电子株式会社 半导体纳米晶体-配体复合物和包括该复合物的电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006513458A (ja) 2002-08-02 2006-04-20 ウルトラドッツ・インコーポレイテッド 量子ドット、量子ドットを持つナノ複合材料、量子ドットを持つ光学デバイス、および関連した製造方法
US20140027713A1 (en) * 2011-04-02 2014-01-30 Qd Vision, Inc. Device including quantum dots

Also Published As

Publication number Publication date
CN111048555B (zh) 2023-10-20
JP6848030B2 (ja) 2021-03-24
US20200119297A1 (en) 2020-04-16
CN111048555A (zh) 2020-04-21
US10873048B2 (en) 2020-12-22
JP2020061369A (ja) 2020-04-16
KR20200041590A (ko) 2020-04-22

Similar Documents

Publication Publication Date Title
KR102547915B1 (ko) 양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치
US11849594B2 (en) Quantum dot emitting diode and quantum dot display device including the same
EP2939284B1 (en) Organic light emitting element, organic light emitting display device, and method of manufacturing the organic light emitting display device
KR101920766B1 (ko) 유기 발광 표시 장치의 제조 방법
US6057647A (en) Light emitting device used for display device
US20160218141A1 (en) Quantum dot light emitting diode and manufacturing method thereof, display device
US20160043152A1 (en) Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel
US11398532B2 (en) Light-emitting device, light wavelength conversion device, and display device
CN104576957A (zh) 有机电致发光显示设备及其制造方法
US20230030283A1 (en) Organic light emitting diode and display panel
KR20190029470A (ko) 양자점 발광다이오드 및 이를 포함하는 양자점 발광표시장치
US10872948B2 (en) Electroluminescent display device
US20220115613A1 (en) Light-emitting element, display device, and method of manufacturing light-emitting element
US20220376200A1 (en) Quantum-dot light emitting diode, method of fabricating the quantum-dot light emitting diode and quantum-dot light emitting display device
KR20050105852A (ko) 능동 매트릭스 유기전계발광표시장치 및 그의 제조 방법
US10797127B2 (en) Electroluminescent display device
KR20180061777A (ko) 유기발광다이오드 표시장치
US20220199716A1 (en) Display device
KR102674794B1 (ko) 양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치
KR20200061044A (ko) 양자점 발광다이오드 및 양자점 발광표시장치
US20240081086A1 (en) Ligh-emitting element and light-emitting device
KR100740134B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
US10600987B2 (en) Electroluminescent display device
WO2020179033A1 (ja) 表示装置、表示装置の製造方法
KR20220064481A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant