KR102540520B1 - 스위칭 가능한 변압기-기반 발룬 - Google Patents

스위칭 가능한 변압기-기반 발룬 Download PDF

Info

Publication number
KR102540520B1
KR102540520B1 KR1020227038462A KR20227038462A KR102540520B1 KR 102540520 B1 KR102540520 B1 KR 102540520B1 KR 1020227038462 A KR1020227038462 A KR 1020227038462A KR 20227038462 A KR20227038462 A KR 20227038462A KR 102540520 B1 KR102540520 B1 KR 102540520B1
Authority
KR
South Korea
Prior art keywords
capacitor
logic signal
balun
digitally
terminal
Prior art date
Application number
KR1020227038462A
Other languages
English (en)
Other versions
KR20220153110A (ko
Inventor
모하메드 에이. 압달라
모하메드 모바라크
아메드 이브라힘 카릴
Original Assignee
아날로그 디바이시즈 글로벌 언리미티드 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니 filed Critical 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니
Publication of KR20220153110A publication Critical patent/KR20220153110A/ko
Application granted granted Critical
Publication of KR102540520B1 publication Critical patent/KR102540520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/422—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H01F2021/125—Printed variable inductor with taps, e.g. for VCO
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

변압기-기반 발룬 회로가 여기에서 개시된다. 발룬은 나선형 변압기(204)를 사용하여 구현될 수 있으며, 여기에서 1차 변압기 권선들(206) 및 2차 변압기 권선들(208)은 유도 결합될 수 있으며 동일한 금속 층(또는 상이한 금속 층들, 예로서 수직으로 인접한 금속 층들) 상에서 구현될 수 있다. 발룬은 보상 커패시터(216) 및 디지털 주파수 동조 회로(202)를 추가로 포함할 수 있다. 보상 커패시터는 진폭 및 위상 불균형을 감소시키거나 또는 억제하기 위해 차동 단자들 중 하나에 도입될 수 있다. 디지털 주파수 동조 회로는 커패시터들(C, 2C, 4C)의 스위칭 가능한 뱅크일 수 있으며, 이것은 변압기-기반 발룬의 동작의 주파수를 동조시키는 것을 허용한다.

Description

스위칭 가능한 변압기-기반 발룬{SWITCHABLE TRANSFORMER-BASED BALUN}
우선권 주장
본 출원은 여기에서 전체적으로 참조로서 통합되는, 2016년 8월 31일에 출원된, 미국 특허 출원 번호 제15/253,647호에 대한 우선권의 이득을 주장한다.
평형-불평형 회로들(또는 발룬들)은 평형 입력 신호를 불평형 출력 신호로, 또는 불평형 입력 신호를 평형 출력 신호로 변환하기 위해 사용되는 전기 디바이스들이다. 평형 신호들을 발생시키기 위한 능력을 갖고, 발룬 회로들은 몇 가지 예를 들자면, 안테나 피드 네트워크들, 차동 증폭기들, 평형형 믹서들, 주파수 다중화기들과 같은, 다양한 통신 시스템들에서 널리 사용된다.
본 개시의 실시예들은 통합된 평형-신호-대-불평형-신호(발룬) 회로를 제공할 수 있다. 상기 발룬 회로는 변압기-기반 발룬 회로일 수 있다. 상기 발룬 회로는 차동 신호에 대해 동작 가능하게 결합된 제 1 단자 및 제 2 단자를 가진 제 1 변압기 권선을 포함할 수 있다. 상기 발룬 회로는 또한 단일-엔드 신호에 대해 동작 가능하게 결합된 제 3 단자 및 제 4 단자를 가진 제 2 변압기 권선을 포함할 수 있다. 상기 발룬 회로는 상기 제 1 변압기 권선의 제 1 단자 또는 제 2 단자 중 하나에 도전성 결합된 제 1 전극을 가진 통합 커패시터를 포함할 수 있다. 상기 제 1 변압기 권선 및 상기 제 2 변압기 권선은 서로 유도 결합될 수 있다. 부가적으로, 상기 제 1 변압기 권선 및 상기 제 2 변압기 권선은 적어도 부분적으로 동일 평면일 수 있다(또는 하나의 권선은 다른 것에 수직으로 인접할 수 있다). 예를 들면, 1차 및 2차 권선들의 부분들은 통합 회로의 공통-공유된 금속 층 상에(또는 서로에 인접한 이웃 층들 상에) 제공될 수 있다.
예에서, 동조 가능한 변압기-기반 발룬 회로는 두 개의 평형 단자들을 가진 2차 권선, 불평형 단자를 가진 1차 권선, 및 디지털 주파수 동조 회로를 포함할 수 있다. 상기 동조 회로는 상기 평형 단자들 사이에서, 또는 상기 불평형 단자 및 접지 사이에서 결합될 수 있다. 상기 동조 회로가 평형 단자들 사이에서 결합될 때의 예에서, 상기 동조 회로는 두 개의 평형 단자들 사이에서의 적어도 하나의 커패시터, 및 상기 적어도 하나의 커패시터에 결합된 디지털-제어 스위치를 포함할 수 있다. 상기 디지털-제어 스위치는 발룬 회로의 동작 주파수 범위를 제어하기 위해 입력 로직 신호에 기초하여 상기 적어도 하나의 커패시터를 활성화하거나 또는 비활성화하도록 구성될 수 있다.
예에서, 두 개의 평형 단자들과 불평형 단자를 가진 발룬의 동작 주파수를 조정하기 위한 방법은 복수의 커패시터들을 가진 커패시터 래더(ladder)를 제공하는 것을 포함할 수 있다. 상기 커패시터 래더는 두 개의 평형 단자들에 결합될 수 있다. 상기 복수의 커패시터들의 각각의 커패시터는 대응하는 복수의 디지털 스위치들의 디지털 스위치에 결합된다. 상기 방법은 상기 복수의 스위치들의 각각에 대해, 상기 발룬의 원하는 동작 주파수에 대응하는 제 1 로직 신호 및 제 2 로직 신호을 수신하는 것을 추가로 포함할 수 있다. 상기 발룬의 동작 주파수를 원하는 동작 주파수로 조정하도록 디지털 스위치를 활성화하거나 또는 비활성화하기 위해, 상기 제 1 로직 신호는 디지털 스위치의 게이트 단자에 인가될 수 있으며, 상기 제 2 로직 신호는 상기 디지털 스위치의 드레인 단자 및 소스 단자에 인가될 수 있다.
이러한 개요는 본 특허 출원의 주제에 대한 개요를 제공하도록 의도된다. 그것은 본 발명의 배타적 또는 철저한 설명을 제공하도록 의도되지 않는다. 상세한 설명은 본 특허 출원에 대한 추가 정보를 제공하기 위해 포함된다.
도 1은 예시적인 실시예에 따른, 통합된 부정합 보상 커패시터를 가진 변압기-기반 발룬 회로를 묘사한다.
도 2는 예시적인 실시예에 따른, 디지털 주파수 동조 회로를 가진 스위칭 가능한 변압기-기반 발룬 회로를 묘사한다.
도 3은 예시적인 실시예에 따른, 도 2의 발룬에 대한 디지털 주파수 동조 회로의 다양한 설정들에 대한 위상 불균형을 예시한 신호 다이어그램이다.
도 4는 예시적인 실시예에 따른, 도 2의 발룬에 대한 디지털 신호 동조 회로의 다양한 설정들에 대한 진폭 불균형을 예시한 신호 다이어그램이다.
도 5는 예시적인 실시예에 따른, 도 2의 발룬 회로의 불평형 단자로부터 평형 단자들의 각각으로의 신호 손실들을 예시한 신호 다이어그램이다(단일 엔드 응답).
도 6은 예시적인 실시예에 따른, 도 2의 발룬 회로의 차동-대-단일 응답을 예시한 신호 다이어그램이다(차동 응답).
도 7은 예시적인 실시예에 따른, 도 2의 발룬 회로의 단일-엔드(불평형) 단자의 반사 손실들을 예시한 신호 다이어그램이다(입력 반사 손실).
도 8은 예시적인 실시예에 따른, 도 2의 발룬 회로의 평형 단자들의 반사 손실들을 예시한 신호 다이어그램이다(출력 반사 손실).
도 9는 실시예에 따른, 두 개의 평형 단자들 및 불평형 단자를 가진 발룬의 동작 주파수를 조정하기 위한 예시적인 방법의 흐름도를 예시한다.
반드시 일정한 비율로 그려지는 것은 아닌, 도면들에서, 유사한 숫자들은 상이한 뷰들에서 유사한 구성요소들을 설명할 수 있다. 상이한 글자 접미사들을 가진 유사한 숫자들은 유사한 구성요소들의 상이한 인스턴스들을 나타낼 수 있다. 도면들은 일반적으로, 제한으로서가 아닌, 예로서, 본 문서에서 논의된 다양한 실시예들을 예시한다.
제안된 기술들에 따르면, 발룬 회로는 나선형 변압기를 사용하여 구현될 ㅅ수 있으며, 그에 의해 마천드 발룬(Marchand Balun)의 보다 큰 풋프린트를 회피한다. 부가적으로, 변압기-기반 발룬 회로의 위상 및 진폭 불균형은 보상 커패시터 및 디지털 주파수 동조 회로를 사용함으로써 추가로 감소되거나 또는 억제된다. 보다 구체적으로, 보상 커패시터는 진폭 및 위상 불균형을 감소시키거나 또는 억제하기 위해 차동 단말기들 중 하나에 도입될 수 있으며, 이것은 단일-엔드 대 차동 변환(및 반대로)이 낮은 포트-대-포트 아이솔레이션을 달성하기 위해 중요할 수 있다. 디지털 주파수 동조 회로는 커패시터들의 스위칭 가능한 뱅크일 수 있으며, 이것은 변압기-기반 발룬의 동작의 주파수를 동조시키는 것을 허용한다. 부가적인 고정된 커패시터(예로서, 차동 단자들 사이에서)는 원하는 주파수 범위에 대해 발룬 동작 주파수를 중심에 두기 위해 제공될 수 있다. 스위칭 가능한 커패시터 뱅크 및 고정 커패시터를 통해 달성된 동조 가능성은 바람직하지 않은 대역-외 신호들에 대한 필터링 또는 다중-대역 통신 애플리케이션들 중 하나 이상에 대해 유리할 수 있다(광대역 마천드 발룬을 사용할 때 이용 가능하지 않은 이익인).
예에서, 전계 효과 트랜지스터(FET) 스위치들(예로서, 금속-산화물-반도체 FET, 또는 MOSFET)은 디지털 주파수 동조 회로에서 사용될 수 있다. 변압기-기반 발룬의 선형성이 부가된 MOSFET 스위치 비-선형성에 의해 영향을 받지 않는다는 것을 보장하기 위해, 스위치들의 드레인/소스 단자들이 스위치 상태에 따라 적응적으로 바이어싱될 수 있어서, 매우 낮은 비-선형 기여를 야기한다. 이것과 관련하여, 여기에서 개시된 발룬 회로들은 또한 애플리케이션들에서 사용될 수 있으며(예로서, 단일-엔드 출력 전력 증폭기들), 여기에서 매우 선형의 발룬이 증폭기 회로에서 최적이다.
마천드 발룬은 불평형을 평형 신호들로 변환하기 위해 사용된 마이크로파 발룬 회로들이다. 마천드 발룬은 두 개의 접지 단자들, 즉 하나의 불평형 단자, 및 두 개의 평형 단자들을 형성하는 4개의 결합 라인들을 포함한다. 마천드 발룬들이 양호한 진폭 및 위상 불균형을 제공할지라도, 통합 회로들에서의 그것들의 사용은 그것들의 큰 면적으로 인해 엄두도 못낼 정도로 비쌀 수 있다. 변압기-기반 발룬들은, 다른 한편으로, 보다 작은 면적을 차지할 수 있다. 그러나, 변압기-기반 발룬들은 열악한 위상 및 진폭 불균형에 의해 특성화될 수 있으며, 마천드 발룬들에 비교하여 본질적으로 보다 좁은-대역일 수 있다. 발룬 회로 설계에서의 부가적인 고려사항들은 동작 주파수의 동조 가능성을 포함하며, 이것은 발룬 회로 선형성에 영향을 주지 않고 달성하는데 도전적일 수 있다.
도 1은 예시적인 실시예에 따르면, 통합된 부정합 보상 커패시터를 가진 변압기-기반 발룬 회로를 묘사한다. 도 1을 참조하면, 변압기-기반 발룬 회로(100)는 1차 권선(108) 및 2차 권선(102)을 포함하기 위해 형성될 수 있으며, 이것은 서로 유도 결합될 수 있다. 1차 권선(108)은 단일-엔드(불평형) 단자(110)를 포함할 수 있으며, 1차 권선(108)의 다른 단부는 단일-엔드 접지 단자(114)에 결합된다(대응하는 차동 접지 단자는 117에서 참조된다). 단일-엔드 접지 단자(114)가 차동 접지 단자(117)로부터 분리된 것으로 예시되지만, 본 개시는 그렇게 제한되지 않을 수 있으며 공통 접지 단자가 또한 사용될 수 있다. 2차 권선(102)은 차동 단자들(104 및 106)을 포함할 수 있으며, 이것은 발룬 회로(100)의 차동 출력을 형성할 수 있다.
예에서, 1차 변압기 권선(108) 및 2차 변압기 권선(102)은 동일한 금속 층(111) 상에 형성될 수 있으며, 따라서 양쪽 권선들 모두는 적어도 부분적으로 동일 평면이다. 또 다른 예에서, 권선들(108 및 102)은 수직으로 인접한 두 개의 금속 층들을 사용하여 형성될 수 있다(즉, 하나의 층은 다른 것의 최상부에 있으며, 절연 층이 그 사이에 있다).
예에서, 발룬(100)은 부정합 보상 커패시터(107)를 포함할 수 있으며, 이것은 발룬(100)의 진폭 및 위상 불균형을 정정하도록 구성될 수 있다. 부정합 보상 커패시터(107)는 수직 또는 수평 배열로서 공통 금속 층(111) 내에서, 적어도 부분적으로, 구현될 수 있는, 금속-절연체-금속(MIM) 커패시터일 수 있다. 예를 들면, 커패시터(107)는 수직으로 배열된 MIM 커패시터일 수 있으며(도 1에 예시된 바와 같이), 제 1 커패시터 단자는 금속 층(111)의 부분이며, 제 2 커패시터 단자는, 공통 금속 층(111) 하에서, 또 다른 금속 층(예로서, 112) 상에 배열될 수 있다. 두 개의 금속 층들(111 및 112)은 절연 층(도 1에서 참조되지 않음)에 의해 분리될 수 있다. 제 2 금속 층(112)은 또 다른 기준 층에 결합될 수 있으며, 이것은 접지 실드(115), 차동 접지(117) 또는 또 다른 기준 층을 포함할 수 있다. 또 다른 예에서, 커패시터(107)는 MIM 커패시터일 수 있으며, 그것의 단자들 양쪽 모두는 금속 층(111)의 부분이다. 커패시터(107)는 차동 단자들(104 또는 106) 중 하나를 기준 층(예로서, 접지)에 결합하기 위해 사용될 수 있다.
예에서, 변압기-기반 발룬은 발룬의 동작 주파수를 동조시키기 위한 디지털 동조 회로를 포함할 수 있다. 동조 회로는 커패시터 래더(또는 커패시터 뱅크)를 포함할 수 있으며, 여기에서 하나 이상의 개개의 커패시터들은 발룬 동작 주파수를 원하는 동작 주파수로 동조시키기 위해 스위치 "온(ON)" 또는 오프(OFF)"될 수 있다(예로서, 발룬의 입력으로 스위칭되거나, 또는 발룬의 입력으로부터 절연될 수 있다). 도 2는 예시적인 실시예에 따른, 디지털 주파수 동조 회로(202)를 가진 스위칭 가능한 변압기-기반 발룬 회로를 묘사한다. 도 2를 참조하면, 발룬 회로(200)는 변압기(204)의 2차 권선(206)에 결합된 그것의 차동 포트들(210), 및 1차 권선(208)에 결합된 단일-엔드(불평형) 포트(212)를 갖도록 구성될 수 있다. 예에서, 발룬 회로(200)는 부정합 보상 커패시터(216)를 포함할 수 있으며, 이것은 차동 포트들(210)(도 1은 Vdiff-포트에 결합된 커패시터(216)를 예시한다) 및 접지 중 하나에 결합될 수 있다. 보상 커패시터(216)의 기능은 도 1의 보상 커패시터(107)의 기능과 유사할 수 있으며, 즉 발룬 회로(200)의 진폭 및 위상 불균형을 감소시키거나 또는 억제하기 위한 것이다.
디지털 주파수 동조 회로(202)는 C, 2C 및 4C로서 도 2에 지정된, 이진-가중 커패시터 쌍들을 가진 커패시터 뱅크를 포함할 수 있다. 도 2에서의 커패시터 뱅크가 이진 가중 커패시터 쌍들을 갖는 것으로 예시되지만, 본 개시는 이것과 관련하여 제한되지 않으며, 다른 구현들이 또한 사용될 수 있다. 예를 들면, 온도계-가중 커패시터들이 이진-가중 커패시터들, 또는 상이한 또는 유사한 정전용량 값들을 가진 임의의 다른 커패시터들 대신에 사용될 수 있다. 부가적으로, 단일 커패시터는 커패시터 쌍 대신에 사용될 수 있다. 디지털 주파수 동조 회로(202)가 3개의 커패시터 쌍들을 갖는 것으로 예시되지만, 본 개시는 이것과 관련하여 제한되지 않을 수 있으며 다른 수의 커패시터 쌍들이 또한 사용될 수 있다.
도 2에서의 이진-가중 커패시터 쌍들은 각각, C, 2C 및 4C의 정전용량을 가지며, 따라서 각각의 커패시터 쌍은 발룬의 특정한 동작 주파수와 연관된다. 예에서, 커패시터 쌍의 각각은 발룬 회로(200)의 동작 주파수를 원하는 동작 주파수에 동조시키기 위해 스위치 온 또는 오프될 수 있다. 예를 들면, 동조 회로(202)에서의 모든 커패시터들이 스위치 오프될 때, 발룬은 그것의 최고 동작 주파수로 동작할 것이다. 유사하게, 동조 회로(202)에서의 모든 커패시터들이 스위치 온될 때, 발룬은 그것의 최저 동작 주파수에서 동작할 것이다. 최고 동작 주파수는, 래더에서의 커패시터들이 발룬 입력으로부터 절연될 때에도 동조 회로(202)에 의해 제공된 잔여 기생 정전용량과 같은, 스위칭-커패시터 동조 회로(202)의 남아있는 기생들 및 고정 커패시터(214)에 의해 적어도 부분적으로 수립되거나 또는 제한될 수 있다.
예에서, 동조 회로(202)에서의 각각의 커패시터 쌍은 스위치에 결합될 수 있으며, 따라서 커패시터 쌍들 중 하나 이상의 선택적 스위칭이 수행될 수 있다. 도 2에서 보여지는 바와 같이, 정전용량(C, 2C, 및 4C)을 가진 커패시터 쌍들은 각각 스위치들(S0, S1, 및 S2)에 결합된다(및 그것에 의해 제어된다). 예에서, 스위치들(S0 내지 S2)은 금속-산화물-반도체(MOS) FET와 같은, 전계 효과 트랜지스터(FET) 스위치들일 수 있다. 다른 유형들의 스위치들이 상이한 예에서 또한 사용될 수 있다.
예에서, 스위치들(Si)(i = 0, 1, 또는 2)은 제 1 로직 신호들(Ai)(스위치들의 게이트 단자들에 인가됨) 및 스위치들의 드레인 및 소스 단자들에 인가된 제 2 로직 신호들(
Figure 112022116432128-pat00001
)에 의해 제어될 수 있다. 제 2 로직 신호들은 제 1 로직 신호들에 대해 보수들일 수 있다. 예를 들면, 제 1 로직 신호가 로직 하이 레벨(예로서, 공급 전압 신호, 또는 Vdd)이면, 제 2 로직 신호는 로직 로우 신호(예로서, 0V의 보수 신호)일 수 있다.
예에서, 제 2 로직 신호(
Figure 112022116432128-pat00002
)는 드레인 및 소스 단자들에 결합된, 풀-업 저항기들(예로서, S0에 대해 R1, R3, S1에 대해 R5, R7, 및 S3에 대해 R9, R11)을 사용함으로써 드레인 및 소스 단자들에 인가될 수 있다. 부가적으로, 별개의 레지스터들(예로서, R2, R4, R6, R8 및 R10, R12)은 소스/드레인-대-게이트 및 소스/드레인-대-몸체 정전용량들의 효과를 감소시키기 위해 각각의 스위치의 게이트 및 몸체 단자들에서 사용될 수 있으며, 이것은 스위치들이 온일 때 스위치 고 주파수 손실들을 낮추며, 스위치 선형성을 개선한다.
예에서, 스위치(예로서, 스위치 S0)를 파워 온하기 위해, A0은 공급 전압 신호(Vdd)일 수 있으며,
Figure 112022116432128-pat00003
은 0V 신호일 수 있다. 이것과 관련하여, S0의 게이트 전압은 Vdd이며 드레인/소스 바이어스는 0V로 풀링되고(즉, Vgs = Vdd), 이것은 스위치 Ron(예로서, ON 저항)을 최소화한다. 스위치를 파워 오프하기 위해,
Figure 112022116432128-pat00004
은 공급 전압 신호(Vdd)일 수 있으며, A0은 OV 신호일 수 있다. 이것과 관련하여, 스위치가 파워 오프될 때, 게이트 전압은 0V이며, 드레인/소스 바이어스는 Vdd로 풀링된다(즉, Vgs = -Vdd). 이것은 Roff(예로서, 스위치의 VDS 오프 저항)를 상당히 증가시키며 오프 모드에서 스위치 비-선형성들을 감소시키기 위해 비-선형 MOS 정전용량을 역 바이어싱한다.
예에서, 제어 회로(도 2에서 예시되지 않음)는 발룬(200)에 대해 원하는 동작 주파수의 입력(예로서, 사용자 입력)을 수신하기 위해 사용될 수 있다. 제어 회로는 그 후, 동조 회로(202)에서의 각각의 커패시터에 대해, 원하는 동작 주파수에 기초하여, 이러한 커패시터가 온 또는 오프일지를 결정할 수 있다. 제어 회로는 그 후 입력 로직 신호를 발생시킬 수 있으며, 이것은 스위치들(S0 내지 S2)에 대한 로직 신호들(A0 내지 A2 및
Figure 112022116432128-pat00005
내지
Figure 112022116432128-pat00006
)의 조합일 수 있다. 회로(202)의 커패시터 래더의 동조는 제조 동안 또는 사용자에 의해(예로서, 사용 동안 동적으로, 또는 주기적으로) 수행될 수 있다.
예에서, 발룬 회로(200)는 고정 커패시터(또는 커패시터 쌍)(Cf 214)를 포함할 수 있으며, 이것은 차동 단자들(210) 사이에서 결합될 수 있다. 고정 커패시터 쌍(214)은 커패시터 쌍들(C, 2C 및 4C)을 사용하여 수행된 동조 외에, 발룬(200)의 동작 주파수를 원하는 주파수 대역에 대해 중심에 두도록(또는 시프트하도록) 구성될 수 있다.
예에서, 동조 회로(202)는 스위칭 가능한 커패시터들 대신에 버랙터들을 사용할 수 있다. 그러나, 버랙터들의 사용은, 특히 버랙터 정전용량의 전압 의존적 특징으로 인한 고 전력 애플리케이션들에 대해, 변압기-기반 발룬(200)의 선형성에 부정적인 영향을 줄 수 있다.
도 3은 예시적인 실시예에 따른, 도 2의 발룬을 위한 디지털 주파수 동조 회로의 다양한 설정들에 대한 위상 불균형을 예시한 신호 다이어그램이다. 도 3을 참조하면, 이하의 표 1에서 도시된, 동조 회로(202)(도 2에서)의 3개의 커패시터 쌍들의 다음의 차동 스위치 구성들에 대해, 예시된 위상 불균형 그래프들(302 내지 316)이 있다:
Figure 112022116432128-pat00007
제 1 그래프(302)는 A0 내지 A2에서 인가된 전압 하이(Vdd) 신호들(예로서, 2.5V 신호들)에 대응하며, 이것은 모든 스위치들(S0 내지 S2)이 턴 온되는 것을 야기한다(즉, 발룬(200)에 대한 최저 동작 주파수). 마지막 그래프(316)는 A0 내지 A2에 대한 로직 로우 신호들에 대응하여, 모든 스위치들(S0 내지 S2)이 턴 오프되는 것을 야기한다(즉, 발룬(200)에 대한 최고 동작 주파수). 마커들(m7 및 m5)에서의 위상 불균형은 이하에서의 표 2에서 도시된 바와 같다:
Figure 112022116432128-pat00008
이 데이터는 마커(m7)에서 불균형이 거의 없음을 및 마커(m5)에서 약 3 정도들의 불균형을 예시한다.
도 4는 예시적인 실시예에 따른, 도 2의 발룬을 위한 디지털 주파수 동조 회로의 다양한 설정들에 대한 진폭 불균형을 예시한 신호 다이어그램이다. 도 4를 참조하면, 이하의 표 3에 도시된, 동조 회로(202)(도 2에서)의 3개의 커패시터 쌍들의 다음의 차동 스위치 구성들에 대해, 예시된 진폭 불균형 그래프들(402 내지 416)이 있다:
Figure 112022116432128-pat00009
제 1 그래프(402)는 A0 내지 A2에 대한 로직 로우 신호들에 대응하며, 모든 스위치들(S0 내지 S2)이 턴 오프되는 것을 야기한다(즉, 발룬(200)에 대해 최고 동작 주파수). 마지막 그래프(416)는 A0 내지 A2에서 인가된 전압 하이(Vdd) 신호들에 대응하며, 이것은 모든 스위치들(S0 내지 S2)이 턴 온되는 것을 야기한다(즉, 발룬(200)에 대해 최저 동작 주파수). 마커들(m6 및 m4)에서의 진폭 불균형은 이하의 표 4에서 도시된 바와 같다:
Figure 112022116432128-pat00010
이 데이터는 마커(m6)에서 약 0.08 dB의 거의 최고 진폭 불균형을 예시한다.
도 5는 예시적인 실시예에 따른, 도 2의 발룬 회로의 불평형 단자로부터 평형 단자들의 각각으로의 신호 손실들을 예시한 신호 다이어그램이다. 도 5를 참조하면, 참조 번호들(502 내지 516)의 각각은, 이하의 표 5에 도시된, 동조 회로(202)(도 2에서)의 3개의 커패시터 쌍들의 다음의 차동 스위치 구성들에 대해, 불평형 단자(예로서, 212)로부터 제 1 평형 단자(예로서, Vdiff+)로, 및 불평형 단자로부터 제 2 평형 단자(예로서, Vdiff-)로의 신호 손실들을 예시한 이중 그래프들과 연관된다:
Figure 112022116432128-pat00011
제 1 그래프(502)는 A0 내지 A2에 대한 로직 로우 신호들에 대응하며, 모든 스위치들(S0 내지 S2)이 턴 오프되는 것을 야기한다(즉, 발룬(200)에 대한 최고 동작 주파수). 마지막 그래프(516)는 A0 내지 A2에서 인가된 전압 하이(Vdd) 신호들에 대응하며, 이것은 모든 스위치들(S0 내지 S2)이 턴 온되는 것을 야기한다(즉, 발룬(200)에 대해 최저 동작 주파수). 마커(m3)에서의 신호 손실은 이하에서의 표 6에서 도시된 바와 같다:
Figure 112022116432128-pat00012
이 데이터는 마커(m3)에서 거의 1.5 dB의 신호 손실을 예시한다.
도 6은 예시적인 실시예에 따른, 도 2의 발룬 회로의 차동-대-단일 응답을 예시한 신호 다이어그램이다. 도 6을 참조하면, 이하의 표 7에 도시된, 동조 회로(202)(도 2에서)의 3개의 커패시터 쌍들의 다음의 차동 스위치 구성들에 대해, 예시된 차동-대-단일 응답 그래프들(616, 614, 612, 610, 608, 606, 604, 및 602)이 있다:
Figure 112022116432128-pat00013
제 1 그래프(6161)는 A0 내지 A2에 대한 로직 로우 신호들에 대응하며, 모든 스위치들(S0 내지 S2)이 턴 오프되는 것을 야기한다(즉, 발룬(200)에 대해 최고 동작 주파수). 마지막 그래프(602)는 A0 내지 A2에서 인가된 전압 하이(Vdd) 신호들(예로서, 2.5V 신호들)에 대응하며, 이것은 모든 스위치들(S0 내지 S2)이 턴 온되는 것을 야기한다(즉, 발룬(200)에 대해 최저 동작 주파수). 마커들(m11 및 m12)에서의 차동 응답은 이하에서의 표 8에서 도시된 바와 같다:
Figure 112022116432128-pat00014
도 7은 예시적인 실시예에 따른, 도 2의 발룬 회로의 단일-엔드(불평형) 단자의 반사 손실들을 예시한 신호 다이어그램이다. 도 7을 참조하면, 이하에서의 표 9에 도시된, 동조 회로(202)(도 2에서)의 3개의 커패시터 쌍들의 다음의 차동 스위치 구성들에 대해, 예시된 반사 손실 그래프들(702 내지 716)이 있다:
Figure 112022116432128-pat00015
제 1 그래프(702)는 A0 내지 A2에서 인가된 전압 하이(Vdd) 신호들(예로서, 2.5V 신호들)에 대응하며, 이것은 모든 스위치들(S0 내지 S2)이 턴 온되는 것을 야기한다(즉, 발룬(200)에 대해 최저 동작 주파수). 마지막 그래프(716)는 A0 내지 A2에 대한 로직 로우 신호들에 대응하며, 이것은 모든 스위치들(S0 내지 S2)이 턴 오프되는 것을 야기한다(즉, 발룬(200)에 대해 최고 동작 주파수).
도 8은 예시적인 실시예에 따른, 도 2의 발룬 회로의 평형 단자들의 반사 손실들을 예시한 신호 다이어그램이다. 도 8을 참조하면, 이하에서의 표 10에 도시된, 동조 회로(202)(도 2에서)의 3개의 커패시터 쌍들의 다음의 차동 스위치 구성들에 대해, 예시된 반사 손실 그래프들(802 내지 816)이 있다:
Figure 112022116432128-pat00016
제 1 그래프(802)는 A0 내지 A2에서 인가된 전압 하이(Vdd) 신호들(예로서, 2.5V 신호들)에 대응하며, 이것은 모든 스위치들(S0 내지 S2)이 턴 온되는 것을 야기한다(즉, 발룬(200)에 대해 최저 동작 주파수). 마지막 그래프(816)는 A0 내지 A2에 대해 로직 로우 신호들에 대응하며, 이것은 모든 스위치들(S0 내지 S2)이 턴 오프되는 것을 야기한다(즉, 발룬(200)에 대해 최고 동작 주파수).
표 1 내지 표 10이 2.5V의 전압 하이 신호를 사용할지라도, 본 개시는 이것과 관련하여 제한되지 않으며 다른 전압 하이(예로서, Vdd) 신호들이 또한 사용될 수 있다.
도 9는 실시예에 따른, 두 개의 평형 단자들 및 불평형 단자를 가진 발룬의 동작 주파수를 조정하기 위한 예시적인 방법의 흐름도를 예시한다. 도 2 및 도 9를 참조하면, 예시적인 방법(900)은 두 개의 평형 단자들(210) 및 불평형 단자(212)를 가진 발룬(예로서, 200)의 동작 주파수를 조정하는 방법을 포함할 수 있다. 910에서, 복수의 커패시터들을 가진 커패시터 래더가 제공될 수 있다. 예를 들면, 발룬(200)는 커패시터들(C, 2C 및 4C)을 가진 커패시터 래더(또는 커패시터 뱅크)를 가진 디지털 주파수 동조 회로(202)를 포함할 수 있다. 커패시터 래더는 두 개의 평형 단자들(210)에 결합될 수 있다. 복수의 커패시터들의 각각의 커패시터는 대응하는 복수의 디지털 스위치들(예로서, S0 내지 S2)의 디지털 스위치에 결합될 수 있다. 920에서, 제 1 로직 신호(예로서, Ai) 및 제 2 로직 신호(예로서,
Figure 112022116432128-pat00017
)는 복수의 스위치들(Si)의 각각에 대해 수신될 수 있다. 로직 신호들은 발룬의 원하는 동작 주파수에 대응할 수 있으며 커패시터 래더에서 커패시터들을 활성화하거나 또는 비활성화하도록 스위치들(Si)을 턴 온하거나 또는 오프하며, 발룬(200)의 동작 주파수를 원하는 동작 주파수로 동조시키기 위해 사용될 수 있다. 930에서, 제 1 로직 신호(예로서, Ai)는 디지털 스위치의 게이트 단자에 인가될 수 있다. 제 2 로직 신호(예로서,
Figure 112022116432128-pat00018
)는 디지털 스위치를 활성화하거나 또는 비활성화하며 동작 주파수를 원하는 동작 주파수로 조정하기 위해, 디지털 스위치의 드레인 단자 및 소스 단자에 인가될 수 있다.
다양한 주석들 및 예들
예 1은 통합된 평형-신호-대-불평형-신호(발룬) 회로이며: 차동 신호를 위해 동작 가능하게 결합된 제 1 단자 및 제 2 단자를 가진 제 1 변압기 권선; 단일-엔드 신호를 위해 동작 가능하게 결합된 제 3 단자 및 제 4 단자를 가진 제 2 변압기 권선; 및 제 1 변압기 권선의 제 1 단자 또는 제 2 단자 중 하나에 도전성 결합된 제 1 전극을 가진 통합 커패시터를 포함하며, 상기 제 1 변압기 권선 및 상기 제 2 변압기 권선은 서로 유도 결합되며; 상기 제 1 변압기 권선 및 상기 제 2 변압기 권선은, 통합 회로의 공통-공유된 금속 층 상에 제공된 권선들의 부분들을 포함하여, 적어도 부분적으로 동일 평면이다.
예 2에서, 예 1의 주제는 선택적으로 상기 통합 커패시터의 제 1 전극이 상기 제 1 변압기 권선의 금속 층 상에서 제공된다는 것을 포함한다.
예 3에서, 예 1 내지 예 2 중 임의의 하나 이상의 주제는 선택적으로 상기 통합 커패시터의 제 2 전극이 제 2 금속 층 상에서 제공되며, 상기 통합 커패시터는 상기 통합 회로의 별개의 기준 층에 상기 제 1 변압기 권선의 제 1 단자 또는 제 2 단자 중 하나를 결합하는 것을 포함한다.
예 4에서, 예 1 내지 예 3 중 임의의 하나 이상의 주제는 선택적으로 상기 커패시터가 단일 금속 층 상에서 적어도 부분적으로 제공된 수직 금속-절연체-금속(MIM) 커패시터, 또는 단일 금속 층 상에 구현된 금속-산화물-금속(MOM) 커패시터임을 포함한다.
예 5에서, 예 1 내지 예 4 중 임의의 하나 이상의 주제는 선택적으로: 상기 커패시터가 제 1 단자 및 제 2 단자를 포함하고; 상기 제 1 단자는 상기 제 1 변압기 권선의 제 1 포트 또는 제 2 포트 중 하나에 결합되며; 상기 제 2 단자는 접지 평면 층에 결합되는 것을 포함한다.
예 6에서, 예 1 내지 예 5 중 임의의 하나 이상의 주제는 선택적으로 상기 제 3 포트가 단일-엔드 신호에 결합되며 제 4 포트가 상기 접지 평면 층에 결합되는 것을 포함한다.
예 7에서, 예 1 내지 예 6 중 임의의 하나 이상의 주제는 선택적으로 상기 통합 커패시터가 발룬 회로의 진폭 불균형 및 위상 불균형 중 하나 또는 양쪽 모두를 감소시키거나 또는 억제하기 위해 동조되는 동조 가능한 커패시터임을 포함한다.
예 8에서, 예 1 내지 예 7 중 임의의 하나 이상의 주제는 선택적으로 상기 제 1 변압기 권선의 제 1 및 제 2 단자들 사이에서 또는 상기 제 2 변압기 권선의 제 3 및 제 4 단자들 사이에서 스위칭 가능하게 결합된 통합 커패시터들의 어레이를 포함하며, 상기 통합 커패시터들의 어레이는 상기 커패시터들의 어레이에 결합된 하나 이상의 스위치들의 상태에 기초하여 상기 발룬 회로의 동작 주파수 범위를 수립하도록 구성된다.
예 9는 동조 가능한 변압기-기반 발룬 회로이며: 두 개의 평형 단자들을 가진 2차 권선; 불평형 단자를 가진 1차 권선; 및 디지털 주파수 동조 회로로서: 상기 두 개의 평형 단자들 사이에서의 적어도 하나의 커패시터; 및 상기 적어도 하나의 커패시터에 결합된 디지털-제어 스위치로서, 상기 디지털-제어 스위치는 상기 발룬 회로의 동작 주파수 범위를 제어하기 위해 입력 로직 신호에 기초하여 적어도 하나의 커패시터를 활성화하거나 또는 비활성화하도록 구성되는, 상기 디지털-제어 스위치를 포함한, 상기 디지털 주파수 동조 회로를 포함한다.
예 10에서, 예 9의 주제는 선택적으로 상기 적어도 하나의 커패시터가 복수의 커패시터 쌍들을 포함하며 상기 디지털 주파수 동조 회로는: 복수의 디지털-제어 스위치들로서, 상기 복수의 디지털-제어 스위치들의 각각의 것은 상기 복수의 커패시터 쌍들의 대응하는 커패시터 쌍에 결합되며, 상기 복수의 디지털-제어 스위치들의 각각의 것들은 상기 입력 로직 신호에 기초하여 상기 복수의 커패시터 쌍들 중 하나 이상을 선택적으로 활성화하거나 또는 비활성화하도록 구성된, 상기 복수의 디지털-제어 스위치들을 추가로 포함한다는 것을 포함한다.
예 11에서, 예 10의 주제는 선택적으로 상기 복수의 커패시터 쌍들이 온도계-가중 커패시터 쌍들 또는 이진-가중 커패시터 쌍들 중 하나를 포함한다는 것을 포함한다.
예 12에서, 예 10 내지 예 11 중 임의의 하나 이상의 주제는 선택적으로 상기 복수의 디지털 스위치들의 각각이 전계 효과 트랜지스터(FET) 스위치 또는 다수의 FET 스위치들을 직렬로 포함한다는 것을 포함한다.
예 13에서, 예 10 내지 예 12 중 임의의 하나 이상의 주제는 선택적으로 상기 복수의 커패시터 쌍들의 대응하는 커패시터 쌍에 대해: 상기 복수의 디지털-제어 스위치들의 각각의 것의 드레인 단자는 커패시터 쌍의 제 1 커패시터에 결합되며; 상기 복수의 디지털-제어 스위치들의 각각의 것의 소스 단자는 상기 커패시터 쌍의 제 2 커패시터에 결합된다는 것을 포함한다.
예 14에서, 예 13의 주제는 선택적으로 디지털 주파수 동조 회로가: 드레인 단자에 결합된 제 1 저항기; 복수의 디지털-제어 스위치들의 각각의 것의 게이트 단자에 결합된 제 2 저항기; 상기 소스 단자에 결합된 제 3 저항기; 및 상기 복수의 디지털-제어 스위치들의 각각의 것의 몸체 단자에 결합된 제 4 저항기를 추가로 포함한다는 것을 포함한다.
예 15에서, 예 14의 주제는 선택적으로 입력 로직 신호가: 제 2 저항기에 인가된 제 1 로직 신호; 및 제 1 저항기 및 제 3 저항기에 인가된 제 2 로직 신호를 포함하며, 상기 제 2 로직 신호는 상기 제 1 로직 신호의 보수를 나타낸다는 것을 포함한다.
예 16에서, 예 15의 주제는 선택적으로 상기 제 1 로직 신호가 로직 하이 레벨에 대응하는 전압 신호이며 상기 제 2 로직 신호가 로직 로우 레벨에 대응하는 전압 신호이고, 그 역 또한 마찬가지인 것을 포함한다.
예 17에서, 예 9 내지 예 16 중 임의의 하나 이상의 주제는 선택적으로 상기 디지털 주파수 동조 회로가: 원하는 범위 내에서 발룬의 동작 주파수를 중심에 두도록 구성된 고정 커패시터 쌍을 추가로 포함한다는 것을 포함한다.
예 18에서, 예 9 내지 예 17 중 임의의 하나 이상의 주제는 선택적으로 상기 디지털 주파수 동조 회로가: 차동 단자들 및 접지 중 하나에 결합되며, 발룬 회로의 진폭 및 위상 불균형을 보상하도록 구성된 보상 커패시터를 추가로 포함한다는 것을 포함한다.
예 19는 두 개의 평형 단자들 및 불평형 단자를 가진 발룬의 동작 주파수를 조정하는 방법이며, 상기 방법은: 복수의 커패시터들을 가진 커패시터 래더를 제공하는 단계로서, 상기 커패시터 래더는 상기 두 개의 평형 단자들에 결합되며 상기 복수의 커패시터들의 각각의 커패시터는 대응하는 복수의 디지털 스위치들의 디지털 스위치에 결합되는, 상기 커패시터 래더 제공 단계; 상기 복수의 스위치들의 각각에 대해, 상기 발룬의 원하는 동작 주파수에 대응하는 제 1 로직 신호 및 제 2 로직 신호를 수신하는 단계; 및 상기 동작 주파수를 원하는 동작 주파수로 조정하도록 상기 디지털 신호를 활성화하거나 또는 비활성화하기 위해, 상기 디지털 스위치의 게이트 단자에 상기 제 1 로직 신호를, 및 상기 디지털 스위치의 드레인 단자 및 소스 단자에 상기 제 2 로직 신호를 인가하는 단계를 포함한다.
예 20에서, 예 19의 주제는 선택적으로 상기 원하는 동작 주파수에 기초하여 상기 복수의 스위치들의 각각에 대한 상기 제 1 로직 신호 및 상기 제 2 로직을 결정하는 단계를 포함한다.
예 21에서, 예 19 내지 예 20 중 임의의 하나 이상의 주제는 선택적으로 상기 제 1 로직 신호는 로직 하이 레벨에 대응하며 상기 제 2 로직 신호는 로직 로우 레벨에 대응하고, 상기 방법은: 상기 커패시터 래더에서 대응하는 커패시터를 활성화하도록 디지털 스위치를 턴 온하기 위해 상기 디지털 스위치의 게이트 단자로 상기 제 1 로직 신호를 인가하는 단계를 추가로 포함하는 것을 포함한다.
예 22에서, 예 21의 주제는 선택적으로 상기 제 2 로직 신호가 로직 하이 레벨에 대응하며 상기 제 1 로직 신호가 로직 로우 레벨에 대응하고, 상기 방법은: 상기 커패시터 래더에서 대응하는 커패시터를 비활성화하도록 디지털 스위치를 턴 오프하기 위해 상기 디지털 스위치의 드레인 단자 및 소스 단자로 상기 제 2 로직 신호를 인가하는 단계를 추가로 포함하는 것을 포함한다.
여기에서 설명된 비-제한적인 예들의 각각은 그 자체로 성립할 수 있거나, 또는 다른 예들 중 하나 이상과 다양한 치환들 또는 조합들로 조합될 수 있다.
상기 상세한 설명은 상세한 설명의 부분을 형성하는, 수반되는 도면들에 대한 참조들을 포함한다. 도면들은, 예시로서, 본 발명이 실시될 수 있는 특정 실시예들을 도시한다. 이들 실시예들은 또한 여기에서 "예들"로서 참조된다. 이러한 예들은 도시되거나 또는 설명된 것들 외에 요소들을 포함할 수 있다. 그러나, 본 발명자들은 또한 단지 도시되거나 또는 설명된 이들 요소들만이 제공되는 예들을 고려한다. 게다가, 본 발명자들은 또한 특정한 예(또는 그것의 하나 이상의 양상들)에 대하여, 또는 여기에서 도시되거나 또는 설명된 다른 예들(또는 그것의 하나 이상의 양상들)에 대하여, 도시되거나 또는 설명된 이들 요소들(또는 그것의 하나 이상의 양상들)의 임의의 조합 또는 치환을 사용한 예들을 고려한다.
참조로서 그렇게 통합된 이 문서 및 임의의 문서들 사이에서의 일관되지 않은 사용들의 경우에, 이 문서에서의 사용은 통제된다.
이 문서에서, 용어들("a" 또는 "an")은, 특허 문서들에서 일반적인 바와 같이, "적어도 하나" 또는 "하나 이상"의 임의의 다른 인스턴스들 또는 사용들에 관계없이, 하나 또는 하나 이상을 포함하기 위해 사용된다. 이 문서에서, 용어("또는")는 비배타적 또는을 나타내기 위해 사용되며, 따라서 "A 또는 B"가 달리 표시되지 않는다면, "B가 아닌 A", "A가 아닌 B", 및 "A 및 B"를 포함한다. 이 문서에서, 용어들("포함시키는" 및 여기에서")은 각각의 용어들("포함하는" 및 "여기서")의 알기 쉬운 영어 등가물들로서 사용된다. 또한, 다음의 청구항들에서, 용어들("포함시키는" 및 "포함하는")은 제약을 두지 않으며, 즉 청구항에서 이러한 용어 후 나열된 것들 외에 요소들을 포함하는 시스템, 디바이스, 물품, 조성, 제형, 또는 프로세스는 여전히 청구항의 범위 내에 있는 것으로 간주된다. 게다가, 다음의 청구항들에서, 용어들("제 1", "제 2", 및 "제 3" 등)은 단지 라벨들로서 사용되며, 그것들의 오브젝트들에 대한 수치적 요건들을 부여하도록 의도되지 않는다.
여기에서 설명된 방법 예들은 적어도 부분적으로 기계 또는 컴퓨터-구현될 수 있다. 몇몇 예들은 상기 예들에서 설명된 바와 같이 방법들을 수행하도록 전자 디바이스를 구성하기 위해 동작 가능한 지시들을 갖고 인코딩된 컴퓨터-판독 가능한 매체 또는 기계-판독 가능한 매체를 포함할 수 있다. 이러한 방법들의 구현은, 마이크로코드, 어셈블리어 코드, 상위-레벨 언어 코드 등과 같은, 코드를 포함할 수 있다. 이러한 코드는 다양한 방법들을 수행하기 위한 컴퓨터 판독 가능한 지시들을 포함할 수 있다. 코드는 컴퓨터 프로그램 제품들의 부분들을 형성할 수 있다. 뿐만 아니라, 예에서, 코드는 실행 동안 또는 다른 시간들에서와 같은, 하나 이상의 휘발성, 비-일시적, 또는 비-휘발성 유형의 컴퓨터-판독 가능한 미디어 상에 유형으로 저장될 수 있다. 이들 유형의 컴퓨터-판독 가능한 미디어의 예들은, 이에 제한되지 않지만, 하드 디스크들, 착탈 가능한 자기 디스크들, 착탈 가능한 광학 디스크들(예로서, 컴팩트 디스크들 및 디지털 비디오 디스크들), 자기 카세트들, 메모리 카드들 또는 스틱들, 랜덤 액세스 메모리들(RAM들), 판독 전용 메모리들(ROM들) 등을 포함할 수 있다.
상기 설명은 제한적이 아닌, 예시적이도록 의도된다. 예를 들면, 상기-설명된 예들(또는 그것의 하나 이상의 양상들) 은 서로 조합하여 사용될 수 있다. 다른 실시예들은, 상기 설명을 검토할 때 이 기술분야에서 통상의 기술자에 의해서와 같이, 사용될 수 있다. 요약은 판독자가 기술적 개시의 특징을 빠르게 알아내도록 허용하기 위해, 37 C.F.R. §1.72(b)를 준수하기 위해 제공된다. 그것은 청구항들의 범위 또는 의미를 해석하거나 또는 제한하기 위해 사용되지 않을 것이라는 이해를 갖고 진술된다. 또한, 상기 상세한 설명에서, 다양한 특징들은 개시를 간소화하기 위해 함께 그룹핑될 수 있다. 이것은 청구되지 않은 개시된 특징이 임의의 청구항에 필수적이라는 의도로서 해석되지 않아야 한다. 오히려, 본 발명의 주제는 특정한 개시된 실시예의 모두보다 적은 특징들에 있다. 따라서, 다음의 청구항들은 예들 또는 실시예들로서 상세한 설명으로 통합되며, 각각의 청구항은 그 자체가 별개의 실시예로서 성립하며, 이러한 실시예들은 다양한 조합들 또는 치환들로 서로 조합될 수 있다는 것이 고려된다. 본 발명의 범위는 이러한 청구항들이 자격을 부여받은 등가물들의 전체 범위와 함께, 첨부된 청구항들을 참조하여 결정되어야 한다.

Claims (16)

  1. 동조 가능한 변압기-기반 발룬 회로에 있어서,
    두 개의 평형 단자들을 가진 2차 권선;
    불평형 단자를 가진 1차 권선; 및
    대응하는 복수의 커패시터 쌍들에 결합된 복수의 디지털-제어 스위치들을 포함한 디지털 주파수 동조 회로로서, 상기 디지털-제어 스위치들은 상기 발룬 회로의 동작 주파수 범위에 기초하여 제어 신호를 수신하도록 구성되는, 상기 디지털 주파수 동조 회로를 포함하며,
    상기 복수의 커패시터 쌍들 중 대응하는 커패시터 쌍에 대해:
    상기 복수의 디지털-제어 스위치들의 각각의 제 1 단자는 상기 커패시터 쌍의 제 1 커패시터에 결합되며;
    상기 복수의 디지털-제어 스위치들의 각각의 제 2 단자는 상기 커패시터 쌍의 제 2 커패시터에 결합되는, 동조 가능한 변압기-기반 발룬 회로.
  2. 청구항 1에 있어서,
    상기 제어 신호는 입력 로직 신호를 포함하는, 동조 가능한 변압기-기반 발룬 회로.
  3. 청구항 2에 있어서,
    상기 디지털-제어 스위치들은 상기 입력 로직 신호를 사용하여 상기 커패시터 쌍들을 활성화하거나 또는 비활성화하도록 구성되는, 동조 가능한 변압기-기반 발룬 회로.
  4. 청구항 2에 있어서,
    상기 복수의 디지털-제어 스위치들의 각각은 상기 복수의 커패시터 쌍들 중 대응하는 커패시터 쌍에 결합되고, 상기 복수의 디지털-제어 스위치들의 각각은 상기 입력 로직 신호에 기초하여 상기 복수의 커패시터 쌍들 중 하나 이상을 선택적으로 활성화하거나 또는 비활성화하도록 구성되는, 동조 가능한 변압기-기반 발룬 회로.
  5. 청구항 4에 있어서,
    상기 복수의 커패시터 쌍들은 온도계-가중 커패시터 쌍들 또는 이진-가중 커패시터 쌍들 중 하나를 포함하는, 동조 가능한 변압기-기반 발룬 회로.
  6. 청구항 4에 있어서,
    상기 복수의 디지털-제어 스위치들의 각각은 전계 효과 트랜지스터(FET) 스위치 또는 다수의 FET 스위치들을 직렬로 포함하는, 동조 가능한 변압기-기반 발룬 회로.
  7. 청구항 2에 있어서,
    상기 디지털 주파수 동조 회로는:
    상기 제 1 단자에 결합된 제 1 저항기;
    상기 복수의 디지털-제어 스위치들의 각각의 제 3 단자에 결합된 제 2 저항기;
    상기 제 2 단자에 결합된 제 3 저항기; 및
    상기 복수의 디지털-제어 스위치들의 각각의 제 4 단자에 결합된 제 4 저항기를 더 포함하는, 동조 가능한 변압기-기반 발룬 회로.
  8. 청구항 7에 있어서,
    상기 입력 로직 신호는:
    상기 제 2 저항기에 인가된 제 1 로직 신호; 및
    상기 제 1 저항기 및 상기 제 3 저항기에 인가된 제 2 로직 신호로서, 상기 제 2 로직 신호는 상기 제 1 로직 신호의 보수(complement)를 나타내는, 상기 제 2 로직 신호를 포함하는, 동조 가능한 변압기-기반 발룬 회로.
  9. 청구항 8에 있어서,
    상기 제 1 로직 신호는 로직 하이 레벨에 대응하는 전압 신호이며 상기 제 2 로직 신호는 로직 로우 레벨에 대응하는 전압 신호이고, 그 역 또한 가능한 것인, 동조 가능한 변압기-기반 발룬 회로.
  10. 청구항 1에 있어서,
    상기 디지털 주파수 동조 회로는:
    원하는 범위 내에서 상기 발룬의 동작 주파수를 중심에 두도록 구성된 고정 커패시터 쌍을 더 포함하는, 동조 가능한 변압기-기반 발룬 회로.
  11. 청구항 1에 있어서,
    상기 디지털 주파수 동조 회로는:
    상기 두 개의 평형 단자들 및 접지 중 하나에 결합되며, 상기 발룬 회로의 진폭 및 위상 불균형을 보상하도록 구성된 보상 커패시터를 더 포함하는, 동조 가능한 변압기-기반 발룬 회로.
  12. 두 개의 평형 단자들 및 불평형 단자를 가진 발룬의 동작 주파수를 조정하는 방법에 있어서,
    복수의 디지털-제어 스위치들에 대해, 상기 발룬의 원하는 동작 주파수에 대응하는 적어도 하나의 로직 신호를 수신하는 단계 - 대응하는 스위치는 상기 발룬 내의 커패시터 래더(ladder)를 형성하는 복수의 커패시터 쌍들 중 대응하는 커패시터 쌍의 두 개의 커패시터 사이에 결합됨 - ; 및
    상기 발룬의 동작 주파수를 변경하기 위해 상기 복수의 커패시터 쌍들 중 하나 이상을 사용하여 상기 두 개의 평형 단자들에 걸쳐 선택된 정전용량을 인가 또는 제거하는 단계로서, 상기 선택된 정전용량은 상기 원하는 동작 주파수에 대응하는 상기 적어도 하나의 로직 신호에 기초하는, 상기 인가 또는 제거 단계를 포함하는, 발룬의 동작 주파수를 조정하는 방법.
  13. 청구항 12에 있어서,
    상기 적어도 하나의 로직 신호는 제 1 로직 신호 및 제 2 로직 신호를 포함하고, 상기 선택된 정전용량을 인가하는 단계는:
    상기 복수의 디지털-제어 스위치들의 각각에 대해, 상기 동작 주파수를 상기 원하는 동작 주파수로 조정하도록 상기 디지털-제어 스위치를 활성화하거나 또는 비-활성화하기 위해, 상기 디지털-제어 스위치의 게이트 단자에 상기 제 1 로직 신호를, 및 상기 디지털-제어 스위치의 드레인 단자 및 소스 단자에 상기 제 2 로직 신호를 인가하는 단계를 더 포함하는, 발룬의 동작 주파수를 조정하는 방법.
  14. 청구항 13에 있어서,
    상기 원하는 동작 주파수에 기초하여 상기 복수의 디지털-제어 스위치들의 각각에 대한 상기 제 1 로직 신호 및 상기 제 2 로직 신호를 결정하는 단계를 더 포함하는, 발룬의 동작 주파수를 조정하는 방법.
  15. 청구항 13에 있어서,
    상기 제 1 로직 신호는 로직 하이 레벨에 대응하며 상기 제 2 로직 신호는 로직 로우 레벨에 대응하고, 상기 방법은:
    상기 커패시터 래더에서 대응하는 커패시터를 활성화하도록 상기 디지털-제어 스위치를 턴 온하기 위해 상기 디지털-제어 스위치의 상기 게이트 단자에 상기 제 1 로직 신호를 인가하는 단계를 더 포함하는, 발룬의 동작 주파수를 조정하는 방법.
  16. 청구항 15에 있어서,
    상기 제 2 로직 신호는 로직 하이 레벨에 대응하며 상기 제 1 로직 신호는 로직 로우 레벨에 대응하고, 상기 방법은:
    상기 커패시터 래더에서 상기 대응하는 커패시터를 비활성화하도록 상기 디지털-제어 스위치를 턴 오프하기 위해 상기 디지털-제어 스위치의 상기 드레인 단자 및 상기 소스 단자에 상기 제 2 로직 신호를 인가하는 단계를 더 포함하는, 발룬의 동작 주파수를 조정하는 방법.
KR1020227038462A 2016-08-31 2017-08-30 스위칭 가능한 변압기-기반 발룬 KR102540520B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/253,647 2016-08-31
US15/253,647 US10200009B2 (en) 2016-08-31 2016-08-31 Switchable transformer-based balun
KR1020197004370A KR102464756B1 (ko) 2016-08-31 2017-08-30 스위칭 가능한 변압기-기반 발룬
PCT/IB2017/001170 WO2018042247A1 (en) 2016-08-31 2017-08-30 Switchable transformer-based balun

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004370A Division KR102464756B1 (ko) 2016-08-31 2017-08-30 스위칭 가능한 변압기-기반 발룬

Publications (2)

Publication Number Publication Date
KR20220153110A KR20220153110A (ko) 2022-11-17
KR102540520B1 true KR102540520B1 (ko) 2023-06-05

Family

ID=60001942

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227038462A KR102540520B1 (ko) 2016-08-31 2017-08-30 스위칭 가능한 변압기-기반 발룬
KR1020197004370A KR102464756B1 (ko) 2016-08-31 2017-08-30 스위칭 가능한 변압기-기반 발룬

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197004370A KR102464756B1 (ko) 2016-08-31 2017-08-30 스위칭 가능한 변압기-기반 발룬

Country Status (5)

Country Link
US (1) US10200009B2 (ko)
EP (1) EP3507904B1 (ko)
KR (2) KR102540520B1 (ko)
CN (1) CN109643979B (ko)
WO (1) WO2018042247A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190189342A1 (en) * 2017-12-20 2019-06-20 National Chung Shan Institute Of Science And Technology Variable inductor and integrated circuit using the variable inductor
EP3671775A1 (en) * 2018-12-17 2020-06-24 Nxp B.V. Integrated circuit comprising a balun
US11245426B2 (en) * 2020-06-04 2022-02-08 Samsung Electronics Co., Ltd. Band switching balun
US20230238937A1 (en) * 2022-01-26 2023-07-27 Swiftlink Technologies Co., Ltd. Transformer-based marchand balun amplifier for wireless communication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278258A1 (en) 2007-05-08 2008-11-13 Lianjun Liu Integrated circuit having re-configurable balun circuit and method therefor
US20100167667A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics (Tours) Sas Setting of a balun
US20120139658A1 (en) 2010-12-01 2012-06-07 Fenghao Mu Imbalance Detection and Reduction for Wideband Balun
US20120146741A1 (en) 2010-12-09 2012-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Transformer with bypass capacitor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0004794L (sv) * 2000-12-22 2002-06-23 Ericsson Telefon Ab L M En flerskikts-symmetreringstransformatorstruktur
TWI300575B (en) 2003-11-18 2008-09-01 Via Tech Inc Coplanar transformer
US7084713B2 (en) * 2004-03-29 2006-08-01 Qualcomm Inc. Programmable capacitor bank for a voltage controlled oscillator
US7365627B2 (en) 2006-03-14 2008-04-29 United Microelectronics Corp. Metal-insulator-metal transformer and method for manufacturing the same
US7626472B2 (en) 2007-03-29 2009-12-01 Intel Corporation Package embedded three dimensional balun
US7629860B2 (en) * 2007-06-08 2009-12-08 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications
US7688158B2 (en) 2007-09-28 2010-03-30 Intel Corporation Digitally tuned, integrated baluns with enhanced linearity for multi-band radio applications
KR100973006B1 (ko) * 2008-06-03 2010-07-30 삼성전기주식회사 발룬
US8068795B2 (en) * 2009-03-24 2011-11-29 Freescale Semiconductor, Inc. RF multiband transmitter with balun
US8368481B2 (en) 2009-10-14 2013-02-05 Microsemi Corporation RF switchable balun
US8374196B2 (en) 2010-02-19 2013-02-12 Qualcomm, Incorporated Methods and apparatus for a switchable balun for combined Bluetooth® and WLAN operation
EP2586125A4 (en) * 2010-06-22 2014-06-18 Hittite Microwave Corp IMPROVED DOUBLE BALANCED MIXER
US8493126B2 (en) * 2010-07-15 2013-07-23 Qualcomm Incorporated Wideband balun having a single primary and multiple secondaries
US8339203B2 (en) * 2010-09-24 2012-12-25 St-Ericsson Sa PA load-line tuning with capacitors around a balun
KR20120072799A (ko) 2010-12-24 2012-07-04 삼성전기주식회사 주파수 가변형 발룬 회로
EP2549646A1 (en) * 2011-07-21 2013-01-23 Telefonaktiebolaget L M Ericsson (publ) Transformer filter arrangement
FR2978595A1 (fr) * 2011-07-28 2013-02-01 St Microelectronics Crolles 2 Transformateur du type symetrique-dissymetrique
CN102545830B (zh) 2012-02-06 2015-03-11 南通大学 一种具有滤波功能的微波频率可调巴伦
KR101428003B1 (ko) * 2012-11-19 2014-08-07 전자부품연구원 트랜스포머 기반 ｒｆ 스위치 및 그 스위칭 방법
EP2747282B1 (en) * 2012-12-21 2019-11-06 IMEC vzw Tunable impedance network
WO2014136402A1 (ja) * 2013-03-05 2014-09-12 パナソニック株式会社 ミキサ回路
JP6303348B2 (ja) * 2013-09-11 2018-04-04 株式会社ソシオネクスト 移相器、プリディストータ、及びフェーズドアレイアンテナ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278258A1 (en) 2007-05-08 2008-11-13 Lianjun Liu Integrated circuit having re-configurable balun circuit and method therefor
US20100167667A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics (Tours) Sas Setting of a balun
US20120139658A1 (en) 2010-12-01 2012-06-07 Fenghao Mu Imbalance Detection and Reduction for Wideband Balun
US20120146741A1 (en) 2010-12-09 2012-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Transformer with bypass capacitor

Also Published As

Publication number Publication date
CN109643979A (zh) 2019-04-16
CN109643979B (zh) 2023-05-30
KR102464756B1 (ko) 2022-11-07
KR20220153110A (ko) 2022-11-17
WO2018042247A1 (en) 2018-03-08
EP3507904A1 (en) 2019-07-10
KR20190067153A (ko) 2019-06-14
US10200009B2 (en) 2019-02-05
US20180062607A1 (en) 2018-03-01
EP3507904B1 (en) 2022-07-20

Similar Documents

Publication Publication Date Title
KR102540520B1 (ko) 스위칭 가능한 변압기-기반 발룬
CN102208286B (zh) 高功率可调电容器
KR101700503B1 (ko) 무선 주파수 스위치를 구동하기 위한 시스템 및 방법
US7764142B2 (en) Series connected bit phase shifter having first and second impedance adjusting circuits
KR101866103B1 (ko) 스위칭가능한 캐패시턴스를 위한 시스템 및 방법
CN104158524B (zh) 用于可开关电容的系统和方法
EP2599221B1 (en) Rf isolation switch circuit
US8368481B2 (en) RF switchable balun
US9876480B2 (en) System and method for a tunable capacitance circuit
US20090085689A1 (en) Digitally tuned, integrated baluns with enhanced linearity for multi-band radio applications
US6731175B1 (en) High frequency amplifier
CN105048964A (zh) 用于可开关电容的系统和方法
WO2014100518A2 (en) Driver amplifier with asymmetrical t-coil matching network
WO2020049877A1 (ja) 可変容量回路、および、無線通信装置
US10469121B2 (en) Non-linear shunt circuit for third order harmonic reduction in RF switches
US20230022015A1 (en) Compact Antenna Impedance Tuner
Wang et al. High isolation and high power of 0.13 µm CMOS SPDT switch using deep‐N‐well transistors and floating‐body technique in K‐band
Wang et al. Single‐/multiband CMOS low‐noise amplifier using concentric switching inductors
Li et al. Broadband complementary metal‐oxide semiconductor phase shifter with 6‐bit resolution based on all‐pass networks
US20140159829A1 (en) Variable capacitance circuit
KR20240107793A (ko) 교차 결합 스위치를 포함하는 차동 네트워크의 가변 회로
JP2020155527A (ja) スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路
US20130249655A1 (en) Variable capacitor circuit

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant