KR102526526B1 - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR102526526B1
KR102526526B1 KR1020180067882A KR20180067882A KR102526526B1 KR 102526526 B1 KR102526526 B1 KR 102526526B1 KR 1020180067882 A KR1020180067882 A KR 1020180067882A KR 20180067882 A KR20180067882 A KR 20180067882A KR 102526526 B1 KR102526526 B1 KR 102526526B1
Authority
KR
South Korea
Prior art keywords
memory
map data
target map
memory system
abandoned
Prior art date
Application number
KR1020180067882A
Other languages
English (en)
Other versions
KR20190141304A (ko
Inventor
조영익
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180067882A priority Critical patent/KR102526526B1/ko
Priority to US16/227,571 priority patent/US10698811B2/en
Priority to CN201811603438.3A priority patent/CN110609658B/zh
Publication of KR20190141304A publication Critical patent/KR20190141304A/ko
Priority to US16/910,876 priority patent/US11341040B2/en
Application granted granted Critical
Publication of KR102526526B1 publication Critical patent/KR102526526B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • H03M7/6064—Selection of Compressor
    • H03M7/6082—Selection strategies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/403—Error protection encoding, e.g. using parity or ECC codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/608—Details relating to cache mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 발명의 실시 예들에 따른 메모리 시스템의 동작방법에 있어서, 리드 요청을 처리하기 위한 메모리 시스템의 동작방법에 있어서, 메모리에 상기 리드 요청에 대응하는 타겟 맵 데이터를 검색하는 단계; 상기 타겟 맵 데이터가 상기 메모리에 검색되지 않은 경우, 상기 타겟 맵 데이터를 메모리 장치에서 로딩하는 단계; 상기 로딩된 타겟 맵 데이터를 상기 메모리의 가용 공간 정보에 따른 소정의 압축률을 사용하여 압축하는 단계; 상기 압축된 타겟 맵 데이터를 상기 메모리에 저장하는 단계; 상기 압축된 타겟 맵 데이터를 파싱하는 단계; 및 상기 파싱된 타겟 맵 데이터에 기초하여 상기 리드 요청에 대응하는 타겟 유저 데이터를 상기 메모리 장치에서 리드하여 출력하는 단계를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 리드 성능을 향상시킬 수 있는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 본 발명의 실시 예에 따른 메모리 시스템은 메모리 용량에 따라 맵 데이터의 압축 비율을 달리하여, 맵 데이터를 메모리 상에 효율적으로 캐싱(caching)할 수 있고, 그 결과, 타겟 유저 데이터에 대한 리드 성능(read performce)을 향상시킬 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템의 동작방법에 있어서, 메모리에 상기 리드 요청에 대응하는 타겟 맵 데이터를 검색하는 단계; 상기 타겟 맵 데이터가 상기 메모리에 검색되지 않은 경우, 상기 타겟 맵 데이터를 메모리 장치에서 로딩하는 단계; 상기 로딩된 타겟 맵 데이터를 상기 메모리의 가용 공간 정보에 따른 소정의 압축률을 사용하여 압축하는 단계; 상기 압축된 타겟 맵 데이터를 상기 메모리에 저장하는 단계; 상기 압축된 타겟 맵 데이터를 파싱하는 단계; 및 상기 파싱된 타겟 맵 데이터에 기초하여 상기 리드 요청에 대응하는 타겟 유저 데이터를 상기 메모리 장치에서 리드하여 출력하는 단계를 포함할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템에 있어서, 맵 데이터 및 상기 맵 데이터에 대응하는 유저 데이터를 저장하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하며, 상기 컨트롤러는 상기 맵 데이터의 일부를 저장하는 메모리, 상기 메모리에 상기 리드 요청에 대응하는 타겟 맵 데이터를 검색하고, 상기 타겟 맵 데이터가 상기 메모리에 검색되지 않은 경우, 상기 타겟 맵 데이터를 상기 메모리 장치에서 로딩하는 프로세서, 상기 로딩된 타겟 맵 데이터를 상기 메모리의 가용 공간 정보에 따른 소정의 압축률을 사용하여 압축하고, 상기 압축된 타겟 맵 데이터를 상기 메모리로 출력하는 압축부, 상기 압축된 타겟 맵 데이터를 파싱하는 파서를 포함하고, 상기 프로세서는 상기 파싱된 타겟 맵 데이터에 기초하여 상기 리드 요청에 대응하는 타겟 유저 데이터를 상기 메모리 장치에서 리드하여 출력할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 상에 캐싱된 맵 데이터를 효율적으로 검색하여 오버헤드(overhead)를 감소시키며, 압축된 맵 데이터를 메모리 상에 캐싱하여 맵 데이터의 히트(hit) 효과를 향상시켜, 타겟 유저 데이터에 대한 리드 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템의 구조를 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 8 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
호스트로부터 메모리 시스템에 리드 요청이 제공된 경우, 리드 요청에 대응하는 맵 데이터가 메모리에 캐싱(caching)되어 있어야 리드 요청을 처리하는 메모리 시스템의 오버헤드(overhead)를 줄일 수 있다. 따라서, 가능한 많은 양의 맵 데이터를 메모리상에 캐싱하기 위하여, 메모리 상에 많은 양의 맵 데이터는 압축된 상태로 캐싱될 수 있다. 그리고, 높은 압축률을 이용하여 맵 데이터가 압축된 경우, 메모리 상에 많은 양의 맵 데이터가 캐싱될 수 있다.
하지만, 필요 이상의 많은 양의 맵 데이터를 캐싱하게 될 경우 오히려 원하는 맵 데이터의 위치를 메모리에서 찾아야 하는 오버헤드가 추가로 발생된다는 문제점이 있다. 즉, 높은 압축률로 압축된 맵 데이터에 대하여 상대적으로 낮은 압축률로 압축된 맵 데이터보다 긴 시간의 압축 해제 동작(이하에서 설명되는 파싱동작)이 수행될 수 있다. 파싱 시간이 길어지면, 메모리 시스템의 리드 성능이 하락될 수 있다.
메모리 상에 맵 데이터의 검색률을 향상시키기 위하여 높은 압축률로 압축된 맵 데이터를 캐싱할 수 있으나, 높은 압축률로 압축된 맵 데이터에 소요되는 파싱 시간은 증가될 수 있다. 반면에, 파싱 시간을 짧게 하기 위해서 낮은 압축률로 압축된 맵 데이터를 메모리에 캐싱할 수 있으나, 메모리 상에 맵 데이터의 검색률이 감소될 수 있다.
따라서, 본 발명에서는 메모리(144)의 가용 공간 상황에 맞추어 맵 데이터의 압축률을 조절하여 맵 데이터의 검색률을 높이면서 동시에 맵 데이터에 대한 파싱 동작의 오버헤드를 크지 않게 관리할 수 있는 방법을 제안한다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템(110)의 구조를 나타낸 블록도이다. 도 1에 개시된 바와 같이, 메모리 시스템(110)은 컨트롤러(130)와 메모리 장치(150)를 포함할 수 있다. 앞서 도 1 내지 도 4를 통하여 컨트롤러(130)와 메모리 장치(150)의 개략적인 구조가 설명된다. 다만, 도 5에서는 본 발명의 핵심적인 동작을 설명하기 위한 메모리 시스템(110)의 구성요소만이 개시된다.
메모리 장치(150)를 도 3과 같이 메모리 셀 어레이(330)를 포함할 수 있으며, 압축부(530)를 더 포함할 수 있다.
메모리 셀 어레이(330)는 복수의 메모리 블록들을 포함할 수 있으며, 특히, 맵 데이터가 저장된 맵 데이터 블록(570) 및 유저 데이터가 저장된 유저 데이터 블록(590)을 포함할 수 있다.
메모리 장치(150)는 컨트롤러(130)의 제어에 응답하여 동작할 수 있다. 예를 들어, 컨트롤러(130)가 타겟 유저 데이터를 리드하도록 메모리 장치(150)를 제어하는 경우, 메모리 장치(150)는 타겟 유저 데이터를 특정 메모리 블록에서 리드하여 컨트롤러(130)로 제공할 수 있다. 특히, 컨트롤러(130)가 타겟 맵 데이터를 리드하도록 메모리 장치(150)를 제어하는 경우, 메모리 장치(150)는 맵 데이터 블록(570)에서 맵 데이터를 리드하여 컨트롤러(130)로 제공할 수 있다.
컨트롤러(130)는 도 1과 같이 메모리(144) 및 프로세서(134)를 포함할 수 있으며, 모니터(510) 및 파서(530, parser) 및 압축부(550, compressor)를 더 포함할 수 있다.
도 1에 설명된 바와 같이, 메모리(144)는 메모리 시스템(110)의 동작 메모리로서, 메모리 시스템(110)의 구동을 위한 데이터를 저장할 수 있다. 특히, 메모리(144)는 맵 데이터를 저장할 수 있다. 구체적으로, 메모리(144)는 호스트(102)로부터 제공된 리드 요청에 대응하는 타겟 맵 데이터를 저장할 수 있다. 타겟 맵 데이터는 타겟 유저 데이터에 대한 논리주소와 물리주소의 매핑 정보를 포함할 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있으며, 특히, 호스트(102)로부터의 라이트 요청 혹은 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 혹은 리드 동작을 제어할 수 있다. 나아가, 프로세서(134)는 호스트(102)로부터 제공된 요청에 대응하는 타겟 맵 데이터를 메모리(144)상에서 검색할 수 있다. 만약, 타겟 맵 데이터가 메모리(144)에 캐싱되어 있다면, 프로세서(134)는 타겟 맵 데이터에 기초하여 타겟 유저 데이터를 리드하도록 메모리 장치(150)를 제어할 수 있다. 반면에, 타겟 맵 데이터가 메모리(144)에 캐싱되어 있지 않다면, 프로세서(134)는 타겟 유저 데이터에 대응하는 물리 주소를 메모리 장치(150) 내의 맵 데이터 블록(570)에서 로딩하도록 메모리 장치(150)를 제어할 수 있다. 그 결과, 타겟 맵 데이터가 메모리(144)에 캐싱되어 있지 않은 경우, 컨트롤러(130)가 별도로 메모리 장치(150)에서 타겟 맵 데이터를 로딩해야 하므로 메모리 시스템(110)의 리드 성능이 떨어질 수 있다.
모니터(510)는 메모리(144)의 용량을 주기적으로 모니터링할 수 있다. 그리고, 모니터(510)는 모니터링된 메모리(144)의 가용 공간 정보를 저장할 수 있다. 나아가, 모니터(510)는 메모리(144)의 가용 공간 정보를 압축부(530)에 제공할 수 있다. 도 5에는 모니터(510)가 프로세서(134)와 별개의 구성요소로 도시되어 있으나, 모니터(510)는 프로세서(134)에 포함될 수 있다.
압축부(530)는 프로세서(134)에 의하여 맵 데이터 블록(570)으로부터 로딩된 타겟 맵 데이터를 제공받아 소정의 크기로 압축할 수 있다. 구체적으로, 압축부(530)는 로딩된 맵 데이터 중 압축이 가능한 맵 데이터만 소정의 크기로 압축할 수 있다. 예를 들면, 압축부(530)는 시퀀셜 맵 데이터만 소정의 크기로 압축할 수 있다. 나아가, 압축부(530)는 모니터(510)로부터 제공받은 메모리(144)의 가용 공간 정보에 기초하여 타겟 맵 데이터를 소정의 크기로 압축할 수 있다. 앞서 설명된 바와 같이, 상대적으로 높은 압축률을 사용하여 맵 데이터가 압축된 경우, 맵 데이터를 파싱하는 시간이 압축률에 비례하여 증가될 수 있다. 이를 보완하기 위하여, 압축부(530)는 압축률과 파싱 시간을 고려하여 '1/2', '1/4', '1/8' 압축률에 가중치(weight)를 부여하고, 메모리(144)의 가용 공간을 이 가중치에 따른 구간들로 나누어 가장 적합한 압축률을 사용하여 맵 데이터를 압축할 수 있다. 다만, 이는 하나의 실시 예에 해당할 뿐이며, 이에 제한되는 것은 아니다.
예를 들면, 메모리(144)의 전체 용량이 1.5MB라고 가정한다. 만약, 메모리(144)의 가용 공간이 1.5MB이하이고 1MB보다 큰 경우, 메모리(144)의 가용 공간이 충분하므로 프로세서(134)가 메모리(144)에서 맵 데이터를 검색하는 시간이 짧은 점을 고려하여, 압축부(530)는 상대적으로 긴 파싱 시간을 갖는 '1/8'압축률을 사용하여 맵 데이터를 압축할 수 있다. 만약, 메모리(144)의 가용 공간이 1MB이하이고 512Byte보다 큰 경우, 압축부(530)는 '1/4'압축률을 사용하여 맵 데이터를 압축할 수 있다. 만약, 메모리(144)의 가용 공간이 512Byte 이하인 경우, 메모리(144)의 여유 공간이 부족하므로 프로세서(134)가 메모리(144)에서 맵 데이터를 검색하는 시간이 길다는 점을 고려하여, 압축부(530)는 상대적으로 짧은 파싱 시간을 갖는 '1/2'압축률을 사용하여 맵 데이터를 압축할 수 있다.
압축부(530)는 압축된 타겟 맵 데이터를 출력하여 메모리(144)에 저장할 수 있다.
파서(550)는 압축 맵 데이터를 파싱(parsing)할 수 있다. 예를 들면, 타겟 맵 데이터가 소정의 크기로 압축된 경우, 파서(550)는 압축된 타겟 맵 데이터를 압축 해제할 수 있다. 파서(550)는 압축률이 높은 맵 데이터일수록 더 오랫동안 파싱할 수 있다. 예를 들어, 파서(550)는 본래의 맵 데이터의 크기의 '1/8'크기로 압축된 맵 데이터를 '10us'동안 파싱할 수 있다. 반면에, 파서(550)는 본래의 맵 데이터의 크기의 '1/2'크기로 압축된 맵 데이터를 '2.5us'동안 파싱할 수 있다. 즉, 본래의 맵 데이터 크기와 대비하여 상대적으로 더 많이 압축된 맵 데이터는 상대적으로 긴 파싱 시간을 가질 수 있다. 파싱에 소요되는 시간이 길어질수록 메모리 시스템(110)의 리드 성능은 하락될 수 있다.
그리고, 프로세서(134)는 파싱된 타겟 맵 데이터에 기초하여 타겟 유저 데이터를 리드하도록 메모리 장치(150)를 제어할 수 있다. 메모리 장치(150)는 유저 데이터 블록(590)에서 타겟 유저 데이터를 리드하여 컨트롤러(130)로 제공할 수 있으며, 컨트롤러(130)는 ECC 복호 과정를 통하여 에러가 없는 경우 호스트(102)로 출력할 수 있다.
이와 같은 정책을 사용하여 맵 데이터를 압축하게 되면, 많은 양의 맵 데이터를 압축하여 캐싱할 수 있음과 동시에, 파싱 시간을 고려하여 압축률을 관리하였기 때문에, 비록 많은 양의 맵 데이터가 압축되어 있다 하더라도 압축된 맵 데이터를 파싱하는 오버헤드 또한 일정 수준을 넘지 않도록 관리할 수 있다. 따라서, 압축된 맵 데이터를 로딩하여 파싱하는 시간을 적절하게 조절함으로써 맵 압축 효과를 극대화 시켜 메모리 시스템(110)의 리드 성능을 향상시킬 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다.
단계 S601에서, 컨트롤러(130)는 호스트(102)로부터 리드 요청을 제공받을 수 있다.
단계 S603에서, 프로세서(134)는 리드 요청에 대응하는 타겟 맵 데이터를 메모리(144)에서 검색할 수 있다.
만약, 메모리(144)에 타겟 맵 데이터가 존재한다면(단계 S605에서, 'Yes'), 단계 S619에서, 메모리 시스템(110)은 도 7에 도시된 동작을 수행할 수 있다.
반면에, 메모리(144)에 타겟 맵 데이터가 존재하지 않는다면(단계 S605에서, 'No'), 단계 S607에서, 모니터(510)는 메모리(144)의 가공 공간 정보를 확인할 수 있다. 나아가, 모니터(510)는 메모리(144)의 가용 공간 정보를 압축부(550)에 제공할 수 있다. 단계 S607는 설명의 편의를 위하여 본 단계에서 설명되고 있으나, 도 5에서 설명된 바와 같이, 모니터(510)는 주기적으로 메모리(144)의 가용 공간 정보를 확인할 수 있다. 따라서, 반드시, 단계 S607에만 모니터(510)가 메모리(144)의 용량 정보를 확인하는 것은 아니다.
나아가, 단계 S609에서, 프로세서(134)는 메모리 장치(150)에 타겟 맵 데이터에 대한 리드 요청할 수 있다.
단계 S611에서, 메모리 장치(150)는 맵 데이터 블록(570)에 저장된 타겟 맵 데이터를 리드할 수 있다.
그리고 나서, 단계 S613에서, 메모리 장치(150)는 타겟 맵 데이터를 컨트롤러(130)에 제공할 수 있다.
단계 S615에서, 압축부(530)는 리드된 타겟 맵 데이터를 메모리(144)의 가용 공간 정보에 기초하여 압축할 수 있다. 압축이 완료된 경우, 압축부(530)는 압축 타겟 맵 데이터를 출력할 수 있다.
단계 S617에서, 프로세서(134)는 압축 타겟 맵 데이터를 메모리(144)에 저장할 수 있다.
그 후, 단계 S619에서, 메모리 시스템(110)은 도 7에 도시된 동작을 수행할 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다. 구체적으로, 도 7은 도 6에 도시된 동작 이후의 메모리 시스템(110)의 동작을 나타낼 수 있다.
단계 S701에서, 파서(550)는 메모리(144)에 저장된 압축 타겟 맵 데이터를 파싱할 수 있다.
단계 S703에서, 프로세서(134)는 파싱된 타겟 맵 데이터를 확인하여 타겟 맵 데이터에 대응하는 타겟 유저 데이터를 리드하도록 메모리 장치(150)를 제어할 수 있다.
단계 S705에서, 메모리 장치(150)는 타겟 유저 데이터를 유저 데이터 블록(590)에서 리드할 수 있으며,
단계 S707에서, 메모리 장치(150)는 타겟 유저 데이터를 컨트롤러(130)로 제공할 수 있다.
나아가, 단계 S709에서, 컨트롤러(130)는 별다른 문제가 없다면 타겟 유저 데이터를 호스트(102)로 출력할 수 있다.
그러면 이하에서는, 도 8 내지 도 16을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 7에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 8은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 8을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 이러한 컨트롤러(130)는 복수의 프로세서를 포함할 수 있다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 9은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 9을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 9에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 10는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 10를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 11을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12 내지 도 15는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 12 내지 도 15를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 9 내지 도 11에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 7에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 16는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 16를 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 10 내지 도 15에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (21)

  1. 리드 요청을 처리하기 위한 메모리 시스템의 동작방법에 있어서,
    메모리에 상기 리드 요청에 대응하는 타겟 맵 데이터를 검색하는 단계;
    상기 타겟 맵 데이터가 상기 메모리에 검색되지 않은 경우, 상기 타겟 맵 데이터를 메모리 장치에서 로딩하는 단계;
    상기 로딩된 타겟 맵 데이터를 상기 메모리의 가용 공간 정보에 비례하여 달라지는 압축률을 사용하여 압축하는 단계;
    상기 압축된 타겟 맵 데이터를 상기 메모리에 저장하는 단계;
    상기 압축된 타겟 맵 데이터를 파싱하는 단계; 및
    상기 파싱된 타겟 맵 데이터에 기초하여 상기 리드 요청에 대응하는 타겟 유저 데이터를 상기 메모리 장치에서 리드하여 출력하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 압축하는 단계는
    상기 메모리의 가용 공간 정보에 따라 복수의 압축률에 가중치를 부여하여 상기 타겟 맵 데이터를 압축하는
    메모리 시스템의 동작방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 압축하는 단계는
    상기 메모리가 초기상태일 때, 상기 복수의 압축률 중 가장 압축률이 큰 값을 사용하여 상기 타겟 맵 데이터를 압축하는
    메모리 시스템의 동작방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 압축하는 단계는
    상기 메모리의 가용 공간 정보가 제 1 임계 값보다 작은 경우, 제 1 압축률을 사용하여 상기 타겟 맵 데이터를 압축하는
    메모리 시스템의 동작방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 압축하는 단계는
    압축이 가능한 맵 데이터만 소정의 압축률을 사용하여 압축하는
    메모리 시스템의 동작방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 메모리의 가용 공간 정보를 확인하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 파싱하는 단계는
    상기 복수의 압축률 각각에 따라 파싱 시간을 달리하여 상기 압축된 타겟 맵 데이터를 파싱하는
    메모리 시스템의 동작방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 파싱 시간은
    압축률에 비례하여 증가하는 것을 특징으로 하는
    메모리 시스템의 동작방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 출력하는 단계는
    상기 타겟 유저 데이터에 대한 ECC 복호 동작을 수행하고, 상기 ECC 복호 동작이 성공으로 판단될 때, 상기 타겟 유저 데이터를 출력하는
    메모리 시스템의 동작방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 타겟 맵 데이터가 상기 메모리에서 검색되는 경우, 상기 타겟 맵 데이터를 파싱하는 단계; 및
    상기 파싱된 타겟 맵 데이터에 기초하여 상기 리드 요청에 대응하는 타겟 유저 데이터를 상기 메모리 장치에서 리드하여 출력하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  11. 리드 요청을 처리하기 위한 메모리 시스템에 있어서,
    맵 데이터 및 상기 맵 데이터에 대응하는 유저 데이터를 저장하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는
    상기 맵 데이터의 일부를 저장하는 메모리,
    상기 메모리에 상기 리드 요청에 대응하는 타겟 맵 데이터를 검색하고, 상기 타겟 맵 데이터가 상기 메모리에 검색되지 않은 경우, 상기 타겟 맵 데이터를 상기 메모리 장치에서 로딩하는 프로세서,
    상기 로딩된 타겟 맵 데이터를 상기 메모리의 가용 공간 정보에 비례하여 달라지는 압축률을 사용하여 압축하고, 상기 압축된 타겟 맵 데이터를 상기 메모리로 출력하는 압축부,
    상기 압축된 타겟 맵 데이터를 파싱하는 파서
    를 포함하고,
    상기 프로세서는 상기 파싱된 타겟 맵 데이터에 기초하여 상기 리드 요청에 대응하는 타겟 유저 데이터를 상기 메모리 장치에서 리드하여 출력하는
    메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 압축부는
    상기 메모리의 가용 공간 정보에 따라 복수의 압축률에 가중치를 부여하여 상기 타겟 맵 데이터를 압축하는
    메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 압축부는
    상기 메모리가 초기상태일 때, 상기 복수의 압축률 중 가장 압축률이 큰 값을 사용하여 상기 타겟 맵 데이터를 압축하는
    메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 압축부는
    상기 메모리의 가용 공간 정보가 제 1 임계 값보다 작은 경우, 제 1 압축률을 사용하여 상기 타겟 맵 데이터를 압축하는
    메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 압축부는
    상기 맵 데이터 중 압축이 가능한 맵 데이터만 소정의 압축률을 사용하여 압축하는
    메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 컨트롤러는
    상기 메모리의 가용 공간 정보를 확인하는 모니터
    를 더 포함하는 메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 파서는
    상기 복수의 압축률 각각에 따라 파싱 시간을 달리하여 상기 압축된 타겟 맵 데이터를 파싱하는
    메모리 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 파싱 시간은
    압축률에 비례하여 증가하는 것을 특징으로 하는
    메모리 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 프로세서는
    상기 타겟 유저 데이터에 대한 ECC 복호 동작을 수행하고, 상기 ECC 복호 동작이 성공으로 판단될 때, 상기 타겟 유저 데이터를 출력하는
    메모리 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 프로세서가
    상기 타겟 맵 데이터를 상기 메모리에서 검색한 경우, 상기 타겟 맵 데이터를 로딩하여 파서로 제공하고,
    상기 파서는
    제공된 상기 타겟 맵 데이터를 파싱하며,
    상기 컨트롤러는
    상기 파싱된 타겟 맵 데이터에 기초하여 상기 리드 요청에 대응하는 타겟 유저 데이터를 상기 메모리 장치에서 리드하여 출력하는
    메모리 시스템.

  21. 사용자 데이터와 관련한 논리 주소와 물리 주소를 맵핑하는 맵 데이터를 저장하는 메모리 장치; 및
    상기 메모리 장치에서 상기 맵 데이터를 로딩하고, 소정의 압축률을 기초로 압축된 상기 맵 데이터를 메모리에 저장하는 컨트롤러를 포함하고,
    상기 소정의 압축률은 상기 메모리의 가용 공간에 의해 비례하여 결정되는,
    메모리 시스템.
KR1020180067882A 2018-06-14 2018-06-14 메모리 시스템 및 그것의 동작방법 KR102526526B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180067882A KR102526526B1 (ko) 2018-06-14 2018-06-14 메모리 시스템 및 그것의 동작방법
US16/227,571 US10698811B2 (en) 2018-06-14 2018-12-20 Memory system and operating method thereof
CN201811603438.3A CN110609658B (zh) 2018-06-14 2018-12-26 存储器系统以及该存储器系统的操作方法
US16/910,876 US11341040B2 (en) 2018-06-14 2020-06-24 Memory system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180067882A KR102526526B1 (ko) 2018-06-14 2018-06-14 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20190141304A KR20190141304A (ko) 2019-12-24
KR102526526B1 true KR102526526B1 (ko) 2023-04-28

Family

ID=68839637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180067882A KR102526526B1 (ko) 2018-06-14 2018-06-14 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (2) US10698811B2 (ko)
KR (1) KR102526526B1 (ko)
CN (1) CN110609658B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220101847A (ko) * 2021-01-12 2022-07-19 삼성전자주식회사 전자 장치 및 전자 장치의 스토리지 운영 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170177497A1 (en) * 2015-12-21 2017-06-22 Qualcomm Incorporated Compressed caching of a logical-to-physical address table for nand-type flash memory

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490239A3 (en) * 1990-12-14 1992-09-02 Ceram Incorporated Storage of compressed data on random access storage devices
US5594598A (en) * 1992-10-19 1997-01-14 Canon Kabushiki Kaisha Information recording apparatus having variable compression ratio
JPH09307726A (ja) * 1996-05-17 1997-11-28 Oki Data:Kk 画像圧縮・復元装置
JP3859815B2 (ja) * 1996-08-02 2006-12-20 シャープ株式会社 圧縮情報記憶装置
JP2001282662A (ja) * 2000-03-31 2001-10-12 Canon Inc 装置管理方法及びシステム並びに記憶媒体
JP4408537B2 (ja) * 2000-07-21 2010-02-03 シャープ株式会社 情報圧縮記録装置
JP3450831B2 (ja) * 2001-02-08 2003-09-29 株式会社東芝 情報記憶装置、その制御プログラム、およびプログラム記録媒体
US7095343B2 (en) * 2001-10-09 2006-08-22 Trustees Of Princeton University code compression algorithms and architectures for embedded systems
AU2003247426A1 (en) * 2002-02-20 2003-09-09 Koninklijke Philips Electronics N.V. Flexible storage of media information
KR100503037B1 (ko) * 2002-11-01 2005-07-21 삼성테크윈 주식회사 디지털 카메라와 그의 영상정보 저장방법
US7188227B2 (en) * 2003-09-30 2007-03-06 International Business Machines Corporation Adaptive memory compression
JP3997323B2 (ja) * 2003-11-12 2007-10-24 船井電機株式会社 ダビング装置
JP4870700B2 (ja) * 2008-03-11 2012-02-08 株式会社リコー 通信システム
CN101640794A (zh) * 2008-07-31 2010-02-03 鸿富锦精密工业（深圳）有限公司 影像资料压缩系统及其方法
US8527467B2 (en) * 2011-06-30 2013-09-03 International Business Machines Corporation Compression-aware data storage tiering
KR102254392B1 (ko) * 2014-05-12 2021-05-25 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템
KR101600190B1 (ko) 2014-09-23 2016-03-07 한국기술교육대학교 산학협력단 환경 변수를 고려한 실내 측위 장치 및 그 방법
KR20160070512A (ko) 2014-12-10 2016-06-20 삼성전자주식회사 반도체 장치 및 그 동작 방법
KR20170074264A (ko) * 2015-12-21 2017-06-30 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10140211B2 (en) * 2016-06-30 2018-11-27 Toshiba Memory Corporation Cache device and method for storing tag data and cache data in cache device
KR102559518B1 (ko) * 2016-09-28 2023-07-26 에스케이하이닉스 주식회사 메모리 제어장치 및 방법
KR20180040769A (ko) * 2016-10-12 2018-04-23 삼성전자주식회사 저장 장치 및 그것의 동작 방법
JP2018160059A (ja) * 2017-03-22 2018-10-11 東芝メモリ株式会社 メモリコントローラ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170177497A1 (en) * 2015-12-21 2017-06-22 Qualcomm Incorporated Compressed caching of a logical-to-physical address table for nand-type flash memory

Also Published As

Publication number Publication date
US20200320000A1 (en) 2020-10-08
CN110609658A (zh) 2019-12-24
US11341040B2 (en) 2022-05-24
KR20190141304A (ko) 2019-12-24
US20190384701A1 (en) 2019-12-19
CN110609658B (zh) 2023-06-27
US10698811B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
KR20190136492A (ko) 메모리 시스템 및 그것의 동작방법
KR102517681B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20200013897A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190143073A (ko) 메모리 시스템 및 그것의 동작방법
KR20190128392A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200006379A (ko) 컨트롤러 및 그것의 동작방법
KR20190130719A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20200064568A (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102571629B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20200066906A (ko) 메모리 시스템, 그것의 동작방법 및 컨트롤러
KR20200064567A (ko) 데이터 처리 시스템 및 그것의 동작방법
KR20200053965A (ko) 메모리 시스템 및 그것의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant