KR102517011B1 - 디지털 전치-왜곡을 위한 구성가능 비-선형 필터 - Google Patents

디지털 전치-왜곡을 위한 구성가능 비-선형 필터 Download PDF

Info

Publication number
KR102517011B1
KR102517011B1 KR1020210138449A KR20210138449A KR102517011B1 KR 102517011 B1 KR102517011 B1 KR 102517011B1 KR 1020210138449 A KR1020210138449 A KR 1020210138449A KR 20210138449 A KR20210138449 A KR 20210138449A KR 102517011 B1 KR102517011 B1 KR 102517011B1
Authority
KR
South Korea
Prior art keywords
linear filter
configurable
filter
digital
rows
Prior art date
Application number
KR1020210138449A
Other languages
English (en)
Other versions
KR20220055417A (ko
Inventor
아난드 벤키타수브라마니
스티븐 서머필드
바바나 무랄리크리슈나
프라빈 찬드라세카란
Original Assignee
아날로그 디바이시즈 인터내셔널 언리미티드 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아날로그 디바이시즈 인터내셔널 언리미티드 컴퍼니 filed Critical 아날로그 디바이시즈 인터내셔널 언리미티드 컴퍼니
Publication of KR20220055417A publication Critical patent/KR20220055417A/ko
Application granted granted Critical
Publication of KR102517011B1 publication Critical patent/KR102517011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H03H17/0226—Measures concerning the multipliers comprising look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0438—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/045—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3231—Adaptive predistortion using phase feedback from the output of the main amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/009—Theoretical filter design of IIR filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

본원에서 일부 실시예들은, 무선 주파수(radio frequency; RF) 송신 신호를 출력하는 송신기를 포함할 수 있는 무선 주파수 통신 시스템을 설명하며, 송신기는 RF 송신 신호를 전치-왜곡하는 디지털 전치-왜곡(digital pre-distortion; DPD) 시스템을 포함한다. DPD 시스템은 다수의 로우들을 갖는 라게르 필터와 같은 구성가능 비-선형 필터를 포함할 수 있으며, 여기에서 적어도 하나의 로우는 구성가능 데시메이션 비율을 가지고 동작한다. DPD 시스템은 데시메이터들 및 데시메이터들 사이에 결합되는 크로스바 스위치를 더 포함할 수 있다.

Description

디지털 전치-왜곡을 위한 구성가능 비-선형 필터{CONFIGURABLE NON-LINEAR FILTER FOR DIGITAL PRE-DISTORTION}
관련 출원들에 대한 상호 참조
본 출원은 "CONFIGURABLE NON-LINEAR FILTER FOR DIGITAL PRE-DISTORTION"이라는 명칭으로 2020년 10월 26일자로 출원된 미국 가특허 출원번호 제63/198530호로부터의 우선권의 이익을 주장하며, 이러한 출원의 내용들은 명백히 그 전체가 본원에 참조로서 포함된다.
기술분야
개시되는 기술은 전반적으로 무선 트랜시버들에 관한 것으로서, 보다 더 구체적으로, 전력 증폭기들에서 전하 트래핑(charge trapping)의 효과들이 보상되는 디지털 전치-왜곡(pre-distortion; DPD) 기술들에 관한 것이다.
무선 트랜시버들은 매우 다양한 무선 주파수(radio frequency; RF) 통신 시스템들에서 사용될 수 있다. 예를 들어, 트랜시버들은, 예를 들어, 셀룰러 및/또는 무선 근거리 네트워크(wireless local area network; WLAN) 표준들을 포함하여, 매우 다양한 통신 표준들과 연관된 신호들을 송신하고 수신하기 위해 기지국들 또는 모바일 디바이스들 내에 포함될 수 있다. 트랜시버들은 또한 레이더 시스템들, 계측장비, 산업용 전자제품들, 군사용 전자제품들, 랩탑 컴퓨터들, 디지털 라디오들, 및/또는 다른 전자제품들에서 사용될 수 있다.
RF 통신 시스템들은 또한 트랜시버들로부터의 RF 송신 신호를 무선 송신을 위해 적절한 전력 레벨들까지 증폭하기 위한 전력 증폭기들을 포함할 수 있다. 실리콘(Si)-기반 디바이스들, 갈륨 비소(GaAs)-기반 디바이스들, 인듐 인(InP)-기반 디바이스들, 탄화 실리콘(SiC)-기반 디바이스들, 및 질화 갈륨(GaN)-기반 디바이스들을 포함하여 다양한 유형들의 전력 증폭기들이 존재한다. 다양한 유형들의 전력 증폭기들은 비용, 성능, 및/또는 동작 주파수와 관련하여 상이한 장점들을 제공할 수 있다. 예를 들어, Si-기반 전력 증폭기들은 일반적으로 더 낮은 제조 비용을 제공하지만, 일부 Si-기반 전력 증폭기들은 특정 성능 메트릭들과 관련하여 그들의 화합물 반도체 대응 제품들에 비해 열등하다.
전계-효과 트랜지스터(field-effect transistor; FET)들 또는 바이폴라 트랜지스터들과 같은 전력 증폭기에서 사용되는 디바이스들은 다양한 일시적인 비-이상적 디바이스 특성을 나타낼 수 있다. 예를 들어, FET들은 동작 동안 전하를 트래핑할 수 있으며, 이는 유효 임계 전압 및/또는 드레인 전류와 같은 디바이스 특성들을 일시적으로 변화시킬 수 있다. 전력 증폭기들의 트랜지스터(들)와 연관된 전하 트래핑에 기인하는 것들을 포함하여 일시적인 비-이상적 거동들을 보상하기 위한 하드웨어 및/또는 소프트웨어 해법들에 대한 필요성이 존재한다.
본 개시는 디지털 전치-왜곡(DPD) 시스템들에 관한 것으로서, 더 구체적으로는 전력 증폭기의 전하 트래핑 효과를 처리하기 위한 구성가능 비-선형 매트릭을 포함하는 DPD 시스템들에 관한 것이다. 특정 실시예들에 있어서, 전력 증폭기들에서 전하 트래핑 효과들을 처리하기 위한 유연성을 제공하기 위한 구성가능 비-선형 필터를 사용하는 DPD 시스템이 제공된다. 예를 들어, DPD 시스템은, 인입 디지털 송신 데이터가 복수의 데시메이션(decimation) 비율들을 사용하여 데시메이팅되고 (예를 들어, 크로스바 스위치를 사용하여) 비-선형 필터의 상이한 로우(row)들에 선택적으로 제공되며 그리고 로우들 자체가 구성가능 계수들을 갖는 비-선형 필터(예를 들어, 라게르(Laguerre) 필터)를 포함할 수 있다. 따라서, 비-선형 필터는, 수 마이크로초 내지 몇 밀리초에 걸치는 시간 영역들 내에서 전하 트래핑 효과들을 처리하기 위한 유연성을 제공하기 위하여 구성가능 로우들, 컬럼들, 시간 상수들, 및 데시메이션을 가지고 동작한다.
DPD 시스템은 다수의 데시메이팅된 캡처들을 가지고 및/또는 다수의 비-데시메이팅된 샘플을 가지고 작동하며, 여기에서 데시메이션은 송신되는 데이터 스트림 및 전력 증폭기(power amplifier; PA) 출력 데이터 스트림의 캡처, 및 샘플에 대한 정정 및 2개의 스트림들 사이의 서브-샘플링 정렬 이후에 수행될 수 있다.
일부 실시예들은, RF 송신 신호를 출력하도록 구성된 송신기, 및 RF 송신 신호를 증폭하도록 구성된 전력 증폭기를 포함하는 무선 주파수(RF) 통신 시스템을 포함할 수 있다. 추가적으로, 송신기는, RF 송신 신호를 전치-왜곡하도록 구성되고, 적어도 하나의 로우가 구성가능 데시메이션 비율을 가지고 동작하는 복수의 로우들을 갖는 구성가능 비-선형 필터를 포함하는 디지털 전치-왜곡(DPD) 시스템을 포함한다.
일부 실시예들에 있어서, DPD 시스템은 복수의 데시메이터(decimator)들, 및 복수의 데시메이터들과 구성가능 비-선형 필터의 복수의 로우들 사이에 결합되는 크로스바 스위치를 포함한다.
일부 실시예들에 있어서, 복수의 데시메이터들의 적어도 일 부분은 별개로 제어가능한 데시메이션 비율을 갖는다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 복수의 상이한 시간 상수들을 가지고 동작한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 전력 증폭기의 전하 트래핑 효과들을 보상한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 라게르 필터이다.
일부 실시예들에 있어서, 라게르 필터는 매트릭스 컬럼들에 대응하는 프로그램가능한 개수의 필터 스테이지들을 가지고 동작한다.
일부 실시예들에 있어서, 복수의 로우들의 복수의 계수들은 프로그램가능하다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 비-선형 필터의 동작 레이트를 선택적으로 감소시키도록 구성된 입력 데시메이션 필터들의 뱅크(bank)를 더 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 입력 데시메이션 필터들의 뱅크에 의해 제공되는 감소된 동작 레이트를 보상하도록 구성된 출력 보간 필터들의 뱅크를 더 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는, 무한 임펄스 응답(infinite impulse response; IIR) 필터를 실행하기 위해 공통 자원들을 공유하는 2개 이상의 로우들을 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터의 모든 로우들은 IIR 필터를 공유한다.
일부 실시예들에 있어서, IIR 필터는 부동(floating) 메모리 스테이지를 갖는 전치(transposed) 파이프라인 구조체를 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 구성가능 비-선형 필터의 복수의 로우들에 데이터를 제공하도록 구성된 제 1 복수의 룩-업 테이블(look-up table; LUT)들을 더 포함한다.
일부 실시예들에 있어서, 제 1 복수의 LUT들은 비-선형 전달 함수의 구간적(piece-wise) 선형 보간을 제공하도록 구성된다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 복수의 로우들로부터 출력되는 데이터를 프로세싱하도록 구성된 제 2 복수의 LUT들을 더 포함한다.
일부 실시예들에 있어서, DPD 시스템은, DPD를 제공하기 위해 구성가능 비-선형 필터와 함께 동작하는 GMP 회로를 더 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 GMP 회로에 레이트 매칭(rate match)된다.
일부 실시예들에 있어서, GMP 회로는 데이터 스트림에 대해 동작하고, 구성가능 비-선형 필터는 데이터 스트림의 초기(early) 버전에 대해 동작한다.
일부 실시예들은 RF 통신 시스템에 대한 송신기를 포함할 수 있으며, 송신기는 동-위상(I) 송신 신호 및 직교-위상(Q) 송신 신호를 생성하도록 구성된 디지털 송신 회로를 포함하고, 여기에서 디지털 송신 회로는 하류측 전력 증폭기 비-선형성을 보상하기 위해 I 송신 신호 및 Q 송신 신호를 전치-왜곡하도록 구성된 디지털 전치-왜곡(DPD) 시스템을 포함하며, 여기에서 디지털 전치-왜곡 시스템은, 적어도 하나의 로우가 구성가능 데시메이션 비율을 가지고 동작하는 복수의 로우들을 갖는 비-선형 필터를 포함한다.
일부 실시예들에 있어서, DPD 시스템은 복수의 데시메이터들, 및 복수의 데시메이터들과 구성가능 비-선형 필터의 복수의 로우들 및 컬럼들 사이에 결합되는 크로스바 스위치를 포함한다.
일부 실시예들에 있어서, 복수의 데시메이터들의 적어도 일 부분은 별개로 제어가능한 데시메이션 비율을 갖는다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 복수의 상이한 시간 상수들을 가지고 동작한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 전하 트래핑 효과들을 보상한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 라게르 필터이다.
일부 실시예들에 있어서, 라게르 필터는 매트릭스 컬럼들에 대응하는 프로그램가능한 개수의 필터 스테이지들을 가지고 동작한다.
일부 실시예들에 있어서, 복수의 로우들의 복수의 계수들은 프로그램가능하다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 비-선형 필터의 동작 레이트를 선택적으로 감소시키도록 구성된 입력 데시메이션 필터들의 뱅크를 더 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 입력 데시메이션 필터들의 뱅크에 의해 제공되는 감소된 동작 레이트를 보상하도록 구성된 출력 보간 필터들의 뱅크를 더 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는, 무한 임펄스 응답(IIR) 필터를 공유하는 2개 이상의 로우들을 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터의 모든 로우들은 IIR 필터를 공유한다.
일부 실시예들에 있어서, IIR 필터는 부동 메모리 스테이지를 갖는 전치 파이프라인 구조체를 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 구성가능 비-선형 필터의 복수의 로우들에 데이터를 제공하도록 구성된 제 1 복수의 룩-업 테이블(LUT)들을 더 포함한다.
일부 실시예들에 있어서, 제 1 복수의 LUT들은 비-선형 전달 함수의 구간적 선형 보간을 제공하도록 구성된다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 복수의 로우들로부터 출력되는 데이터를 프로세싱하도록 구성된 제 2 복수의 LUT들을 더 포함한다.
일부 실시예들에 있어서, DPD 시스템은, DPD를 제공하기 위해 구성가능 비-선형 필터와 함께 동작하는 GMP 회로를 더 포함한다.
일부 실시예들에 있어서, 구성가능 비-선형 필터는 GMP 회로에 레이트 매칭된다.
일부 실시예들에 있어서, GMP 회로는 데이터 스트림에 대해 동작하고, 구성가능 비-선형 필터는 데이터 스트림의 초기 버전에 대해 동작한다.
일부 실시예들은 RF 통신 시스템에서의 디지털 전치-왜곡의 방법을 개시한다. 방법은, 동-위상(I) 송신 신호 및 직교-위상(Q) 송신 신호를 생성하는 단계, 디지털 전치-왜곡(DPD) 시스템을 사용하여 전력 증폭기의 비-선형성을 보상하기 위해 I 송신 신호 및 Q 송신 신호를 전치-왜곡하는 단계, 및 디지털 전치-왜곡 시스템의 비-선형 필터의 적어도 하나의 로우의 데시메이션 비율을 구성하는 단계를 포함한다.
도 1a는 무선 주파수(RF) 통신 시스템의 일 실시예의 개략도이다.
도 1b는 디지털 전치-왜곡(DPD)를 사용하는 전력 증폭기 선형화의 일 예를 도시하는 그래프들의 세트이다.
도 1c는 전력 증폭기에 대한 출력 전력 대 입력 전력의 일 예의 그래프이다.
도 2a는 RF 통신 시스템의 다른 실시예의 개략도이다.
도 2b는 RF 통신 시스템의 다른 실시예의 개략도이다.
도 3은, 비-선형 라게르 필터 회로가 저 주파수 잡음을 정정하기 위해 사용되고 일반화 메모리 다항식(generalized memory polynomial; GMP) 회로가 고 주파수 잡음을 정정하기 위해 사용되는 RF 통신 시스템의 다른 실시예의 개략도이다.
도 4a는 라게르 작동기 트레이닝을 위한 초기 조건들을 식별하기 위한 예시적인 아키텍처를 예시한다.
도 4c는, 일부 실시예들에 따른 부동 메모리들을 갖는 직렬의 2개의 IIR 필터들(352, 354)에 대한 신호 흐름을 예시한다(여기에서 X는 곱셈기를 나타낸다).
도 4b는, 일부 실시예들에 따른 직렬의 2개의 IIR 필터들(352, 354)에 대한 신호 흐름을 예시한다(여기에서 X는 곱셈기를 나타낸다).
도 5a 내지 도 5c(이하에서 집합적으로 도 5로 지칭됨)는 일 실시예에 따른 구성가능 비-선형 필터의 개략도이다.
도 6은 라게르 무한 임펄스 응답(IIR) 필터 매트릭스의 일 실시예의 개략도이다.
도 7a는 도 6의 라게르 필터 매트릭스에 대한 IIR 전치 구조체의 일 실시예의 개략도이다.
도 7b는 도 6의 라게르 필터 매트릭스에 대한 전치 파이프라인 IIR 구조체의 일 실시예의 개략도이다.
도 8은 적응을 위해 데시메이팅된 데이터의 캡처의 일 실시예를 도시하는 그래프이다.
다음의 실시예들의 상세한 설명은 본 발명의 특정 실시예들의 다양한 설명들을 제공한다. 그러나, 본 발명은 다수의 상이한 방식들로 구현될 수 있다. 이러한 설명에서, 동일한 참조 번호들이 동일하거나 또는 기능적으로 유사한 엘리먼트들을 나타낼 수 있는 도면들에 대한 참조가 이루어진다. 도면들에 예시된 엘리먼트들이 반드시 축적이 맞춰져야 하는 것은 아님이 이해될 것이다. 또한, 특정 실시예들이 도면에 예시된 것보다 더 많은 엘리먼트들을 포함하거나 및/또는 도면에 예시된 엘리먼트들의 서브세트를 포함할 수 있다는 것이 이해될 것이다. 추가로, 일부 실시예들은 2개 이상의 도면들로부터의 특징들의 임의의 적절한 조합을 통합할 수 있다.
이상에서 설명된 바와 같이, 전력 증폭기들에 대한 디바이스들은 다양하고 상이한 반도체 재료 시스템들에 기초할 수 있다. 예를 들어, 일부 전력 반도체 디바이스들은 실리콘 기술, 예를 들어, Si-기반 측방 확산 금속 산화물 반도체(laterally diffused metal oxide semiconductor; LDMOS) 디바이스들에 기초할 수 있으며, 이들은 다른 유형들의 전력 반도체 디바이스들을 뛰어 넘는 비용적 장점을 제공할 수 있다. 상대적으로 더 높은 주파수(예를 들어, 4 GHz 초과), 상대적으로 더 높은 전력(예를 들어, 100W 초과) 및/또는 상대적으로 더 높은 전력 효율이 희망되는 것들과 같은 일부 애플리케이션들에 있어서, 화합물 반도체-기반 전력 반도체 디바이스들(예를 들어, GaN-기반 전력 증폭기들)이 더 높은 성능의 대안들로서 이용될 수 있다. GaN-기반 전력 증폭기들은, 다른 장점들 중에서도, 효율 및 주파수 범위에서의 개선들(예를 들어, 더 높은 단위 이득 차단 주파수 또는 fT)을 포함하여 다른 기술들(예컨대 Si-기반 기술들)을 뛰어 넘는 특정 장점들을 가질 수 있다.
GaN과 같은 화합물 반도체들에 기반하는 고 성능 전력 증폭기들에 대한 필요성이 계속해서 상승하고 있지만, 이들의 구현은 군사/항공과 같은 상대적으로 적은 양의 애플리케이션들로 제한되어왔다. 제한된 구현은 부분적으로, 현재 Si-기반 기술들보다 상당히 더 높은 제조 비용에 기인하였다.
비용 고려사항들에 더하여, 화합물 반도체들에 기반하는 전력 반도체 디바이스들에 대한 특정 기술적 개선들에 대한 필요성이 또한 인식되었다. 하나의 이런 개선은, 전력 증폭기들에서 관찰되는 전하 트래핑을 감소시키는 것 및/또는 전하 트래핑의 효과들을 완화시키는 것과 연관된다. 비제한적으로, 트랜스컨덕턴스 주파수 분산, 직류 드레인 특성의 전류 붕괴, 게이트-지연(lag) 과도 현상들, 드레인-지연 과도 형상들, 및/또는 제한된 마이크로파 전력 출력을 포함하는 전하 트래핑의 다양한 유해한 효과들이 관찰되었다.
디지털 전치-왜곡(DPD) 시스템들은 통신 신호의 기저대역 표현을 조작함으로써 동작한다. 예를 들어, 디지털 보상은, 기저대역에서 전치왜곡된 신호를 생성하기 위해 룩-업 테이블(LUT)들 및/또는 곱셈기들을 사용하여 기저대역 신호의 동-위상(I) 및 직교-위상(Q) 성분들에 적용될 수 있다. 전치왜곡된 신호가 무선 주파수(RF)로 상향변환될 때, 추가된 전치왜곡 성분은 하류측 전력 증폭기가 원래의 기저대역 신호의 의도된 선형 상향변환에 더 가까운 RF 파형을 출력하는 것을 가능하게 한다.
본 개시는 DPD 시스템들에 관한 것으로서, 더 구체적으로는 전력 증폭기의 전하 트래핑 효과를 처리하기 위한 구성가능 비-선형 매트릭을 포함하는 DPD 시스템들에 관한 것이다.
특정 실시예들에 있어서, 전력 증폭기들에서 전하 트래핑 효과들을 처리하기 위한 유연성을 제공하기 위한 구성가능 비-선형 필터를 사용하는 DPD 시스템이 제공된다. 예를 들어, DPD 시스템은, 인입 디지털 송신 데이터가 복수의 데시메이션 비율들을 사용하여 데시메이팅되고 (예를 들어, 크로스바 스위치를 사용하여) 비-선형 필터의 상이한 로우들에 선택적으로 제공되며 그리고 로우들 자체가 구성가능 계수들을 갖는 비-선형 필터(예를 들어, 라게르 필터)를 포함할 수 있다. 따라서, 비-선형 필터는, 수 마이크로초 내지 몇 밀리초에 걸치는 시간 영역들 내에서 전하 트래핑 효과들을 처리하기 위한 유연성을 제공하기 위하여 구성가능 로우들, 시간 상수들, 및 데시메이션을 가지고 동작한다.
DPD 시스템은 다수의 데시메이팅된 캡처들을 가지고 및/또는 다수의 비-데시메이팅된 샘플을 가지고 작동하며, 여기에서 데시메이션은 송신되는 데이터 스트림 및 전력 증폭기(PA) 출력 데이터 스트림의 캡처, 및 샘플에 대한 정정 및 2개의 스트림들 사이의 서브-샘플링 정렬 이후에 수행될 수 있다.
DPD 회로를 사용하는 예시적인 RF 통신 시스템
도 1a는 RF 통신 시스템(10)의 일 실시예의 개략도이다. RF 통신 시스템(10)은 트랜시버(1), 프런트 엔드 시스템(2), 및 안테나(3)를 포함한다. 트랜시버(1)는 DPD 회로(4) 및 입력 전력 지향성 커플러(6)를 포함하며, 한편 프런트 엔드 시스템(2)은 전력 증폭기(5) 및 출력 전력 지향성 커플러(7)를 포함한다.
도면의 명료성을 위하여, 오로지 트랜시버(1) 및 프런트 엔드 시스템(2)의 특정 컴포넌트들만이 도시된다. 그러나, 트랜시버(1) 및 프런트 엔드 시스템(2)은 추가적인 컴포넌트를 포함할 수 있다. 또한, 비제한적으로, 입력 전력 검출이 프런트 엔드 시스템(2) 상에서 수행되는 구성들을 포함하여 입력 전력 검출 및 출력 전력 검출의 다른 구성들이 가능하다.
도 1a에 도시된 바와 같이, 트랜시버(1)는 프런트 엔드 시스템(2)에 RF 송신 신호(TX)를 제공한다. 추가적으로, RF 송신 신호(TX)는 안테나(30)에 대한 증폭된 송신 신호를 생성하기 위해 전력 증폭기(5)에 의해 증폭된다.
이러한 예에 있어서, 입력 전력 지향성 커플러(6)는 전력 증폭기의 입력 전력의 로컬 관찰을 제공한다. 추가적으로, 출력 전력 지향성 커플러(7)는 전력 증폭기의 출력 전력을 나타내는 관찰 신호(OBS)를 생성하기 위해 사용된다. 따라서, 트랜시버(1)는 전력 증폭기의 입력 전력 및 출력 전력을 나타내는 관찰 데이터를 가지고 동작한다. 입력 전력 및 출력 전력에 대한 관찰 회로부의 일 예가 도시되지만, 관찰은 다른 방식들로 수행될 수 있다.
예시된 실시예에 있어서, 트랜시버(1)는 DPD 회로(4)에 의해 제공되는 전치왜곡을 갖는 RF 송신 신호(TX)를 생성한다. DPD 회로(4)는 본 개시의 하나 이상의 특징들에 따른 구성가능 비-선형 매트릭을 가지고 구현될 수 있다.
도 1b는 DPD를 사용하는 전력 증폭기 선형화의 일 예를 도시하는 그래프들(120, 140, 160)의 세트이다. 그래프들은 도 1a의 DPD 회로(4)에 대한 출력 신호 대 입력 신호의 제 1 그래프(120)를 포함한다. 그래프들은 도 1a의 전력 증폭기(5)에 대한 출력 신호 대 입력 신호의 제 2 그래프(140)를 더 포함한다. 그래프들은 도 1a의 DPD 회로(4) 및 전력 증폭기(5)의 조합에 대한 출력 신호 대 입력 신호의 제 3 그래프(160)를 더 포함한다.
도 1b에 도시된 바와 같이, DPD는 전력 증폭기 비-선형성을 보상하는 프리-엠퍼시스(pre-emphasis)를 제공하도록 동작한다. 예를 들어, DPD는 전력 증폭기의 역 모델에 대한 커브 피팅을 제공하기 위해 기저대역에서 복소 엔빌로프(complex envelope)에 대해 수행될 수 있다. 예를 들어, 다항식들의 합이 전력 증폭기 비-선형성을 보상하는 희망되는 엔빌로프 형상에 피팅될 수 있다.
도 1c는 전력 증폭기에 대한 출력 전력 대 입력 전력의 일 예의 그래프(180)이다. 그래프(180)는 DPD가 없는 그리고 있는 도 1a의 전력 증폭기(5)의 예시적인 성능을 나타낸다. 도 1c에 도시된 바와 같이, 전력 증폭기(5)는 DPD를 사용할 때 이득 압축 없이 더 높은 입력 전력에서 동작할 수 있다.
DPD 회로를 트레이닝시키기 위해 관찰된 데이터를 적용하는 예시적인 RF 통신 시스템
도 2a는 RF 통신 시스템(60)의 다른 실시예의 개략도이다. RF 통신 시스템(60)은 트랜시버(51), 프런트-엔드 시스템(12), 및 안테나(13)를 포함한다.
도 2a에 도시된 바와 같이, 트랜시버(51)는 프런트 엔드 시스템(12)에 RF 송신 신호(TX)를 제공하며, 프런트-엔드 시스템(12)으로부터 관찰 신호(OBS)를 수신한다. 도 2a에 도시되지는 않았지만, 추가적인 신호들, 예컨대 수신 신호들, 제어 신호들, 추가적인 송신 신호들, 및/또는 추가적인 관찰 신호들이 트랜시버(51)와 프런트-엔드 시스템(12) 사이에서 통신될 수 있다.
예시된 실시예에 있어서, 트랜시버(51)는, 디지털 송신 회로(52), I-경로 디지털-아날로그 컨버터(digital-to-analog converter; DAC)(23a), Q-경로 DAC(23b), I-경로 믹서(24a), Q- 경로 믹서(24b), 가변 이득 증폭기(variable gain amplifier; VGA)(25), 지향성 커플러(26), LO(27), 및 관찰 수신기(29)를 포함한다. 디지털 송신 회로(52)는 DPD 회로(53)를 포함한다.
DPD를 갖는 트랜시버의 일 예가 도시되었지만, 본원의 교시들은 매우 다양한 방식들로 구현되는 트랜시버들에 적용될 수 있다. 따라서, 다른 구현예들이 가능하다.
예시된 실시예에 있어서, 디지털 송신 회로(52)는 디지털 I 신호 및 디지털 Q 신호에 대응하는 직교 신호들의 쌍을 생성한다. 디지털 I 신호 및 디지털 Q 신호는 DPD를 가지고 생성된다. DPD 회로(53)는 본원의 실시예들 중 임의의 실시예에 따라 구현된 구성가능 비-선형 필터를 포함할 수 있다.
예시된 실시예에 있어서, I-경로 DAC(23a)는 디지털 송신 회로(22)로부터의 디지털 I 신호를 차동 아날로그 I 신호로 변환한다. I-경로 믹서(24a)는 LO(27)로부터 I 클럭 신호를 수신하며, I-경로 믹서(24a)는 차동 아날로그 I 신호를 상향변환하기 위해 이를 사용한다. Q-경로 DAC(23b)는 디지털 송신 회로(22)로부터의 디지털 Q 신호를 차동 아날로그 Q 신호로 변환한다. 직교 오차가 없으면, 아날로그 I 신호 및 아날로그 Q 신호는 90 도의 위상 분리를 가지며, 송신될 신호의 복소 표현으로서 역할할 수 있다. Q-경로 믹서(24b)는 LO(27)로부터 Q 클럭 신호를 수신하며, Q-경로 믹서(24b)는 차동 아날로그 Q 신호를 상향변환하기 위해 이를 사용한다. I-경로 믹서(24a)의 출력 및 Q-경로 믹서(24b)의 출력은 차동 상향변환된 신호를 생성하기 위해 결합되며, 이는 RF 송신 신호(TX)를 생성하기 위해 VGA(25)에 의해 증폭된다. I 클럭 신호 및 Q 클럭 신호는 이러한 예에서 차동이다.
도 2a에 도시된 바와 같이, 관찰 수신기(29)는, 디지털 송신 회로(52)에 제공되는 관찰 데이터를 생성하기 위해 지향성 커플러(26)로부터의 로컬 관찰 신호 및 프런트 엔드 시스템(12)으로부터의 관찰 신호(OBS)를 프로세싱한다. 관찰 데이터는 DPD 회로(53)를 트레이닝시키기 위해 사용될 수 있다. 관찰 데이터는 또한 송신 전력 제어와 같은 다양한 다른 기능들을 위해 사용될 수 있다.
예시된 실시예에 있어서, I-경로 믹서(24a) 및 Q-경로 믹서(24b)는, 아날로그 I 및 Q 신호들을 믹스하는 아날로그 믹서들이다.
도 2b는 RF 통신 시스템(70)의 다른 실시예의 개략도이다. RF 통신 시스템(70)은 트랜시버(61), 프런트-엔드 시스템(12), 및 안테나(13)를 포함한다.
예시된 실시예에 있어서, 트랜시버(61)는 (DPD 회로(53)를 포함하는) 디지털 송신 회로(52), 디지털 믹서(42), RF 디지털 대 아날로그 컨버터(DAC)(45), VGA(25), 지향성 커플러(26), LO(27), 및 관찰 수신기(29)를 포함한다.
도 2a의 RF 통신 시스템(60)에 비해, 도 2b의 RF 통신 시스템(70)은 아날로그-대-디지털 변환 이전에 믹싱을 수행하도록 구현된다. 따라서, 아날로그 믹서들을 사용하는 도 2a의 RF 통신 시스템(60)과는 대조적으로, 도 2b의 RF 통신 시스템(70)은 디지털 믹서(42)를 사용한다.
예시된 실시예에 있어서, 디지털 믹서(42)는 디지털 송신 회로(52)로부터 디지털 I 신호 및 디지털 Q 신호를 수신한다. 디지털 I 신호 및 디지털 Q 신호는 DPD를 가지고 생성된다. DPD 회로(53)는 본원의 실시예들 중 임의의 실시예에 따라 구현된 구성가능 비-선형 필터를 포함할 수 있다. 디지털 믹서(52)는 또한 LO(27)로부터 I 클럭 신호 및 Q 클럭 신호를 수신한다. 추가로, 디지털 믹서(52)는, (이러한 예에서 차동인) 아날로그 상향변환된 송신 신호를 생성하기 위해 RF ADC(43)에 의해 프로세싱되는 상향변환된 송신 신호의 디지털 표현을 출력한다. 아날로그 상향변환된 송신 신호는 RF 송신 신호(TX)를 생성하기 위해 VGA(25)에 의해 증폭된다.
특정 구현예들에 있어서, 디지털 믹서(42)는 ((I * LO_I) - (Q * LO_Q))를 계산하며, 여기에서 I는 디지털 I 신호이고, Q는 디지털 Q 신호이며, LO_I는 I 클럭 신호이고, LO_Q는 Q 클럭 신호이다.
예시된 실시예에 있어서, 본원에서 트랜시버들은, 30 MHz 내지 7 GHz 사이의 RF 신호들뿐만 아니라, X 대역(약 7 GHz 내지 12 GHz), Ku 대역(약 12 GHz 내지 18 GHz), K 대역(약 18 GHz 내지 27 GHz), Ka 대역(약 27　GHz 내지 40 GHz), V 대역(약 40 GHz 내지 75 GHz), 및/또는 W 대역(약 75 GHz 내지 110 GHz) 내의 주파수들과 같은 더 높은 주파수들의 신호들을 포함하는 다양한 주파수들의 신호들을 핸들링할 수 있다. 따라서, 본원의 교시들은, 마이크로파 시스템들을 포함하는 매우 다양한 RF 통신 시스템들에 적용될 수 있다.
라게르 필터를 사용하는 예시적인 RF 통신 시스템
도 3은, 비-선형 라게르 필터 회로(310)가 저 주파수 잡음을 정정하기 위해 사용되고 일반화 메모리 다항식(GMP) 회로(312)가 고 주파수 잡음을 정정하기 위해 사용되는 RF 통신 시스템(300)의 다른 실시예의 개략도이다. RF 통신 시스템(300)은 전력 증폭기의 전하 트래핑 효과들 및 광대역 왜곡 둘 모두를 정정할 수 있다.
도 3은, 일부 실시예들에 따른, 협대역 왜곡을 정정하기 위한 제 1 비-선형 필터 네트워크(이러한 예에서, 비-선형 라게르 필터 회로(310)) 및 광대역 왜곡을 정정하기 위한 제 2 비-선형 필터 네트워크(이러한 예에서, GMP 회로(312))를 포함하는 RF 통신 시스템(300)을 예시한다. RF 통신 시스템(300)은, 작동기(302), (이러한 예에서, GaN FET와 같은, FET를 포함하는) 전력 증폭기(304), 최소 자승 모듈(306), 및 피드백 작동기(308)를 포함할 수 있다.
예시된 실시예에 있어서, 작동기(302)는, 10kHz로부터 0.1Hz까지의 주파수들과 같은, 전력 증폭기의 협대역 왜곡을 보상하도록 구성된 제 1 비-선형 필터 네트워크(310)를 포함할 수 있다. 제 1 비-선형 필터 네트워크(310)는 무한 임펄스 응답(IIR) 필터들과 같은 복수의 비-선형 필터들을 포함할 수 있다. IIR 필터들은 이러한 실시예에서 집합적으로 라게르 필터로서 기능할 수 있다. 제 1 비-선형 필터 네트워크(310)는 IIR 필터들의 캐스케이드(cascade) 또는 체인을 포함할 수 있다. 일부 실시예들에 있어서, 제 1 필터는 저역 통과 필터이며, IIR 필터들의 체인 내의 다음 필터들은 전역 통과 필터들이다. 일부 실시예들에 있어서, 제 1 비-선형 필터 네트워크(310)의 필터들은 서로 직교한다. IIR 필터들의 사용은 시스템이 협대역 전하 트랩 효과를 처리하기 위해 긴 시간 상수들을 사용하는 것을 가능하게 한다. 라게르 필터들은 협대역 전하 트래핑 효과들을 정정하기 위해 사용되는 것으로 알려져 있지 않다. 비-선형 필터는 본원의 실시예들 중 임의의 실시예에 따라 구현될 수 있다.
일부 실시예들에 있어서, 제 2 비-선형 필터 네트워크(312)는 전력 증폭기의 광대역 왜곡을 보상하도록 구성될 수 있다. 제 2 비-선형 필터 네트워크(312)는 유한 임펄스 응답(finite impulse response; FIR) 필터들과 같은 복수의 비-선형 필터들을 포함할 수 있다. FIR 필터들은 집합적으로 일반 메모리 다항식(GMP) 필터 또는 GMP 회로로서 기능할 수 있다. 일부 실시예들에 있어서, 제 2 비-선형 필터 네트워크(312)는 광대역 왜곡을 보상하는 디지털 전치왜곡(DPD) 시스템들 및/또는 DPD 필터 네트워크들을 포함할 수 있다. GMP 회로는 전력 증폭기의 고 주파수 잡음을 보상하도록 구성될 수 있다. GMP 회로를 갖는 예가 도시되지만, 비제한적으로, 필터가 볼테라 급수(Volterra series)를 구현하는 구현예들을 포함하여 다른 구현예들이 가능하다.
일부 실시예들에 있어서, 입력 신호(x)는 협대역 왜곡을 보상하기 위한 신호를 생성하기 위해 제 1 비-선형 필터 네트워크(310) 내로 공급된다. 동일한 입력 신호가 광대역 왜곡을 보상하기 위해 제 2 비-선형 필터 네트워크(312) 내로 공급될 수 있다. 제 1 비-선형 필터 네트워크(310) 및 제 2 비-선형 필터 네트워크(312)의 출력의 조합이 가산기(314)에 의해 가산된다. 가산기(314)의 출력은 전력 증폭기(304) 내로 공급된다. 일부 실시예들에 있어서, 입력 신호(x)는 기저대역 프로세서에 의해 제공되는 (동-위상(I) 및 직교-위상(Q) 데이터와 같은) 디지털 데이터의 스트림에 대응한다.
전력 증폭기(304)에 직접적으로 제공되는 것으로 도시되었지만, 가산기(314)의 출력은, 하나 이상의 디지털-대-아날로그 컨버터(DAC)들, 하나 이상의 믹서들, 하나 이상의 가변 이득 증폭기(VGA)들, 및/또는 전력 증폭기(304)의 입력에 제공되는 RF 송신 신호를 생성하기 위한 다른 회로부에 의해 프로세싱되는 디지털 전치-왜곡된 송신 데이터에 대응할 수 있다.
일부 실시예들에 있어서, 전력 증폭기(304)에 대한 입력 및 출력은 또한 피드백 작동기(308)와 같은 역 모델을 피팅하기 위해 사용된다. 피드백 작동기는 DPD를 적용하기 위해 사용되는 작동기를 트레이닝시키도록 역할할 수 있다. 전력 증폭기(304)의 출력은 다른 제 1 비-선형 필터 네트워크(318) 및 다른 제 2 비-선형 필터 네트워크(316) 내로 공급될 수 있다. 일부 실시예들에 있어서, 전력 증폭기(304)의 입력 전력 및/또는 출력 전력은 지향성 커플러에 의해 캡처되며, 그런 다음 관찰된 전력의 디지털 표현을 생성하기 위해 관찰 수신기에 의해 프로세싱된다.
계속해서 도 3을 참조하면, 다른 제 1 비-선형 필터 네트워크(318) 및 다른 제 2 비-선형 필터 네트워크(316)의 출력은 가산기(320)에 의해 가산된다. 그런 다음, 전력 증폭기(304)의 입력은 이러한 실시예에서 다른 가산기(322)를 통해 가산기(320)의 출력에 의해 감산된다. 다른 가산기(322)의 출력은 최소 자승 모듈(306)을 통해 프로세싱된다. 최소 자승 모듈(306)의 출력은 다른 제 2 비-선형 필터 네트워크(316)에 의해 사용된다.
일부 실시예들에 있어서, 피드백 작동기는 라게르 필터와 같은 제 1 비-선형 필터 네트워크, 및 GMP 필터와 같은 제 2 비-선형 필터 네트워크를 포함할 수 있다.
일부 실시예들에 있어서, 제 1 비-선형 필터 네트워크는 제 2 비-선형 필터 네트워크와 병렬로 배열된다. 예시된 실시예에 있어서, 비-선형 필터 및 GMP 회로는 병렬로 배열된다. 다른 실시예들에 있어서, 제 1 비-선형 필터 네트워크는 제 2 비-선형 필터 네트워크와 직렬로 배열된다. 제 1 비-선형 필터 네트워크는 제 2 비-선형 필터 네트워크 이후에 배열되며, 여기에서 제 2 비-선형 필터 네트워크는 고 주파수 왜곡을 수용하고, 제 1 비-선형 필터 네트워크는 저 주파수 전하 트래핑 왜곡을 수용한다.
예시된 실시예에 있어서, 전력 증폭기(304)는 반송파 주파수를 갖는 RF 신호를 증폭한다. 추가적으로, 제 1 비-선형 필터 네트워크(310)(예를 들어, 라게르 필터)에 의해 정정된 협대역 왜곡은, 반송파 주파수 주위의 제한된 대역폭을 둘러싸며 전하 트래핑 동역학과 연관된 긴 시간스케일에 걸쳐 발생하는 왜곡에 대응할 수 있다. 예를 들어, 반송파 주파수 주위의 대역폭(BW)은 시간 상수 τ에 반비례할 수 있으며(
Figure 112021118989070-pat00001
), 따라서 전하 트래핑 효과들은 긴 시간 상수들 및 좁은 대역폭과 연관된다. 이러한 협대역 왜곡은 또한 본원에서 전력 증폭기의 저 주파수 잡음으로 지칭된다.
예시된 실시예에 있어서, 제 2 비-선형 필터 네트워크(312)(예를 들어, GMP 필터)에 의해 정정된 광대역 왜곡은 협대역 왜곡보다 훨씬 더 짧은 시간스케일들에 걸쳐 발생하는 전력 증폭기의 비-선형성(비-전하 트랩 비선형성들)을 포함할 수 있다. 따라서, 이러한 비-선형성과 연관된 시간 상수가 작으며, 대응하는 대역폭이 넓다. 이러한 광대역 왜곡은 또한 본원에서 전력 증폭기의 고 주파수 잡음으로 지칭된다.
도 4a는 라게르 필터들의 1개의 로우 및 3개의 컬럼들을 사용하여 라게르 필터 매트릭스를 구축하기 위한 예시적인 아키텍처(400)를 예시한다. 각각의 로우 내의 제 1 필터는 저역 통과 필터를 포함하며, 반면 동일한 로우 내의 다른 필터들은 전역 통과 필터들일 수 있다. 모든 필터들은 IIR 필터들이다. 이러한 IIR 필터들의 전달 함수들은 다음과 같다
Figure 112021118989070-pat00002
L0은 저역-통과 필터이고, L1은 전역-통과 필터(τ 지연)
"타우"는 시간 상수이며, Fs는 라게르 구조체가 실행되는 샘플링 레이트이다.
도 4b는, 일부 실시예들에 따른 직렬의 2개의 IIR 필터들(352, 354)에 대한 신호 흐름을 예시한다(여기에서 X는 곱셈기를 나타낸다). 아래의 도면의 1st 필터(352)는 L0이며 여기에서 b01 = 0이고; 따라서 곱셈기가 소멸한다.
도 4c는, 일부 실시예들에 따른 부동 메모리들을 갖는 직렬의 2개의 IIR 필터들(352, 354)에 대한 신호 흐름을 예시한다(여기에서 X는 곱셈기를 나타낸다). IIR 계산에 대한 클럭 사이클들에 걸쳐 곱셈기들 및 가산기들을 재사용하기 위해, 시스템은, 각각의 IIR 필터의 출력을 기억하고 다음 클럭 사이클에서 다음 IIR 필터에 대한 입력으로서 이것을 사용하는, 부동 메모리 엘리먼트들 mem1(472) 및 mem2(474)을 구현할 수 있다.
본원에서 특정 실시예들이 라게르 필터들의 맥락에서 도시되지만, 본원의 교시들은 비-선형 필터들의 다른 구현예들에 적용될 수 있다.
구성가능 비-선형 필터에 대한 예시적인 아키텍처
도 5는 일 실시예에 따른 구성가능 비-선형 필터(500)의 개략도이다. 이러한 예에 있어서, 구성가능 비-선형 필터는 라게르 필터 구성을 사용하여 구현된다.
예시된 실시예들에 있어서, 도 5의 구성가능 비-선형 필터(500)는 전력 증폭기들에서 전하 트래핑 효과들을 처리하기 위한 유연성을 제공한다.
예시된 실시예에 있어서, 구성가능 비-선형 필터(500)는, 이하에서 더 상세하게 설명되는, 파고율 감소(crest factor reduction; CFR) 회로를 통해 신호 경로로부터 캡처되는 (이러한 예에서 입력 신호, 중간 신호, 및 출력 신호를 포함하는) 다양한 신호들을 수신하는 멀티플렉서(502)를 포함한다. 일부 실시예들에 있어서, 구성가능 비-선형 필터(500)는 CFR 회로의 출력뿐만 아니라 CFR 회로의 입력 및/또는 CFR 회로의 중간 신호를 수신한다. CFR 회로의 출력은, 신호가 GMP 작동기로 전송되기 이전에 CFR 회로의 출력으로부터 취해지는 신호일 수 있다.
예시된 실시예에 있어서, 라게르 필터는 크기에 대해 동작하며, 따라서 도 5에 도시된 바와 같이 CORDIC 엔진(506)을 사용하는 크기 추출기를 가지고 동작할 수 있다. 특정 구현예들에 있어서, CORDIC(506) 엔진은 곱셈기들 없이 가산기들만을 가지고 동작하며, 그럼으로써 하드웨어 구현을 용이하게 한다. CORDIC(506)을 사용하는 실시예가 도시되지만, 다른 구현예가 가능하다. CORDIC 엔진(506)은, 신호의 엔빌로프를 나타내는 신호의 크기를 제공한다.
예시된 실시예에 있어서, 1차 캐스케이드 적분기-빗형(cascaded integrator-comb; CIC) 데시메이션 필터들(512A, 512B, 512C, 512D)이 라게르 필터 매트릭스의 동작 레이트를 감소시키기 위해 포함된다. 다수의 데시메이션 비율들이 지원된다. 특정 구현예들에 있어서, 적분 및 덤프(dump) 필터는 CIC에서 빗형 구조체를 제거하기 위해 포함된다. 데시메이션 필터들(512A, 512B, 512C, 512D)은 병렬로 데시메이션을 수행할 수 있다. zz
예시된 실시예에 있어서, 데이터는 다수의 데시메이션 비율들을 사용하여 데시메이팅되고 (이러한 예에서, 크로스바 스위치(516)를 사용하여) 비-선형 필터의 상이한 로우들에 선택적으로 제공되며, 여기에서 로우들은 그들 자체가 구성가능 계수들을 갖는다. 따라서, 비-선형 필터는, 수 마이크로초 내지 몇 밀리초에 걸치는 시간 영역들 내에서 전하 트래핑 효과들을 처리하기 위한 유연성을 제공하기 위하여 구성가능 로우들, 컬럼들, 시간 상수들, 및 데시메이션을 가지고 동작한다.
예시된 실시예에서, 4개의 데시메이션 필터들(512A, 512B, 512C, 512D)은 각기 상이한 데시메이션 비율들을 갖는다. 따라서, 동일한 입력 신호의 4개의 카피들은 각기 상이한 데시메이션 비율들에 의해 데시메이팅될 수 있다.
예시된 실시예에 있어서, 지연 관리가 또한 CT DPD 데이터 경로를 GMP 데이터 경로에 매칭시키기 위해 사용될 수 있다. 예를 들어, CIC 데시메이터들(512A, 512B, 512C, 512D)이 도 5의 실시예에 포함되기 때문에, CT DPD 데이터 경로는 GMP 경로보다 더 높은 그룹 지연을 가질 수 있다. 더 많은 지연이 GMP 경로 내에 의도적으로 도입되지만, 이러한 레이턴시는 바람직하지 않다.
GMP 경로 지연의 부정적인 영향을 회피하기 위해, 비-선형 필터 데이터 경로에 대한 입력은 "초기" 포인트에서 탭 오프(tap off)될 수 있다. 따라서, 구성가능 비-선형 필터(500) 및 GMP 회로에 동일한 입력 데이터 스트림을 제공하는 것이 아니라, 구성가능 비-선형 필터(500)는 초기 데이터를 가지고 동작할 수 있다. 예를 들어, 파고율 감소(CFR) 회로 및 하나 이상의 하프밴드(halfband) 필터들은 GMP 회로에 제공되는 데이터 스트림을 프로세싱하기 위해 사용될 수 있으며, 비-선형 필터는 CFR 회로 및/또는 하프밴드 필터(들) 이전에 데이터를 수신할 수 있다.
전체 지연의 균형을 맞추기 위해, 지연은 데시메이팅된 레이트와 입력 레이트 및 최종 출력 레이트 사이에 분산될 수 있다. 또한, 데시메이팅된 레이트에서 지연시킴으로써, 지연 라인 비용이 감소된다. 예를 들어, 데시메이팅된 레이트에서의 지연의 1 단위(N으로 나눈 입력 레이트)가 입력 레이트에서의 지연의 N 단위들과 동일하기 때문에, 지연 라인은 N의 인자만큼 감소된다. 구성가능 비-선형 필터(500)는 신호의 데시메이션 이전에 및/또는 이후에 지연들을 적용할 수 있다. 예를 들어, 미세 지연들(510A, 510B, 510C, 510D)(미세 지연들(510))은 데시메이션 이전에 적용될 수 있으며, 굵은(coarse) 지연들(514A, 514B, 514C, 514D)(굵은 지연들(514))은 데시메이션 이후에 적용될 수 있다.
도 5에 도시된 바와 같이, 크로스바(516)는 임의의 CIC 데시메이션 필터를 라게르 필터 매트릭스의 임의의 로우로 라우팅하기 위해 포함된다. 따라서, 크로스바는 특정 데시메이션 비율과 연관된 데이터를 1개 또는 그 이상의 로우들(시간 상수들)로 라우팅하는 것을 돕는다. 로우들이 구성가능 계수들을 가지며 그에 따라 상이한 시간 상수들을 가지고 동작할 수 있기 때문에, 다양한 데시메이션 비율들 및 시간 상수들에 대한 유연성이 제공된다. 예시된 예에 있어서, 8개의 라게르 필터 세트들이 존재한다. 크로스바(516)는, 4개의 신호들 중 8개의 대응하는 라게르 필터들을 통해 프로세싱될 신호를 결정한다. 따라서, 시스템은 상이한 시간 상수들에 걸친 상이한 모델들을 평가할 수 있으며, 이는 특정 전력 증폭기에 대하여 시스템을 교정하기 위한 부담을 감소시킨다. 다른 장점은, 전하 트래핑이 재활성화되기 때문에 주어진 온도가 특정 시간 상수를 나타낼 것이지만, 시스템은 다중 시간 상수 스팬(span)에 기인하여 전력 증폭기에 대해 주변 공기와 함께 변화하는 시간 상수를 추적할 필요가 없다.
계속해서 도 5를 참조하면, 입력 전력 스테이지에서 룩업 테이블들(도 5에서, kLUT 518A, 518B, 518C - 집합적으로 kLUT들(518)로서 알려짐)을 갖는 비-선형 전달 함수는 보간된 LUT를 사용하여 구현된다. 예를 들어, 라게르 매트릭스 내에 로우 당 하나의 보간된 LUT가 포함될 수 있다.
특정 구현예들에 있어서, 전달 함수는 K개의 균일하게 이격된 구간적 선형 영역들로 나뉠 수 있다. 그러나, K개의 비-균일하게 이격된 구간적 선형 영역들이 대안적으로 로컬 선형성을 개선하고 고도의 비-선형 영역들에 더 많은 구간적 영역들을 제공하기 위해 사용될 수 있다.
예시된 실시예에 있어서, LUT는 경사도와 함께 각각의 구간적 선형 영역의 (x,y) 좌표를 저장하기 위해 사용될 수 있다. 추가적으로, 작동기 출력은 LUT의 2개의 연속적인 값들 사이의 선형 보간에 의해 획득된다. 특정 구현예들에 있어서, 경사도는 오프라인으로 계산되고 LUT 콘텐트들이 계산되는 동안 LUT에 저장된다. 다른 구현예들에 있어서, 경사도는 하드웨어에서 그때 그때 계산된다.
예시된 실시예에 있어서, LUT는 각각의 영역의 y 좌표를 저장하기 위해, 예를 들어, K 딥(deep) LUT와 같은 매우 다양한 방식들로 구현될 수 잇다. K는, LUT 어드레스 디코딩을 간단하게 만들기 위해(입력의 b MS비트들), 비제한적으로, 2b를 포함하는 임의의 적절한 값을 가질 수 있다.
계속해서 도 5를 참조하면, 보간된 LUT는 또한 라게르 IIR 출력 스테이지(도 5에서Fbox들(524A, 524B, 524C, 524D, 524E, 524F, 524G, 524H))에서 비-선형 전달 함수에 대해 사용된다. 도 5의 예에 있어서, N개의 LUT들이 사용되지만, 오직 하나의 LUT만이 주어진 입력 사이클에서 액세스되어야 한다. 따라서, N개의 메모리 유닛들이 아니라 하나의 모놀리식 메모리 유닛이 저장을 위해 사용될 수 있으며, 그럼으로써 면적 및 전력을 절감한다. 다른 실시예들에 있어서, 비-라게르 비-선형 필터들이 라게르 필터들 대신에 사용될 수 있다.
예시된 실시예에 있어서, kLUT들의 출력은 라게르 IIR 필터들(552A, 552B, 552C, 552D, 552E, 552F, 552G, 552H) 내로 입력된다. 이러한 예에서 이하에서 언급되는 바와 같이, 8개의 라게르 필터 세트들이 존재한다. 8개의 라게르 필터 세트들의 각각은 라게르 필터들 및 Fbox들을 포함한다. 예를 들어, 제 1 라게르 필터 세트는 라게르 IIR 필터들(552A, 552B, 552C, 552D) 및 Fbox들(524A, 524B, 524C, 524D)을 포함한다. 제 4 라게르 필터 세트는 라게르 IIR 필터들(552E, 552F, 552G, 552H) 및 Fbox들(524E, 524F, 524G, 524H)을 포함한다. 이러한 예에서, 32개의 IIR 필터들이 사용된다. 도 5에 도시된 바와 같이, Fbox 누산기들(530A, 530B)이 각각의 로우 내의 Fbox 출력들을 합산하기 위해 사용된다. Fbox들은 라게르 필터들의 출력의 비선형성을 계산할 수 있으며, 이는 비선형 게이트 정정에 대한 실제 작동기 함수이다.
예시된 실시예에 있어서, 1차 CIC 보간기들(532A, 532B)이 입력에서의 CIC 데시메이션의 효과들을 역전시키기 위해 출력에 포함된다. 따라서, CIC 보간기들(532A, 532B)은, 데시메이션이 발생하기 이전의 레이트로 신호를 보간함으로써 신호의 데시메이션을 실행 취소한다. 1차 CIC 보간기들(532A, 532B)을 사용하는 것은 간단한 샘플링 반복을 가능하게 하며, 따라서 성능 저하가 거의 또는 전혀 없고 비용이 저렴하다. 그러나, 다른 구현예들이 가능하다. CIC 보간기들(532A, 532B)의 출력은 라게르 필터 출력을 생성하기 위해 가산기(534)를 통해 가산될 수 있다.
특정 실시예들에 있어서, 2차 CIC 보간기(선형 보간기(538))가 CT DPD 데이터 경로 레이트(예를 들어, 1x 또는 2x 또는 4x 입력 레이트일 수 있음)에 매칭시키기 위해 입력의 레이트를 변화시키기 위해 사용된다.
예시된 실시예에 있어서, 라게르 IIR 필터들의 런-타임 구성가능 로우/컬럼 구조체를 포함하는 필터 매트릭스가 제공된다. 필터 매트릭스는 입력 레이트/N의 데시메이팅된 레이트에서 작동하며, 최대 "N"개의 IIR 필터들 및 "N"개의 F-box들이 로우 및 컬럼 구조체로 제공된다. N은, 예를 들어, 2와 128 사이의, 또는 더 구체적으로 16과 64 사이의 임의의 적절한 값(예를 들어, 32)을 포함할 수 있다. N의 예시적인 값들이 제공되지만, 다른 구현예들이 또한 가능하다.
계속해서 도 5를 참조하면, 도 5의 비-선형 필터의 출력은 가산기(544)를 통해 GMP 회로(예를 들어, 도 3의 실시예의 GMP 회로(312) 참조)와 결합될 수 있다. 이러한 결합을 용이하게 하기 위하여, 비-선형 필터의 레이트는, GMP 회로를 통해 메인 데이터 경로 내의 보간 필터들에 기인하여 더 높은 레이트일 수 있는 정규 데이터 경로의 레이트에 매칭될 수 있다. 도 5에 도시된 것과 같은 구성가능 비-선형 필터(500)를 통한 경로는 또한 본원에서 CT DPD 데이터 경로로 지칭된다. 시스템은 유연성을 위해 라게르 출력을 획득하기 위해 프로그램가능 스케일링 제어부(536)를 포함할 수 있다. 시스템은 GMP와 라게르 경로들 사이의 잔여 지연을 매칭시키기 위하여 미세 지연 엘리먼트(540)를 포함할 수 있다. 시스템은, 데이터가 최종 복소 곱셈기에 도달하기 이전에, 라게르 필터 상의 지연을 보상하기 위해 CT 입력 데이터 상에 지연(528)을 포함시킬 수 있다. 시스템은, CT DPD 적응 알고리즘이 사용할 데시메이터(또는 데시메이션 비율)을 선택하는 선택기(520)를 포함할 수 있다. 적응 알고리즘은 1개의 데시메이션 비율 및 그 데시메이션 비율에 연결된 로우들에서 직렬 방식으로 한 번에 작동한다. 시스템은, 데시메이팅된 LG 경로 데이터, 기저대역 TX 데이터, 및 ORX 데이터를 캡처하기 위한 캡처 버퍼(526)를 포함할 수 있다. fLUT/fBox 콘텐트들을 미세 튜닝하고 선형화를 제공하는 적응 알고리즘에 대해 콘텐트들이 사용된다. 시스템은 DPD-입력 포트(508)를 포함할 수 있다.
예시적인 라게르 IIR 필터 매트릭스
도 6은 라게르 무한 임펄스 응답(IIR) 필터 매트릭스(600)의 일 실시예의 개략도이다. 도 7a는 도 6의 라게르 필터 매트릭스에 대한 IIR 전치 구조체(700)의 일 실시예의 개략도이다. 도 7b는 도 6의 라게르 필터 매트릭스에 대한 전치 파이프라인 IIR 구조체(750)의 일 실시예의 개략도이다. 도 6 내지 도 7b의 필터 매트릭스 구조체들은 도 5의 구성가능 비-선형 필터와 같은 구성가능 비-선형 필터 내에 포함될 수 있다.
계속해서 도 5 내지 도 7b를 참조하면, 특정 실시예들에 있어서, 각각의 IIR 필터는 1개의 입력 클럭 사이클에서 계산되며, 그 걸과 N개의 IIR 필터들은 1개의 HW IIR 유닛을 사용하여 1개의 데시메이팅된 사이클에서 계산된다. 이는 라게르 필터 매트릭스의 면적 요건을 N으로 나누는 것만큼 감소시킨다.
특정 구현예들에 있어서, 로우들 및 컬럼들은 프로그램가능하다. 모든 활성 로우들 내의 총 활성 컬럼들은 일부 구현예들에서 (예를 들어, "N"을 초과하지 않도록) 제한될 수 있다.
특정 실시예들에 있어서, 각각의 IIR은, 이전의 출력뿐만 아니라, 현재 및 이전의 입력의 함수인 출력을 갖는 1차(order)이다. 따라서, 각각의 IIR 스테이지의 출력이 기억되고, 상태 변수를 업데이트하고 다음 사이클에서 다음 상태의 출력을 계산하기 위해 사용된다.
일부 실시예들에 있어서, 라게르 무한 임펄스 응답(IIR) 필터 매트릭스(600)는 복수의 스테이지들(제 1 내지 제 N)(602A, 602B, 602N)을 갖는다. 각각의 스테이지(602A, 602B, 602N), 라게르 IIR 필터들과 같은 복수(제 1 내지 제 M)의 비-선형 필터들을 포함할 수 있다. 제 1 내지 제 M의 필터들의 각각(또는 적어도 일부)은 제 1 비-선형 저역 통과 필터(low pass filter; LPF)(604A, 604B, 604N), 및 아마도 하나 이상의 비-선형 전역 통과 필터들(606A, 608A, 606B, 608B, 606N, 608N)을 포함할 수 있다. 각각의 스테이지(602A, 602B, 602N)에 대하여, LPF 및 아마도 하나 이상의 전역 통과 필터는 직렬로 배열될 수 있다. LPF 필터는 신호를 수신하고, LPF를 통해 신호를 프로세싱하며, 신호를 직렬의 전역-통과 필터들로 출력하며, 전역-통과 필터들을 통해 신호를 프로세싱한다. 일부 실시예들에 있어서, 제 1 비-선형 필터 네트워크의 필터들은 서로 직교한다. 예를 들어, LPF는 특정 차단 주파수보다 더 낮은 주파수들을 갖는 신호들이 LPF를 통과하는 것을 허용할 수 있으며, 후속 전역-통과 필터들은 신호들이 오직 위상 수정만을 가지고 그리고 크기에 대하여 효과가 없거나 또는 최소 효과를 가지고 통과하는 것을 허용할 수 있다.
비선형 함수들
Figure 112021118989070-pat00003
은,
Figure 112021118989070-pat00004
의 메모리 다항식 전개, 예를 들어,
Figure 112021118989070-pat00005
를 포함할 수 있다.
일부 실시예들에 있어서, 스테이지들(602A, 602B, 602N)(예를 들어, 제 1 내지 제 M 필터들, 각각의 스테이지는 LPF 및 아마도 하나 이상의 전역-통과 필터들을 포함할 수 있음)은 서로 병렬로 배열된다. 일부 실시예들에 있어서, 제 1 내지 제 M의 필터들의 각각은 본원에서 추가로 상세하게 설명되는 정정 엘리먼트를 포함한다. 스테이지들(602A, 602B, 602N)의 각각은, 전하 트래핑 왜곡이 다양한 시간 스케일들에 걸쳐 다수의 응답들에서 발생할 수 있음에 따라 상이한 시간 상수를 처리할 수 있다.
일부 실시예들에 있어서, 복소 기저대역 신호는 디지털 상향컨버터로부터 수신되며(x), 이는 동-위상 및 직교-위상(I/Q) 신호를 포함할 수 있다. 시스템은, 절대 값 블록을 통해 복수 기저대역 신호의 절대 신호를 결정함으로써 신호의 엔빌로프를 생성한다. 예를 들어, 좌표 회전 디지털 계산(coordinate rotation digital computation; CORDIC) 회로는 디지털 엔빌로프를 생성하기 위하여 디지털 I 및 디지털 Q 데이터를 프로세싱하기 위해 사용될 수 있다. 절대 값 블록은 신호의 엔빌로프를 출력한다.
일부 실시예들에 있어서, 시스템은 절대 값 블록의 출력을 복수의 정정 엘리먼트들로 전파한다. 복수의 정정 엘리먼트들은 신호에 비-선형성을 도입한다. 예를 들어, 복수의 정정 엘리먼트들은 절대 값 블록의 출력들의 지수들을 취할 수 있다. 제 1 정정 엘리먼트는 절대 값 블록의 출력의 1의 지수를 취할 수 있다. 제 2 정정 엘리먼트는 절대 값 블록의 출력의 2의 지수를 취할 수 있다. 제 N 정정 엘리먼트는 절대 값 블록의 출력의 N의 지수를 취할 수 있다. 따라서, 정정 엘리먼트들은 엔빌로프의 비-선형 거듭제곱(power)들을 취한다.
일부 실시예들에 있어서, 제 1 내지 제 N 정정 엘리먼트들의 출력들은 제 1 내지 제 N 라게르 필터들과 같은 대응하는 제 1 내지 제 N 복수의 비-선형 필터들(602A, 602B, 602N)로 전파된다. 제 1 필터들(604A, 604B, 604N)은 저역 통과 필터들을 포함할 수 있으며, 나머지 필터들(606A, 606B, 606N, 608A, 608B, 608N)은 전역-통과 필터들을 포함할 수 있다. 다음은 저역 통과 필터(LPF) 및 전역-통과 필터(all-pass Filter; BPF)들의 수치적 표현들이다.
스테이지 0: LPF,
Figure 112021118989070-pat00006
스테이지 1 내지 L: BPF,
Figure 112021118989070-pat00007
Figure 112021118989070-pat00008
a1은 필터 계수이며, Fs는 샘플링 레이트(예를 들어, 100 MHz 범위 내)이고, τ는 전하 트래핑 효과의 시간 상수(예를 들어, 마이크로초, 밀리초)이다. 시간 상수는 전력 증폭기의 전하 트래핑 효과를 살펴봄으로써 결정될 수 있다. 그런 다음, a1 필터 계수가 결정될 수 있다.
일부 실시예들에 있어서, 제 1 내지 제 N 복수의 비-선형 필터들(256A, 256B, 256N)은 저 주파수 이득 항 glag를 생성하기 위해 가산기를 통해 합산될 수 있다. 저 주파수 이득 항 glag는 협대역 주파수 정정 이득을 나타낸다.
일부 실시예들에 있어서, 저 주파수 이득 항 glag는 전하 트래핑 효과 ulag에 대하여 정정하기 위한 정정 신호를 생성하기 위해 곱셈기를 통해 복소 기저대역 신호와 곱해진다.
일부 실시예들에 있어서, 제 1 비-선형 네트워크 및/또는 제 2 비-선형 네트워크는 적어도 부분적으로 소프트웨어로 구현된다(예를 들어, 모두 디지털 해법으로서 디지털 신호 프로세서에 의해 구현된다). 일부 실시예들에 있어서, 제 1 비-선형 네트워크 및/또는 제 2 비-선형 네트워크는 적어도 부분적으로 펌웨어로 구현된다.
도 7a의 실시예들(700)에 도시된 바와 같이, 전체 라게르 IIR 매트릭스(702)는 입력으로서 x[n]을 가지고 계산되며, 3개의 곱셈기들(706, 708, 712) 및 2개의 가산기들(710, 716)을 사용한다. 라게르 IIR 매트릭스(702)는 y1을 출력하며, 이는 다음 사이클로 입력된다. 다음 사이클은 y2를 결정하기 위해 동일한 곱셈기들(722, 718, 730) 및 가산기들(724, 728)을 사용한다. 또한, 도 7b에 도시된 바와 같이, 부동 메모리 스테이지를 갖는 전치 파이프라인 구조체(750)가 사용될 수 있다. 그런 다음, 제 3 사이클(미도시)에 대하여, y2는 라게르 IIR 매트릭스에 대한 새로운 입력이 될 것이며, 동일한 곱셈기들 및 가산기들이 새로운 입력으로서 y2를 가지고 사용될 것이다. 따라서, 곱셈기들 및 가산기들이 시간에 걸쳐 재사용되어 1개의 IIR의 각각의 사이클이 계산된다. 특정 실시예들에 있어서, 도 7a의 지연들(714, 726)에 더하여, mem1(768) 및 mem2(772)가 시간(사이클들)에 걸쳐 1 스테이지로부터 다음 스테이지까지 공간에서 플로팅한다.
도 7b에서, 입력 x는 mem2(756)에 저장되며, 곱셈기들(760, 758, 770)이 y1을 결정하기 위해 사용되고, y1은 다음 사이클에 대한 입력으로서 사용되며, 여기에서 곱셈기들(776, 774, 786) 및 가산기들(778, 782)이 y2를 결정하기 위해 사용된다. (1 사이클에서 단지 1번의 곱셈 및 가산을 갖는) 전치 파이프라인 IIR 구조체는 고 주파수 동작에 대해 적합하다. 추가로, 입력 클럭보다 M배 더 빠른 클럭이 존재하는 경우, M*N IIR, Fbox들이 계산될 수 있거나 또는 M배만큼 더 느린 입력 클럭이 지원될 수 있다.
특정 실시예들에 있어서, 필터 매트릭스는 중재를 가지고 구현된다. 예를 들어, 상이한 로우 요청자들 사이에서 IIR 하드웨어 자원들의 중재가 사용될 수 있다.
이러한 중재는, 상이한 로우들이 상이한 데시메이션 비율들로 실행될 수 있으며 그들의 데시메이션 위상들이 서로 비동기적일 수 있고, 특정 구현예들에서, 오직 하나의 IIR 하드웨어 유닛만이 시간에 걸쳐 공유되도록 제공되기 때문에, 유익할 수 있다.
특정 실시예들에 있어서, 라운드 로빈(round robin) 중재가 사용된다. 예를 들어, 제 1 로우 "r"이 그 로우 내의 컬럼들의 수에 대한 IIR 자원들에 대해 승인을 받고; 이것이 완료되면, 제 "r+1" 로우가 IIR 자원들에 대한 액세스를 요청했던 경우 이것이 참여되며; 그렇지 않으면 r+2에 대하여 동일한 과정이 이루어지는 등이다....
로우가 N 사이클들보다 더 빠르게 자원들에 대해 요청할 수 없기 때문에, 이러한 접근 방식이 유익하며, 여기에서 N은 데시메이션 비율이다. 예를 들어, N=32를 갖는 일 구현예에 있어서, 제한적인 케이스는, 7개의 로우들이 동일한 사이클에서 액세스를 요청했고 그들의 요청들이 차례로 승인되도록 큐잉(que)되고; 그리고 바로 다음 사이클에서 8번째 로우가 액세스를 요청한 경우일 것이다. 각각의 로우가 4개의 컬럼들(4개의 IIR들)을 갖는 경우, 사이클들은 8번째 로우가 IIR 자원들에 대한 액세스를 획득하기 이전에 28번의 사이클들이 경과할 것이다. 최소 데시메이션 비율이 32임에 따라, 이것은 여전히 사이클들 29-32에서 완료될 것이며 33번째 사이클에서만 액세스를 요청할 수 있다.
데이터의 데시메이션에 대한 예시적인 타이밍도
도 8은 적응을 위해 데시메이팅된 데이터의 캡처의 일 실시예를 도시하는 그래프이다. 그래프(800)에서, 시스템은 먼저 IIR의 현재 상태를 결정하기 위해 IIR 상태 변수들을 결정한다(그래프(810)의 첫 번째 펄스). 그런 다음, IIR의 현재 상태가 알려질 때, 시스템은 주어진 새로운 입력을 가지고 다음 출력들을 계산하기 시작한다(그래프(810)의 두 번째 펄스). 따라서, 시스템은 샘플들, 즉, 다음 데시메이팅된 사이클로부터 입력들을 캡처한다. 캡처되는 입력은, 라게르 필터에 대한 입력, 즉 그래프(840)와 같이 전력 증폭기의 출력을 포함할 수 있다. 그래프(830)는, 라게르 필터에 의해 변조되는 CFR 출력을 포함한다. 데시메이팅된 데이터 캡처는, 그래프(820)에 도시된 바와 같이 사이클들에서 캡처된다.
특정 실시예들에 있어서, 적응은 다수의 시간 상수들에 걸쳐 주어진 데시메이션 비율에 대해 소프트웨어에서 이루어진다. 예를 들어, 각각의 시간 상수는, IIR 계수들을 제어함으로써 라게르 매트릭스의 주어진 로우에 의해 핸들링될 수 있다. IIR 계수들은 시간 상수를 결정한다(또는 이의 역이다).
예시된 실시예에 있어서, 적응 프로세스는, DPD가 적용되고 있는 전력 증폭기의 추정된 모델에 도착하려고 시도한다.
본원의 특정 실시예들에 있어서, 모델 내의 데시메이팅된 라게르 출력 및 다운샘플링된 비-선형 필터 데이터 경로 신호가 전력 증폭기 모델을 구축하기 위해 사용된다. 전력 증폭기 출력이 또한 관찰 수신기에 의해 다운샘플링되고 프로세싱된다.
모델에서 데시메이팅된 라게르 출력을 생성하기 위해, 작동기 내의 IIR 필터들의 현재 상태 및 작동기 내의 연속적인 데시메이팅된 입력 샘플들이 특정 시점으로부터 IIR 출력을 구축하기 위해 요구된다. 다수의 시간 상수들(로우들)에 대한 데시메이팅된 입력 샘플들은 다운샘플링된 메인 비-선형 필터 데이터 경로와 함께 동시에 캡처될 수 있다. 특정 구현예들에 있어서, 데시메이션 및 다운 샘플링 주파수 및 위상은 유연성을 가능하게 하기 위해 프로그램가능하다.
특정 구현예들에 있어서, 오직 하나의 데시메이팅된 라게르 입력이 모든 로우들(시간 상수들)을 캡처하기 위해 사용되며, 이는 캡처 버퍼 공간을 감소시키는 것을 돕는다.
결론
전술한 내용에서, 실시예들 중 임의의 실시예의 임의의 특징이 실시예들 중 임의의 다른 실시예의 임의의 다른 특징과 조합되거나 또는 이로 대체될 수 있다는 것이 이해될 것이다.
본 개시의 측면들은 다양한 전자 디바이스들에서 구현될 수 있다. 전자 디바이스들의 예들은, 비제한적으로, 소비자 전자 제품들, 소비자 전자 제품들의 부분들, 전자 테스트 장비, 셀룰러 통신 인프라스트럭처 예컨대 기지국, 등을 포함할 수 있다. 전자 디바이스들의 예들은, 비제한적으로, 휴대폰 예컨대 스마트 폰, 착용형 컴퓨팅 디바이스 예컨대 스마트 워치 또는 귀걸이, 전화기, 텔레비전, 컴퓨터 모니터, 컴퓨터, 모뎀, 휴대용 컴퓨터, 랩탑 컴퓨터, 태블릿 컴퓨터, 개인 휴대 정보 단말기(personal digital assistant; PDA), 전자레인지, 냉장고, 자동차 전장 시스템과 같은 차량 전자 시스템, 스테레오 시스템, DVD 플레이어, CD 플레이어, MP3 플레이어와 같은 디지털 음악 플레이어, 라디오, 캠코더, 디지털 카메라와 같은 카메라, 휴대용 메모리 칩, 세탁기, 건조기, 세탁기/건조기, 주변 디바이스, 시계, 등을 포함할 수 있다. 추가로, 전자 디바이스들은 미완성 제품들을 포함할 수 있다.
문맥이 명확하게 달리 요구하지 않는 한, 상세한 설명 및 청구항들 전체에 걸쳐, 단어들 "구성된다", "구성되는", "포함한다", "포함하는" 및 유사한 단어는 배타적이거나 또는 완전한 의미와는 대조적으로 포괄적인 의미로, 즉, "비제한적으로 포함하는"으로 해석되어야 한다.
전술한 설명은 함께 "연결되는" 또는 "결합되는"으로서 엘리먼트들 또는 특징들을 나타낼 수 있다. 본원에서 사용될 때, 명백하게 달리 언급되지 않는 한, "연결되는"은, 하나의 엘리먼트/특징이 다른 엘리먼트/특징에 직접적으로 또는 간접적으로 연결되지만 반드시 기계적으로는 아닌 것을 의미한다. 마찬가지로, 명백하게 달리 언급되지 않는 한, "결합되는"은, 하나의 엘리먼트/특징이 다른 엘리먼트/특징에 직접적으로 또는 간접적으로 결합되지만 반드시 기계적으로는 아닌 것을 의미한다. 따라서, 도면들에 도시된 다양한 개략도들이 엘리먼트들 및 컴포넌트들의 예시적인 배열들을 도시하지만, 추가적인 중간 엘리먼트들, 디바이스들, 특징들, 또는 컴포넌트들이 실제 실시예 내에 존재할 수 있다(도시된 회로들의 기능에 부정적인 영향을 주지 않는 것으로 가정함). 추가로, 단어들 "본원에서", "이상에서", "이하에서" 및 유사한 의미를 지닌 단어들은, 본 출원에서 사용될 때, 본 출원의 임의의 특정 부분들이 아니라 전체적으로 본 출원을 나타낸다. 문맥이 허용하는 경우, 단수 또는 복수를 사용하는 이상의 상세한 설명의 단어들이 또한 각기 복수 또는 단수를 포함할 수도 있다. 2개 이상의 아이템들의 리스트와 관련하여 단어 "또는"은 다음과 같은 단어의 해석들 모두를 커버한다: 리스트 내의 아이템들 중 임의의 것, 리스트 내의 아이템들 모두, 및 리스트 내의 아이템들의 임의의 조합.
또한, 다른 것들 중에서도, "~할 수 있다", "~할 수 있는", "~일 수 있다", "~일 수 있는", "예를 들어, "예를 들어서", "예컨대" 및 유사한 언어와 같은 본원에서 사용되는 조건부 언어는, 구체적으로 달리 언급되거나 또는 사용되는 문맥에서 달리 이해되지 않는 한, 일반적으로, 특정 실시예들은 특정 특징들, 엘리먼트들 및/또는 상태들을 포함하지만 한편 다른 실시예들을 포함하지 않는다는 것을 전달하도록 의도된다. 따라서, 이러한 조건부 언어는 일반적으로, 특징들, 엘리먼트들 및/또는 상태들이 하나 이상의 실시예들에 대해 어떠한 방식으로든 요구되거나 또는 이러한 특징들, 엘리먼트들 및/또는 상태들이 임의의 특정 실시예에 포함되거나 또는 수행되어야 하는지 여부를 나타내도록 의도되지 않는다.
특정 실시예들이 설명되었지만, 이러한 실시예들은 오로지 예시적으로 제시되었으며, 본 개시의 범위를 제한하도록 의도되지 않는다. 오히려, 본원에서 설명되는 신규한 장치들, 방법들, 및 시스템들은 다양한 다른 형태들로 구현될 수 있으며; 추가로, 본원에서 설명되는 방법들 및 시스템들의 형태에서 다양한 생략들, 치환들 및 변경들이 본 개시의 사상으로부터 벗어나지 않고 이루어질 수 있다. 예를 들어, 개시된 실시예들이 주어진 배열로 제시되지만, 대안적인 실시예들은 상이한 컴포넌트들 및/또는 회로 토폴로지들을 가지고 유사한 기능들을 수행할 수 있으며, 일부 엘리먼트들이 삭제되거나, 이동되거나, 추가되거나, 세분화되거나, 결합되거나 및/또는 수정될 수 있다. 이러한 엘리먼트들의 각각이 다양하고 상이한 방식들로 구현될 수 있다. 이상에서 설명된 다양한 실시예들의 엘리먼트들 및 행동들의 임의의 적절한 조합이 추가적인 실시예들을 제공하기 위해 조합될 수 있다. 이상에서 설명된 다양한 특징들 및 프로세스들은 서로 독립적으로 구현될 수 있거나, 또는 다양한 방식들로 조합될 수 있다. 본 개시의 특징들의 모든 가능한 조합들 및 하위 조합들이 본 개시의 범위 내에 속하도록 의도된다.

Claims (22)

  1. 무선 주파수(radio frequency; RF) 통신 시스템으로서,
    디지털 송신 데이터를 프로세싱하고 RF 송신 신호를 생성하도록 구성된 송신기; 및
    상기 RF 송신 신호를 수신 및 증폭하도록 구성된 전력 증폭기를 포함하며,
    상기 송신기는 상기 RF 송신 신호를 상기 전력 증폭기에 출력되기 전에 전치-왜곡하도록 구성되는 디지털 전치-왜곡(digital pre-distortion; DPD) 시스템을 포함하고,
    상기 DPD 시스템은, 복수의 로우(row)들을 갖는 구성가능 비-선형 필터 및 구성가능 데시메이션 비율들을 가지고 동작하는 복수의 데시메이터(decimator)들을 포함하여, 상기 디지털 송신 데이터가 상기 구성가능 데시메이션 비율들을 사용하여 데시메이션되고 상기 구성가능 비-선형 필터의 상이한 로우들에 제공되도록 하고,
    상기 복수의 로우들은, 상기 구성가능 비-선형 필터가 복수의 상이한 시간 상수들을 가지고 동작할 수 있도록 구성가능 계수들을 갖고,
    상기 구성가능 비-선형 필터는 상기 전력 증폭기의 전하 트래핑 효과들을 보상하는, RF 통신 시스템.
  2. 청구항 1에 있어서,
    상기 DPD 시스템은 상기 복수의 데시메이터들과 상기 구성가능 비-선형 필터의 상기 복수의 로우들 사이에 결합되는 크로스바 스위치를 포함하는, RF 통신 시스템.
  3. 청구항 2에 있어서,
    상기 복수의 데시메이터들의 적어도 일 부분은 별개로 제어가능한 데시메이션 비율을 갖는, RF 통신 시스템.
  4. 삭제
  5. 삭제
  6. 청구항 1에 있어서,
    상기 구성가능 비-선형 필터는 라게르(Laguerre) 필터인, RF 통신 시스템.
  7. 청구항 6에 있어서,
    상기 라게르 필터는 매트릭스 컬럼들에 대응하는 프로그램가능한 개수의 필터 스테이지들을 가지고 동작하는, RF 통신 시스템.
  8. 청구항 1에 있어서,
    상기 복수의 로우들의 복수의 계수들은 프로그램가능한, RF 통신 시스템.
  9. 청구항 1에 있어서,
    상기 구성가능 비-선형 필터는, 상기 비-선형 필터의 동작 레이트를 선택적으로 감소시키도록 구성된 입력 데시메이션 필터들의 뱅크, 및 상기 입력 데시메이션 필터들의 뱅크에 의해 제공되는 감소된 동작 레이트를 보상하도록 구성된 출력 보간 필터들의 뱅크를 더 포함하는, RF 통신 시스템.
  10. 청구항 1에 있어서,
    상기 구성가능 비-선형 필터는, 무한 임펄스 응답(infinite impulse response; IIR) 필터를 공유하는 2개 이상의 로우들을 포함하는, RF 통신 시스템.
  11. 청구항 10에 있어서,
    상기 IIR 필터는 부동 메모리 스테이지를 갖는 전치 파이프라인 구조체를 포함하는, RF 통신 시스템.
  12. 청구항 1에 있어서,
    상기 구성가능 비-선형 필터는, 상기 구성가능 비-선형 필터의 상기 복수의 로우들에 데이터를 제공하도록 구성된 제 1 복수의 룩-업 테이블(look-up table; LUT)들을 더 포함하는, RF 통신 시스템.
  13. 청구항 12에 있어서,
    상기 제 1 복수의 LUT들은 비-선형 전달 함수의 구간적 선형 보간을 제공하도록 구성되는, RF 통신 시스템.
  14. 청구항 12에 있어서,
    상기 구성가능 비-선형 필터는, 상기 복수의 로우들로부터 출력되는 데이터를 프로세싱하도록 구성된 제 2 복수의 LUT들을 더 포함하는, RF 통신 시스템.
  15. 청구항 1에 있어서,
    상기 DPD 시스템은, DPD를 제공하기 위해 상기 구성가능 비-선형 필터와 함께 동작하는 GMP 회로를 더 포함하는, RF 통신 시스템.
  16. 청구항 15에 있어서,
    상기 구성가능 비-선형 필터는 상기 GMP 회로에 레이트가 매칭되는, RF 통신 시스템.
  17. 청구항 15에 있어서,
    상기 GMP 회로는 데이터 스트림에 대해 동작하고, 상기 구성가능 비-선형 필터는 상기 데이터 스트림의 초기(early) 버전에 대해 동작하는, RF 통신 시스템.
  18. RF 통신 시스템에 대한 송신기로서,
    디지털 송신 데이터를 프로세싱하고, 동-위상(I) 송신 신호 및 직교-위상(Q) 송신 신호를 생성하도록 구성된 디지털 송신 회로를 포함하며,
    상기 디지털 송신 회로는, 하류측 전력 증폭기 비-선형성을 보상하기 위하여 상기 I 송신 신호 및 상기 Q 송신 신호를 전치-왜곡하도록 구성된 디지털 전치-왜곡(digital pre-distortion; DPD) 시스템을 포함하고,
    상기 디지털 전치-왜곡 시스템은, 복수의 로우(row)들을 갖는 구성가능 비-선형 필터 및 구성가능 데시메이션 비율들을 가지고 동작하는 복수의 데시메이터(decimator)들을 포함하여, 상기 디지털 송신 데이터가 상기 구성가능 데시메이션 비율들을 사용하여 데시메이션되고 상기 구성가능 비-선형 필터의 상이한 로우들에 제공되도록 하고,
    상기 복수의 로우들은, 상기 구성가능 비-선형 필터가 복수의 상이한 시간 상수들을 가지고 동작할 수 있도록 구성가능 계수들을 갖고,
    상기 구성가능 비-선형 필터는 상기 전력 증폭기의 전하 트래핑 효과들을 보상하는, 송신기.
  19. 청구항 18에 있어서,
    상기 DPD 시스템은 상기 복수의 데시메이터들과 상기 구성가능 비-선형 필터의 상기 복수의 로우들 사이에 결합되는 크로스바 스위치를 포함하는, 송신기.
  20. 삭제
  21. 청구항 18에 있어서,
    상기 구성가능 비-선형 필터는 라게르 필터인, 송신기.
  22. RF 통신 시스템에서의 디지털 전치-왜곡의 방법으로서,
    디지털 송신 데이터를 프로세싱하고, 동-위상(I) 송신 신호 및 직교-위상(Q) 송신 신호를 생성하는 단계;
    디지털 전치-왜곡(digital pre-distortion; DPD) 시스템을 사용하여 전력 증폭기의 비-선형성을 보상하기 위해 상기 I 송신 신호 및 상기 Q 송신 신호를 전치-왜곡하는 단계;
    복수의 데시메이터(decimator)들의 데시메이션 비율들을 구성(configure)하여, 상기 디지털 송신 데이터가 상기 데시메이션 비율들을 사용하여 데시메이션되고 상기 디지털 전치-왜곡 시스템의 구성가능 비-선형 필터의 상이한 로우들에 제공되도록 하는 단계; 및
    상기 구성가능 비-선형 필터의 복수의 로우(row)들의 계수들을 구성하여, 상기 구성가능 비-선형 필터가 복수의 상이한 시간 상수들을 가지고 동작할 수 있도록 하는 단계를 포함하고,
    상기 구성가능 비-선형 필터는 상기 전력 증폭기의 전하 트래핑 효과들을 보상하는, 방법.
KR1020210138449A 2020-10-26 2021-10-18 디지털 전치-왜곡을 위한 구성가능 비-선형 필터 KR102517011B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063198530P 2020-10-26 2020-10-26
US63/198,530 2020-10-26
US17/304,519 2021-06-22
US17/304,519 US11563409B2 (en) 2020-10-26 2021-06-22 Configurable non-linear filter for digital pre-distortion

Publications (2)

Publication Number Publication Date
KR20220055417A KR20220055417A (ko) 2022-05-03
KR102517011B1 true KR102517011B1 (ko) 2023-03-31

Family

ID=78332509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210138449A KR102517011B1 (ko) 2020-10-26 2021-10-18 디지털 전치-왜곡을 위한 구성가능 비-선형 필터

Country Status (4)

Country Link
US (1) US11563409B2 (ko)
EP (1) EP3989437A1 (ko)
KR (1) KR102517011B1 (ko)
CN (1) CN114499461A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11533070B2 (en) 2019-12-23 2022-12-20 Analog Devices International Unlimited Company Systems and methods of compensating for narrowband distortion in power semiconductor devices
US20230344453A1 (en) * 2022-04-25 2023-10-26 Airoha Technology Corp. Bluetooth transmitter, bluetooth device, and transmitter capable of improving success rate of broadcast operation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080130787A1 (en) * 2006-12-01 2008-06-05 Gregory Clark Copeland System and method for digitally correcting a non-linear element using a multiply partitioned architecture for predistortion

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453308B1 (en) 1997-10-01 2002-09-17 Aspen Technology, Inc. Non-linear dynamic predictive device
US6298097B1 (en) 1999-05-11 2001-10-02 Wiseband Communications Inc. Amplifier with wideband digital predistortion
US6828858B2 (en) 2002-04-12 2004-12-07 The Regents Of The University Of California CMOS class AB power amplifier with cancellation of nonlinearity due to change in gate capacitance of a NMOS input transistor with switching
US7149257B2 (en) 2003-07-03 2006-12-12 Powerwave Technologies, Inc. Digital predistortion system and method for correcting memory effects within an RF power amplifier
US7330517B2 (en) 2003-11-24 2008-02-12 P-Wave Ltd. Amplifier linearization using non-linear predistortion
KR101058733B1 (ko) 2004-01-02 2011-08-22 삼성전자주식회사 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치
US7366252B2 (en) 2004-01-21 2008-04-29 Powerwave Technologies, Inc. Wideband enhanced digital injection predistortion system and method
JP4255849B2 (ja) 2004-01-29 2009-04-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ
US7577211B2 (en) 2004-03-01 2009-08-18 Powerwave Technologies, Inc. Digital predistortion system and method for linearizing an RF power amplifier with nonlinear gain characteristics and memory effects
US7606322B2 (en) 2004-10-07 2009-10-20 Microelectronics Technology Inc. Digital pre-distortion technique using nonlinear filters
CN100563225C (zh) 2005-05-27 2009-11-25 华为技术有限公司 对基带数字信号进行预失真处理的通用装置
US7773692B2 (en) 2006-12-01 2010-08-10 Texas Instruments Incorporated System and methods for digitally correcting a non-linear element using a digital filter for predistortion
US7822146B2 (en) * 2006-12-01 2010-10-26 Texas Instruments Incorporated System and method for digitally correcting a non-linear element
US8000660B1 (en) 2008-01-09 2011-08-16 Sprint Spectrum L.P. Method and apparatus for interference mitigation by removing a portion of the transmit signal
US9705477B2 (en) 2008-04-30 2017-07-11 Innovation Digital, LLC Compensator for removing nonlinear distortion
US8693699B2 (en) 2008-07-29 2014-04-08 Dolby Laboratories Licensing Corporation Method for adaptive control and equalization of electroacoustic channels
JP5386246B2 (ja) 2009-06-26 2014-01-15 パナソニック株式会社 電力変換装置
JP2011176689A (ja) 2010-02-25 2011-09-08 Fujitsu Ltd 算出装置、歪み補正装置、増幅装置および算出方法
KR101102465B1 (ko) 2010-05-03 2012-01-05 한국과학기술원 광대역 전력 증폭기를 위한 디지털 전치왜곡 장치 및 그 방법
US9363068B2 (en) 2010-08-03 2016-06-07 Intel Corporation Vector processor having instruction set with sliding window non-linear convolutional function
US8410843B2 (en) 2011-01-10 2013-04-02 Massachusetts Institute Of Technology Polyphase nonlinear digital predistortion
TWI556597B (zh) 2011-03-31 2016-11-01 Panasonic Corp Wireless communication device
US8537041B2 (en) * 2011-05-12 2013-09-17 Andrew Llc Interpolation-based digital pre-distortion architecture
US9374044B2 (en) 2011-12-21 2016-06-21 Telefonaktiebolaget L M Ericsson (Publ) Architecture of nonlinear RF filter-based transmitter
US8798559B2 (en) 2012-02-28 2014-08-05 Telefonaktiebolaget L M Ericsson (Publ) FIR/IIR filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects
EP2858321B1 (en) 2012-05-24 2018-08-15 Huawei Technologies Co., Ltd. Pre-distortion correction method, pre-distortion correction device, transmitter and base station
US9219445B2 (en) 2012-12-28 2015-12-22 Peregrine Semiconductor Corporation Optimization methods for amplifier with variable supply power
KR102065114B1 (ko) 2013-03-14 2020-01-10 삼성전자주식회사 파워 소자의 전류 붕괴를 감소시키는 구동방법
US9276617B2 (en) 2013-03-15 2016-03-01 Analog Devices, Inc. Radio frequency domain digital pre-distortion
KR102112299B1 (ko) 2014-01-10 2020-05-18 삼성전자주식회사 파워 스위치 소자의 구동 방법 및 구동 회로
US9735741B2 (en) 2014-08-28 2017-08-15 Analog Devices Global Receivers for digital predistortion
US9306506B1 (en) 2014-11-24 2016-04-05 Analog Devices Global Apparatus and methods for dual loop power amplifier digital pre-distortion systems
US10324169B2 (en) 2015-04-06 2019-06-18 The United States Of America As Represented By The Secretary Of The Navy. Digital compensation for amplifier-induced instability
EP3425794B1 (en) 2015-06-17 2019-08-07 Telefonaktiebolaget LM Ericsson (publ) Least mean squares adaptation of a concurrent multi-band pre-distorter using overlapping spines
US9338039B1 (en) 2015-08-26 2016-05-10 Xilinx, Inc. Efficient signal classification in digital pre-distortion systems
EP3166223B1 (en) 2015-10-13 2020-09-02 Analog Devices Global Unlimited Company Ultra wide band digital pre-distortion
US9590668B1 (en) 2015-11-30 2017-03-07 NanoSemi Technologies Digital compensator
US10033413B2 (en) 2016-05-19 2018-07-24 Analog Devices Global Mixed-mode digital predistortion
US9866269B1 (en) 2016-11-17 2018-01-09 Xilinx, Inc. Method of and circuit for predistortion for a power amplifier
US11082013B2 (en) 2017-05-12 2021-08-03 Mediatek Inc. Method of reducing memory effect of power amplifier
US11303251B2 (en) 2017-10-02 2022-04-12 Nanosemi, Inc. Digital predistortion adjustment based on determination of load condition characteristics
EP3759813A4 (en) 2018-03-01 2021-10-13 Telefonaktiebolaget Lm Ericsson (Publ) ENVELOPE FOLLOW-UP SUPPLY MODULATOR FOR A POWER AMPLIFIER
JP2019201361A (ja) 2018-05-17 2019-11-21 富士通株式会社 歪補償装置および歪補償方法
US11387790B2 (en) 2019-01-24 2022-07-12 Analog Devices International Unlimited Company Power semiconductor device with charge trapping compensation
US10715702B1 (en) 2019-03-12 2020-07-14 Xilinx, Inc. Method of and circuit for predistortion for a cable TV amplifier
US10763905B1 (en) 2019-06-07 2020-09-01 Micron Technology, Inc. Wireless devices and systems including examples of mismatch correction scheme
US11533070B2 (en) 2019-12-23 2022-12-20 Analog Devices International Unlimited Company Systems and methods of compensating for narrowband distortion in power semiconductor devices
US11108364B1 (en) * 2020-05-21 2021-08-31 Xilinx, Inc. System and method for digital pre-distortion circuits
US12003225B2 (en) * 2020-06-04 2024-06-04 Intel Corporation Method and apparatus for nonlinear signal processing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080130787A1 (en) * 2006-12-01 2008-06-05 Gregory Clark Copeland System and method for digitally correcting a non-linear element using a multiply partitioned architecture for predistortion

Also Published As

Publication number Publication date
EP3989437A1 (en) 2022-04-27
KR20220055417A (ko) 2022-05-03
US11563409B2 (en) 2023-01-24
US20220131506A1 (en) 2022-04-28
CN114499461A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
Wood System-level design considerations for digital pre-distortion of wireless base station transmitters
JP5137973B2 (ja) プレディストータ
EP2517362B1 (en) Active antenna array with modulator-based pre-distortion
US9306506B1 (en) Apparatus and methods for dual loop power amplifier digital pre-distortion systems
KR102517011B1 (ko) 디지털 전치-왜곡을 위한 구성가능 비-선형 필터
US7239203B2 (en) LMS-based adaptive pre-distortion for enhanced power amplifier efficiency
US10554183B2 (en) Distortion compensation apparatus and distortion compensation method
WO2007046370A1 (ja) 非線形歪検出方法及び歪補償増幅装置
US11533070B2 (en) Systems and methods of compensating for narrowband distortion in power semiconductor devices
WO2012175041A1 (en) Rf transmitter architecture, integrated circuit device, wireless communication unit and method therefor
WO2019029827A1 (en) PREDISTORING DIGITAL POLYPHASE SIGNAL IN A RADIO TRANSMITTER
JPH03145356A (ja) 伝送チェインにおける非線形性を補正するディジタル方法及び該方法を実施するための装置
US10622951B1 (en) Digital communications circuits and systems
WO2003100964A2 (en) Signal correction by predistortion
US20240283474A1 (en) Systems and methods of compensating a transmit signal for charge trapping effects of a power amplifier
GB2384377A (en) An adaptive RF polynomial predistorter IC for a feedforward power amplifier in a base station
US11777543B2 (en) Distortion compensation apparatus and distortion compensation method
US11483018B1 (en) Reconfigurable and scalable nonlinear filter for digital pre-distorters
EP2040375A1 (en) Power amplifier module and method of generating a drain voltage for a power amplifier
CN110912520A (zh) 一种数模混合双域线性化器
JP2015220739A (ja) 歪補償装置及び歪補償方法
Boo New architecture for RF power amplifier linearization

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant