CN110912520A

CN110912520A - 一种数模混合双域线性化器

Info

Publication number: CN110912520A
Application number: CN201911116597.5A
Authority: CN
Inventors: 游飞; 肖泽华; 郝鹏; 李草禹; 张嘉; 谭松
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2019-11-15
Filing date: 2019-11-15
Publication date: 2020-03-24

Abstract

本发明提供一种数模混合双域线性化器，属于功率放大器线性化技术领域。本发明线性化器在传统模拟预失真器的基础上，通过设计延时器、自动增益放大器和信号合成器，实现FIR滤波器的效果，通过将其与模拟预失真器级联，构成一种Wiener结构或Hammerstein结构，成功实现了一种低成本、并可减小功率放大器因记忆效应而引起非线性失真的数模混合双域线性化器，且该结构配置具有很高的自由度。

Description

一种数模混合双域线性化器

技术领域

本发明属于功率放大器线性化技术领域，具体设计一种数字和模拟混合的双域线性化器。

背景技术

近些年来，无线通信技术一直都处于高速发展阶段。为了提升信息传递速率和频谱利用率，现代通信调制信号的带宽往往很宽，峰均比很大，这进一步加剧了通信系统在效率和线性度之间的矛盾。在通信系统中，功率放大器一直都是发射链路的关键组件，功率放大器的线性度和效率，往往决定了发射机的性能。

功率放大器的线性化技术一直以来都是研究的热点，其中主要包括回退技术、反馈技术、前馈技术和预失真技术。预失真技术由于结构简单、成本低、带宽较宽等优点被广泛应用于通信系统中。预失真技术分为数字预失真和模拟预失真。数字预失真技术能够较好的降低功率放大器的失真度，并且具有结构简单，复杂性低的优点；然而较大的功率消耗和较高的成本是其无法解决的问题，另外，调制信号越宽，对数模转换器(ADC)的要求也就越高。相比于数字预失真，模拟预失真技术拥有无可比拟的成本和带宽优势，但是其保真度受限，很难弥补功率放大器因记忆效应而产生的非线性失真。

因此，如何通过模拟预失真技术解决功率放大器中的动态非线性失真问题，成为了亟待解决的难点。

发明内容

针对背景技术所存在的问题，本发明的目的在于提供一种数模混合双域线性化器。本发明在传统模拟预失真器的基础上，通过设计延时链电路、自动增益放大器和信号合成器，实现FIR(Finite Impulse Response，有限长单位冲激响应滤波器)数字滤波器的效果，通过将其与模拟预失真器级联，构成一种Wiener结构或Hammerstein结构，成功实现了一种低成本、并可减小功率放大器因记忆效应而引起非线性失真的数模混合双域线性化器。

为实现上述目的，本发明的技术方案如下：

一种数模混合双域线性化器，包括类FIR数字滤波器和模拟预失真器，所述类FIR数字滤波器包括延时器、自动增益放大器、信号合成器，所述自动增益放大器包括控制单元和可变增益放大单元；所述延时器用于将输入信号进行延时，所述自动增益放大器用于调整延时后信号的增益，所述信号合成器用于将自动增益放大器输出的多路信号合并成一路信号，所述模拟预失真器用于补偿功率放大器的静态非线性失真；所述类FIR数字滤波器和模拟预失真器通过连接成Wiener结构或Hammerstein结构。

进一步地，所述连接的方式为并联或级联。

进一步地，所述连接的方式为并联时，类FIR数字滤波器还包括信号分配器；传输信号经信号分配器功分为n路信号，每一路信号对应输入延时器的一个延时单元；所述n个延时单元对每路信号进行不同延时后输入至自动增益放大器的可变增益放大单元；所述可变增益放大器的控制单元基于类FIR数字滤波器系数调整可变增益放大单元的增益，使每路信号实现不同增益放大后输入至信号合成器；所述信号合成器将n路放大后的信号合并成一路信号，并输入至模拟预失真器；所述模拟预失真器通过电路的形式补偿功率放大器的静态非线性失真，最后输出。

进一步地，所述连接的方式为级联时，类FIR数字滤波器中的延时器为延时链，所述延时链包括n个级联的延时单元，所述自动增益放大器包括n+1个可变增益放大单元；传输信号均分为两路，一路输入第一延时单元，另一路直接输入第一可变增益放大单元，所述经第一延时单元延时τ后的信号再次均分为两路，一路输入第二延时单元，另一路直接输入第二可变增益放大器，以次类推，经第n-1延时单元延时τ后的信号均分为两路，一路输入第n延时单元，另一路直接输入第n可变增益放大单元，第n延时单元的输出信号直接输入至第n+1 可变增益放大单元；所述可变增益放大器的控制单元基于类FIR数字滤波器系数调整可变增益放大单元的增益，使每路信号实现不同增益放大后输入至信号合成器；所述信号合成器将 n+1路放大后的信号合并成一路信号，并输入至模拟预失真器；所述模拟预失真器通过电路的形式补偿功率放大器的静态非线性失真，最后输出。

进一步的，所述n≥4。

进一步地，所述类FIR数字滤波器系数根据功率放大器的动态非线性失真程度建立。

设计的第一步，需要先根据功率放大器的动态非线性失真程度，设计FIR数字原型滤波器，得到FIR数字原型滤波器系数，进行处理后建立类FIR数字滤波器系数，具体为：先通过模拟预失真器来补偿功率放大器的静态非线性失真，得到具有动态非线性失真的输出量，将其归一化并和功率放大器的归一化输入信号做矩阵运算，得到FIR数字原型滤波器系数，再进行权值处理后建立类FIR数字滤波器系数。需要说明的是，该技术方案假设模拟预失真器已经完全补偿了功放的静态非线性失真且该类FIR数字滤波器系数仅与功放的动态非线性失真程度以及类FIR数字滤波器的连接结构有关。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

1.利用类FIR数字滤波器的线性记忆特性，将类FIR数字滤波器和一个传统的模拟预失真器连接，来实现功率放大器的线性化。其中，类FIR数字滤波器旨在补偿动态非线性失真，而模拟预失真器主要补偿静态非线性失真。

2.该结构不仅可以减小功率放大器因记忆效应而产生的非线性失真，而且整个预失真器以模拟器件实现，可以简化系统、降低成本、提升整个发射机系统的体积密度，非常适合集成电路的设计，并且该结构配置具有很高的自由度。

附图说明

图1为本发明并联形式的数模混合的双域线性化器结构框图。

图2为本发明级联形式的数模混合的双域线性化器结构框图。

图3为AM-AM预失真效果图。

图4为AM-PM预失真效果。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合实施方式和附图，对本发明作进一步地详细描述。

实施例1

一种并联数模混合双域线性化器，其Wiener结构框图如图1所示，图中的类FIR滤波器设计阶数为四阶，主要有四个模块构成：

信号分配器00：主要功能为实现输入信号的等分，用于之后延时器中不同延时单元的输入；

延时器10：由4个延时单元组成，其主要功能为将相同的输入信号延时依次递增的τ时间，并输入到自动增益放大器中；

自动增益放大器20：由4个可变增益放大器单元22和一个控制单元21组成，通过对控制单元进行输入类FIR数字滤波器系数，改变可变增益放大单元的控制信号，调整可变增益放大单元的放大倍数，来提供相应的系数权值；

信号合成器30：其主要功能为将自动增益放大器的输出信号进行合成，转化为单一信号输出至模拟预失真器；

模拟预失真器40：由二极管等模拟器件构成，用来补偿功率放大器的静态非线性失真。

所述传输信号经信号分配器00功分为4路信号，每一路信号对应输入延时器10的每一个延时单元；所述4个延时单元对4路信号依次延时0τ、1τ、2τ和3τ，延时后的4路信号对应输入至自动增益放大器20的可变增益放大单元22；所述可变增益放大器的控制单元21基于类FIR数字滤波器系数调整每路可变增益放大单元的增益，使可变增益放大单元对输入信号产生不同的增益，从而赋予信号不同的系数权值，实现不同增益放大后输出至信号合成器30；所述信号合成器将4路放大输出后的信号合并成一路单一信号，并输入至模拟预失真器40；所述模拟预失真器通过电路的形式补偿功率放大器的静态非线性失真，最后输出。

此输出信号通过理论分析可以补偿功率放大器一定的动态非线性失真和静态非线性失真。

其中，改变类FIR数字滤波器的阶数可以调整线性化器的记忆深度；改变类FIR数字滤波器的系数可以调整线性化器的记忆比重。另外，模拟预失真器和类FIR数字滤波器的位置可以互换，构成模拟预失真器和类FIR数字滤波器并联形式的Hammerstein结构。并联形式需要多路信号分配器和多级不同的延时链，但设计过程却相对简单，不用考虑级联形式出现的阻抗匹配和增益误差等问题。

实施例2

一种级联形式的数模混合双域线性化器，其Wiener结构框图如图2所示，图中的滤波器阶数同样为四阶，主要有四个模块构成：

延时器10：所述延时器为延时链，由3个延时单元级联而成，每个延时单元延时相同时间τ，其主要功能为将输入信号延时相同的单位时间后，输出至自动增益放大器中；

与并联形式不同，级联形式的射频输入信号均分为两路，一路输入延时链10的第一延时单元，另一路直接输入自动增益放大器20的第一可变增益放大单元，所述经第一延时单元延时τ后的信号再次均分为两路，一路输入第二延时单元，另一路直接输入第二可变增益放大器，经第二延时单元延时τ后的信号均分为两路，一路输入第三延时单元，另一路直接输入第三可变增益放大单元，第三延时单元的输出信号直接输入至第四可变增益放大单元；所述可变增益放大器20的控制单元21基于类FIR数字滤波器系数调整可变增益放大单元的增益，使可变增益放大单元对输入信号产生不同的增益，从而赋予信号不同的系数权值，使每路信号实现不同增益放大后输入至信号合成器30；所述信号合成器将4路放大后的信号合并成一路单一的信号，并输入至模拟预失真器40；所述模拟预失真器通过电路的形式补偿功率放大器的静态非线性失真，最后输出。

级联形式由于信号是依次传递，所以不需要信号分配器，但需要考虑各级之间的阻抗匹配问题。

图3和图4分别是AM-AM和AM-PM的预失真效果图，其中，original为功放的原输出信号，traditional APD为传统的模拟预失真器输出信号，dual domain linearization为本发明所述双域线性化器输出信号，ideal linearization为理想的线性化输出信号。从图中可以看到传统的模拟预失真器可以较好的将信号线性化，补偿功率放大器的静态非线性失真，但是输出的AM-AM和AM-PM曲线仍会有较大的离散，这主要是由于传统的模拟预失真器无法补偿功率放大器的记忆效应所导致的。然而，从图中可以看到，通过数模混合双域线性化器不仅可以补偿功率放大器的静态非线性失真，还可以一定程度上抑制AM-AM和AM-PM曲线的离散度，大大改善功率放大器的线性度。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims

1.一种数模混合双域线性化器，其特征在于，包括类FIR数字滤波器和模拟预失真器，所述类FIR数字滤波器包括延时器、自动增益放大器、信号合成器，所述自动增益放大器包括控制单元和可变增益放大单元；所述延时器用于将输入信号进行延时，所述自动增益放大器用于调整延时后信号的增益，所述信号合成器用于将自动增益放大器输出的多路信号合并成一路信号，所述模拟预失真器用于补偿功率放大器的静态非线性失真；所述类FIR数字滤波器和模拟预失真器通过连接成Wiener结构或Hammerstein结构。

2.如权利要求1所述数模混合双域线性化器，其特征在于，所述连接的方式为并联或级联。

3.如权利要求2所述数模混合双域线性化器，其特征在于，所述连接的方式为并联时，类FIR数字滤波器还包括信号分配器；传输信号经所述信号分配器功分为n路信号，每一路信号对应输入延时器的一个延时单元；所述n个延时单元对每路信号进行不同延时后输入至自动增益放大器的可变增益放大单元；所述可变增益放大器的控制单元基于类FIR数字滤波器系数调整可变增益放大单元的增益，使每路信号实现不同增益放大后输入至信号合成器；所述信号合成器将n路放大后的信号合并成一路信号，并输入至模拟预失真器；所述模拟预失真器通过电路的形式补偿功率放大器的静态非线性失真，最后输出。

4.如权利要求2所述数模混合双域线性化器，其特征在于，所述连接的方式为级联时，类FIR数字滤波器中的延时器为延时链，所述延时链包括n个级联的延时单元，所述自动增益放大器包括n+1个可变增益放大单元；传输信号均分为两路，一路输入第一延时单元，另一路直接输入第一可变增益放大单元，所述经第一延时单元延时τ后的信号再次均分为两路，一路输入第二延时单元，另一路直接输入第二可变增益放大器，以次类推，经第n-1延时单元延时τ后的信号均分为两路，一路输入第n延时单元，另一路直接输入第n可变增益放大单元，第n延时单元的输出信号直接输入至第n+1可变增益放大单元；所述可变增益放大器的控制单元基于类FIR数字滤波器系数调整可变增益放大单元的增益，使每路信号实现不同增益放大后输入至信号合成器；所述信号合成器将n+1路放大后的信号合并成一路信号，并输入至模拟预失真器；所述模拟预失真器通过电路的形式补偿功率放大器的静态非线性失真，最后输出。

5.如权利要求3或4所述数模混合双域线性化器，其特征在于，所述n≥4。

6.如权利要求3或4所述数模混合双域线性化器，其特征在于，所述滤波器系数为根据功率放大器的动态非线性失真程度建立的类FIR数字滤波器系数。